CN104037125A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN104037125A
CN104037125A CN201410076999.8A CN201410076999A CN104037125A CN 104037125 A CN104037125 A CN 104037125A CN 201410076999 A CN201410076999 A CN 201410076999A CN 104037125 A CN104037125 A CN 104037125A
Authority
CN
China
Prior art keywords
circuit
semiconductor substrate
transistor
peripheral
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410076999.8A
Other languages
English (en)
Other versions
CN104037125B (zh
Inventor
金志永
金大益
金冈昱
金那罗
朴济民
李圭现
郑铉雨
秦教英
洪亨善
黄有商
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104037125A publication Critical patent/CN104037125A/zh
Application granted granted Critical
Publication of CN104037125B publication Critical patent/CN104037125B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了半导体器件及其制造方法。制造半导体器件的方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。

Description

半导体器件及其制造方法
技术领域
实施例涉及半导体器件及其制造方法。
背景技术
随着制造技术的发展，期望制造具有更大精细性和高集成度的半导体器件。
发明内容
实施例涉及一种制造半导体器件的方法，该方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成穿过半导体基板的一部分并从第一表面朝向第二表面延伸的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；使半导体基板的第二表面凹陷以形成暴露对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。
第一电路和第二电路中的一个可以包括具有单元晶体管的单元阵列，第一电路和第二电路中的另一个可以包括具有周边晶体管的周边电路。单元晶体管和周边晶体管可以关于半导体基板对称。
形成第一电路可以包括在半导体基板的第一表面上形成包括周边晶体管和金属线的周边电路。形成第二电路可以包括在半导体基板的第三表面上形成包括单元晶体管、位线和电容器的单元阵列。连接接触可以与金属线同时形成。
该方法还可以包括在形成单元阵列之前将支撑基板附接到周边电路。单元阵列可以堆叠在支撑基板上的周边电路上方。
该方法还可以包括在半导体基板的第一表面上形成电连接到金属线的外部端子。
形成第一电路可以包括在半导体基板的第一表面上形成包括单元晶体管、位线和电容器的单元阵列。形成第二电路可以包括在半导体基板的第三表面上形成包括周边晶体管和金属线的周边电路。连接接触可以与位线同时形成。
该方法还可以包括在形成周边电路之前将支撑基板附接到单元阵列。周边电路可以堆叠在支撑基板上的单元阵列上方。
形成第二电路可以包括在半导体基板的第三表面上形成包括周边晶体管和金属线的周边电路。形成第一电路可以包括：在形成第二电路之前，在半导体基板的第一表面上形成包括单元晶体管的第一层；以及在形成第二电路之后在半导体基板的第一表面上形成包括电容器的第二层，第一层和第二层构成单元阵列。连接接触可以与位线同时形成。
该方法还可以包括：在形成周边电路之前将第一基板附接到第一层；以及在形成第二层之前将第二基板附接到周边电路并除去第一基板。单元阵列可以堆叠在第二基板上的周边电路上方。
该方法还可以包括在半导体基板的第三表面上形成电连接到金属线的外部端子。
实施例还涉及一种半导体器件，该半导体器件包括：半导体基板，包括上表面和下表面，下表面与上表面相反；上电路，在半导体基板的上表面上；下电路，在半导体基板的下表面上；垂直连接接触，贯穿半导体基板以将上电路电连接到下电路；以及对准标记，贯穿半导体基板以将上电路与下电路垂直地对准。
上电路可以包括具有单元晶体管的单元阵列。下电路可以包括具有周边晶体管的周边电路。单元晶体管和周边晶体管可以关于半导体基板垂直地对称。
单元阵列还可以包括电连接到单元晶体管的位线。下电路还可以包括电连接到周边晶体管的金属线。连接接触可以将位线电连接到金属线。
半导体器件还可以包括附接到下电路的支撑基板、贯穿支撑基板以电连接到金属线的通路、以及设置在支撑基板上以联接到通路的焊盘。金属线可以插设在半导体基板和支撑基板之间。
半导体基板可以包括插设在上电路和下电路之间的绝缘层。对准标记可以垂直地贯穿绝缘层。
实施例还涉及一种制造半导体器件的方法，该方法包括：提供具有第一表面和与第一表面相反的第二表面的半导体基板；形成从第一表面朝向第二表面穿过半导体基板延伸而没有到达第二表面的场区（field region）；形成从第一表面朝向第二表面穿过场区而没有到达第二表面的对准标记和连接接触；在半导体基板的第一表面上形成第一电路使得第一电路电连接到连接接触；在第一电路上形成支撑基板；使半导体基板的第二表面凹陷以形成暴露场区、对准标记和连接接触的第三表面；以及在半导体基板的第三表面上形成第二电路使得第二电路电连接到连接接触。
该方法还可以包括，在形成支撑基板之后并且在使半导体基板的第二表面凹陷之前，将半导体基板上下翻转。
该方法还可以包括：在第一电路和支撑基板之间形成金属线；形成贯穿支撑基板并且接触金属线的通路；以及在支撑基板上形成金属焊盘。
形成第一电路可以包括在第一电路中形成金属线以及在金属线上方形成绝缘层。该方法还可以包括：除去支撑基板；形成贯穿绝缘层并接触金属线的通路；以及在绝缘层上形成金属焊盘。
第一电路和第二电路中的一个包括具有单元晶体管的单元阵列，第一电路和第二电路中的另一个包括具有周边晶体管的周边电路。
附图说明
通过参照附图详细描述示范性实施例，特征对于本领域普通技术人员将变得明显，附图中：
图1A至图1E示出截面图，其示出根据实施例的制造半导体器件的方法的阶段；
图1F示出图1E的一部分的截面图；
图1G和1H示出截面图，其示出图1E的改变示例；
图2A至2C示出截面图，其示出具有与实施例不同的结构的比较半导体器件；
图2D示出图2C的一部分的截面图；
图3A至图3G示出截面图，其示出根据实施例的制造半导体器件的方法的阶段；
图4A至图4E示出截面图，其示出根据实施例的制造半导体器件的方法的阶段；
图5A至图5E示出截面图，其示出根据实施例的制造半导体存储器器件的方法的阶段；
图5F和图5G示出截面图，其示出图5E的改变示例；
图6A至图6G示出截面图，其示出根据实施例的制造半导体存储器器件的方法的阶段；
图6H和图6I示出截面图，其示出图6G的改变示例；
图7A至图7E示出截面图，其示出根据实施例的制造半导体存储器器件的方法的阶段；
图8A至图8E示出截面图，其示出根据实施例的制造图像传感器的方法的阶段；
图8F示出截面图，其示出图8E的改变示例；
图9A至图9F示出截面图，其示出根据实施例的制造图像传感器的方法的阶段；
图10A示出示意方框图，其示出包括根据实施例的半导体器件中的至少一个的存储卡的示例；
图10B示出示意方框图，其示出包括根据实施例的半导体器件中的至少一个的信息处理系统的示例；以及
图10C示出示意方框图，其示出包括根据实施例的图像传感器中的至少一个的信息处理系统的示例。
具体实施方式
在下文将参照附图更充分地描述示例实施例；然而，它们可以以不同的形式实施，而不应被解释为限于这里阐述的实施例。而是，提供这些实施例使得本公开透彻和完整，并将示范性实施充分传达给本领域技术人员。
在附图中，为了图示的清晰，层和区域的尺寸可以被夸大。还将理解，当一层或元件被称为在另一层或基板“上”时，它可以直接在另一层或基板上，或者还可以存在插入的层。此外，将理解，当一层被称为在另一层“下面”时，它可以直接在另一层下面，并且还可以存在一个或多个插入层。此外，还将理解，当一层被称为在两个层“之间”时，它可以是这两个层之间的唯一层，或者还可以存在一个或多个插入层。同样的附图标记始终指代同样的元件。
图1A至图1E示出截面图，其示出根据实施例的制造半导体器件的方法的阶段。图1F示出图1E的一部分的截面图。图1G和1H示出截面图，其示出图1E的改变示例。
参照图1A，场区103可以形成在半导体基板100中，半导体基板100具有第一表面100a和与第一表面100a相反的第二表面100b。半导体基板100可以是包括硅的基板。场区103可以具有用绝缘体填充并从第一表面100a朝向第二表面100b延伸的沟槽形状。场区103可以配置为未到达半导体基板100的第二表面100b。
参照图1B，周边电路300可以形成在半导体基板100的第一表面100a上。周边电路300可以包括金属线306。在形成周边电路300期间，可以形成垂直地贯穿场区103的对准标记110和连接接触107。对准标记110和连接接触107可以从第一表面100a朝向第二表面100b延伸。对准标记110和连接接触107可以配置为未到达第二表面100b。连接接触107可以联接到金属线306以与周边电路300电连接。对准标记110可以包括绝缘体使得对准标记110不电连接到周边电路300。
参照图1C，支撑基板80可以附接到周边电路300，并且半导体基板100可以被上下颠倒。周边电路300和半导体基板100可以以颠倒的状态顺序地堆叠在支撑基板80上。周边电路300的金属线306可以与支撑基板80相邻，半导体基板100的第二表面100b可以面向上。支撑基板80可以包括任何适合的材料。例如，支撑基板80可以是硅基板或非硅基板，诸如玻璃或聚合物基板。
参照图1D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，在半导体基板100被支撑基板80支撑的状态下，第二表面100b可以通过化学机械抛光工艺、研磨工艺或回蚀刻工艺而凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。场区103可以通过第三表面100c暴露或可以不暴露。
参照图1E，单元阵列200可以形成在半导体基板100的第三表面100c上以电连接到连接接触107。单元阵列200可以例如包括存储器电路诸如DRAM或FLASH、逻辑电路诸如CPU或AP、CMOS图像传感器的光电二极管。单元阵列200可以通过对准标记110与周边电路300垂直地对准，并可以通过连接接触107电连接到周边电路300。通过上面描述的工艺，可以制造半导体器件1，半导体器件1包括第一表面100a上的周边电路300和第三表面100c上的单元阵列200。半导体器件可以构成COP（周边上单元）结构，其中单元阵列200堆叠在支撑基板80上的周边电路300上方。
金属线306可以插设在支撑基板80和半导体基板100之间使得金属线306更靠近支撑基板80。从半导体器件1产生的热通过金属线306沿B方向朝向支撑基板80与沿A方向朝向单元阵列200相比可以更顺利地转移。支撑基板80可以用作散热器。因此，从半导体器件1产生的大部分热可以朝向支撑基板80排出使得可以避免由于热应力导致的单元阵列200和周边电路300的故障。
根据某些实施方式，单元阵列200可以与周边电路300分别地形成。因此，用于单元阵列200和周边电路300的各自的工艺配方可以被适当地调整为适合它们各自的特性，诸如设计规则、热预算、沉积条件等。
参照图1F，单元阵列200可以包括用绝缘层208覆盖的至少一个单元晶体管205，周边电路300可以包括用绝缘层308覆盖的至少一个周边晶体管305。单元晶体管205可以具有与周边晶体管305的结构为倒置关系的结构。在半导体基板100的第三表面100c上的单元晶体管205可以面向上，在半导体基板100的第一表面100a上的周边晶体管305可以面向下。单元晶体管205和周边晶体管305可以垂直地对称。这里，术语“对称”指的是布置为背对背的配置。例如，术语“对称”指的是如下的构造，其中单元阵列200和周边电路300的底部（由形成方向定义）分别在半导体基板100的第三表面100c和第一表面100a上面向朝向彼此的方向，单元阵列200和周边电路300的顶部（由形成的方向定义）面向彼此远离的方向。
参照图1G，根据实施方式，半导体器件1a可以形成为还包括贯穿支撑基板80以联接到金属线306的通路92以及在支撑基板80上以联接到通路92的焊盘94。在半导体器件1a中，热可以优先朝向支撑基板80转移。任何外部装置，诸如印刷电路板或另外的半导体器件，可以联接到焊盘94，焊盘94将外部装置与半导体器件1a电连接。
参照图1H，根据实施方式，支撑基板80可以被除去。半导体器件1b可以通过形成贯穿周边电路300的绝缘层（图1F的308）的通路92以及在绝缘层308上形成联接到通路92的焊盘94而制造。
图2A至2C示出截面图，其示出具有与实施例不同的结构的比较半导体器件。图2D示出图2C的一部分的截面图。
参照图2A，半导体器件9a可以包括提供在半导体基板10的第一表面10a上的单元阵列20和周边电路30。另一方面，根据实施例，如图1E所示，单元阵列300提供在半导体基板100的第一表面100a上并且周边电路300设置在半导体基板100的第三表面100c上。与图2A所示的单元阵列20和周边电路30相比，在图1E所示的实施例中，单元阵列200和周边电路300可以具有增加数目的净管芯（net die）和/或可以具有减小的面积。
例如，与单元阵列20相比，根据实施例的单元阵列200可以具有约2倍的集成量，约2倍的净管芯数量，或一半的面积。类似地，与周边电路30相比，周边电路300可以具有约2倍的集成量，约2倍的净管芯数量，或一半的面积。
参照图2B，半导体器件9b可以包括水平地布置在半导体基板10的第一表面10a上的第一单元阵列21和第一周边电路31以及分别垂直地堆叠在第一单元阵列21和第一周边电路31上的第二单元阵列22和第二周边电路32。在此结构中，会另外需要形成或附接单晶半导体层用于第二单元阵列22和第二周边电路32。而且，还会另外需要形成多个贯穿电极21a和22a以将第一单元阵列21电连接到第二单元阵列22、以及多个贯穿电极31a和32a以将第一周边电路31电连接到第二周边电路32。另一方面，根据实施例，如图1E所示，周边电路300和单元阵列200分别形成在半导体基板100的第一表面100a和第三表面100c上。因此，不需要形成或附接单晶半导体层或形成多个贯穿电极。
参照图2C，半导体器件9c可以包括以之前的顺序或相反地堆叠在半导体基板10的第一表面10a上的周边电路30和单元阵列20。在此结构中，为了形成单元阵列20，会需要在周边电路30上形成或附接单晶半导体层12，如图2D所示。另外，在形成或附着单晶半导体层12之后，还需要形成对准标记11。另一方面，根据实施例，如图1E所示，周边电路300和单元阵列200分别各自形成在半导体基板100的第一表面100a和第三表面100c上。因此，不需要形成或附接单晶半导体层。如图2C所示，金属线36可以插设在周边电路30和单元阵列20之间使得热可以沿A方向朝向单元阵列20以及沿B方向朝向周边电路30转移。因此，与根据实施例的半导体器件1（具有用作散热器的支撑基板80）相比，半导体器件9c会遭受施加到单元阵列20和周边电路30的热应力。
在如图2D所示的半导体器件9c中，单元阵列20可以包括用绝缘层28覆盖的至少一个单元晶体管25，周边电路30可以包括用绝缘层38覆盖的至少一个周边晶体管35。由于单元阵列20垂直地堆叠在周边电路30上，周边晶体管35可以在半导体基板10上面向上，单元晶体管35可以在单晶半导体层12上面向上。换句话说，单元晶体管25和周边晶体管35可以背对正配置来布置，不同于根据实施例的背对背配置。
图3A至3G示出截面图，其示出根据实施例的制造半导体器件的方法的阶段。
参照图3A，可以提供具有第一表面100a和与第一表面100a相反的第二表面100b的半导体基板100。场区103可以形成在半导体基板100中。
参照图3B，具有单元晶体管的单元晶体管层210可以形成在半导体基板100的第一表面100a上。当形成单元晶体管层210时，对准标记110和连接接触107可以形成为垂直地贯穿场区103。对准标记110和连接接触107可以从第一表面100a朝向第二表面100b垂直地延伸。对准标记110和连接接触107可以配置为未到达第二表面100b。连接接触107可以电连接到单元晶体管层210。
参照图3C，第一支撑基板81可以附接到单元晶体管层210，并且半导体基板100可以上下颠倒。单元晶体管层210和半导体基板100可以以颠倒的状态顺序地堆叠在第一支撑基板81上。第一支撑基板81可以包括任何适合的材料。例如，第一支撑基板81可以是硅基板或非硅基板，例如玻璃或聚合物基板。
参照图3D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，第二表面100b可以在半导体基板100被第一支撑基板81支撑的状态下被凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图3E，周边电路300可以形成在半导体基板100的第三表面100c上以电连接到连接接触107。周边电路300可以通过对准标记110而与单元晶体管层210对准。周边电路300还可以包括电连接到连接接触107的金属线306。周边电路300可以通过连接接触107电连接到单元晶体管层210。
参照图3F，第二支撑基板82可以附接到周边电路300，并且半导体基板100可以再次上下颠倒。金属线306可以插设在第二支撑基板82和半导体基板100之间。第二支撑基板82可以包括任何适合的材料。例如，第二支撑基板82可以是硅基板或非硅基板（例如，玻璃或聚合物基板）。第一支撑基板81可以被除去。
参照图3G，电容器层220可以形成在单元晶体管层210上以电连接到包括在单元晶体管层210中的单元晶体管。包括单元晶体管层210和电容器层220的单元阵列200可以形成在半导体基板100的第一表面100a上。通过上面描述的工艺，可以制造半导体器件2，半导体器件2包括在第一表面100a上的周边电路300和在第三表面100c上的单元阵列200。半导体器件2可以构成COP（周边上单元）结构，其中单元阵列200堆叠在第二支撑基板82上的周边电路300上。
根据实施例，形成晶体管的工艺与形成电容器的工艺分开地进行使得可以抑制热预算。例如，在用于形成单元晶体管层210和周边电路300的高温工艺之后可以进行用于形成电容器层220的低温工艺，这可以抑制或最小化对电容器的热预算。
而且，如图1F所示，单元阵列200的单元晶体管和周边电路300的周边晶体管可以以背对背的配置来布置。
图4A至4E示出截面图，其示出根据实施例的制造半导体器件的方法的阶段。
参照图4A，场区103可以形成在具有彼此面对的第一表面100a和第二表面100b的半导体基板100中。
参照图4B，单元阵列200可以形成在半导体基板100的第一表面100a上。当形成单元阵列200时，对准标记110和连接接触107可以形成为垂直地贯穿场区103。对准标记110和连接接触107可以从第一表面100a朝向第二表面100b垂直地延伸。对准标记110和连接接触107可以配置为未到达第二表面100b。连接接触107可以电连接到单元阵列200。
参照图4C，支撑基板80可以提供在单元阵列200上，半导体基板100可以被上下颠倒。单元阵列200和半导体基板100可以以颠倒的状态顺序地堆叠在支撑基板80上。
参照图4D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，第二表面100b可以在半导体基板100被支撑基板80支撑的状态下经受研磨工艺。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图4E，周边电路300可以形成在半导体基板100的第三表面100c上以电连接到连接接触107。周边电路300可以通过对准标记110而与单元阵列200对准。周边电路300还可以包括电连接到连接接触107的金属线306。周边电路300可以通过连接接触107电连接到单元阵列200。通过上面描述的工艺，可以制造半导体器件3，半导体器件3包括在第一表面100a上的单元阵列200和在第三表面100c上的周边电路300。半导体器件3可以构成POC（单元上周边）结构，其中周边电路300堆叠在支撑基板80上的单元阵列200上。
在某些实施方式中，金属线306可以提供在半导体器件3的顶上使得热可以容易地排出到半导体器件3外面。从半导体器件3产生的大部分热可以传送到外面，因此，可以避免由热应力引起的单元阵列200和周边电路300的故障。
图5A至5E示出截面图，其示出根据实施例的制造半导体存储器器件的方法的阶段。图5F和5G示出截面图，其示出图5E的改变示例。
参照图5A，场区103可以形成在具有彼此面对的第一表面100a和第二表面100b的半导体基板100中。半导体基板100可以是硅基板、用诸如p型掺杂剂的杂质掺杂的单晶硅基板、或SOI基板。器件隔离层302还可以与场区103同时形成。场区103和器件隔离层302的每个可以具有从第一表面100a朝向第二表面100b延伸并用绝缘体填充的沟槽形状。场区103可以具有大于器件隔离层302的深度。
参照图5B，周边电路300可以形成在半导体基板100的第一表面100a上。周边电路300可以包括：至少一个周边晶体管305，包括在第一表面100a上的栅极304；电连接到至少一个周边晶体管305的至少一个金属线306；以及覆盖周边晶体管305和金属线306的绝缘层308。当形成周边电路300时，可以形成对准标记110和连接接触107。对准标记110和连接接触107可以垂直地贯穿场区103以从第一表面100a朝向第二表面100b延伸。连接接触107可以联接到周边晶体管305或金属线306以与周边电路300电连接。在某些实施方式中，连接接触107可以与金属线306同时形成。对准标记110可以由绝缘体形成。
参照图5C，支撑基板80可以提供在周边电路300上，并且半导体基板100可以上下颠倒。周边电路300和半导体基板100可以以颠倒的状态顺序地堆叠在支撑基板80上。金属线306可以邻近于支撑基板80并面向下，半导体基板100的第二表面100b可以面向上。
参照图5D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，在半导体基板100被支撑基板80支撑的状态下，第二表面100b可以通过化学机械抛光工艺、研磨工艺或回蚀刻工艺而凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图5E，单元阵列200可以形成在半导体基板100的第三表面100c上。单元阵列200可以包括：至少一个单元晶体管205，包括在第三表面100c之下凹陷的栅极204；至少一个器件隔离层202，在第三表面100c之下；至少一个位线206和至少一个电容器209，电连接到单元晶体管205；以及绝缘层208，覆盖单元晶体管205、位线206和电容器209。单元阵列200可以是存储器单元阵列。单元阵列200可以通过对准标记110与周边电路300对准。位线206可以联接到连接接触107以与单元阵列200和周边电路300电连接。在某些实施方式中，周边晶体管305可以提供在第一表面100a上，单元晶体管205可以提供在第三表面100c上。周边晶体管305和单元晶体管205可以以背对背配置来布置，如图1F所示。
根据某些实施方式，与参照图1A至1E的描述相同或相似，半导体存储器器件1000可以制造为具有COP（周边上单元）结构，其中单元阵列200堆叠在支撑基板80上的周边电路300上方。由于金属线306邻近于支撑基板80，所以支撑基板80可以用作散热器。
参照图5F，作为半导体存储器器件1000的一种变型的实施方式，半导体存储器器件1000a可以制造为还包括贯穿支撑基板80以联接到金属线306的通路92以及在支撑基板80上以联接到通路92的焊盘94。热可以容易地通过通路92朝向支撑基板80排出。
参照图5G，作为半导体存储器器件1000的另一个变型的实施方式，半导体存储器器件1000b可以制造为还包括部分地贯穿绝缘层308以联接到金属线306的通路92以及在绝缘层308上以联接到通路92的焊盘94。支撑基板80可以在形成通路92和焊盘94之前除去。
图6A至6G示出截面图，其示出根据实施例的制造半导体存储器器件的方法的阶段。图6H和6I是截面图，其示出图6G的改变示例。
参照图6A，场区103和器件隔离层202可以提供于具有彼此面对的第一表面100a和第二表面100b的半导体基板100中。场区103可以具有大于器件隔离层202的深度。
参照图6B，单元晶体管层210可以形成在半导体基板100的第一表面100a上。单元晶体管层210可以包括：单元晶体管205，具有在第一表面100a之下凹陷的栅极204；位线206，电连接到单元晶体管205；和绝缘层208，覆盖单元晶体管205和位线206。当形成单元晶体管层210时，可以形成垂直地贯穿场区103的对准标记110和连接接触107。连接接触107可以联接到位线206以与单元晶体管层210电连接。在某些实施方式中，连接接触107可以与位线206同时形成。
参照图6C，第一支撑基板81可以附接到单元晶体管层210，并且半导体基板100可以被上下颠倒。单元晶体管层210和半导体基板100可以以颠倒的状态顺序地堆叠在第一支撑基板81上。
参照图6D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，第二表面100b可以在半导体基板100被第一支撑基板81支撑的状态下被凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图6E，周边电路300可以形成在半导体基板100的第三表面100c上以电连接到连接接触107。周边电路300可以包括：周边晶体管305，包括在第三表面100c上的栅极304；金属线306，电连接到周边晶体管305；以及绝缘层308，覆盖周边晶体管305和金属线306。周边电路300可以通过对准标记110而与单元晶体管层210对准。金属线306可以联接到连接接触107以与单元晶体管205电连接。周边电路300可以通过连接接触107电连接到单元晶体管层210。
参照图6F，第二支撑基板82可以附接到周边电路300，半导体基板100可以被再次上下颠倒。金属线306可以提供在半导体基板100和第二支撑基板82之间。第一支撑基板81可以从单元晶体管层210分离。
参照图6G，电容器209可以形成在第一表面100a上以电连接到单元晶体管205。包括单元晶体管205、位线206和电容器209的单元阵列200诸如存储器单元阵列可以形成在半导体基板100的第一表面100a上。根据某些实施例，与参照图3A至3G的描述相同或相似，半导体存储器器件2000可以制造为包括在第一表面100a上的单元阵列200和在第三表面100c上的周边电路300。半导体存储器器件可以构成COP（周边上单元）结构，其中单元阵列200堆叠在第二支撑基板82上的周边电路300上方。半导体存储器器件2000可以具有与如图5E所示的半导体存储器器件1000基本上相同的结构。
根据某些实施方式，在用于形成单元晶体管205和周边晶体管305的高温工艺之后可以进行用于形成电容器209的低温工艺，这可以抑制或最小化施加到电容器209的热预算。单元晶体管205可以提供在第一表面100a上，周边晶体管305可以提供在第三表面100c上。单元晶体管205和周边晶体管305可以以背对背配置来布置，如图1F所示。
参照图6H，作为半导体存储器器件2000的一种变型的实施方式，半导体存储器器件2000a可以制造为还包括贯穿第二支撑基板82以联接到金属线306的通路92以及在第二支撑基板82上以联接到通路92的焊盘94。热可以容易地通过通路92朝向第二支撑基板82排出。
参照图6I，作为半导体存储器器件2000的另一种变型的实施方式，半导体存储器器件2000b可以制造为还包括部分地贯穿绝缘层308以电连接到金属线306的通路92以及在绝缘层308上以联接到通路92的焊盘94。第二支撑基板82可以在形成通路92和焊盘94之前除去。
图7A至7E示出截面图，其示出根据实施例的制造半导体存储器器件的方法的阶段。
参照图7A，场区103和器件隔离层202可以提供于具有彼此面对的第一表面100a和第二表面100b的半导体基板100中。场区103可以比器件隔离层202更深。
参照图7B，单元阵列200可以形成在半导体基板100的第一表面100a上。单元阵列200可以包括：单元晶体管205，具有在第一表面100a之下凹陷的栅极204；位线206，电连接到单元晶体管205；以及绝缘层208，覆盖单元晶体管205和位线206。当形成单元阵列200时，可以形成垂直地贯穿场区103的对准标记110和连接接触107。连接接触107可以电连接到单元晶体管205。在一些实施例中，连接接触107可以与位线206同时形成。
参照图7C，支撑基板80可以附接到单元阵列200，半导体基板100可以被上下颠倒。单元阵列200和半导体基板100可以以颠倒的状态顺序地堆叠在支撑基板80上。
参照图7D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，在半导体基板100被支撑基板80支撑的状态下，第二表面100b可以通过化学机械抛光工艺、研磨工艺或回蚀刻工艺而凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图7E，周边电路300可以形成在半导体基板100的第三表面100c上。周边电路300可以包括：周边晶体管305，包括在第三表面100c上的栅极304；金属线306，电连接到周边晶体管305；以及绝缘层308，覆盖周边晶体管305和金属线306。周边电路300可以通过对准标记110而与单元阵列200对准。金属线306可以联接到连接接触107以与位线206或单元晶体管205电连接。周边电路300可以通过连接接触107电连接到单元阵列200。当形成周边电路300时，可以采用低温工艺或者可以调整工艺配方以最小化或抑制施加到电容器209的热预算。
通过上面描述的工艺，可以制造半导体存储器器件3000，半导体存储器器件3000包括在第一表面100a上的单元晶体管205和在第三表面100c上的周边晶体管305。半导体存储器器件3000可以构成POC（单元上周边）结构，其中周边电路300堆叠在支撑基板80上的单元阵列200上方。单元晶体管205和周边晶体管305可以以背对背配置来布置，如图1F所示。
根据某些实施方式，金属线306可以提供在半导体存储器器件3000的顶上使得热可以容易地排出到半导体存储器器件3000外面。可以避免由热应力引起的单元阵列200和周边电路300的故障。
图8A至8E示出截面图，其示出根据实施例的制造图像传感器的方法的阶段。图8F是截面图，其示出图8E的改变示例。
参照图8A，场区103和器件隔离层302提供于具有彼此面对的第一表面100a和第二表面100b的半导体基板100中。场区103可以比器件隔离层302更深。半导体基板100可以是用诸如p型掺杂剂的杂质掺杂的硅基板。
参照图8B，周边电路300可以形成在半导体基板100的第一表面100a上。周边电路300可以包括：周边晶体管305，包括栅极304；金属线306，电连接到周边晶体管305；以及绝缘层308，覆盖周边晶体管305和金属线306。当形成周边电路300时，对准标记110和连接接触107可以形成为垂直地贯穿场区103。对准标记110和连接接触107可以从第一表面100a朝向第二表面100b延伸。连接接触107可以联接到周边晶体管305或金属线306以与周边电路300电连接。在一些实施例中，连接接触107可以与金属线306同时形成。
参照图8C，支撑基板80可以附接到单元阵列200，半导体基板100可以被上下颠倒。单元阵列200和半导体基板100可以以颠倒的状态顺序地堆叠在支撑基板80上。支撑基板80可以是硅基板或非硅基板，诸如玻璃或聚合物基板。
参照图8D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，在半导体基板100被支撑基板80支撑的状态下，第二表面100b可以通过化学机械抛光工艺、研磨工艺或回蚀刻工艺而凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图8E，像素阵列500可以形成在半导体基板100的第三表面100c上。像素阵列500可以包括器件隔离层502、像素晶体管505、光电二极管509、连接线506和绝缘层508。像素晶体管505可以包括传输晶体管504a、复位晶体管504b、源极跟随器晶体管504c和选择晶体管504d。像素阵列500可以通过对准标记110而与周边电路300对准。光电二极管509可以包括：第一掺杂区域509a，其通过用第一杂质（例如，n型掺杂剂）掺杂半导体基板100而形成；和第二掺杂区域509b，其通过用第二杂质（例如，p型掺杂剂）掺杂第一掺杂区域509a而形成。连接线506可以将像素晶体管505电连接到连接接触107。像素阵列500可以通过连接接触107电连接到周边电路300。
根据实施例，与参照图1A至1E提供的描述相同或相似，CMOS图像传感器400可以制造为具有COP（周边上单元）结构，其中像素阵列500堆叠在支撑基板80上的周边电路300上方。周边晶体管305可以提供在第一表面100a上，像素晶体管505可以提供在第三表面100c上。因此，周边晶体管305和像素晶体管505可以以背对背配置来布置，如图1F所示。
在另一个示范性实施例中，如图8F所示，CMOS图像传感器400a可以制造为包括形成在第三表面100c上的传输晶体管504a以及形成在第一表面100a上的其他晶体管504b、504c和504d。例如，如图8B所示，当形成周边电路300时，复位晶体管504b、源极跟随器晶体管504c、选择晶体管504d和连接线506可以形成在半导体基板100的第一表面100a上。并且，如图8E所示，当形成像素阵列500时，传输晶体管504a、电连接到连接接触107的光电二极管509和第二连接线507可以形成在半导体基板100的第三表面100c上。
图9A至9F示出截面图，其示出根据实施例的制造图像传感器的方法。
参照图9A，场区103和器件隔离层502提供于具有彼此面对的第一表面100a和第二表面100b的半导体基板100中。场区103可以比器件隔离层502更深。半导体基板100可以是用诸如p型掺杂剂的杂质掺杂的硅基板。
参照图9B，像素阵列500可以形成在半导体基板100的第一表面100a上。像素阵列500可以包括像素晶体管505、光电二极管509、连接线506和绝缘层508。当形成像素阵列500时，对准标记110和连接接触107可以形成为垂直地贯穿场区103。对准标记110和连接接触107可以从第一表面100a朝向第二表面100b延伸。连接接触107可以联接到像素晶体管505或连接线506以与像素阵列500电连接。在某些实施方式中，连接接触107可以与像素阵列500同时形成。
像素晶体管505可以包括传输晶体管504a、复位晶体管504b、源极跟随器晶体管504c和选择晶体管504d。光电二极管509可以包括用第一杂质（例如，n型掺杂剂）掺杂的第一掺杂区域509a和用第二杂质（例如，p型掺杂剂）掺杂的第二掺杂区域509b。连接线506可以将像素晶体管505电连接到连接接触107。
参照图9C，第一支撑基板81可以附接到像素阵列500，并且半导体基板100可以被上下颠倒。像素阵列500和半导体基板100可以以颠倒的状态顺序地堆叠在第一支撑基板81上。
参照图9D，半导体基板100的第二表面100b可以被凹陷以形成暴露的第三表面100c。例如，在半导体基板100被第一支撑基板81支撑的状态下，第二表面100b可以通过化学机械抛光工艺、研磨工艺或回蚀刻工艺而凹陷。对准标记110和连接接触107可以通过第三表面100c暴露。
参照图9E，周边电路300可以形成在半导体基板100的第一表面100a上。周边电路300可以包括：周边晶体管305，包括栅极304；金属线306，电连接到周边晶体管305；以及绝缘层308，覆盖周边晶体管305和金属线306。周边电路300可以通过对准标记110而与像素阵列500对准。金属线306可以联接到连接接触107以与连接线506电连接。周边电路300可以通过连接接触107而与像素阵列500电连接。根据某些实施方式，与参照图4A至4E的描述相同或相似，可以形成POC（单元上周边）结构，其中周边电路300堆叠在第一支撑基板81上的像素阵列500上方。
参照图9F，第一支撑基板81可以被除去以制造CMOS图像传感器5000。可选地，第二支撑基板82可以进一步附接到周边电路300。CMOS图像传感器5000可以具有与图8E所示的CMOS图像传感器4000基本上相同的结构。与图8F所示的CMOS图像传感器4000a相同或者类似，传输晶体管504a可以形成在半导体基板100的第一表面100a上，其他晶体管504b、504c和504d可以形成在半导体基板100的第三表面100c上。
图10A示出示意方框图，其示出包括根据实施例的半导体器件中的至少一个的存储卡的示例。
参照图10A，包括根据示范性实施例的半导体器件1至3000a中的至少一个的存储器1210被应用于存储卡1200。例如，存储卡1200可以包括通常控制主机1230和存储器1210之间的数据交换的存储器控制器1220。SRAM1221可以用作处理单元1222的运行存储器。主机接口1223可以具有连接到存储卡1200的主机1230的数据交换协议。纠错编码块1224可以检测并校正从存储器1210读取的数据中包含的错误。存储器接口1225可以与存储器1210交互。处理单元1222可以通常控制存储器控制器1220的数据交换。
图10B示出示意方框图，其示出包括根据实施例的半导体器件中的至少一个的信息处理系统的示例。
参照图10B，信息处理系统1300可以包括具有根据示范性实施例的半导体器件1至3000a中的至少一个的存储器系统1310。信息处理系统1300可以包括移动设备或计算机。例如，信息处理系统1300可以包括调制解调器1320、中央处理单元1330、RAM1340和用户接口1350。存储器系统1310可以包括存储器1311和存储器控制器1312并可以具有与图10A中的存储卡1200基本上相同的构造。存储器系统1310可以存储由中央处理单元1330处理的数据或从外部输入的数据。信息处理系统1300可以提供为存储卡、半导体器件盘、照相机图像传感器或其他的应用芯片组。例如，存储器系统1310可以实现为固态驱动器（SSD）。在这种情况下，信息处理系统1300可以稳定地在存储器系统1310中存储大量数据。
图10C示出示意方框图，其示出包括根据实施例的图像传感器中的至少一个的信息处理系统的示例。
参照图10C，信息处理系统1400可以包括通过总线1470相互通讯的中央处理单元1420、图像传感器1410、RAM1440、输入/输出器件1430、致密盘驱动器1450和硬盘驱动器1460。图像传感器1410可以包括根据示范性实施例的CMOS图像传感器4000、4000a和5000中的至少一个。图像传感器1410可以关于数据和/或控制信号与中央处理单元1420或另外的器件1440至1460通讯。图像传感器1410可以根据数据和/或控制信号提供定义某些图像的信号到中央处理单元1420，并且中央处理单元1420可以处理来自图像传感器1410的信号。
通过总结和回顾，用于在半导体器件中获得高集成度的途径是提供三维结构。半导体器件的三维结构的制造通常通过在半导体基板上堆叠另一个半导体基板或通过在半导体基板上形成单晶半导体层而进行。然而，在堆叠的半导体器件之间形成电互连会引起问题诸如形成电互连的工艺的复杂性、实现精细对准的困难性、在热预算内进行工艺等。例如，在常规堆叠结构中，将单晶硅层附接到形成的单元阵列需要在单元阵列上形成周边电路。而且，需要深的垂直接触以将周边电路电连接到单元阵列，会难以保证单元阵列和周边电路之间的对准。
实施例提供半导体器件及其制造方法，其中单元阵列提供在半导体基板的一侧上，周边电路提供在另一侧上。因此，集成的量可以增加并且芯片面积可以减小。而且，由于单元阵列和周边电路之间的精确垂直对准、避免热衡算以及最大化单元阵列和周边电路各自的特性，可以改善半导体器件的电特性。
示例实施例已经在这里公开，尽管采用了特定的术语，但是它们仅以一般的和描述的含义来使用和被解释，而不是为了限制的目的。在有些情况下，如对本申请所提交的领域的普通技术人员将是显然的，结合特定实施例描述的特征、特性和/或元件可以单独地使用或与结合其他实施例描述的特征、特性和/或元件结合地使用，除非另外特别地指示。因此，本领域技术人员将理解，可以进行形式和细节上的各种变化，而不背离本发明的精神和范围，本发明的范围由权利要求书阐明。
于2013年3月4日在韩国知识产权局提交且名称为“半导体器件及其制造方法”的韩国专利申请No.10-2013-0022848通过引用整体结合于此。

Claims (31)

1.一种制造半导体器件的方法，该方法包括：
提供具有第一表面和与所述第一表面相反的第二表面的半导体基板；
形成穿过所述半导体基板的一部分并从所述第一表面朝向所述第二表面延伸的对准标记和连接接触；
在所述半导体基板的所述第一表面上形成第一电路使得所述第一电路电连接到所述连接接触；
使所述半导体基板的所述第二表面凹陷以形成暴露所述对准标记和所述连接接触的第三表面；以及
在所述半导体基板的所述第三表面上形成第二电路使得所述第二电路电连接到所述连接接触。
2.如权利要求1所述的方法，其中：
所述第一电路和所述第二电路中的一个包括具有单元晶体管的单元阵列，所述第一电路和所述第二电路中的另一个包括具有周边晶体管的周边电路，并且
所述单元晶体管和所述周边晶体管关于所述半导体基板对称。
3.如权利要求1所述的方法，其中：
形成所述第一电路包括在所述半导体基板的所述第一表面上形成包括周边晶体管和金属线的周边电路，
形成所述第二电路包括在所述半导体基板的所述第三表面上形成包括单元晶体管、位线和电容器的单元阵列，并且
所述连接接触与所述金属线同时形成。
4.如权利要求3所述的方法，还包括在形成所述单元阵列之前将支撑基板附接到所述周边电路，其中所述单元阵列堆叠在所述支撑基板上的所述周边电路上方。
5.如权利要求3所述的方法，还包括在所述半导体基板的所述第一表面上形成电连接到所述金属线的外部端子。
6.如权利要求1所述的方法，其中：
形成所述第一电路包括在所述半导体基板的所述第一表面上形成包括单元晶体管、位线和电容器的单元阵列，
形成所述第二电路包括在所述半导体基板的所述第三表面上形成包括周边晶体管和金属线的周边电路，并且
所述连接接触与所述位线同时形成。
7.如权利要求6所述的方法，还包括在形成所述周边电路之前将支撑基板附接到所述单元阵列，其中所述周边电路堆叠在所述支撑基板上的所述单元阵列上方。
8.如权利要求1所述的方法，其中：
形成所述第二电路包括在所述半导体基板的所述第三表面上形成包括周边晶体管和金属线的周边电路，
形成所述第一电路包括：
在形成所述第二电路之前，在所述半导体基板的所述第一表面上形成包括单元晶体管的第一层；以及
在形成所述第二电路之后，在所述半导体基板的所述第一表面上形成包括电容器的第二层，所述第一层和第二层构成单元阵列，并且
所述连接接触与所述位线同时形成。
9.如权利要求8所述的方法，还包括：
在形成所述周边电路之前将第一基板附接到所述第一层；
在形成所述第二层之前将第二基板附接到所述周边电路并除去所述第一基板，
其中所述单元阵列堆叠在所述第二基板上的所述周边电路上方。
10.如权利要求8所述的方法，还包括在所述半导体基板的所述第三表面上形成电连接到所述金属线的外部端子。
11.一种半导体器件，包括：
半导体基板，包括上表面和下表面，所述下表面与所述上表面相反；
上电路，在所述半导体基板的上表面上；
下电路，在所述半导体基板的下表面上；
垂直连接接触，贯穿所述半导体基板以将所述上电路电连接到所述下电路；以及
对准标记，贯穿所述半导体基板以将所述上电路与所述下电路垂直地对准。
12.如权利要求11所述的半导体器件，其中：
所述上电路包括具有单元晶体管的单元阵列，
所述下电路包括具有周边晶体管的周边电路，并且
所述单元晶体管和所述周边晶体管关于所述半导体基板垂直地对称。
13.如权利要求12所述的半导体器件，其中：
所述单元阵列还包括电连接到所述单元晶体管的位线，
所述下电路还包括电连接到所述周边晶体管的金属线，并且
所述连接接触将所述位线电连接到所述金属线。
14.如权利要求13所述的半导体器件，还包括：
支撑基板，附接到所述下电路；
通路，贯穿所述支撑基板以电连接到所述金属线；以及
焊盘，设置在所述支撑基板上以联接到所述通路，
其中所述金属线插设在所述半导体基板和所述支撑基板之间。
15.如权利要求11所述的半导体器件，其中：
所述半导体基板包括插设在所述上电路和所述下电路之间的绝缘层，
所述对准标记垂直地贯穿所述绝缘层。
16.一种制造半导体器件的方法，该方法包括：
提供具有第一表面和与所述第一表面相反的第二表面的半导体基板；
形成从所述第一表面朝向所述第二表面穿过所述半导体基板延伸而没有到达所述第二表面的场区；
形成对准标记和连接接触，该对准标记和连接接触从所述第一表面朝向所述第二表面穿过所述场区而没有到达所述第二表面；
在所述半导体基板的所述第一表面上形成第一电路使得所述第一电路电连接到所述连接接触；
在所述第一电路上形成支撑基板；
使所述半导体基板的所述第二表面凹陷以形成暴露所述场区、所述对准标记和所述连接接触的第三表面；以及
在所述半导体基板的所述第三表面上形成第二电路使得所述第二电路电连接到所述连接接触。
17.如权利要求16所述的方法，还包括，在形成所述支撑基板之后并且在使所述半导体基板的所述第二表面凹陷之前，将所述半导体基板上下翻转。
18.如权利要求16所述的方法，还包括：
在所述第一电路和所述支撑基板之间形成金属线；
形成贯穿所述支撑基板并接触所述金属线的通路；以及
在所述支撑基板上形成金属焊盘。
19.如权利要求16所述的方法，还包括：
形成所述第一电路包括在所述第一电路中形成金属线以及在所述金属线上方形成绝缘层；并且
该方法还包括：
除去所述支撑基板；
形成贯穿所述绝缘层并接触所述金属线的通路；以及
在所述绝缘层上形成金属焊盘。
20.如权利要求16所述的方法，其中：
所述第一电路和所述第二电路中的一个包括具有单元晶体管的单元阵列，所述第一电路和所述第二电路中的另一个包括具有周边晶体管的周边电路。
21.一种半导体器件，包括：
半导体基板，具有第一表面以及与所述第一表面相反的第二表面；
单元阵列，包括单元晶体管，在所述半导体基板的第一表面上；
周边电路，包括周边晶体管，在所述半导体基板的第二表面上；
对准标记，从所述第一表面延伸到所述第二表面使得所述对准标记将所述单元阵列与所述周边电路垂直地对准；和
连接接触，从所述第一表面延伸到所述第二表面使得所述连接接触将所述单元阵列电连接到所述周边电路，
其中所述单元晶体管和所述周边晶体管关于所述半导体基板垂直地对称。
22.如权利要求21所述的半导体器件，其中：
所述单元阵列还包括电连接到所述单元晶体管的位线，并且
所述周边电路还包括电连接到所述周边晶体管的金属线，所述连接接触将所述位线电连接到所述金属线。
23.如权利要求22所述的半导体器件，其中所述单元阵列还包括在所述单元晶体管上的电容器，所述电容器电连接到所述单元晶体管。
24.如权利要求22所述的半导体器件，还包括∶
支撑基板，在所述周边电路上；
通路，贯穿所述支撑基板以电连接到所述金属线；和
外部端子，在所述支撑基板上，所述外部端子电连接到所述通路。
25.如权利要求24所述的半导体器件，其中所述金属线更靠近所述支撑基板而不是所述半导体基板。
26.如权利要求21所述的半导体器件，其中所述半导体基板包括在所述单元阵列和所述周边电路之间的绝缘层，所述对准标记和所述连接接触中的至少一个垂直地贯穿所述绝缘层。
27.如权利要求22所述的半导体器件，其中所述周边电路还包括与所述金属线接触的通路和电连接到所述通路的外部端子。
28.一种半导体器件，包括∶
半导体基板，具有上表面以及与所述上表面相反的下表面；
场区，从所述上表面延伸穿过所述半导体基板到所述下表面；
绝缘的对准标记，从所述上表面穿过所述场区到所述下表面；
导电的连接接触，从所述上表面穿过所述场区到所述下表面；
第一电路，在所述半导体基板的上表面上使得所述第一电路电连接到所述连接接触；和
第二电路，在所述半导体基板的下表面上使得所述第二电路电连接到所述连接接触，
其中所述对准标记使所述第一电路与所述第二电路垂直地对准。
29.如权利要求28所述的半导体器件，其中所述第一电路和所述第二电路中的一个包括具有单元晶体管的单元阵列，所述第一电路和所述第二电路中的另一个包括具有周边晶体管的周边电路，并且
所述单元晶体管和所述周边晶体管关于所述半导体基板对称。
30.如权利要求29所述的半导体器件，其中所述单元阵列还包括电连接到所述单元晶体管的位线和电容器，所述周边电路还包括电连接到所述周边晶体管的金属线。
31.如权利要求30所述的半导体器件，还包括：
支撑基板，在所述周边电路上；
通路，贯穿所述支撑基板并电连接到所述金属线；和
外部端子，在所述支撑基板上，所述外部端子电连接到所述通路。
CN201410076999.8A 2013-03-04 2014-03-04 半导体器件及其制造方法 Active CN104037125B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130022848A KR102056867B1 (ko) 2013-03-04 2013-03-04 반도체 소자 및 그 제조방법
KR10-2013-0022848 2013-03-04

Publications (2)

Publication Number Publication Date
CN104037125A true CN104037125A (zh) 2014-09-10
CN104037125B CN104037125B (zh) 2018-09-11

Family

ID=51420588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410076999.8A Active CN104037125B (zh) 2013-03-04 2014-03-04 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US9184136B2 (zh)
JP (1) JP6316620B2 (zh)
KR (1) KR102056867B1 (zh)
CN (1) CN104037125B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643742A (zh) * 2016-08-26 2019-04-16 英特尔公司 集成电路器件结构和双侧制造技术

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282138B1 (ko) * 2014-12-09 2021-07-27 삼성전자주식회사 반도체 소자
KR102398665B1 (ko) * 2015-05-07 2022-05-16 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 제조 방법
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
KR102589594B1 (ko) * 2016-03-02 2023-10-17 삼성전자주식회사 반도체 메모리 소자
US11328951B2 (en) 2016-04-01 2022-05-10 Intel Corporation Transistor cells including a deep via lined wit h a dielectric material
US11869890B2 (en) 2017-12-26 2024-01-09 Intel Corporation Stacked transistors with contact last
WO2019172879A1 (en) 2018-03-05 2019-09-12 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
CN112768446A (zh) * 2019-10-21 2021-05-07 珠海零边界集成电路有限公司 一种集成芯片及其制备方法
KR20210090426A (ko) 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 반도체 장치
KR20220026654A (ko) 2020-08-25 2022-03-07 삼성전자주식회사 3차원 반도체 메모리 장치
US20230187314A1 (en) * 2021-12-15 2023-06-15 International Business Machines Corporation Memory cell in wafer backside
US20240105709A1 (en) * 2022-09-23 2024-03-28 Apple Inc. Stacked FET Standard Cell Architecture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209650A (zh) * 1997-08-25 1999-03-03 三菱电机株式会社 半导体装置及其制造方法
US20050031995A1 (en) * 2003-06-13 2005-02-10 Samsung Electronics Co., Ltd. Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same
US20060001065A1 (en) * 2004-07-01 2006-01-05 Jang-Eun Heo Alignment key structures in semiconductor devices including protected electrode structures and methods of fabricating the same
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20100224876A1 (en) * 2009-03-05 2010-09-09 International Business Machines Corporation Two-Sided Semiconductor Structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62272556A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 三次元半導体集積回路装置及びその製造方法
JPH01214040A (ja) * 1988-02-22 1989-08-28 Nec Corp 半導体集積回路の製造方法
US5502667A (en) 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
JP2555965B2 (ja) 1993-12-13 1996-11-20 日本電気株式会社 半導体装置の製造方法
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP3230512B2 (ja) 1999-02-04 2001-11-19 日本電気株式会社 Ｃｏｂ構造のｄｒａｍ及びその製造方法
JP3915868B2 (ja) 2000-07-07 2007-05-16 セイコーエプソン株式会社 強誘電体メモリ装置およびその製造方法
KR100537552B1 (ko) 2000-07-31 2005-12-16 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조 방법
JP4008651B2 (ja) 2000-10-31 2007-11-14 株式会社東芝 半導体装置とその製造方法
US7046522B2 (en) 2002-03-21 2006-05-16 Raymond Jit-Hung Sung Method for scalable architectures in stackable three-dimensional integrated circuits and electronics
KR100975332B1 (ko) 2008-05-30 2010-08-12 이상윤 반도체 장치 및 그 제조 방법
WO2005008982A1 (en) 2003-07-03 2005-01-27 Sinett Corporation Method of stacking multiple devices to create the equivalent of a single device with a larger port count
JP4466853B2 (ja) 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
KR20080067328A (ko) 2005-09-06 2008-07-18 비욘드 블라데스 리미티드 3ｄｍｃ 아키텍처
KR100833194B1 (ko) * 2006-12-19 2008-05-28 삼성전자주식회사 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
KR100854925B1 (ko) 2006-12-21 2008-08-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US7485508B2 (en) * 2007-01-26 2009-02-03 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
KR20080099170A (ko) 2007-05-07 2008-11-12 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그의 제조 방법
KR100949890B1 (ko) 2007-12-11 2010-03-25 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100962229B1 (ko) 2008-03-03 2010-06-11 오춘식 반도체 장치 및 그 제조 방법
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
WO2011033601A1 (ja) * 2009-09-21 2011-03-24 株式会社 東芝 ３次元集積回路製造方法、及び装置
JP5697898B2 (ja) * 2009-10-09 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
JP5144698B2 (ja) 2010-03-05 2013-02-13 株式会社東芝 半導体記憶装置及びその製造方法
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209650A (zh) * 1997-08-25 1999-03-03 三菱电机株式会社 半导体装置及其制造方法
US20050031995A1 (en) * 2003-06-13 2005-02-10 Samsung Electronics Co., Ltd. Integrated circuit semiconductor device with overlay key and alignment key and method of fabricating the same
US20060001065A1 (en) * 2004-07-01 2006-01-05 Jang-Eun Heo Alignment key structures in semiconductor devices including protected electrode structures and methods of fabricating the same
US20070126085A1 (en) * 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US20100224876A1 (en) * 2009-03-05 2010-09-09 International Business Machines Corporation Two-Sided Semiconductor Structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643742A (zh) * 2016-08-26 2019-04-16 英特尔公司 集成电路器件结构和双侧制造技术
JP2019526926A (ja) * 2016-08-26 2019-09-19 インテル・コーポレーション 集積回路のデバイス構造及び両面製造技術
JP7048182B2 (ja) 2016-08-26 2022-04-05 インテル・コーポレーション 集積回路のデバイス構造及び両面製造技術

Also Published As

Publication number Publication date
KR20140108935A (ko) 2014-09-15
JP6316620B2 (ja) 2018-04-25
US20140246782A1 (en) 2014-09-04
JP2014170940A (ja) 2014-09-18
CN104037125B (zh) 2018-09-11
KR102056867B1 (ko) 2020-01-22
US9184136B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
CN104037125A (zh) 半导体器件及其制造方法
US9761593B2 (en) Semiconductor device
US10797068B2 (en) Semiconductor devices
US20210335675A1 (en) Semiconductor structure with buried power rail, integrated circuit and method for manufacturing the semiconductor structure
US9786558B2 (en) Semiconductor devices including a bit line structure and a contact plug
US9419011B2 (en) Three-dimensional semiconductor devices
CN110890372A (zh) 半导体存储器装置及其制造方法
US10014285B2 (en) Semiconductor devices
US9449970B2 (en) Semiconductor devices and methods of forming the same
KR102142366B1 (ko) 반도체 집적 회로 소자 및 그 제조 방법, 반도체 패키지
TWI685110B (zh) 具有非主動鰭片之半導體裝置及其製造方法
US20170005100A1 (en) Semiconductor device including dummy metal
US9190404B2 (en) Semiconductor device and method of fabricating the same
KR20110134179A (ko) 에스램 소자 및 그 제조방법
TW201601160A (zh) 記憶體裝置
KR20150015966A (ko) 반도체 소자의 제조방법
KR101584664B1 (ko) 씨모스 이미지 센서
TW202238946A (zh) 三維記憶體元件及其形成方法
CN110085608B (zh) 一种高性能cmos成像传感器结构及其制作方法
KR102238409B1 (ko) 반도체 장치 및 그 제조 방법
KR20200029326A (ko) 반도체 메모리 장치 및 이의 제조 방법
CN113261086B (zh) 用于使用衬底中的掩埋停止层制造三维半导体器件的方法
CN116940117A (zh) 闪存半导体结构、集成芯片、电子设备和制备方法
CN118201366A (zh) 半导体器件及其制造方法
CN105244311A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant