CN104008779A - 移位寄存器及其驱动方法、移位寄存器组及其驱动方法 - Google Patents

移位寄存器及其驱动方法、移位寄存器组及其驱动方法 Download PDF

Info

Publication number
CN104008779A
CN104008779A CN201410226541.6A CN201410226541A CN104008779A CN 104008779 A CN104008779 A CN 104008779A CN 201410226541 A CN201410226541 A CN 201410226541A CN 104008779 A CN104008779 A CN 104008779A
Authority
CN
China
Prior art keywords
transistor
shift register
signal
clock signal
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410226541.6A
Other languages
English (en)
Other versions
CN104008779B (zh
Inventor
王志良
陈娴
罗丽媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma AM OLED Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410226541.6A priority Critical patent/CN104008779B/zh
Publication of CN104008779A publication Critical patent/CN104008779A/zh
Priority to US14/472,245 priority patent/US9336900B2/en
Priority to DE102014112934.2A priority patent/DE102014112934B3/de
Application granted granted Critical
Publication of CN104008779B publication Critical patent/CN104008779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种移位寄存器及其驱动方法、移位寄存器组及其驱动方法。移位寄存器包括：第一至第六晶体管、第一时钟信号端、第二时钟信号端、第一电平信号端、第二电平信号端、第一输入端、第二输入端、输出端。移位寄存器组包括多个上述移位寄存器，并连接为多级，实现驱动多行的功能。采用本发明的移位寄存器或移位寄存器组，可以简化电路、减小电路所在区域的面积；采用本发明的驱动方法可以有效抑制寄生电容的漏电流，达到稳定输出地效果。

Description

移位寄存器及其驱动方法、移位寄存器组及其驱动方法
技术领域
本发明涉及一种驱动装置，特别涉及一种显示器驱动电路中的移位寄存器及其驱动方法、移位寄存器组及其驱动方法。
背景技术
近些年来，有源矩阵型显示装置得到普及，例如，广泛应用在移动电话、平板电脑、MP3、MP4等移动设备中。在现有技术中，显示装置中包括多个扫描线(栅极线)、多个信号线(数据线)、扫描线(栅极线)驱动电路和信号线(数据线)驱动电路。各驱动电路均使用由多个晶体管构成的扫描电路。
在构成该扫描电路的移位寄存器中，一般使用组合了n沟道型晶体管(NMOS)和p沟道型晶体管(PMOS)的互补金属氧化物半导体电路(CMOS:Complementary MOS)。但同时制作n沟道型晶体管和p沟道型晶体管两者，会导致制作互补金属氧化物半导体电路(CMOS:Complementary MOS)的工艺步骤过多、制造成本较高的问题。
此外，在扫描电路的移位寄存器中，一般还存在电容器件，而电容与晶体管的组合不仅将电路复杂化，还进一步增加了器件数量，进而增大了显示边框的面积。
发明内容
本发明的实施例所要解决的技术问题是现有技术的移位寄存器、移位寄存器组内部器件结构复杂、数目较多，影响工艺制程和边框宽度的问题。
为了解决上述技术问题，本发明的实施例提供了一种移位寄存器，其仅包括第一至第六晶体管：
第一晶体管的栅极与第一时钟信号端连接，第一晶体管的源极与第一输入端连接，第一晶体管的漏极与第二晶体管的源极及第六晶体管的栅极连接；
第二晶体管的栅极与第一电平信号端连接，第二晶体管的源极与第一晶体管的漏极及第六晶体管的栅极连接，第二晶体管的漏极与第三晶体管的栅极连接；
第三晶体管的栅极与第二晶体管的漏极连接，第三晶体管的源极与第二时钟信号端连接，第三晶体管的漏极与输出端及第五晶体管的漏极连接；
第四晶体管的栅极与第四晶体管的源极连接，且第四晶体管的栅极和源极与第二输入信号端连接，第四晶体管的漏极与第五晶体管的栅极及第六晶体管的漏极连接；
第五晶体管的栅极与第四晶体管的漏极及第六晶体管的漏极连接，第五晶体管的源极与第二电平信号端及第六晶体管的源极连接，第五晶体管的漏极与输出端及第三晶体管的漏极连接；
第六晶体管的栅极与第一晶体管的漏极及第二晶体管的源极连接，第六晶体管的源极与第二电平信号端及第五晶体管的源极连接，漏极与第四晶体管的漏极及第五晶体管的栅极连接。
本发明提供的移位寄存器仅使用六个晶体管，具有器件数目少、电路简单的优点，减少了扫描电路的面积；并且第二晶体管具有抑制漏电流，稳定电路输出的作用。进一步，本发明提供的移位寄存器可以仅使用p沟道型晶体管(PMOS)，相对于使用互补金属氧化物半导体电路(CMOS:Complementary MOS)或单独使用n沟道型晶体管(NMOS)的扫描电路，减少了工艺步骤。
本发明实施例还提供一种移位寄存器组，包括上述多个移位寄存器，彼此连接为n级，n为大于1的正整数，其中，第一电平信号端彼此相连，第二电平信号端彼此相连；
奇数级移位寄存器的第一时钟信号端彼此相连，偶数级移位寄存器的第二时钟信号端彼此相连，奇数级移位寄存器的第一时钟信号端与偶数级移位寄存器的第二时钟信号端相连；
奇数级移位寄存器的第二时钟信号端彼此相连，偶数级移位寄存器的第一时钟信号端彼此相连，奇数级移位寄存器的第二时钟信号端与偶数级移位寄存器的第一时钟信号端相连；
第n-1级移位寄存器的第二输入信号端连接第n级移位寄存器的输出端，第n级移位寄存器的第一输入信号端连接第n-1级的输出端。
本发明实施例提供的移位寄存器组，仅使用2个时钟信号，电路简单，由于其具有本发明实施例提供的移位寄存器，能进一步减小所在区域的面积，将边框做得更窄。
本发明实施例还提供驱动上述移位寄存器的方法，包括，
复位阶段：
第一时钟信号端接入第一时钟信号，开启第一晶体管；
第一晶体管将第一输入信号传输至第六晶体管的栅极和第二晶体管的源极，开启第六晶体管；
第六晶体管将第二电平信号端接入的第二电平信号传输至第五晶体管的栅极，关闭所述第五晶体管；
第一电平信号端接入第一电平信号，开启第二晶体管；
第二晶体管将传输至源极的第一输入信号传输至第三晶体管的栅极，开启所述第三晶体管；
第三晶体管将第二时钟信号端接入的第二时钟信号传输至输出端；
移位阶段：
第一时钟信号端接入第一时钟信号，关闭第一晶体管；
持续开启第六晶体管和第三晶体管；
第三晶体管将第二时钟信号端接入的第二时钟信号传输至所述输出端；
关断阶段：
第一时钟信号端接入第一时钟信号，开启第一晶体管；
第一晶体管将第一输入信号端接入的第一输入信号传输至所述第六晶体管的栅极和第二晶体管的源极，关闭第六晶体管；
第一电平信号端接入第一电平信号，开启所述第二晶体管；
第二晶体管将传第一输入信号传输至第三晶体管的栅极，所述第三晶体管；
第二输入信号端接入第二输入信号，开启第四晶体管；
第四晶体管将第二输入信号传输至第五晶体管的栅极，开启第五晶体管；
第五晶体管将第二电平信号端接入的第二电平信号传输至输出端。
本发明实施例提供的移位寄存器驱动方法，在使用较少器件的前提下，可以实现电路的正确动作，抑制漏电流过大，保证电路的正确输出。
本发明实施例还提供驱动上述移位寄存器组的方法，包括：
第一级移位寄存器的第一输入信号接入初始信号；
奇数级移位寄存器的第一时钟信号端和偶数级移位寄存器的第二时钟信号端接入第一时钟信号；
奇数级移位寄存器的第二时钟信号端和偶数级移位寄存器的第一时钟信号端接入第二时钟信号；
各级寄存器的第一电平信号端接入第一电平信号；
各级寄存器的第二电平信号端接入第二电平信号；
第n-1级移位寄存器的第二输入信号接入第n级移位寄存器的输出信号；
第n级移位寄存器的第一输入信号接入第n-1级移位寄存器的输出信号；
第n级移位寄存器的第二输入信号接入关断信号。
本发明实施例提供的移位寄存器组的驱动方法，使用较少的器件，将奇数级移位寄存器的第一时钟信号端和偶数级移位寄存器的第二时钟信号端接入第一时钟信号，奇数级移位寄存器的第二时钟信号端和偶数级移位寄存器的第一时钟信号端接入第二时钟信号，即可仅使用两个时钟信号实现逐行驱动的功能，保证电路的正确输出。
附图说明
图1为本发明一个实施例的移位寄存器的电路图；
图2为图1移位寄存器的工作时序图；
图3为本发明一个实施例的移位寄存器组的结构示意图；
图4为图3移位寄存器组的工作时序图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
本发明提供一种移位寄存器，其电路示意图如图1所示，包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6。
第一晶体管M1的栅极与第一时钟信号端CK1连接，第一晶体管M1的源极与第一输入端IN1连接，第一晶体管M1的漏极与第二晶体管M2的源极及第六晶体管M6的栅极连接至N1点；
第二晶体管M2的栅极与第一电平信号端VGL连接，第二晶体管M2的源极与第一晶体管M1的漏极及第六晶体管M6的栅极连接至N1点，第二晶体管M2的漏极与第三晶体管M3的栅极连接至N3点；
第三晶体管M3的栅极与第二晶体管M2的漏极连接，第三晶体管M3的源极与第二时钟信号端CK2连接，第三晶体管M3的漏极与输出端OUT及第五晶体管M5的漏极连接；
第四晶体管M4的栅极与其源极连接，且与第二输入信号端IN2连接，第四晶体管M4的漏极与第五晶体管M5的栅极及第六晶体管M6的漏极连接至N2点；
第五晶体管M5的栅极与第四晶体管M4的漏极及所述第六晶体管M6的漏极连接至N2点，第五晶体管M5的源极与第二电平信号端VGH及第六晶体管M6的源极连接，第五晶体管M5的漏极与输出端OUT及第三晶体管M3的漏极连接；
第六晶体管M6的栅极与第一晶体管M1的漏极及第二晶体管M2的源极连接，第六晶体管M6的源极与第二电平信号端VGH及第五晶体管M5的源极连接，漏极与第四晶体管M4的漏极及第五晶体管M5的栅极连接至N2点。
进一步，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6均为PMOS管。
在本实施例中，第一电平信号端VGL的输入信号为低电平信号，第二电平信号端VGH的输入信号为高电平信号，第一输入端IN1接入第一输入信号，第二输入端IN2接入第二输入信号，第一时钟信号端CK1接入第一时钟信号，第二时钟信号端CK2接入第二时钟信号，其中，第二时钟信号是第一时钟信号的反向信号。其工作时序图如图2所示，现结合图1和图2说明本实施例提供的移位寄存器的驱动方法。
如图1和图2所示，驱动过程分为三个阶段，分别是复位阶段a，移位阶段b、关断阶段c。
复位阶段a：
第一时钟信号端CK1接入第一时钟信号，第一时钟信号为低电平脉冲信号，在复位阶段a时为低电平信号，开启第一晶体管M1；
第一晶体管M1将第一输入信号端IN1接入的低电平信号传输至第六晶体管M6的栅极和第二晶体管M2的源极，N1点的电位为低电平，此时开启第六晶体管；
由于第六晶体管M6的源极连接第二电平信号端VGH，第二电平信号端VGH接入第二电平信号，第二电平信号为高电平信号，即该信号电平值恒定，且电平值相对后续出现的第一电平信号的电平值高，因此第六晶体管M6将高电平信号传输至第五晶体管M5的栅级，N2点的电位为高电平，关闭第五晶体管M5，从而第五晶体管M5不影响输出值的变化；
第一电平信号端VGL接入第一电平信号，第一电平信号为低电平信号，即该信号电平值恒定，且电平值相对前述的第二电平信号的电平值低，开启第二晶体管M2；
第二晶体管M2将第一晶体管M1传输的低电平信号传输至第三晶体管M3的栅极，N3点的电位为低电平，开启所述第三晶体管M3；由于第五晶体管M5不影响输出值的变化，因此输出端OUT的输出仅为第三晶体管M3将第二时钟信号端接入的第二时钟信号传输的值，第二时钟信号为第一时钟信号的反向信号，此时为高电平，即输出端OUT的输出也为高电平，对整个寄存器进行一个复位调整。
移位阶段b：
第一时钟信号端CK1接入所述第一时钟信号变为高电平，关闭第一晶体管M1，此时N1点的电位保持复位阶段a的低电平，第六晶体管M6持续开启，由于第二晶体管M2的栅极恒为低电平信号，因此第二晶体管M2持续开启，M3也持续开启；
此时，第二时钟信号端CK2接入的第二时钟信号变为低电平，由于电路的耦合作用，N3点的电位会被拉得更低，此时的第二晶体管M2则能抑制寄生电容的漏电流过大，达到维持电路稳定的效果。
同时，第二输入信号端IN2仍接入高电平，继续关闭第四晶体管M4，第五晶体M5的栅极仍接入第六晶体管M6传输的第二电平信号端接入的高电平，第五晶体管M5关闭，不影响输出端的输出值，仅由第三晶体管M3将第二时钟信号端接入的低电平传输至输出端，至此，体现了移位寄存器的移位功能，即将输入端的低电平脉冲信号移了一个阶段输出。
由于本实施例的移位寄存器通常使用于栅极驱动器，其还将有一段时间的保持功能，移位寄存器需要保持较好的高电平输出，为关断阶段c：
第一时钟信号端CK1接入的第一时钟信号变为低电平，开启第一晶体管M1；
第一晶体管M1将第一输入信号端IN1接入的高电平传输至第六晶体管M6的栅极和第二晶体管M2的源极，N1点的电位为高电平，关闭第六晶体管M6；
由于第二晶体管M2的栅极恒为低电平信号，因此第二晶体管M2持续开启并将第一晶体管M1传输的高电平信号传输至第三晶体管M3的栅极，N3点的电位为高电平，关闭第三晶体管M3，第三晶体管M3不影响电路的输出；
第二输入信号端IN2接入的第二输入信号变为低电平，开启第四晶体管M4；
第四晶体管M4将低电平信号传输至第五晶体管M5的栅极，由于第六晶体管M6关闭，因此N2点的电位为低电平，开启第五晶体管M5；
第五晶体管M5将第二电平信号端接入的高电平信号传输至所述输出端。
可见本移位寄存器可实现正确的电路动作，在移位阶段b中第二晶体管M2可抑制寄生电容的漏电流过大，正确的驱动栅极；再者，本实施例提供的移位寄存器不使用电容，较大的减小了用于显示装置驱动时所在位置，即非显示区域、边框区域的宽度，
此外本实施例提供的移位寄存器仅采用6个PMOS晶体管，由于在制程工艺中，单独采用p沟道型晶体管(PMOS)比n沟道型晶体管(NMOS)工艺减少两道MASK，因此本发明实施例提供的移位寄存器相比具有NMOS晶体管的移位寄存器减少了工艺步骤，节约了成本。
本发明还提供一种移位寄存器组，包括上述的n个寄存器(n>1且n为整数)，彼此连接为n级。如图3所示，移位寄存器组包括第一级移位寄存器P1、第二级移位寄存器P2、第三级移位寄存器P3……第n级移位寄存器Pn，彼此连接为n级。第一级移位寄存器P1的输出端OUT1连接第二级移位寄存器P2的第一输入端P2-IN1，第二级移位寄存器P2的输出端OUT2连接第一级移位寄存器的第二输入端P1-IN2和第三级移位寄存器的第一输入端P3-IN1，第三级移位器P3的输出端OUT3连接第二级移位寄存器P2的第二输入端P2-IN2和第四级移位器存器P4的第一输入端P4-IN1(未示出)，依此类推，第n级移位寄存器Pn的第一输入端Pn-IN1连接第n-1级移位寄存器的输出端OUTn-1(未示出)，第n-1级移位寄存器的第二输入信号Pn-1-IN2端(未示出)接入第n级移位寄存器Pn的输出信号OUTn。
各级移位寄存器P1、P2、P3……Pn的第一电平信号端VGL并联，各级移位寄存器P1、P2、P3……Pn的第二电平信号端VGH并联。
奇数级移位寄存器P1、P3……P2k-1(k为正整数)的第一时钟信号端CK1彼此相连，偶数级移位寄存器P2……P2k的第二时钟信号端CK2彼此相连，奇数级移位寄存器P1、P3……P2k-1(k为正整数)的第一时钟信号端CK1与偶数级移位寄存器P2……P2k的第二时钟信号端CK2相连。
奇数级移位寄存器P1、P3……P2k-1的第二时钟信号端CK2彼此相连，偶数级移位寄存器P2……P2k的第一时钟信号端CK1彼此相连，所述奇数级移位寄存器P1、P3……P2k-1的第二时钟信号端CK2与所述偶数级移位寄存器P2……P2k的第一时钟信号端CK1相连。
进一步，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6均为PMOS管。
进一步，第一级移位寄存器P1的第一输入端P1-IN1，连接初始信号端STV，第n级移位寄存器Pn的第二输入端Pn-IN2连接关断信号端END。
本发明实施例还提供一种移位寄存器组的驱动方法，可以用于多行的栅极驱动，其电路工作时序图如图4所示，现结合图3与图4说明：
奇数级移位寄存器P1、P3……P2k-1(k为正整数)的第一时钟信号端CK1和偶数级移位寄存器P2……P2k的第二时钟信号端CK2接入第一时钟信号，奇数级移位寄存器P1、P3……P2k-1的第二时钟信号端CK2和偶数级移位寄存器P2……P2k的第一时钟信号端CK1接入第二时钟信号，第一电平信号端VGL接入第一电平信号，第二电平信号端VGH接入第二电平信号；
第一级移位寄存器P1的输出端OUT1接入第二级移位寄存器P2的第一输入端P2-IN1的信号，第二级移位寄存器P2的输出端OUT2接入第一级移位寄存器的第二输入端P1-IN2和第三级移位寄存器的第一输入端P3-IN1的信号，第三级移位器P3的输出端OUT3接入第二级移位寄存器P2的第二输入端P2-IN2和第四级移位器存器P4的第一输入端P4-IN1(未示出)的输出信号，依此类推，第n级移位寄存器Pn的第一输入端Pn-IN1接入第n-1级的输出端OUTn-1的输出信号，第n-1级移位寄存器的第二输入信号接入第n级移位寄存器的输出信号。
进一步，第一级移位寄存器P1的第一输入信号端P1-IN1接入初始信号，第n级移位寄存器的第二输入信号端Pn-IN2接入关断信号。
参考图4，在第一个周期的前半个周期，第一级移位寄存器P1的第一输入信号端P1-IN1接受初始信号端STV的低电平信号，第一级移位寄存器P1的第一时钟信号端CK1、第二时钟信号端CK2、第一电平信号端VGL和第二电平信号端VGL分别接入第一时钟信号，第二时钟信号，第一点评信号和第二电平信号，其时序与前述寄存器中的第一时钟信号，第二时钟信号，第一点评信号和第二电平信号相同。由前述移位寄存器的工作时序可知，第一级移位寄存器P1处于自身工作时序的复位阶段，其输出端OUT1在前半周期输出第二时钟信号，为高电平，进行初始化。
在第一周期的后半周期，初始电平信号变为高电平，第一级移位寄存器P1处于自身工作时序的移位阶段，由前述移位寄存器的工作时序可知，其输出端OUT1在后半周期输出第二时钟信号，为低电平，实现了将初始信号的低电平向后推移了半个周期。
此时，第二级移位寄存器P2的第一输入信号端P2-IN1接受到第一级移位寄存器P1的输出端OUT1的低电平信号，其第一时钟信号端CK1接入第二时钟信号的低电平，第二级移位寄存器P2处于自身的复位阶段，输出端P2-OUT输出高电平。第二级移位寄存器P2的输出端P2-OUT输出的高电平传输至第一级移位寄存器P1的第二输入端P1-IN2，使第一级移位寄存器P1在下一周期进入关断阶段，持续关闭，而接下来的半个周期第二级移位寄存器P2重复类似第一级移位寄存器P1的工作，输出低电平，开启第三级移位寄存器P3，并再延后半个周期后被第三级移位寄存器P3的输出端P3-OUT关闭。依次类推可得，下一级移位寄存器将上一级移位寄存器输出的低电平延后半个周期后输出，并关闭上一级移位寄存器。
在最后一级移位寄存器，如第n级移位寄存器Pn工作完成后，由于无下一级移位寄存器来关闭它，因此给出将第n级移位寄存器Pn输出延后半个周期的关断信号，如END的时序图。
本发明实施例提供的移位寄存器组及其驱动方法，将奇数级移位寄存器的第一时钟信号端和偶数级移位寄存器的第二时钟信号端接入第一时钟信号，奇数级移位寄存器的第二时钟信号端和偶数级移位寄存器的第一时钟信号端接入第二时钟信号，即可仅使用两个时钟信号实现逐行驱动的功能，保证电路的正确输出。
本发明实施例提供的移位寄存器组在正确输出的基础上，采用无电容结构，能进一步减小扫描电路的面积，将边框做得更窄；再者，该移位寄存器组仅使用6个PMOS管，比具有NMOS管的扫描电路减少两次MASK，简化了工艺步骤。
需要说明的是，以上实施例可以互相借鉴、综合使用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种移位寄存器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管，其中，
所述第一晶体管的栅极与第一时钟信号端连接，所述第一晶体管的源极与第一输入端连接，所述第一晶体管的漏极与所述第二晶体管的源极及所述第六晶体管的栅极连接；
所述第二晶体管的栅极与第一电平信号端连接，所述第二晶体管的源极与所述第一晶体管的漏极及所述第六晶体管的栅极连接，所述第二晶体管的漏极与第三晶体管的栅极连接；
所述第三晶体管的栅极与所述第二晶体管的漏极连接，所述第三晶体管的源极与第二时钟信号端连接，所述第三晶体管的漏极与输出端及所述第五晶体管的漏极连接；
所述第四晶体管的栅极与所述第四晶体管的源极连接，且所述第四晶体管的栅极和源极与第二输入信号端连接，所述第四晶体管的漏极与所述第五晶体管的栅极及所述第六晶体管的漏极连接；
所述第五晶体管的栅极与第四晶体管的漏极及所述第六晶体管的漏极连接，所述第五晶体管的源极与第二电平信号端及所述第六晶体管的源极连接，所述第五晶体管的漏极与输出端及所述第三晶体管的漏极连接；
所述第六晶体管的栅极与所述第一晶体管的漏极及所述第二晶体管的源极连接，所述第六晶体管的源极与第二电平信号端及所述第五晶体管的源极连接，漏极与所述第四晶体管的漏极及所述第五晶体管的栅极连接。
2.如权利要求1所述的移位寄存器，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管及所述第六晶体管均为PMOS晶体管。
3.如权利要求1所述的移位寄存器，其特征在于，所述第一电平信号端的输入信号为低电平信号，所述第二电平信号端的输入信号为高电平信号，所述第一输入端接入第一输入信号，所述第二输入端接入第二输入信号，所述第一时钟信号端接入第一时钟信号，所述第二时钟信号端接入第二时钟信号，其中，所述第二时钟信号是所述第一时钟信号的反向信号。
4.一种移位寄存器组，其特征在于，具有n个如权利要求1所述的移位寄存器，n为大于1的正整数，所述n个移位寄存器，依次连接成n级，其中，
所述各级移位寄存器的第一电平信号端彼此相连；
所述各级移位寄存器的第二电平信号端彼此相连；
奇数级移位寄存器的第一时钟信号端彼此相连，偶数级移位寄存器的第二时钟信号端彼此相连，所述奇数级移位寄存器的第一时钟信号端与所述偶数级移位寄存器的第二时钟信号端相连；
所述奇数级移位寄存器的第二时钟信号端彼此相连，所述偶数级移位寄存器的第一时钟信号端彼此相连，所述奇数级移位寄存器的第二时钟信号端与所述偶数级移位寄存器的第一时钟信号端相连；
第n级移位寄存器的第一输入信号端连接第n-1级移位寄存器的输出端；
第n-1级移位寄存器的第二输入信号连接第n级移位寄存器的输出端。
5.如权利要求4所述移位寄存器组，其特征在于，第一级移位寄存器的第一输入信号端连接初始信号端，第n级移位寄存器的第二输入信号端连接关断信号端。
6.如权利要求4所述移位寄存器组，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管及所述第六晶体管均为PMOS晶体管。
7.一种驱动如权利要求1所述移位寄存器的驱动方法，其特征在于，包括：
复位阶段：
所述第一时钟信号端接入第一时钟信号，开启所述第一晶体管；
所述第一晶体管将所述第一输入信号端接入的第一输入信号传输至所述第六晶体管的栅极和所述第二晶体管的源极，开启所述第六晶体管；
所述第六晶体管将所述第二电平信号端接入的第二电平信号传输至所述第五晶体管的栅极，关闭所述第五晶体管；
所述第一电平信号端接入第一电平信号，开启所述第二晶体管；
所述第二晶体管将传输至源极的第一输入信号传输至所述第三晶体管的栅极，开启所述第三晶体管；
所述第三晶体管将所述第二时钟信号端接入的第二时钟信号传输至所述输出端；
移位阶段：
所述第一时钟信号端接入所述第一时钟信号，关闭所述第一晶体管；
持续开启所述第六晶体管和所述第三晶体管；
所述第三晶体管将所述第二时钟信号端接入的第二时钟信号传输至所述输出端；
关断阶段：
所述第一时钟信号端接入所述第一时钟信号，开启所述第一晶体管；
所述第一晶体管将所述第一输入信号端接入的第一输入信号传输至所述第六晶体管的栅极和所述第二晶体管的源极，关闭所述第六晶体管；
所述第一电平信号端接入第一电平信号，开启所述第二晶体管；
所述第二晶体管将传输至源极的第一输入信号传输至所述第三晶体管的栅极，关闭所述第三晶体管；
所述第二输入信号端接入第二输入信号，开启所述第四晶体管；
所述第四晶体管将所述第二输入信号传输至所述第五晶体管的栅极，开启第五晶体管；
所述第五晶体管将所述第二电平信号端接入的第二电平信号传输至所述输出端。
8.如权利要求7所述的移位寄存器驱动方法，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管及所述第六晶体管均为PMOS晶体管。
9.如权利要8所述的移位寄存器驱动方法，其特征在于，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号，所述第一时钟信号为低电平脉冲信号，所述第二时钟信号为所述第一时钟信号的反向信号。
10.一种驱动如权利要求4所述的移位寄存器组的驱动方法，其特征在于，包括：
所述第一级移位寄存器的第一输入信号接入初始信号；
所述奇数级移位寄存器的第一时钟信号端和所述偶数级移位寄存器的第二时钟信号端接入第一时钟信号；
所述奇数级移位寄存器的第二时钟信号端和所述偶数级移位寄存器的第一时钟信号端接入第二时钟信号；
所述各级寄存器的第一电平信号端接入第一电平信号；
所述各级寄存器的第二电平信号端接入第二电平信号；
所述第n-1级移位寄存器的第二输入信号接入所述第n级移位寄存器的输出信号；
所述第n级移位寄存器的第一输入信号接入所述第n-1级移位寄存器的输出信号；
所述第n级移位寄存器的第二输入信号端接入关断信号。
11.如权利要求10所述的移位寄存器组驱动方法，其特征在于，所述第一电平信号为低电平信号，所述第二电平信号为高电平信号，所述第一时钟信号为低电平脉冲信号，所述第二时钟信号为所述第一时钟信号的反向信号。
12.如权利要求10所述的移位寄存器组驱动方法，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管及所述第六晶体管均为PMOS晶体管。
CN201410226541.6A 2014-05-27 2014-05-27 移位寄存器及其驱动方法、移位寄存器组及其驱动方法 Active CN104008779B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410226541.6A CN104008779B (zh) 2014-05-27 2014-05-27 移位寄存器及其驱动方法、移位寄存器组及其驱动方法
US14/472,245 US9336900B2 (en) 2014-05-27 2014-08-28 Shift register and method of driving the same, and group of shift registers and method of driving the same
DE102014112934.2A DE102014112934B3 (de) 2014-05-27 2014-09-09 Schieberegister, Gruppe von Schieberegistern, Verfahren zur Steuerung eines Schieberegisters und einer Gruppe von Schieberegistern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410226541.6A CN104008779B (zh) 2014-05-27 2014-05-27 移位寄存器及其驱动方法、移位寄存器组及其驱动方法

Publications (2)

Publication Number Publication Date
CN104008779A true CN104008779A (zh) 2014-08-27
CN104008779B CN104008779B (zh) 2017-03-15

Family

ID=51369403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410226541.6A Active CN104008779B (zh) 2014-05-27 2014-05-27 移位寄存器及其驱动方法、移位寄存器组及其驱动方法

Country Status (3)

Country Link
US (1) US9336900B2 (zh)
CN (1) CN104008779B (zh)
DE (1) DE102014112934B3 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299652A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104933990A (zh) * 2015-06-30 2015-09-23 上海天马有机发光显示技术有限公司 一种移位寄存单元及驱动方法、栅极驱动电路
CN105096858A (zh) * 2015-07-28 2015-11-25 上海天马有机发光显示技术有限公司 一种移位寄存器及驱动方法、栅极驱动电路
CN105448259A (zh) * 2015-12-25 2016-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN108630163A (zh) * 2018-05-10 2018-10-09 武汉华星光电半导体显示技术有限公司 一种驱动电路
CN108847174A (zh) * 2018-07-03 2018-11-20 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
CN109427297A (zh) * 2017-08-30 2019-03-05 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的显示装置
US10777149B2 (en) 2018-05-10 2020-09-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit
CN112399111A (zh) * 2020-10-09 2021-02-23 电子科技大学中山学院 一种移位寄存器及cmos固态成像传感器
US11043168B2 (en) 2018-08-24 2021-06-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register and method for driving the same, gate driving circuit and display apparatus
WO2021217468A1 (zh) * 2020-04-28 2021-11-04 京东方科技集团股份有限公司 显示面板、驱动方法及显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185411B (zh) * 2015-06-30 2019-03-26 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法
CN108597454B (zh) * 2018-05-09 2020-09-15 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553454A (zh) * 2003-06-04 2004-12-08 友达光电股份有限公司 移位寄存电路
US20080056430A1 (en) * 2006-09-01 2008-03-06 Au Optronics Corp. Shift register with low stress

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
KR101030528B1 (ko) 2004-05-27 2011-04-26 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 사용한 액정표시장치
TWI274349B (en) 2005-07-12 2007-02-21 Chi Mei Optoelectronics Corp Shift register
US7612770B2 (en) * 2005-12-15 2009-11-03 Tpo Displays Corp. Systems for displaying images
KR100805538B1 (ko) * 2006-09-12 2008-02-20 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
TWI383348B (zh) * 2006-12-05 2013-01-21 Chunghwa Picture Tubes Ltd 移位暫存器以及使用其之驅動電路與顯示裝置
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
JP5527647B2 (ja) 2008-05-26 2014-06-18 Ｎｌｔテクノロジー株式会社 シフトレジスタ
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US9269318B2 (en) * 2012-03-30 2016-02-23 Sharp Kabushiki Kaisha Display device
TWI654614B (zh) * 2013-07-10 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103985346B (zh) * 2014-05-21 2017-02-15 上海天马有机发光显示技术有限公司 一种tft阵列基板、显示面板和显示基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553454A (zh) * 2003-06-04 2004-12-08 友达光电股份有限公司 移位寄存电路
US20080056430A1 (en) * 2006-09-01 2008-03-06 Au Optronics Corp. Shift register with low stress

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299652B (zh) * 2014-10-20 2017-09-22 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104299652A (zh) * 2014-10-20 2015-01-21 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN104933990A (zh) * 2015-06-30 2015-09-23 上海天马有机发光显示技术有限公司 一种移位寄存单元及驱动方法、栅极驱动电路
CN104933990B (zh) * 2015-06-30 2017-03-22 上海天马有机发光显示技术有限公司 一种移位寄存单元及驱动方法、栅极驱动电路
CN105096858A (zh) * 2015-07-28 2015-11-25 上海天马有机发光显示技术有限公司 一种移位寄存器及驱动方法、栅极驱动电路
CN105448259A (zh) * 2015-12-25 2016-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN105448259B (zh) * 2015-12-25 2018-03-30 上海中航光电子有限公司 栅极驱动器以及显示面板
CN109427297B (zh) * 2017-08-30 2021-09-21 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的显示装置
CN109427297A (zh) * 2017-08-30 2019-03-05 乐金显示有限公司 栅极驱动器和包括该栅极驱动器的显示装置
CN108630163A (zh) * 2018-05-10 2018-10-09 武汉华星光电半导体显示技术有限公司 一种驱动电路
US10777149B2 (en) 2018-05-10 2020-09-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Driving circuit
CN108847174A (zh) * 2018-07-03 2018-11-20 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
CN108847174B (zh) * 2018-07-03 2021-01-26 京东方科技集团股份有限公司 移位寄存器电路及其驱动方法、栅极驱动电路、显示面板
US11043168B2 (en) 2018-08-24 2021-06-22 Chengdu Boe Optoelectronics Technology Co., Ltd. Shift register and method for driving the same, gate driving circuit and display apparatus
WO2021217468A1 (zh) * 2020-04-28 2021-11-04 京东方科技集团股份有限公司 显示面板、驱动方法及显示装置
US11929030B2 (en) 2020-04-28 2024-03-12 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, driving method, and display device
CN112399111A (zh) * 2020-10-09 2021-02-23 电子科技大学中山学院 一种移位寄存器及cmos固态成像传感器

Also Published As

Publication number Publication date
US9336900B2 (en) 2016-05-10
US20150348646A1 (en) 2015-12-03
CN104008779B (zh) 2017-03-15
DE102014112934B3 (de) 2015-10-08

Similar Documents

Publication Publication Date Title
CN104008779A (zh) 移位寄存器及其驱动方法、移位寄存器组及其驱动方法
JP6775682B2 (ja) Ｇｏａ駆動回路及び液晶表示装置
US20150318052A1 (en) Shift register unit, gate drive circuit and display device
JP6783947B2 (ja) Ｇｏａ駆動回路及び液晶表示装置
KR101692178B1 (ko) 시프트 레지스터 유닛, 시프트 레지스터, 게이트 드라이버 회로 및 디스플레이 장치
EP2711921B1 (en) Gate driving circuit, array substrate, and display apparatus
US9336898B2 (en) Shift register unit, gate driver, and display device
WO2016155205A1 (zh) 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
EP3611720A1 (en) Shift register unit, gate driving circuit, and driving method
US9443462B2 (en) Gate driving circuit, gate line driving method and display device
US10657879B1 (en) Gate driving circuit, method for driving the same, and display apparatus
US20180226008A1 (en) Shift register unit, driving method thereof and display device
JP2018507433A (ja) 液晶表示装置に用いられるｇｏａ回路
JP2018507426A (ja) 液晶表示装置用ｇｏａ回路
KR101989721B1 (ko) 액정 디스플레이 장치 및 그 게이트 드라이버
CN103915074B (zh) 一种移位寄存器单元、栅极驱动装置和显示面板
JP2016517607A (ja) シフトレジスタ、表示装置、ゲート駆動回路及び駆動方法
CN104485062B (zh) 移位寄存器
US11307707B2 (en) Scan shift circuit, touch shift circuit, driving method and related apparatus
TW201715359A (zh) 內嵌式觸控顯示器及其操作方法
CN107871468B (zh) 输出复位电路、栅极集成驱动电路、驱动方法及显示装置
CN107424552B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
US20160284263A1 (en) Shift Register, Array Substrate and Display Apparatus
CN108877659B (zh) 栅极驱动电路、显示装置及其驱动方法
US10762817B2 (en) Gate driving circuit, driving method and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211028

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICRO-ELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: 201201, 889, Qing Qing Road, Shanghai, Pudong New Area

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

Patentee before: Tianma Micro-Electronics Co.,Ltd.

TR01 Transfer of patent right