CN103975451A - 制造半导体发光器件的方法 - Google Patents

制造半导体发光器件的方法 Download PDF

Info

Publication number
CN103975451A
CN103975451A CN201380004186.1A CN201380004186A CN103975451A CN 103975451 A CN103975451 A CN 103975451A CN 201380004186 A CN201380004186 A CN 201380004186A CN 103975451 A CN103975451 A CN 103975451A
Authority
CN
China
Prior art keywords
electrode
light emitting
semiconductor device
semiconductor layer
emitting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380004186.1A
Other languages
English (en)
Other versions
CN103975451B (zh
Inventor
全水根
朴恩铉
金勈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sl Energy Co ltd
Sl Vionis Co ltd
Lumens Co Ltd
Original Assignee
Generation Mai Keliuming Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120078274A external-priority patent/KR101363496B1/ko
Priority claimed from KR1020120083092A external-priority patent/KR101370576B1/ko
Priority claimed from KR1020120098261A external-priority patent/KR101403632B1/ko
Priority claimed from KR1020120098407A external-priority patent/KR101403636B1/ko
Priority claimed from KR1020120098411A external-priority patent/KR101403639B1/ko
Priority claimed from KR1020120098256A external-priority patent/KR101403630B1/ko
Priority claimed from KR1020120098420A external-priority patent/KR101427316B1/ko
Priority claimed from KR1020120100793A external-priority patent/KR101405449B1/ko
Priority claimed from KR1020130002947A external-priority patent/KR101446732B1/ko
Application filed by Generation Mai Keliuming Co Ltd filed Critical Generation Mai Keliuming Co Ltd
Publication of CN103975451A publication Critical patent/CN103975451A/zh
Publication of CN103975451B publication Critical patent/CN103975451B/zh
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种制造半导体发光元件的方法，该方法包括：形成要与第二半导体层电连通的分支电极；以及在该分支电极上形成由多个电介质膜构成的不导电反射膜，以从有源层向在生长衬底侧的第一半导体层反射光，其包括通过化学气相沉积形成底层，以及通过物理气相沉积形成至少两个层，其中，该底层的厚度比底层上方层压的所述至少两个层中的每个的厚度厚；以及形成电连接件，该电连接件贯穿该不导电反射膜并且与该分支电极电连接。

Description

制造半导体发光器件的方法
技术领域
本公开(disclosure)总体上涉及制造半导体发光器件的方法，并且更具体地，涉及一种用于制造具有光反射面的半导体发光器件的处理。
在本文的上下文，术语“半导体发光器件”指的是经由电子-空穴复合来产生光的半导体光学器件，并且一个示例是III族氮化物半导体发光器件。III族氮化物半导体由含Al(x)Ga(y)In(1-x-y)N(其中，0≤x≤1、0≤y≤1、0≤x+y≤1)的化合物组成。其另一个示例是用于红光发射的GaAs基半导体发光器件。
背景技术
这部分提供与本公开有关的背景信息，其不一定是现有技术(This section providesbackground information related to the present disclosure which is not necessarily priorart)。
图1是例示在美国专利No.7,262,436中提出的半导体发光器件的示例。该半导体发光器件包括：衬底100；在衬底100上生长的n型半导体层300；在n型半导体层300上生长的有源层400；在有源层400上生长的p型半导体层500；形成在p型半导体层500上的电极901、902和903(同时充当反射膜)；以及形成在已经蚀刻并且露出的n型半导体层300上的n侧结合垫800。n型半导体层300和p型半导体层500可具有相反的导电类型。优选地，在衬底100和n型半导体层300之间设置有缓冲层(未示出)。具有该结构的芯片(即，所有的电极901、902和903以及n侧结合垫800被形成在衬底100的相对侧，电极901、902和903充当反射膜)被称为倒装芯片(flip-chip)。电极901、902和903由如下各项组成：具有高反射率的电极901(例如，Ag)；用于结合的电极903(例如，Au)；以及用于防止电极901的材料和电极903的材料之间的扩散的电极902(例如，Ni)。虽然该金属反射膜结构具有高反射率并且有利于电流扩展，但是其具有金属吸收光的缺点。
图2是例示在日本特开No.2006-120913中提出的半导体发光器件的示例的图。该半导体发光器件包括：衬底100；在衬底100上生长的缓冲层；在缓冲层200上生长的n型半导体层300；在n型半导体层300上生长的有源层400；在有源层400上生长的p型半导体层500；形成在p型半导体层500上的具有电流扩展功能的透光导电膜600；形成在透光导电膜600上的p侧结合垫700；以及形成在已经蚀刻并且露出的n型半导体层300上的n侧结合垫800。此外，在透光导电膜600上设置有DBR(Distributed Bragg Reflector，分布式布拉格反射器)900和金属反射膜904。虽然该结构减少金属反射膜904的光吸收，但是其具有如下缺点：与使用电极901、902和903相比，电流扩展相对差。
图12是例示在日本特开No.2009-164423中提出的半导体发光器件的示例的图。该半导体发光器件中，在多个半导体层300、400和500上设置有DBR900和金属反射膜904，在其相对侧设置有荧光体1000。金属反射膜904和n侧结合垫800与外部电极1100和1200电连接。外部电极1100和1200可以是用于封装体的引线框架，或者是设置在COB((Chip on Board，板上芯片)或PCB(印刷电路板)上的电图案。荧光体1000可被共形地(conformal)涂覆，或者可与环氧树脂混合并且然后用于覆盖外部电极1100和1200。荧光体1000吸收在有源层中产生的光，并且将该光转换成更长波长或更短波长的光。
发明内容
技术问题
待通过本公开解决的问题将在针对实施本发明的具体实施方式的后部描述。
本部分提供本公开的总体总结(Summary)，并不是其全部范围或其所有特征的完整公开。
解决问题的方案
根据本公开的一个方面，提供一种制造半导体发光器件的方法，包括：制备在生长衬底上连续地生长的多个半导体层，使所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的、经由电子-空穴复合产生光的有源层；形成指状电极，使得能够与所述第二半导体层电连通；在所述指状电极上形成由多层电介质膜组成的不导电反射膜，用于从所述有源层向在所述生长衬底侧的所述第一半导体层反射光，其中，所述不导电反射膜被形成为，使得通过化学气相沉积获得的底层，具有比通过物理气相沉积获得的、待被沉积在所述底层上的两个或更多个层中的每个的厚度大的厚度。并且形成电连接件，所述电连接件穿过所述不导电反射膜并且电连接到所述指状电极。
有益效果
本公开的有利效果将在针对实施本发明的具体实施方式的后部描述。
附图说明
图1是例示在美国专利No.7,262,436中提出的半导体发光器件的示例。
图2是例示在日本特开No.2006-120913中提出的半导体发光器件的示例的图。
图3到图5是例示根据本公开的半导体发光器件的示例的图。
图6是例示根据本公开的半导体发光器件的另一个示例的图。
图7是例示根据本公开的半导体发光器件的又一个示例的图。
图8是例示根据本公开的半导体发光器件的又一个示例的图。
图9和图10是例示根据本公开的半导体发光器件的另外示例的图。
图11是例示根据本公开的半导体发光器件的再一个示例的图。
图12是例示在日本特开No.2009-164423中提出的半导体发光器件的示例的图。
图13是例示根据本公开的半导体发光器件的再一个示例的图。
图14是沿着图13的线A-A截取的截面图。
图15是沿着图13的线B-B截取的截面图。
图16是例示图13的半导体发光器件的图，没有p侧电极和n侧电极以及不导电反射膜。
图17是例示根据本公开的半导体发光器件的再一个示例的图。
图18是沿着图17的线D-D截取的截面图。
图19是沿着图17的线E-E截取的截面图。
图20是例示在半导体发光器件的制造处理期间，在它们被划分成单独的半导体发光器件之前，两个半导体发光器件的状态的图。
图21是例示在半导体发光器件的制造处理期间，在它们被划分成单独的半导体发光器件之后，两个半导体发光器件的状态的图。
图22是例示根据本公开的半导体发光器件的又一个示例的图。
图23是沿着图22的线A-A’截取的截面图。
图24是例示根据本公开的半导体发光器件的又一个示例的图。
图25是例示根据本公开的半导体发光器件的又一个示例的图。
图26是例示根据本公开的半导体发光器件的又一个示例的图。
图27是形成电连接件的区域的放大图。
图28是例示根据本公开的半导体发光器件的又一个示例的图。
图29是例示根据本公开的半导体发光器件的又一个示例的图。
图30图形地示出反射率随着铝(Al)、银(Ag)和金(Au)的波长变化。
图31是例示根据本公开的半导体发光器件的又一个示例的图。
图32是例示根据本公开的半导体发光器件的又一个示例的图。
图33是例示根据本公开的半导体发光器件的又一个示例的图。
图34和图35是例示根据本公开的半导体发光器件的另外其它示例的图。
图36到图38是例示在图34中示出的用于制造半导体发光器件的示例性处理。
图39是例示根据本公开的半导体发光器件的又一个示例的图。
图40是例示根据本公开的半导体发光器件的又一个示例的图。
图41是例示根据本公开的半导体发光器件的又一个示例的图。
图42是例示根据本公开的半导体发光器件的又一个示例的图。
图43是例示根据本公开的半导体发光器件的又一个示例的图。
图44是例示在图7中示出的半导体发光器件中的电介质膜、分布式布拉格反射器和电极之间的关系的图。
图45是例示在图7中示出的半导体发光器件中的电介质膜(其中包括了光波导)、分布式布拉格反射器和电极之间的关系的图。
图46是例示其中包括在图45中描述的光波导的半导体发光器件的一个示例的图。
图47例示应用了根据本公开的光波导的半导体发光器件的概念图。
图48是例示应用了根据本公开的光波导的半导体发光器件的另一个示例的图
图49是例示应用了根据本公开的光波导的半导体发光器件的再一个示例的图。
图50是例示应用了根据本公开的光波导的半导体发光器件的又一个示例的图。
具体实施方式
现在，将参照附图来详细地描述本公开。
图3到图5是例示根据本公开的半导体发光器件的示例的图，其中，图3是沿着图4的线A-A截取的截面图，而图5是沿着图4的线B-B截取的截面图。为了便于说明，在图4中未示出不导电反射膜91和电极92。
该半导体发光器件包括：衬底10；在衬底10上生长的缓冲层20；在缓冲层20上生长的n型半导体层30；在n型半导体层30上生长的有源层，经由电子-空穴复合产生光；以及在有源层40上生长的p型半导体层50。可被最终去除的衬底10主要由蓝宝石、SiC、Si、GaN等制成，并且可省去缓冲层20。当衬底10被去除或具有导电性时，可以在去除了衬底10之后的n型半导体层30侧、或者在导电衬底10侧形成电极80。n型半导体层30以及p型半导体层50的位置可彼此改变。对于III族氮化物半导体发光器件，那些半导体层主要由GaN制成。半导体层20、30、40和50中的每个可被构造成多个子层，并且半导体发光器件还可以具有附加的半导体层。除了向n型半导体层30提供电子的电极80之外，半导体发光器件还包括向p型半导体层50提供空穴的电极92。延伸到n型半导体层30中的指状电极81形成电极80的一部分。电极80可以具有附加的凸块，使得电极80充分高以与封装体耦接，或者如图2所示，电极80本身可以被沉积到可与封装体耦接的高度。为了从有源层40向用于生长的衬底10反射光，或者如果已经去除了衬底10则向n型半导体层30反射光，在p型半导体层50上方设置有不导电反射膜91。此外，不导电反射膜91可以被形成在通过蚀刻而露出的n型半导体层30上以及在电极80的一部分上。本领域普通技术人员应当理解，不导电反射膜91不绝对必须覆盖在衬底10的相对侧的半导体层30和50上方整个区域。不导电反射膜91用作反射膜，其还可优选地由透光材料(例如，诸如SiOx、TiOx、Ta2O5或MgF2这样的透光电介质材料)组成，以避免光吸收。当不导电反射膜91由SiOx组成时，其折射率比p型半导体层50(例如，GaN)的折射率低，使得其可向半导体层30、40和50反射具有大于临界角的入射角的光的一部分。当不导电反射膜91由DBR(Distributed Bragg Reflector，分布式布拉格反射器)(例如，由SiO2和TiO2的组合组成的DBR)组成时，其可向半导体层30、40和50反射更大量的光。在图7中，不导电反射膜91具有双层结构，该双层结构具有DBR91a和电介质膜91b，电介质膜91b具有比p型半导体层50的折射率低的折射率。因为DBR91a的沉积需要以高精度完成，所以在沉积之前，首先形成具有均匀厚度的电介质膜91b。因而，尽管存在于半导体层30、40和50上的不同的形式的非均质的沉积物50、60、80、81和93，可按照稳定的方式制备DBR91b，并且光反射也可从中受益。电介质膜91b适合于由SiO2制成，并且其具有适当地范围从0.2μm到1.0μm的厚度。当DBR91a由TiO2/SiO2组成时，每个层被设计成具有给定波长的四分之一的光学厚度，并且其组合的数目适当地在4到20对(pairs)之间。此外，指状电极93具有适当地范围从0.5μm到4.0μm的高度。如果指状电极比该范围薄，则其可导致增加的操作电压；而如果指状电极比该范围厚，则其可能影响处理的稳定性并且增强材料成本。考虑到电极92有助于从有源层30向衬底10或者朝向n型半导体层30反射光，优选的是导电反射膜覆盖位于p型半导体层50上方的不导电反射膜91的全部或者几乎全部。为此目的，可以利用具有高反射率的金属，诸如Al或者Ag。指状电极93在不导电反射膜91和p型半导体层50之间延伸，以将电流(具体地，空穴)从电极92提供到p型半导体层50。指状电极93的引入提供了实现倒装芯片的基础，其已经克服了由在图1和图2中的倒装芯片带来的所有问题。为了在由介于之间的不导电反射膜91隔开的电极92和指状电极93之间的电连通，在垂直方向上制备穿过不导电反射膜91的电连接件94。在没有指状电极93的情况下，数个电连接件94将必须直接连接到在p型半导体层50的几乎整个面上制备的透光导电膜60。然而，在该情形下，在电极92和透光导电膜60之间不容易形成令人满意的电接触，并且在制造处理期间可能产生许多问题。对此，本公开在形成不导电反射膜91和电极92之前，在p型半导体层50上或者优选地在透光导电膜60上形成指状电极93，并且然后在指状电极93上进行热处理，使得在两者之间可产生稳定的电接触。虽然具有高反射率的Al或者Ag是用于电极92的适合材料，但是诸如Cr、Ti、Ni或其合金这样的材料也可以适合于稳定的电接触。因此，通过引入指状电极93，使得容易满足所要求的设计规格。本领域普通技术人员应当理解的是，具有高反射率的Al或者Ag也可用于指状电极93。如上所述，优选地设置透光导电膜60。特别地，p型GaN具有差的电流扩展能力，并且当p型半导体层50由GaN组成时，在大多数情况下，需要包括透光导电膜60。例如，诸如ITO、Ni/Au等的材料可用于透光导电膜60。当指状电极93的高度达到电极92时，指状电极93本身形成电连接件94。虽然可想到以与如图2所示的p侧结合垫700相同的方式构造电极92，但是这不是期望的，因为p侧结合垫700吸收光，并且不导电反射膜91的面积减小。本领域普通技术人员应当理解的是，电极92也可在制造芯片之后，由在封装体水平处的安装面形成。应当注意的是，前面提到的所有部件，将足以形成根据本公开的半导体发光器件。然而，因为在有源层40产生光的一部分可被指状电极93吸收，为了避免这种情况，优选的是在指状电极93下方提供光吸收屏障95。光吸收屏障95可以仅用来反射在有源层40中产生的光的一部分或者全部，或者可以仅用来防止来自指状电极93的电流流动到指状电极93的正下方区域，或者可以用于上述两个功能。为了执行这些功能，光吸收屏障95可具有单个层(例如，SiO2)，或者具有由如下项制成多个层(例如，SiO2/TiO2/SiO2)：具有比p型半导体层50的折射率低的折射率的透光材料，或者DBR或所述单个层及所述DBR的任意组合。另外，光吸收屏障95可由不导电材料(例如，电介质膜，诸如SiOx、TiOx等)组成。因此，虽然不总是要求用透光材料或者以不导电材料形成光吸收屏障95，但是通过包括透光电介质膜可增加其效果。
图6是例示根据本公开的半导体发光器件的另一个示例的图，其中，透光导电膜60具有开口96，以使不导电反射膜91可与p型半导体层50接触。开口96可具有任何形状，包括多个岛状物、带等。即使透光导电膜导电膜60由最普通的ITO组成，其也吸收在有源层40中产生的光的一部分。然而，形成开口96使得能够减少由透光导电膜60进行的光吸收。虽然扩展到整个p型半导体层50中的电流可能不充足，但是其可由指状电极93来补充。不再提供已经在上面说明过的类似的附图标记的描述。
图8是例示根据本公开的半导体发光器件的又一个示例的图，其包括：穿过衬底10的电连接件82、缓冲层20和n型半导体层30，以及在衬底10上或者在去除了衬底10的n型半导体层30上，即，在n型半导体层30侧的电极83。该构造使得可在衬底10的相对侧在多个半导体层30和50的整体上方形成不导电反射膜91和电极92。
图9和图10是例示根据本公开的半导体发光器件的另外示例的图。在这些示例中，因为去除了透光导电膜60，所以指状电极93与光吸收屏障95直接接触。
图11是例示根据本公开的半导体发光器件的又一个示例的图。不同于图5的示例，该半导体发光器件不包括光吸收屏障95。
图13是例示根据本公开的半导体发光器件的又一个示例的图，图14是沿着图13的线A-A截取的截面图，而图15是沿着图13的线B-B截取的截面图。图16是例示图13的半导体发光器件的图，没有p侧电极和n侧电极以及不导电反射膜。
半导体发光器件1包括：衬底10；在衬底10上生长的缓冲层20；在缓冲层20上生长的n型半导体层30；在n型半导体层30上生长的有源层，经由电子-空穴复合产生光；以及在有源层40上生长的p型半导体层50。
可被最终去除的衬底10主要由蓝宝石、SiC、Si、GaN等制成，并且可省去缓冲层20。当衬底10被去除或具有导电性时，可以在去除了衬底10之后的n型半导体层30侧、或者在导电衬底10侧形成n侧电极80。N型半导体层30以及p型半导体层50的位置可彼此改变。对于III族氮化物半导体发光器件，那些半导体层主要由GaN制成。半导体层20、30、40和50中的每个可被构造成多个子层。半导体发光器件还可以具有附加的半导体层。
通过台面蚀刻处理去除P型半导体层50和有源层40的一部分，以形成将n型半导体层30露出的两个n侧接触区31。n侧指状电极81然后在每个n侧接触区31内形成在n型半导体层30上。n侧接触区31与半导体发光器件的一侧C平行地延伸。虽然n侧接触区31可以打开到半导体发光器件的横向方向中的一个，但是它们优选地在不打开到横向方向中的任一个的情况下被有源层40和p型半导体层50封闭和阻挡。n侧接触区31的数目可以增加或者减少，并且其阵列构造可变化。n侧指状电极81优选地包括沿长度延伸的分支部分88以及形成在分支部分88的一端并且具有较大的宽度的连接部分89。因此，n侧接触区31在设置有n侧指状电极81的分支部分88的部分处具有较小的宽度，并且在设置有n侧指状电极81的连接部分89的部分处具有较大的宽度。
三个p侧指状电极93被形成在p型半导体层50上。p侧指状电极93被形成为与n侧指状电极81平行，其中，p侧指状电极中的一个被设置在两个n侧指状电极81之间，并且其它两个p侧指状电极分别被设置在n侧指状电极的两侧。因此，n侧指状电极81分别被以交替方式设置在p侧指状电极93之间。此外，p侧指状电极93优选地包括沿长度延伸的分支部分98以及形成在分支部分98的一端处并且具有较大的宽度的连接部分99。同时，如图13所示，当从顶部观察半导体发光器件时，p侧指状电极93的连接部分99被设置在n侧指状电极81的连接部分89的相反侧。即，p侧指状电极93的连接部分99被设置在左侧，n侧指状电极81的连接部分89被设置在右侧。p侧指状电极93沿着半导体发光器件的一侧C的方向延伸。例如，在图13和图16中，其从左侧延伸到右侧。通过这些沿长度延伸的多个p侧指状电极93，器件可在不倾斜的情况下设置以上下位置设置在安装部件(例如，子安装台、封装体或COB(Chip on Board，板上芯片))上。对此，优选的是尽可能长地形成p侧指状电极93。
用于p侧指状电极93和n侧指状电极81的适合高度范围从2μm到3μm。如果指状电极比该范围薄，则其可导致操作电压增加；而如果指状电极比该范围厚，则其可影响处理的稳定性并且增强材料成本。
优选地，在形成p侧指状电极93之前，在要形成p侧指状电极93的p型半导体层50上形成光吸收屏障95。光吸收屏障95被形成为比p侧指状电极93略宽。光吸收防止层95用来防止p侧指状电极93吸收在有源层40中产生的光。光吸收屏障95可以仅用来反射在有源层40中产生光的一部分或者全部，或者可以仅用来防止电流从指状电极93流动到指状电极93的正下方区域，或者可以用于上述功能这两者。为了执行这些功能，光吸收屏障95可由单个层(例如，SiO2)组成，或者由以如下项制成的多个层(例如，SiO2/TiO2/SiO2)组成：具有比p型半导体层50的折射率低的折射率的透光材料、或者DBR或者所述单个层及所述DBR的任意组合。另外，光吸收屏障95可由不导电材料(例如，诸如SiOx、TiOx等这样的电介质膜)组成。依赖于该结构，光吸收屏障95的适合厚度在0.2μm到3.0μm之间。如果光吸收屏障95比该范围薄，则其不能正确地发挥作用；并且如果光吸收屏障95比该范围厚，则可能难以在光吸收屏障95上沉积透光导电膜60。虽然光吸收屏障95不总是必须由透光材料或者由不导电材料组成，但是可通过包括透光电介质材料而增加其效果。
优选地，在形成光吸收屏障95之后，并且在形成p侧指状电极93之前，在p型半导体层50上形成透光导电膜60。透光导电膜60被形成在p型半导体层50上，使得其除了通过台面蚀刻处理而形成的n侧接触区31之外，覆盖几乎整个p型半导体层。因此，光吸收屏障95介于透光导电膜60和p型半导体层50之间，尤其是在具有差的电流扩展能力的p型GaN的情况下。此外，当p型半导体层50由GaN组成时，在大多数情况下应该包括透光导电膜60。例如，诸如ITO、Ni/Au等这样的材料可用于透光导电膜60。在形成透光导电膜60之后，可在设置光吸收屏障95的透光导电膜60上形成p侧指状电极93。
在形成n侧指状电极81和p侧指状电极93之后，形成不导电反射膜91使得包括n侧指状电极81的n侧接触区31和包括p侧指状电极93的p型半导体层50被整体覆盖。不导电反射膜91用来从有源层40向用于生长的衬底10反射光，或者在已经去除衬底10时向n型半导体层30反射光。优选地，不导电反射膜91还覆盖连接p型半导体层50的上面和n侧接触区31的上面的、有源层40和p型半导体层50的露出的侧面。本领域普通技术人员应当理解，不导电反射膜91不绝对必须覆盖由蚀刻而得到的露出的n型半导体层30以及位于衬底10的相对侧的p型半导体层50上方的整个区域。
不导电反射膜91用作反射膜，然而其还可优选地由透光材料(例如，诸如SiOx、TiOx、Ta2O5或MgF2这样的透光电介质材料)组成，以避免光吸收。不导电反射膜91可具有各种结构，包括单个电介质膜(例如，由诸如SiOx的透光电介质材料制成)、单个DBR(例如，包括SiO2和TiO2的组合)、非均质的多个电介质膜以及电介质膜和DBR的任意组合，并且可具有例如范围从3μm到8μm厚度。折射率比p型半导体层50(例如，GaN)低的电介质膜，可向衬底10反射具有大于临界角的入射角的光的一部分，DBR可向衬底10反射更大量的光，并且DBR还可针对特定波长设计，使得其可响应于所产生的光的波长有效地反射光。
优选地，如图14和图15所示，不导电反射膜91具有包括DBR91a和电介质膜91b的双层结构。因为DBR91a的沉积需要以高精度完成，所以在沉积之前，首先形成具有均匀厚度的电介质膜91b，使得可稳定地制备DBR91a，并且光反射也可从中受益。
在根据本公开的半导体发光器件形成期间，可通过用于形成n侧接触区31的台面蚀刻处理产生具有高度差的台阶(阶形部分)，要求诸如带有台阶的n侧指状电极81或者p侧指状电极93的这样的组件，并且甚至在形成不导电反射膜91之后，应该经过开孔处理以做出在其中的开口，如下面详细描述。因此，在形成电介质膜91b期间应当特别注意。
电介质膜91b适合于由SiO2制成，并且其优选地具有在0.2μm到1.0μm之间的厚度。如果电介质膜91b比该范围薄，则其不足以完全覆盖具有范围从2μm到3μm的高度的p侧指状电极93和n侧指状电极81；并且如果电介质膜91b比该范围厚，则可能难以执行随后的开孔处理。电介质膜91b可以比随后的DBR91a厚。而且，必须通过更适合的方法来形成电介质膜91b，以确保器件的可靠性。例如，优选地通过CVD(Chemical Vapor Deposition，化学气相沉积)来形成由SiO2制成的电介质膜91b，并且特别地通过PECVD(Plasma Enhanced CVD，等离子体增强CVD)形成。这是因为在n侧接触区31(通过台面蚀刻)、p侧指状电极93和n侧指状电极81的形成期间产生了台阶，并且因为CVD比诸如电子束蒸(E-Beam Evaporation)发这样的PVD(Physical Vapor Deposition，物理气相沉积)更有利于台阶覆盖(step coverage)。更特别地，当通过电子束蒸发(E-Beam Evaporation)形成电介质膜91b时，电介质膜91b可被较薄地形成在具有台阶的n侧指状电极81和p侧指状电极93的横向面上、或者在通过台面蚀刻而产生的倾斜台阶面上。同时，如果较薄的电介质膜91b被形成在台阶面上，并且特别地如果p侧指状电极93和n侧指状电极81被分别设置在p侧电极92和n侧电极80下方(如下所述)，则在电极之间可能发生短路。因此，为了确保绝缘，优选地通过CVD来形成电介质膜91b。以这种方法，可保证半导体发光器件的可靠性，同时确保像不导电反射膜91那样的那些功能。
DBR91a被形成在电介质膜91b上，并且连同电介质膜91b一起组成不导电反射膜91。例如，优选地通过PVD(Physical Vapor Deposition)形成，并且特别地通过电子束蒸发(E-Beam Evaporation)、溅射(Sputtering)或者热蒸发(Thermal Evaporation)形成具有由TiO2/SiO2的组合组成的反复层压的结构的DBR91a。当DBR91a由TiO2/SiO2的组合组成时，每个层被设计成具有给定波长的四分之一的光学厚度，并且其组合的数目适当地在4到20对(pairs)之间。如果对的数目小于该范围，则DBR91a的反射率会退化；并且如果对的数目大于该范围，则DBR91a会变得过厚。
通过这样形成不导电反射膜91，p侧指状电极93和n侧指状电极81被不导电反射膜91完全覆盖。为了使p侧指状电极93和n侧指状电极81可与以下描述的p侧电极92和n侧电极80电连通，形成了穿过不导电反射膜91的开口，并且然后用电极材料填充该开口，以形成电连接件94和82。优选地通过干法蚀刻或湿法蚀刻或者以上两者形成这些开口。因为p侧指状电极93和n侧指状电极81分别具有窄宽度的分支部分98和88，所以电连接件94和82分别优选地形成在p侧指状电极93和n侧指状电极81的连接部分99和89上。在没有p侧指状电极93的情况下，应当形成多个电连接件94并且直接连接到透光导电膜60，在p型半导体层50的几乎整个面上制备透光导电膜60。同样地，在没有n侧指状电极81的情况下，应该形成多个电连接件82并且直接连接到n侧接触区31。然而，难以在p侧电极92和透光导电膜60之间以及在n侧电极80和n型半导体层30之间形成满意的电接触，并且在制造处理期间还发生许多问题。同时，根据本公开，在形成不导电反射膜91之前，在n侧接触区31上形成n侧指状电极81，并且在p型半导体层50上或者优选地在透光导电膜60上形成p侧指状电极93，这些电极然后经过热处理，由此在两侧之间形成稳定的电接触。
在形成了电连接件94和82时，期望在不导电反射膜91上形成p侧电极92和n侧电极80。考虑到p侧电极92和n侧电极80贡献于从有源层40向衬底10反射光，那些电极被形成在宽阔的区域上方，以能够覆盖不导电反射膜91的整个或者几乎整个上面，由此充当作导电反射膜。然而，p侧电极92和n侧电极80优选地彼此相距一定距离形成在不导电反射膜91上。因此，在不导电反射膜91上存在既没有被p侧电极92覆盖也没有被n侧电极80覆盖的部分。虽然p侧电极92或者n侧电极80可以适合于由具有令人满意的反射率的材料(例如，Al、Ag等)制成，但是其优选地由高反射率的材料(例如，Al、Ag等)和Cr、Ti、Ni、Au或者其任何合金的组合制成，以获得稳定的电接触。p侧电极92和n侧电极80用来向p侧指状电极93和n侧指状电极81提供电流，以连接半导体发光器件与外部装置；并且，通过占据宽的区域来反射来自有源层40的光和/或发热。因此，在不导电反射膜91上形成p侧电极92和n侧电极81两者使得可最小化p侧电极92和n侧电极80之间的高度差，并且当根据本公开的半导体发光器件被结合到安装部件(例如，子安装台、封装体或者COB)时是有利的。特别地当应用共熔结合(eutectic bonding)方法时，该优点更明显。
因为p侧电极92和n侧电极80被形成在不导电反射膜91上的宽的区域上，所以p侧指状电极93和n侧指状电极81这两者被设置在不导电反射膜91下。这里，p侧指状电极93沿长度延伸通过被直接设置在不导电反射膜91上的n侧电极80下方，并且n侧指状电极81沿长度延伸通过被直接设置在不导电反射膜91上的p侧电极92下方。因为不导电反射膜91存在于p侧电极92和p侧指状电极93之间，并且存在于n侧电极80和n侧指状电极81之间，所以可防止电极92和80与指状电极93和81之间的短路。此外，通过如上所述将p侧指状电极93和n侧指状电极81引入到倒装芯片的形成中，其可没有限制地向关注的半导体层区域提供电流。
通常，p侧电极92、n侧电极80、p侧指状电极93和n侧指状电极81分别由多个金属层组成。在p侧指状电极93的情况下，其底层应当具有与透光导电膜60的高结合强度。为此目的，主要使用诸如Cr或Ti这样的材料，但是也可使用诸如Ni、Ti或TiW这样的其它材料，因为对此没有特别的限制。本领域普通技术人员应当理解的是，具有高反射率的Al或者Ag也可用于p侧指状电极93和n侧指状电极81。在p侧电极92和n侧电极80的情况下，Au用于它们的顶层以用于引线结合(wirebonding)或者用于与外部电极的连接。同时，为了减少所使用的Au的量并且为了弥补Au的相对低的硬度，依赖于所要求的规格，在底层和顶层之间可使用诸如Ni、Ti或W这样的其它材料，或者当要求高反射率时，可使用Al或Ag。在本公开中，因为p侧指状电极93和n侧指状电极81需要电连接到电连接件94和82，可考虑Au用作指状电极93和81的顶层。然而，发明人发现，使用Au作为p侧指状电极93和n侧指状电极81的顶层是不合适的，原因是，由于在将不导电反射膜91沉积到Au顶层上的时候Au和不导电反射膜91之间的弱结合强度，Au容易剥离。为了解决该问题，可使用诸如Ni、Ti、W、TiW、Cr、Pd或Mo这样的其它材料而不是Au，以形成指状电极的顶层。这样，保持了顶层与要沉积在该顶层上的不导电反射膜91之间的结合强度，并且因此可提高可靠性。此外，在形成不导电反射膜91中的开口以产生电连接件94期间，上述那些金属完全可用作扩散屏障(diffusion barrier)，这可有助于确保随后处理以及电连接件94和82的稳定性。
图17是根据本公开的半导体发光器件的再一个示例的图，图18是沿着图17的线D-D截取的截面图，而图19是沿着图17的线E-E截取的截面图。
在根据本公开的半导体发光器件2中，如图18和图19所示，不导电反射膜91除了电介质膜91b和DBR91a，还包括待形成在DBR91a上的包覆膜91f。虽然在有源层40中所产生的光的大部分被电介质膜91b和91a向n侧半导体层30反射，但是该光的一部分被截留在电介质膜91b和91a内，因为它们也具有一定厚度，或者该光的一部分被通过电介质膜91b和91a的横向面发射。发明人尝试从光波导(opticalwaveguide)的角度来分析电介质膜91b、DBR91a和包覆膜91f之间的关系。光波导是如下结构：用具有低于光传播部分的折射率的折射率的材料来包围光传播部分，并且通过全反射来引导光。对此，如果DBR91a被认为是传播部分，则电介质膜91b和包覆膜91f可被认为是包围该传播部分的结构部分。当DBR91a由SiO2/TiO2组成时，其中SiO2具有1.46的折射率并且TiO2具有2.4的折射率，DBR91a的有效折射率(其代表可在由不同折射率的材料制成的波导中行进的光的等效折射率，并且具有1.46和2.4之间的值)高于由SiO2组成的电介质膜91b的折射率。包覆膜91f也由效折射率低于DBR91a的有效折射率的材料组成。优选地，包覆膜91f具有期望范围从λ/4n到3.0μm的厚度，其中λ代表在有源层40中产生的光的波长，并且n代表组成包覆膜91f的材料的折射率。举例来说，包覆膜91f可由诸如具有1.46的折射率的SiO2这样的电介质组成。当λ为450nm(4500)时，包覆膜91f可按照771(4500/4×1.46＝771)或更多的厚度形成。考虑到由多对SiO2/TiO2制成的DBR91a的顶层可由具有λ/4n的厚度的SiO2层组成，期望的是包覆膜91f比λ/4n厚，以区别于被设置在包覆膜91f下的DBR91a的顶层。虽然不期望DBR91a的顶层过厚(例如，3μm或更多)而在随后的开孔处理施加负担并且仅增加材料成本而无助于提高效率，但依赖于情况，使顶层厚度为3.0μm或更多并非不可能。当DBR91a与p侧电极92和n侧电极80直接接触时，行进通过DBR91a的光的一部分可能受到p侧电极92和n侧电极80的影响，然后被吸收。然而，在p侧电极和n侧电极(92、80)之间插入折射率低于DBR91a的折射率的包覆膜91f，可使得行进通过DBR91a的光被p侧电极92和n侧电极80部分吸收最小化，由此增加光提取效率。因此，通常地，包覆膜91f应当至少具有对应于光的波长的厚度，以实现上述效果，因此其优选地具有至少λ/4n的厚度。同时，如果DBR91a的折射率和包覆膜91f的折射率之间存在大的差异，则DBR91a可能更强烈地限制光，使得可以使用较薄的包覆膜91f。然而，如果折射率之间的差异小，则包覆膜91f需要足够厚，以获得上述效果。因此，充分地考虑构成包覆膜91f的材料的折射率和DBR91a的有效折射率之间的差异，来确定包覆膜91f的厚度。例如，如果包覆膜91f由SiO2组成并且DBR91a由SiO2/TiO2组成，则包覆膜91f的适合厚度将是至少0.3μm，以区别于由SiO2组成的DBR91a的顶层。另一方面，包覆膜91f的厚度的上限优选地在1μm到3μm之间，不在随后的开孔处理上施加任何负担。
对包覆膜91f没有特别的限制，只要其折射率低于DBR91a的有效折射率即可，并且可由诸如Al2O3这样的金属氧化物、诸如SiO2或SiON这样的电介质膜、或者诸如MaF或CaF这样的其它材料组成。如果折射率的差异小，则包覆膜应当做得较厚，以获得期望的效果。此外，在使用SiO2用于包覆膜的情况下，可使用具有低于1.46的折射率的SiO2，以增加效率。
可想到的是，可从不导电反射膜省去电介质膜91b。虽然在光波导方面不期望，但是当考虑本公开的整体技术精神时，没有理由排除由DBR91a和包覆膜91f组成的不导电反射膜91的构造。还可想到的是，不导电反射膜91可以具有TiO2电介质膜而不是DBR91a。此外，可想到的是，如果DBR91a包括位于其顶部的SiO2层，则可从不导电反射膜省去包覆膜91f。
由具有高有效反射率的DBR91a以及均具有低反射率的分别被设置在DBR91a的顶部和底部的电介质膜91b和包覆膜91f组成的不导电反射膜91用作光波导，并且优选地具有范围从3μm到8μm的整体厚度。此外，不导电反射膜91在边缘处优选地具有倾斜面91m。例如，可通过干法蚀刻处理形成该倾斜面91m。在入射在用作光波导的不导电反射膜91上的光线中，以直角或几乎以直角入射在不导电反射膜91上的光线被良好地向衬底10反射，但是包括以倾斜角入射在不导电反射膜91上的那些光线在内的一些光纤不向衬底10反射，而是可被截留在用作传播部分的DBR91a内，然后可向横向面传播。因此，向DBR91a的横向表面传播的光线，在不导电反射膜91的边缘的倾斜面91m处，被发射到外部或者向衬底10反射。即，在不导电反射膜91的边缘处的倾斜面91m充当角反射器(corner reflector)，并且有助于提高半导体发光器件的亮度。倾斜面91m适当地为范围从50到70度的角度，以帮助向衬底10的光反射。该倾斜面可容易地通过湿法蚀刻或干法蚀刻形成，或者通过两者形成。
图20是例示在半导体发光器件的制造处理期间，在它们被划分成单独的半导体发光器件之前，两个半导体发光器件的状态的图；而图21是例示在半导体发光器件的制造处理期间，在它们被划分成单独的半导体发光器件之后，两个半导体发光器件的状态的图。作为参照，在图20和图21中示出的用于说明制造处理的那些半导体发光器件3处在没有形成p侧电极92、n侧电极80和结合垫97中的任一个的状态下。
通常，半导体发光器件首先被以包括多个半导体发光器件的晶片形式制备，并且然后通过切割诸如折断、锯开或者划线折断而被划分成单独的半导体发光器件。在划线折断操作中，划线处理使用激光，并且可通过将激光聚集到半导体发光器件的包括衬底表面和内部在内的衬底侧来执行。在使用激光的划线处理中，沿着半导体发光器件3的边缘的边界G，即，沿着半导体发光器件3与另一个相邻的半导体发光器件3之间的边界G初步切割半导体发光器件3。通过在划线处理之后执行的折断处理，初步切割的半导体发光器件被完全划分成单独的半导体发光器件。通过如下方式来执行折断处理：沿着半导体发光器件3和另一个相邻半导体发光器件3之间的边界G，例如，在由图20中的箭头F指示的衬底10的方向上或者在其相反的方向上，施加外力。在折断处理中，衬底10以及半导体层20、30、40和50(其为晶体的)可沿着边界G被精确地切割；然而，在p型半导体层50上方的不导电反射膜91(其为非晶体的)不能沿着边界G被精确地切割，并且在不导电反射膜91的边缘周围的区域中，可能受到损害(诸如对其产生裂纹)。在不导电反射膜91的边缘周围的区域的损害，会由于那些外观缺陷而导致低良品率。优选地，在半导体发光器件的制造期间，以晶片形式制备多个半导体发光器件，并且然后在利用激光来进行划线和折断处理以将半导体发光器件划分成单独的半导体发光器件之前，将在半导体发光器件和另一个相邻的半导体发光器件之间的边界G周围的、不导电反射膜91的特定区域H去除。在单独的半导体发光器件方面，要沿着半导体发光器件3的边界G去除的、不导电反射膜91的特定区域H对应于不导电反射膜91的边缘区域。去除在边界G周围的、不导电反射膜91的特定区域H还可指示在将半导体发光器件划分成单独个体之前，一个半导体发光器件的不导电反射膜91和另一个相邻半导体发光器件的不导电反射膜91被彼此隔开。通过去除不导电反射膜91的边缘的区域的一部分，即使会使用激光来执行随后的划线和折断处理，也可避免由每个半导体发光器件的不导电反射膜91的损坏的边缘引起的外观缺陷，由此提高良品率。例如，去除不导电反射膜91的特定区域H可通过干法蚀刻来进行，并且其应当在整体半导体制造处理中的折断处理之前执行。然而，当通过干法蚀刻来形成穿过不导电反射膜91的开口以形成电连接件94和82时，优选的是同时执行该去除。虽然充当角反射器的倾斜面91m可通过单独蚀刻处理来获得，但是可在去除不导电反射膜91的边缘区域的处理中，通过蚀刻单独的半导体发光器件的不导电反射膜91的边缘部而同时地形成倾斜面91m，以避免损害。
如图17和图19所示，在p侧电极92和n侧电极80上可分别存在结合垫97作为p侧电极92和n侧电极80中的每个的一部分。p侧电极92上的结合垫97的顶面与n侧电极80上的结合垫97的顶面具有相同的高度。即，p侧电极92上的结合垫97的顶面和n侧电极80上的结合垫97的顶面在相同的平面上。当半导体发光器件例如通过共熔结合法与外部装置耦接时，那些结合垫97允许p侧电极92和n侧电极80具有相等的最终高度，以因此避免在安装部件上的任何倾斜，从而提供宽阔和平坦的耦接面而因此获得优秀的结合强度，并且从半导体发光器件内部向外部散热。多个结合垫97可分别存在于p侧电极92和n侧电极80上，并且所述多个结合垫97优选地形成在n侧指状电极81和p侧指状电极93不交叠的部分上，即，在n侧指状电极81和p侧指状电极93的每个之间。换言之，结合垫97被形成在p侧电极92上和在n侧电极80上，除了对应于最上方突出部分的p侧指状电极93上以及对应于最下方凹入部分的n侧指状电极81上之外。另外，结合垫97可具有包括置于下方的间隔层97a和置于间隔层97a上方的结合层97b的双层结构，并且具有例如范围从5μm到6μm的总厚度。在一个示例中，间隔层97a可以由包括Ni、Cu或者其组合的金属层组成，并且结合层97b可以由包括Ni/Sn、Ag/Sn/Cu、Ag/Sn、Cu/Sn或Au/Sn组合的共熔结合层组成，并且具有大约数μm的厚度。间隔层97a可充当加湿(wetting)层，并且充当针对在共熔结合中所使用的焊料的扩散屏障(Diffusion Barrier)，并且与结合垫97完全地由包含昂贵的Au的共熔结合层97b形成的情况相比，还可减少成本负担。为了在结合(例如，共熔结合)期间匹配结合面的最终高度，结合垫97优选地形成为比p侧电极92和n侧电极80的最凸出部分(即，p侧指状电极的上部的高度)高1到3μm。因此，在结合操作期间，在半导体发光器件和安装部件之间获得优秀的结合结果，并且促进了半导体发光器件的散热。这里，可通过各种方法形成间隔层97a和结合层97b，诸如电镀、电子束蒸发(E-Beam Evaporation)、热蒸发(Thermal Evaporation)等。
重新参照图14和图15，半导体层30的除了n侧接触区31之外的所有区域优选地由有源层40和p型半导体层50覆盖。即，对于半导体发光器件100，目标蚀刻区域限于n侧接触区31，并且没有任何其它区域包括边缘将被蚀刻。在半导体发光器件100周围的那些横向面都是通过划线折断处理等获得的切割面。因此，产生光的有源层40的面积增加，并且光提取效率因此提高。而且，由蚀刻处理产生的台阶面被最小化；即，那些台阶面被限制到：将p型半导体层50的顶面与n侧接触区31的顶面连接的、有源层40和p型半导体层50的露出的横向面。有源层40和p型半导体层50的这些露出的横向面是在不导电反射膜91的形成期间特别难以沉积构成不导电反射膜91的DBR91a的部分。因此，在有源层40和p型半导体层50的露出的横向面上的DBR91a可以具有相对较低的反射效率。通过使有源层40和p型半导体层50的露出的横向面最小化，能够最小化DBR91a中具有低反射效率的区域，由此整体上增加反射效率。
图22是例示根据本公开的半导体发光器件的又一个示例的图，并且图23是沿着图22的线A-A’截取的截面图。该实施方式的第一个特征是，在p型半导体层50上的指状电极93彼此隔开，但是在设置每个电连接件之后，它们然后通过电极92彼此连接。电极92用来向那些指状电极93提供电流，并且可反射光、散热和/或将器件连接到外部。虽然优选的是，指状电极93都被隔开，但是将至少两个指状电极93隔开可去除将那些指状电极93彼此连接的分支部分，由此使得可减少器件顶部上的不相等的高度。该实施方式的第二个特征是，指状电极93沿着器件的一个横向(C)方向伸展。例如，在图22，它们从电极92向电极80伸展。通过这些长的伸展的指状电极93，当在安装部件(例如，子安装台、封装体或者COB((Chip on Board，板上芯片))上翻转器件时，可以不倾斜地设置器件。对此，优选的是，指状电极93在器件构造的边缘空间中尽可能长。在本公开中，因为指状电极93被设置在不导电反射膜91下，所以它们可以延伸得较远，经过电极80。该实施方式的第三个特征是，电极80被设置在不导电反射膜91上方。电极80通过电连接件82连接到指状电极81。电极80具有与电极92相同的功能。通过这种构造，与图3相比，设置电极80的侧具有增加的高度，使得电极92的侧和电极80的侧之间的高度差减少，有利于器件与安装部件耦接。特别地当采用共熔结合处理时，该优点变得更明显。该实施方式的第四个特征是，可按照与那些指状电极93类似的方式设置那些指状电极81。该实施方式的第五个特征是，提供了辅助散热垫97。该辅助散热垫97用来从器件内部向外部散热和/或反射光，同时其还使电极92和/或电极80电隔离，因此防止电极92和电极80之间的任何电接触。此外，该辅助散热垫97可以用于结合。特别地，当辅助散热垫93与电极92和80两者电隔离时，即使其意外地与电极92和电极80中的任一个电接触，器件的整体电操作也不会因此受影响。本领域普通技术人员将理解的是，所有上述五个特征并不是该实施方式的必需要求。
图24是例示根据本公开的半导体发光器件的又一个示例的图，其中，辅助散热垫121、122、123和124存在于电极92和电极80之间。优选地，辅助散热垫121、122、123和124介于指状电极92之间，或者在指状电极92和对应的指状电极81之间。在辅助散热垫121、122、123和124不形成在指状电极92上的情况下，在结合(例如，共熔结合)期间，器件的前面和安装部件较好地结合，这在器件的散热方面是令人满意的。辅助散热垫121和122与电极92和80隔开，同时辅助散热垫123连接到电极92，并且辅助散热垫124连接到电极80。
图25是例示根据本公开的半导体发光器件的又一个示例的图，其中，指状电极93在电极80下方延伸(经过基准线Ｂ)。通过将指状电极93引入到p型半导体层50上，倒装芯片被构造成使得电流可被没有限制地提供到需要的器件区域。存在两个电连接件94，其可根据电流扩散的需要而被设置在任何需要的地方。可以省去在左手侧的电连接件94。电极92还充当辅助散热垫97(参见图22)。即使当指状电极93不可用时，仍可通过将电连接件94直接连接到透光导电膜60来提供电流，但是不能直接提供电流到在电极80下方的p型半导体层50。然而，引入指状电极93使得可在提供电流的电极80下方提供电流到n型半导体层30。同样的还应用到电连接件82。
图26是例示根据本公开的半导体发光器件的又一个示例的图，其中，不导电反射膜91由多层电介质膜91c、91d和91e构成。例如，不导电反射膜91可包括：由SiO2制成的电介质膜91c、由TiO2制成的电介质膜91d以及由SiO2制成的电介质膜91e，以充当反射膜。优选地，不导电反射膜91被设计成包括DBR结构。考虑到根据本公开的半导体发光器件的制造要求诸如指状电极93或指状电极91这样的结构，以及甚至在已经形成不导电反射膜91之后用于形成电连接件94或电连接件82的处理，对于形成由SiO2制成的电介质膜91c应当额外特别注意，因为其可在完成半导体发光器件之后影响器件的可靠性(例如，可能产生漏电流)。为此目的，首先，电介质膜91c应当具有比在电介质膜91c之后形成的电介质膜91d和91e的厚度大的厚度。第二，需要以更适当的办法制备电介质膜91c，以确保器件的可靠性。举例来说，可通过CVD(Chemical Vapor Deposition，化学气相沉积)获得由SiO2制成的电介质膜91c，但是特别地(优选地)通过PECVD(等离子体增强CVD)获得；可通过PVD(Physical Vapor Deposition，物理气相沉积)获得由TiO2/SiO2DBR制成的电介质膜91e和电介质膜91d的反复层压结构，但是特别地(优选地)通过电子束蒸发(ElectronBeam Evaporation)、溅射(Sputtering)或热蒸发(Thermal Evaporation)获得，因此确保根据本公开的半导体发光器件的可靠性以及作为不导电反射膜91的性能。对于台阶覆盖(step coverage)，即，对于台面蚀刻区域的覆盖，已知CVD胜于PVD，特别是电子束蒸发。
图27是形成电连接件的区域的放大图，其示出透光导电膜60、设置在透光导电膜60上的指状电极93、包围指状电极93的不导电反射膜91、电极92以及连接指状电极93与电极92的电连接件94。通常，提供多个金属层以形成半导体发光器件中的电极、指状电极和结合垫。底层应当具有与透光导电膜60的令人满意的结合强度。其主要由诸如Cr或Ti这样的材料制成，但是也可使用Ni、Ti、TiW等，因为其材料没有特别限定。在用于引线结合或用于与外部电极连接的顶层的情况下，通常使用Au。同时，为了减少所使用的Au的量并且为了弥补Au的相对低的硬度，依赖于所要求的规格，当要求高反射率时，在底层和顶层之间可使用诸如Ni、Ti或W这样的其它材料、或者当要求高反射率时，可使用Al或Ag。然而，在本公开中，因为指状电极93需要电连接到电连接件94，可考虑使用Au作为指状电极93的顶层。然而，发明人已经认识到，使用Au用于指状电极93的顶层是不合适的，原因是由于在将不导电反射膜91沉积到Au顶层上的时候，Au和不导电反射膜91之间的弱结合强度，Au容易剥离。为了解决该问题，可由诸如Ni、Ti、W、TiW、Cr、Pd或Mo这样的其它材料而不是Au来形成指状电极的顶层。这样，保持了顶层和要沉积在该顶层上的不导电反射膜91之间的结合强度，并且因此可提高器件的可靠性。此外，在不导电反射膜91中的用于电连接件94的开口的形成期间，上述那些金属可充分地用作屏障(barrier)，这可用于确保随后处理以及电连接件的稳定性。
图28是例示根据本公开的半导体发光器件的又一个示例的图，其还包括荧光体220。荧光体220与环氧树脂组合，形成密封体(encapsulant)230。半导体发光器件被设置在反射杯210处。电极80和92分别借助于导电粘合剂240和250电连接到外部。可共形地(conformal)涂覆荧光体220，或者可直接涂布荧光体220，或者可将荧光体220设置在距半导体发光器件的某一距离处。从有源层40发射的光被荧光体220吸收，并且在行进到外部之前被转换成较长或较短波长的光L1，但是光的一部分L2被保持在半导体发光器件内，或者被从反射杯210反射并且然后返回到半导体发光器件中并在其中灭失，因此损害半导体发光器件的效率。在不导电反射膜91具有DBR91-1的情况下，DBR91-1的反射效率依赖于光的波长。例如，假设从有源层40发射的光是具有450nm的波长的蓝光，并且DBR91-1由SiO2/TiO2的组合制成，其中，SiO2具有n1的折射率，并且TiO2具有n2的波长，则SiO2的厚度适应于450nm/4n1，并且TiO2的厚度采用450nm/4n2。然而，当荧光体220是黄色荧光体(例如，YAG:Ce、(Sr,Ca,Ba)2SiO4:Eu)时，荧光体220将具有560nm的波长，并且其结果是，适应于蓝光的DBR91-1的效率将基本上降低。通过将DBR91-2引入到不导电反射膜91中可解决该问题，其适应于存在于半导体发光器件中的荧光体220的波长。总之，基于λ有源/4n1、λ有源/4n2(其中，λ有源是有源层40的波长，并且n1和n2是DBR91-1材料的折射率)设计DBR91-1，并且基于λ荧光体/4n1、λ荧光体/4n2(其中，λ荧光体是荧光体220的波长，并且n1和n2是DBR91-2材料的折射率)设计DBR91-2。此处的表述“基于...设计”并不旨在意指DBR91-1必须具有符合该标准的厚度。更确切地，当时机出现时，DBR91-1可以具有比基准厚度大或小的厚度。然而，这种时机并未改变应该基于λ有源/4n1、λ有源/4n2设计DBR91-1的事实。当荧光体220具有蓝、绿、橙、红等的若干波长时，也可以相应地增加另外的DBR91-2。毫无疑问，用于DBR91-1的材料和用于DBR91-2的材料可以部分地或完全地彼此不同。包含从2到10周期的DBR91-2和DBR91-1可准备好用于任何要求的波长。然而，这未必暗示包含较少或较多周期的任何DBR不能完成其性能。
图29是例示根据本公开的半导体发光器件的又一个示例的图，其还包括DBR91-3。这是荧光体220包括具有两种具有不同波长的材料的情况。基于λ荧光体1/4n1、λ荧光体1/4n2设计DBR91-2，并且基于λ荧光体2/4n1、λ荧光体2/4n2设计DBR91-3。通常，当λ荧光体1>…>λ荧光体n(其中n是正整数)时，在不导电反射膜91中设置这些DBR成为问题。各种设置可是可行的，例如，它们可从p型半导体层50以最长波长到最短波长的顺序设置，反之亦然。此外，更通常地，可将来自有源层40的光和/或荧光体的波长考虑在内来设计若干波长带的DBR。如果针对相对较短波长设计的DBR被设置为较靠近p型半导体层50，则该较短波长的光可以距指状电极93和电极92更远，并且因此，基本防止了指状电极93和电极92的光吸收。另一个可能的优点是，如果针对相对较长波长设计的DBR被设置为较靠近p型半导体层50，则不在垂直于DBR的方向上进入而是以相对于DBR成角度进入的光的反射率将增加。
也可将针对最短波长设计的DBR设置为最靠近或者最远离p型半导体50，并且然后使其它两个DBR交叉或混合，或者视需要以任何不同方式设置。
如果提供了不同波长的DBR，则不导电反射膜91可能变得过厚。因此，如果荧光体220的两个材料在波长上不明显区别，则也可针对那两个材料设计DBR。例如，可基于((λ荧光体1+λ荧光体2)/2)/4n1、((λ荧光体1+λ荧光体2)/2)/4n2设计DBR。当荧光体具有550nm、580nm和600nm的波长时，因为波长上的较小差异，DBR可具有针对580nm和600nm的上述设计。
而且，当荧光体具有550nm、580nm和600nm的波长时，DBR可被设计为一起用于较长波长580nm和600nm，这继而使得可减少不导电反射膜91的整体厚度。
此外，如上所述，当设计DBR时，DBR可最终比λ略长，即，比基准略厚，而不是适应于λ/4n1、λ/4n2的精确尺寸。然而，当这种DBR被引入到倒装芯片中时，不导电反射膜91的厚度会增加，并且如果可应用，可能变得难以形成电连接件94。为了解决这种问题，不是增加厚度λ/4n1和λ/4n2这两者，而是仅厚度λ/4n2可以增加。即使厚度λ/4n1和λ/4n2两者都增加，仍可使厚度λ/4n2相对较大。例如，当从有源层40发射蓝光时，其波长是450nm。如果DBR由SiO2/TiO2的组合制成，其中SiO2具有n1(＝1.46)的折射率并且TiO2具有n2(＝2.4)的波长[h2]，则SiO2采用基于450nm/n1的厚度，并且TiO2适应于具有基于450nm/4n2的厚度。这是因为，波长从450nm改变到500nm(在向较长波长设计DBR的情况下)，较大折射率得到较小的厚度改变。虽然与两者厚度都适应于500nm的情况相比，其对于反射率增加的效果小，但是其具有其它优点在于不导电反射膜91的厚度增加相对减小，并且反射率增加。即使当没有引入荧光体220时本实施方式可应用，以及本实施方式可应用于引入了荧光体220的DBR91-2。
图30图形地示出反射率随着铝(Al)、银(Ag)和金(Au)的波长变化。可看出，虽然在较低波长带处，Al和Ag的反射率令人满意，但是在600nm或更大的波长带处，Au的反射率甚至更好。为了将其应用到如图28和图29所例示的半导体发光器件，当荧光体220包括红荧光体时，可由不导电反射膜91处理具有比这短的波长的光，并且使用设置在电极92的较低区域的底层的Au，来反射红色发射或600nm或更大的波长带。除此之外，也可在不导电反射膜91中提供适应于红光的DBR。此外，Au可以被包括在电极80、指状电极81或指状电极93的底层或较低区域中。此处，术语“较低区域”意思是，可按照很小的厚度将诸如Cr或Ti(具有比Au相对好的粘合强度)这样的其它金属添加到底层，同时仍保持Au的反射性能。应该理解的是，即使指状电极93不可用，在图28到图30中所展现的技术构思也是可用的，并且本公开不是简单地被视作本公开中所暗示的特征的数目的组合。毫无疑问，除了上述电极之外，在图22和图24中所示的辅助散热垫97，以及那些辅助散热垫121、122、123和124也可被如上所述地构造。在p型半导体层50的相对侧的含金电极92、辅助散热垫97、辅助散热垫121、122、123和124、指状电极93、电极80和指状电极81被称为反射金属层。
图31是例示根据本公开的半导体发光器件的又一个示例的图，其中，半导体发光器件包括：衬底10；在衬底10上生长的缓冲层20；在缓冲层20上生长的n型半导体层30；在n型半导体层30上生长的有源层40，其经由电子-空穴复合产生光；以及在有源层40上生长的p型半导体层50。该半导体发光器件还包括：在p型半导体层50上形成的透光导电膜60；在透光导电膜60上形成的、用于从有源层40向用于生长的衬底10反射光，或者向n型半导体层30(如果已经去除衬底10)反射光的不导电反射膜91；用于向n型半导体层30提供电子的电极80；用于向p型半导体层50提供空穴的电极92；以及伸展到n型半导体层30并电连接到电极80的指状电极81。而且，该半导体发光器件还包括：穿过不导电反射膜91以连接电极92和透光导电膜60的电连接件94；以及介于p型半导体层50与位于电连接件94下方的透光导电膜60之间的另一个不导电反射膜191，以从有源层40向n型半导体层30反射光。
不导电反射膜91可形成在蚀刻之后露出的n型半导体层30上，以及在电极80的一部分上。
在p型半导体层50与位于电连接件94下方的透光导电膜60之间存在不导电反射膜191，以防止不导电反射膜91覆盖电连接件94，使得很可能可以不减少光学效率，而是可提高。
尽管充当反射膜，不导电反射膜91和不导电反射膜191优选地由透光材料组成，例如，由诸如SiOx、TiOx、Ta2O5或MgF2这样的透光电介质材料组成，以免吸收光。当不导电反射膜91和不导电反射膜191由SiOx组成时，其折射率比p型半导体层50(例如，GaN)的折射率低，使得其可向半导体层30、40和50反射具有大于临界角的入射角的光的一部分。另外，不导电反射膜91和不导电反射膜191可由DBR构成。在这种情况下，它们可向半导体层30、40和50反射更大量的光。
透光导电膜60用来提高电流扩散能力，尤其是当p型半导体层50由GaN组成时。因此，其可由诸如ITO、Ni/Au等这样的材料制成。
图32是例示根据本公开的半导体发光器件的又一个示例的图，其中，指状电极93在不导电反射膜91和透光导电膜60之间伸展，以于将电流(更精确地，空穴)从电极92提供到p型半导体层50。指状电极93经由在垂直方向上穿过不导电反射膜91的电连接件94而电连接到电极92。在没有指状电极93的情况下，必须被形成多个电连接件94以将电极92直接连接到透光导电膜60，透光导电膜60形成在p型半导体层50的几乎整个面上。然而，在该情形下，在电极92和透光导电膜60之间不容易获得令人满意的电接触，并且在制造处理期间可能产生问题。
图33是例示根据本公开的半导体发光器件的又一个示例的图，其中，不导电反射膜191在透光导电膜60和p型半导体层50之间伸展达到置于电连接件94以及指状电极93下方的程度。通过该不导电反射膜191的长的伸展直到其置于指状电极93下方，可防止指状电极93吸收光，并且还提高光学效率。
图34和图35分别是例示根据本公开的半导体发光器件的又一个示例的图，其中不同于在图13中示出的半导体发光器件中的不导电反射膜，不导电反射膜91被形成为直到衬底10的横向面11。如图35所示，当半导体发光器件被安装在引线框架上或者安装在PCB2000上时，即使主要由金属组成的不透明结合材料111到达衬底或者生长衬底10的横向面11，不导电反射膜91也被形成为直到衬底10的横向面11，因此使得能够防止结合材料111吸收光。该构造不限于在图13中示出的半导体发光器件，而是其可被应用到利用不导电反射膜91的任何半导体发光器件，包括在图2和图18中示出的那些半导体发光器件。
图36到图38例示在图34中示出的用于制造半导体发光器件的处理的一个示例。首先，参照图36，将说明在形成不导电反射膜91之前的处理。多个半导体层30、40和50被形成在衬底10上，并且然后进行分离处理以将它们分离成单独的半导体发光器件A和B。之后，这些半导体发光器件经过常规半导体制造处理，以生产光吸收屏障95、透光导电膜50和指状电极81和93。如有必要，可省去用于将半导体层分离成单独半导体发光器件A和B的处理。如以下将描述的，分离处理本身可以是用于在衬底10中形成凹槽12的处理。而且，如有必要，这些半导体处理可以以不同顺序进行。
然后，如图37所示，凹槽12被形成在衬底10中，以露出衬底10的横向面11。该处理可通过蚀刻、锯开、激光划线等完成。例如，可形成具有在10到50μm之间的深度的凹槽12。
然后，如图38所示，根据上述方法形成不导电反射膜91。如有必要，形成电连接件82和94、电极80和92以及辅助散热垫97。之后，通过折断、锯开或者划线折断，那些单独的半导体发光器件A和B被分离成如图34所示的形状。
在形成所述多个半导体层30、40和50之后，可以立即执行用于形成凹槽12的处理。在这种情况下，可以省去附加的分离处理。因此，用于形成凹槽12的处理可以在任何时候执行，只要其落在形成不导电反射膜91之前。
图39是例示根据本公开的半导体发光器件的又一个示例的图，其中，可以在电极80和92上另外提供镀敷膜112，以防止结合材料111爬(climbing)到半导体发光器件。优选地，镀敷膜具有10μm或更多的高度。更优选地，其具有20μm或更大的高度。这种高度不容易通过通常用于形成电极80和92的溅射或电子束沉积获得。如果不导电反射膜91被形成在生长衬底10的横向面上，则镀敷膜112可以具有较低的高度。类似于Ni这样的金属的使用使得可提高其充当针对在共熔结合处理中使用的焊料的扩散屏障(Diffusion Barrier)的性能。如果省去电极80和92，则可通过使用电连接件82和94作为种晶(seeds)来形成镀敷膜112。通过无电镀敷(electrolessplating)处理或电镀处理来完成电镀操作。
图40是例示根据本公开的半导体发光器件的又一个示例的图，其中，形成在电极92上的镀敷膜112大于形成在电极80上的镀敷膜112。
图41是例示根据本公开的半导体发光器件的又一个示例的图，其中，镀敷膜112被应用于在图3中示出的半导体发光器件，在电极80上的镀敷膜112被形成为较高，因此解决在倒装芯片结合处理期间电极92和电极80之间的高度差的问题。一个镀敷处理可以足以用在电极80上的镀敷膜112的高度来匹配在电极92上的镀敷膜112的高度，但是如有必要，电极92和电极80可以被单独镀敷。
图42是例示根据本公开的半导体发光器件的又一个示例的图，其中，一个单个镀敷膜112应用到在图8中示出的半导体发光器件。镀敷膜112可以被形成形成为横跨整个电极92。
图43是例示根据本公开的半导体发光器件的又一个示例的图，其中，该半导体发光器件还包括荧光体220。荧光体220与环氧树脂组合地形式密封体230，并且半导体发光器件被设置在反射杯210处。电极80和92分别借助于导电粘合剂240和250电连接到外部。可如图18地共形地(conformal)涂覆荧光体220，或者可直接涂布荧光体220，或者可将荧光体220设置在距半导体发光器件的某一距离处。不同于呈向上连接(junction-up)形式的横向芯片(Lateral Chip)(其中通常将50–180μm厚的衬底50设置于其下方)，衬底50被设置在有源层40下方，使得在有源层40中产生的光不可处于反射杯210的中心。这会降低荧光体220的转换效率，并且由反射杯210进行的光吸收也可能产生问题。然而，图39到图42中示出的镀敷膜112的存在，能够解决那些问题。对此，镀敷膜112优选地具有20μm或更大的厚度。
图44是例示在图7中示出的半导体发光器件中的电介质膜、DBR和电极之间的关系的图，其中，电介质膜91b、DBR91a和电极92被以所提到的顺序沉积。虽然在有源层40中产生的光的大部分(以下，参看图7)被电介质膜91b和DBR91a向n侧半导体层30反射，但是该光的一部分被截留在电介质膜91b和DBR91a内，或者通过电介质膜91b和DBR91a的横向面发射，或者被由金属制成的电极92吸收。发明人从光波导(optical waveguide)的角度分析了电介质膜91b、DBR91a和电极92之间的关系。光波导具有利用具有比光的传播部分的折射率低的折射率的材料来包围光的传播部分并且利用全反射来引导光这样的结构。对此，如果DBR91a可作为传播部分，则电介质膜91b可作为该结构的包围该传播部分的一部分。当DBR91a由SiO2/TiO2组成时，因为SiO2具有1.46的折射率并且TiO2具有2.4的折射率，所以DBR91a的有效折射率(其代表可在由不同折射率的材料制成的波导中行进的光的等效折射率，并且具有1.46到2.4之间的值)高于由SiO2组成的电介质膜91b的折射率。然而，由金属制成的电极92存在于相对侧，当电极92在DBR91a的横向上传播光时，可以发生光吸收。
图45是例示在其中包括光波导的电介质膜、在图7中示出的半导体发光器件中的DBR以及电极之间的关系的图，其中，电介质膜91b、DBR91a和电极92被以提到的顺序沉积，并且有效折射率低于DBR91a的有效折射率的透光膜91f介于DBR91a和电极92之间。优选地，透光膜91f具有至少λ/4n的厚度(这里，λ代表在有源层40中产生的光的波长，而n代表形成透光膜91f的材料的折射率)。举例来说，透光膜91f可由诸如具有1.46的折射率的SiO2这样的电介质组成。当λ为450nm(4500)时，透光膜91f可被形成为771(4500/4×1.46＝771)或更大的厚度。考虑到随着透光膜的折射率和DBR91a的有效折射率之间的差异增加，光波导的效率增加，这种材料的使用使得可增加光波导的效率。透光膜91f并未被特别地限制，只要其有效折射率低于DBR91a的有效折射率即可，并且例如可由诸如Al2O3这样的金属氧化物；诸如SiO2或SiON这样的电介质膜；MgF；CaF等制成。然而，如果折射率之间的差异小，则透光膜需要充分厚以获得相当的效果。此外，当透光膜由SiO2形成时，通过利用具有低于1.46的折射率的的SiO2可增加光波导的效率。
图46是包括图45中描述的光波导的半导体发光器件的一个示例。这里，具有比DBR91a的有效折射率低的折射率的透光膜91f存在于DBR91a上。即，不导电反射膜91还包括透光膜91f。然而，当透光膜91f由诸如金属氧化物这样的导电材料组成时，透光膜91f并不总构成不导电反射膜91的一部分。可考虑省去电介质膜91b的情形。虽然从光波导的角度不期望，但是从本公开的整体技术构思的角度，不应排除包括DBR91a和透光膜91f的构造。电极92可以被形成为横跨整个透光膜91f，或者可以被形成为仅在透光膜91f的一部分上，或者可以省去。
图47例示应用了根据本公开的光波导的半导体发光器件的概念图。这里，半导体发光器件包括：n型半导体层30；有源层40；p型半导体层50；设置在所述多个半导体层30、40和50的一侧的DBR91a；以及两个透光膜91f和91f，由于在其间存在DBR91a，所以两个透光膜91f和91f具有比DBR91a的折射率低的折射率。n型半导体层30和p型半导体层50的导电性类型可以反转。
图48是例示应用了根据本公开的光波导的半导体发光器件的另一个示例的图。这里，在透光膜91f下方形成有金属膜3000。金属膜3000可仅仅充当用作反射膜，或者也可充当电极。如果金属膜3000充当电极，则当必要时，可以设置电连接件4000，用于向多个半导体层30、40和50提供电流。
图49是例示应用了根据本公开的光波导的半导体发光器件的再一个示例的图。与图48中示出的半导体发光器件相比，在n型半导体30和透光膜91f之间设置有透光衬底或者生长衬底10。在p型半导体层50上形成有电极，并且在通过蚀刻而露出的n型半导体层30上形成有电极80。DBR91a向衬底10的相对于有源层40的相反侧(即，向p型半导体层50)反射在有源层40中产生的光，并且与透光膜91f和91f形成光波导，将光的一部分发射到其横向面。
图50是例示应用了根据本公开的光波导的半导体发光器件的又一个示例的图。这里，透光衬底10还充当透光膜91f。例如，由蓝宝石制成的具有大约1.8的折射率和50μm–180μm的厚度的衬底也可充当DBR91a(由SiO2/TiO2组成)的透光膜91f。这里，通过沉积诸如SiO2这样的电介质材料或者金属氧化物，置于DBR91a下方的透光膜91f可被在芯片级别制成。因此，根据DBR91a的性能可该芯片级别形成透光膜91f，并且可该芯片级别将反射膜3000附接到透光膜91f。
图51是例示根据本公开的半导体发光器件的又一个示例的图，其中，该半导体发光器件包括：衬底10；在衬底10上生长的缓冲层20；在缓冲层20上生长的n型半导体层30；在n型半导体层30生长的有源层，该有源层经由电子-空穴复合产生光；以及在有源层40上生长的p型半导体层50。该半导体发光器件还包括：形成在p型半导体层50上的透光导电膜60；形成在透光导电膜60的不导电反射膜91，用于从有源层40向用于生长的衬底10反射光，或者向n型半导体层30(如果已经去除衬底10)反射光；用于向n型半导体层30提供电子的电极80；用于向p型半导体层50提供空穴的电极92；伸展到n型半导体层30并电连接到电极80的指状电极81；以及穿过不导电反射膜91以连接电极92和透光导电膜60的电连接件94。
不导电反射膜91可被形成在通过蚀刻而露出的n型半导体层30上，以及形成在电极80的一部分上。
不导电反射膜91包括：形成在第二半导体层上的电介质膜91b；以及形成在电介质膜91b上的DBR91a。与那些常规方向性膜相比，其用来增加界面上的反射效率，并且电介质膜91b具有低于1.4的折射率n。
特别地，电介质膜91b适合于由SiO2制成，并且其使用相对于垂直方向倾斜的入射蒸汽通量(vapor flux)，通过电子束沉积而形成。因此所沉积的电介质膜91b可具有低于1.4的折射率n。依赖于沉积角，折射率n可改变，沉积角被定义为蒸汽通量相对于垂直方向的入射角。在大约50°或更大的沉积角可获得低于1.4的折射率，在大约68°的沉积角可获得诸如1.25这样的更低的折射率，并且在大约85°的沉积角可获得诸如1.05这样的甚至更低的折射率。
例如，当第二半导体层由具有3的折射率的GaN组成时，如果电介质膜91b具有大约1.3的折射率则临界角减少大约10％，并且如果电介质膜91b具有大约1.17的折射率则临界角减少大约20％，得到电介质膜91b上的反射效率提高。
因此，通过包括具有低于1.4的折射率的电介质膜，在界面上与半导体层的反射效率可增加。即，与那些常规电介质膜相比，电介质膜91b可主要向n型半导体层30反射从有源层40入射在不导电反射膜91上的光的较大部分。因此，透过的光的剩余的较小部分被DBR91a二次反射。这些继而便于DBR91a的设计和制造处理。
透光导电膜60用来提高电流扩散能力，尤其是当p型半导体层50由GaN组成时。因此，其可由诸如ITO、Ni/Au等的材料制成。
图52是例示根据本公开的半导体发光器件的又一个示例的图，其中，指状电极93在不导电反射膜91和透光导电膜60之间伸展，以从电极92向p型半导体层50提供电流(更具体地，空穴)。经由在垂直方向上穿过不导电反射膜91的电连接件94，指状电极93电连接到电极92。在没有指状电极93的情况下，必须多个电连接件94以将电极92直接连接到透光导电膜60，透光导电膜60形成在p型半导体层50的几乎整个面上。然而，在该情形下，在电极92和透光导电膜60之间不容易获得令人满意的电接触，并且在制造处理期间可能产生问题。
图53是例示根据本公开的半导体发光器件的又一个示例的图，其中，光吸收屏障95介于透光导电膜60和第二半导体层50之间，因此置于指状电极93下方。
这种置于指状电极93下方的长的伸展的光吸收屏障95的存在使得可有效地防止通过指状电极93进行的光吸收，并且进一步提高光学效率。
图54是例示根据本公开的半导体发光器件的又一个示例的图，其中，与图34中的半导体发光器件相比，电极92被设置为与第二半导体层50直接接触，并且包括电介质膜91b和DBR91a在内的不导电反射膜91被设置在第二半导体层50的剩余区域上。
透光导电膜60用来提高电流扩散能力尤其是当p型半导体层50由GaN组成时，并且优选地由ITO制成。
与上述实施方式一起，或者单独地，与那些常规透光导电膜相比，透光导电膜60旨在增加界面上的反射效率，并且因此其可被设计成具有低于2.0的折射率n1。
特别地，透光导电膜60可通过电子束沉积来形成，使用相对于垂直方向倾斜的入射蒸汽通量。虽然ITO通常具有大约2.1的折射率，但是透光导电膜60可以具有在1.17和2.0之间的低折射率n1，因为其利用该倾斜入射蒸汽通量来沉积。依赖于沉积角，折射率n1可改变，沉积角被定义为蒸汽通量相对于垂直方向的入射角。在大约40°或更大的沉积角可获得低于2.0的折射率，在大约80°的沉积角可获得诸如1.3这样的更低的折射率，并且在大约85°的沉积角可获得诸如1.17这样的甚至更低的折射率。
例如，当第二半导体层50由具有3折射率的GaN组成时，如果透光导电膜60具有大约1.74的折射率，则临界角减少大约20％，并且如果透光导电膜60具有大约1.35的折射率，则临界角减少大约40％，得到透光导电膜60上的反射效率提高。
同时，在反射效率方面，更期望的是具有用于透光导电膜60的较低折射率。然而，较低折射率意味着ITO的密度较小，并且其结果是在相同的厚度下导电性可能过度减少。因此，考虑到可再现性(reproducibility)和导电性，透光导电膜60优选地具有1.3或更高的折射率n1。换言之，透光导电膜60的折射率n1优选地在从1.3到2.0的范围。
因此，当透光导电膜60具有低于2.0的折射率时，不仅透光导电膜60可执行其自已角色(即，提高电流扩散能力)，而且还可有助不导电反射膜91。即，来自有源层40的光的特定部分可主要在透光导电膜60和p型半导体层50的界面上被反射。
特别地，与那些常规透光导电膜60相比，来自有源层40的光的较大部分可主要被从透光导电膜60向n型半导体层30反射。因此，所够过的光的剩余的较小部分被不导电反射膜91二次反射。这些继而可通过不导电反射膜91减少反射依赖性，并且便于不导电反射膜91的设计和制造处理。
现在，以下将描述本公开的各种实施方式。
(1)一种半导体发光器件，其特征在于该半导体发光器件包括：在生长衬底上顺序生长的多个半导体层，所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的、经由电子-空穴复合产生光的有源层，其中，使用生长衬底顺序生长所述多个半导体层；用于向所述第一半导体层的提供电子或空穴的第一电极；形成在所述第二半导体层上的不导电反射膜，用于从所述有源层向在所述生长衬底侧的所述第一半导体层反射光；以及形成在所述多个半导体层和所述不导电反射膜之间的指状电极，所述指状电极延伸，如果所述第一电极提供空穴则所述指状电极向所述第二半导体层提供电子，或者如果所述第一电极提供电子则所述指状电极向所述第二半导体层提供空穴，所述指状电极与所述第二半导体层电连通，并且所述指状电极具有用于接收电子或空穴的电连接件。应当注意的是，电连接件可具有如图3所示的具体构造，并且如果指状电极92与电极93直接接触，则指状电极92可以产生这种电连接件。
(2)所述半导体发光器件的特征在于，所述不导电反射膜包括分布式布拉格反射器。
(3)所述半导体发光器件的特征在于还包括：第二电极，所述第二电极连接到所述电连接件，如果所述第一电极提供空穴则所述第二电极向所述第二半导体层提供电子，或如果所述第一电极提供电子则所述第二电极向所述第二半导体层提供空穴。
(4)所述半导体发光器件的特征在于，所述电连接件被形成为从所述第二电极穿过所述不导电反射膜到所述指状电极。
(5)所述半导体发光器件的特征在于还包括：光学吸收屏障，所述光学吸收屏障形成在所述指状电极下方，并且在所述多个半导体层和所述指状电极之间，用于防止从所述有源层产生的光被所述指状电极吸收。
(6)所述半导体发光器件的特征在于，所述光学吸收屏障由具有比所述第二半导体层的折射率低的折射率的透光材料组成。
(7)所述半导体发光器件的特征在于，所述光学吸收屏障由不导电材料组成。
(8)所述半导体发光器件的特征在于，所述光学吸收屏障是具有比所述第二半导体层的折射率低的折射率的透光电介质膜。
(9)所述半导体发光器件的特征在于还包括：透光导电膜，所述透光导电膜被形成在所述不导电反射层和所述第二半导体层之间，用于使所述指状电极与所述第二半导体层电连通。
(10)所述半导体发光器件的特征在于，所述透光导电膜覆盖所述光学吸收屏障，并且所述指状电极设置在所述透光导电膜上方。
(11)所述半导体发光器件的特征在于，所述透光导电膜具有开口，使得所述不导电反射膜可与所述多个半导体层接触。
(12)所述半导体发光器件的特征在于，所述指状电极与所述光学吸收屏障接触。如图10的示例所示，去除了透光导电膜使得指状电极与光学吸收屏障直接接触。
(13)所述半导体发光器件的特征在于，所述不导电反射膜包括电介质膜，所述电介质膜置于所述分布式布拉格反射器下方并且具有比所述第二半导体层的折射率低的折射率。
(14)所述半导体发光器件的特征在于，所述第二半导体层由p型III族氮化物半导体组成。本公开特别地适合于III族氮化物半导体，III族氮化物半导体已知具有差的电流扩展能力的p型GaN，并且借助于透光导电膜(例如，ITO)。
(15)所述半导体发光器件的特征在于，所述指状电极设置在所述透光导电膜上方。
(16)所述半导体发光器件的特征在于，所述第一电极包括指状电极，所述指状电极从所述第一电极沿着第一半导体层延伸。
(17)一种用于制造半导体发光器件的处理，其特征在于包括：制备多个半导体层，所述多个半导体层使用生长衬底顺序生长，其中所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的有源层，该有源层经由电子-空穴复合产生光；形成指状电极，使得可与所述第二半导体层电连通；在所述指状电极上形成由多层电介质膜组成的不导电反射膜，以从所述有源层向在所述生长衬底侧的所述第一半导体层反射光，其中，所述不导电反射膜被形成为，使得通过化学气相沉积获得的底层具有比通过物理气相沉积获得的要沉积在所述底层的上两个或更多个层中的每个的厚度大的厚度；以及形成电连接件，所述电连接件穿过所述不导电反射膜并电连接到所述指状电极。根据本公开的制造处理的扩展范围，其中，从半导体发光器件省去了指状电极。
(18)用于制造半导体发光器件的所述处理，其特征在于，所述化学气相沉积是等离子体增强化学气相沉积。
(19)用于制造半导体发光器件的所述处理，其特征在于，所述物理气相沉积是从电子束沉积和溅射中选择的任一种。
(20)用于制造半导体发光器件的所述处理，其特征在于，所述底层包括SiO2。
(21)用于制造半导体发光器件的所述处理，其特征在于，至少两个层包括TiO2。
(22)用于制造半导体发光器件的所述处理，其特征在于，至少两个层包括由SiO2和TiO2组成的分布式布拉格反射器。
(23)用于制造半导体发光器件的所述处理，其特征在于还包括；在所述不导电反射膜上形成要与所述电连接件连接的金属层。该金属层可以是电极92或者连接到电极92的辅助散热垫97。
(24)用于制造半导体发光器件的所述处理，其特征在于还包括：在形成不导电反射膜的步骤之前，在通过蚀刻露出的第一半导体层上形成电极。
(25)用于制造半导体发光器件的所述处理，其特征在于，在形成指状电极的步骤中，由不同于Au的金属形成所述指状电极的所述顶层。
(26)用于制造半导体发光器件的所述处理，其特征在于，在形成指状电极的步骤中，由从Ni、Ti、W、TiW、Cr、Pd和Mo中选择的金属形成所述指状电极的所述顶层。
(27)一种半导体发光器件，其特征在于该半导体发光器件包括：在生长衬底上顺序生长的多个半导体层，其中所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的有源层，该有源层经由电子-空穴复合产生光；第一电极，所述第一电极向所述第一半导体层提供电子或空穴；第二电极，如果所述第一电极提供空穴则所述第二电极向所述第二半导体层提供电子，或者如果所述第一电极提供电子则所述第二电极向所述第二半导体层提供空穴；以及不导电反射膜，所述不导电反射膜被形成在所述第二半导体层上，用于从所述有源层向在所述生长衬底侧的所述第一半导体层反射光，其中，所述不导电反射层包括分布式布拉格反射器，其包括具有第一折射率(n1)的第一层以及具有比所述第一折射率大的第二折射率(n2)的第二层，所述第一层和所述第二层被以交替方式层压，所述第二层具有针对比第一层的设计所基于的波长长的波长而设计的厚度。第一半导体层可具有n型导电性，并且第二半导体层可具有p型导电性，反之亦然。第一电极可具有与图3中的电极80和图8中的电极83相同的形式。当去除了衬底10时，第一电极可采用可被直接形成在第一半导体层上的各种形式。除了图3中的电极92和/或电连接件94的形式之外，第二电极还可采用各种形式。
(28)一种半导体发光器件，其特征在于该半导体发光器件包括：在生长衬底上顺序生长的多个半导体层，其中所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的有源层，该有源层经由电子-空穴复合产生光；透光导电膜，所述透光导电膜被形成在所述第二半导体层上；第一不导电反射膜，所述第一不导电反射膜形成在所述透光导电膜上，用于从所述有源层向所述第一半导体层反射光；第一电极，所述第一电极向所述多个半导体层提供电子或空穴，并且电连接到所述第一半导体层；第二电极，所述第二电极置于所述第一不导电反射膜上方，如果所述第一电极提供空穴则所述第二电极向所述多个半导体层提供电子，或者如果所述第一电极提供电子则所述第二电极向所述多个半导体层提供空穴，并且电连接到所述第二半导体层；电连接件，所述电连接件穿过所述第一不导电反射膜，并且将所述第二电极连接到所述透光导电膜；以及第二不导电反射膜，所述第二不导电反射膜介于所述第二半导体层和在所述电连接件下方的所述透光导电膜之间，用于从所述有源层向所述第一半导体层反射光。第一半导体层可具有n型导电性，并且第二半导体层可具有p型导电性，反之亦然。第一电极可具有与图3中的电极80和图8中的电极83相同的形式。当去除了衬底10时，第一电极可采用可被直接形成在第一半导体层上的各种形式。除了图3中的电极92和/或电连接件94的形式之外，第二电极还可采用各种形式。
(29)一种半导体发光器件，其特征在于该半导体发光器件包括：生长衬底；在所述生长衬底上顺序生长的多个半导体层，所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的有源层，该有源层经由电子-空穴复合产生光；不导电反射膜，所述不导电反射膜形成在所述第二半导体层上并且延伸直到所述生长衬底的横向面，用于从所述有源层向在所述生长衬底侧的所述第一半导体层反射光；第一电极，所述第一电极向所述多个半导体层提供电子或空穴；以及第二电极，如果所述第一电极提供空穴则所述第二电极向所述多个半导体层提供电子，或者如果所述第一电极则所述第二电极向所述多个半导体层提供空穴。
(30)一种半导体发光器件，其特征在于该半导体发光器件包括：在生长衬底上顺序生长的多个半导体层，所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的有源层，该有源层经由电子-空穴复合产生光；不导电反射膜，所述不导电反射膜形成在所述第二半导体层上，用于从所述有源层向在所述生长衬底侧的所述第一半导体层反射光；第一电极，所述第一电极向所述多个半导体层提供电子或空穴；第二电极，如果所述第一电极提供空穴则所述第二电极向所述多个半导体层提供电子，或者如果所述第一电极提供电子则向所述多个半导体层提供空穴，其中，所述第一电极和第二电极中的至少一方被设置在所述多个半导体层的相对于所述不导电反射层的相对侧；以及镀敷膜，所述镀敷膜附接到所述第一电极和第二电极中的至少一方，其中，所述镀敷膜设置在所述多个半导体层的相对于不导电反射层的相对侧。
(31)一种半导体发光器件，其特征在于该半导体发光器件包括：在生长衬底上顺序生长的多个半导体层，所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的有源层，该有源层经由电子-空穴复合产生光；第一电极，所述第一电极向所述多个半导体层提供电子或空穴；第二电极，如果所述第一电极提供空穴则所述第二电极向所述多个半导体层提供电子，或者如果所述第一电极提供电子则所述第二电极向所述多个半导体层提供空穴；不导电反射膜，所述不导电反射膜形成在所述第二半导体层上，用于从所述有源层向在所述生长衬底侧的所述第一半导体层反射光，并且从所述第二半导体层以提到的顺序包括电介质膜和分布式布拉格反射器；以及透光膜，所述透光膜形成在所述分布式布拉格反射器上，作为所述不导电反射膜的一部分或者与所述不导电反射膜隔开，其中，所述透光膜具有比所述分布式布拉格反射器的有效折射率低的折射率。
依照根据本公开的一种半导体发光器件，能够实现新形式的反射膜结构。
依照根据本公开的另一种半导体发光器件，能够实现新形式的倒装芯片。
依照根据本公开的又一种半导体发光器件，能够实现包括指状电极在内的反射膜结构。
依照根据本公开的再一种半导体发光器件，能够实现包括指状电极在内的倒装芯片。

Claims (12)

1.一种制造半导体发光器件的方法，该方法包括以下步骤：
制备在生长衬底上顺序生长的多个半导体层，所述多个半导体层包括具有第一导电性的第一半导体层、具有不同于所述第一导电性的第二导电性的第二半导体层、以及介于所述第一半导体层和所述第二半导体层之间的、经由电子-空穴复合产生光的有源层；
形成指状电极，使得可与所述第二半导体层电连通；
在所述指状电极上形成由多层电介质膜组成的不导电反射膜，以从所述有源层向在所述生长衬底侧的所述第一半导体层反射光，其中，所述不导电反射膜被形成为，使得通过化学气相沉积获得的底层具有比通过物理气相沉积获得的要沉积在所述底层上的两个或更多个层中的每个的厚度大的厚度；以及
形成电连接件，所述电连接件穿过所述不导电反射膜并电连接到所述指状电极。
2.根据权利要求1所述的制造半导体发光器件的方法，其中，所述化学气相沉积是等离子体增强化学气相沉积。
3.根据权利要求1所述的制造半导体发光器件的方法，其中，所述物理气相沉积是从电子束沉积和溅射中选择的任一种。
4.根据权利要求1所述的制造半导体发光器件的方法，其中，所述底层是SiO2。
5.根据权利要求1所述的制造半导体发光器件的方法，其中，至少两个层包括TiO2。
6.根据权利要求1所述的制造半导体发光器件的方法，其中，至少两个层包括由SiO2和TiO2组成的分布式布拉格反射器。
7.根据权利要求2所述的制造半导体发光器件的方法，其中，至少两个层包括由SiO2和TiO2组成的分布式布拉格反射器。
8.根据权利要求7所述的制造半导体发光器件的方法，其中，所述化学气相沉积是等离子体增强化学气相沉积，并且所述物理气相沉积是从电子束沉积和溅射中选择的任一种。
9.根据权利要求1到8中的任何一项所述的制造半导体发光器件的方法，该方法还包括以下步骤：
在所述不导电反射膜上形成要与所述电连接件连接的金属层。
10.根据权利要求9所述的制造半导体发光器件的方法，在形成不导电反射膜的步骤之前还包括以下步骤：
在通过蚀刻露出的所述第一半导体层上形成电极。
11.根据权利要求1所述的制造半导体发光器件的方法，其中，在形成指状电极的步骤中，由不同于Au的金属形成所述指状电极的所述顶层。
12.根据权利要求1所述的制造半导体发光器件的方法，其中，在形成指状电极的步骤中，由从Ni、Ti、W、TiW、Cr、Pd和Mo中选择的金属形成所述指状电极的所述顶层。
CN201380004186.1A 2012-07-18 2013-07-18 制造半导体发光器件的方法 Active CN103975451B (zh)

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
KR1020120078274A KR101363496B1 (ko) 2012-07-18 2012-07-18 반도체 발광소자의 제조 방법
KR10-2012-0078274 2012-07-18
KR10-2012-0083092 2012-07-30
KR1020120083092A KR101370576B1 (ko) 2012-07-30 2012-07-30 반도체 발광소자
KR10-2012-0098407 2012-09-05
KR10-2012-0098420 2012-09-05
KR1020120098407A KR101403636B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자
KR1020120098411A KR101403639B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자
KR1020120098256A KR101403630B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자
KR10-2012-0098256 2012-09-05
KR1020120098261A KR101403632B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자
KR10-2012-0098411 2012-09-05
KR10-2012-0098261 2012-09-05
KR1020120098420A KR101427316B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자
KR10-2012-0100793 2012-09-12
KR1020120100793A KR101405449B1 (ko) 2012-09-12 2012-09-12 반도체 발광소자
KR10-2013-0002947 2013-01-10
KR1020130002947A KR101446732B1 (ko) 2013-01-10 2013-01-10 반도체 발광소자
PCT/KR2013/006457 WO2014014298A1 (ko) 2012-07-18 2013-07-18 반도체 발광소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN103975451A true CN103975451A (zh) 2014-08-06
CN103975451B CN103975451B (zh) 2016-10-12

Family

ID=49949056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380004186.1A Active CN103975451B (zh) 2012-07-18 2013-07-18 制造半导体发光器件的方法

Country Status (4)

Country Link
US (1) US9236524B2 (zh)
EP (1) EP2782147B1 (zh)
CN (1) CN103975451B (zh)
WO (1) WO2014014298A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107863425A (zh) * 2017-11-13 2018-03-30 佛山市国星半导体技术有限公司 一种具有高反射电极的led芯片及其制作方法
US10056429B2 (en) 2014-05-19 2018-08-21 Epistar Corporation Electrode structure of optoelectronic device
TWI638468B (zh) * 2014-05-19 2018-10-11 晶元光電股份有限公司 光電元件及其製造方法
CN112117358A (zh) * 2020-09-22 2020-12-22 宁波天炬光电科技有限公司 单芯片大功率led芯片结构

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493308A (zh) 2012-07-18 2018-09-04 世迈克琉明有限公司 半导体发光器件
WO2014014300A2 (ko) 2012-07-18 2014-01-23 주식회사 세미콘라이트 반도체 발광소자
JP6236999B2 (ja) 2013-08-29 2017-11-29 日亜化学工業株式会社 発光装置
JP6387780B2 (ja) 2013-10-28 2018-09-12 日亜化学工業株式会社 発光装置及びその製造方法
EP3975272A1 (en) * 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package
US10032960B2 (en) 2014-06-03 2018-07-24 Semicon Light Co., Ltd. Semiconductor light emitting device of a flip chip and method for manufacturing same
WO2015190817A1 (ko) * 2014-06-10 2015-12-17 주식회사 세미콘라이트 반도체 발광소자
KR102019914B1 (ko) 2014-06-11 2019-11-04 엘지이노텍 주식회사 발광 소자
JP6529223B2 (ja) * 2014-06-30 2019-06-12 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
KR20160051394A (ko) * 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템
KR101646666B1 (ko) 2015-03-26 2016-08-08 엘지이노텍 주식회사 발광 소자, 이 소자를 포함하는 발광 소자 패키지, 및 이 패키지를 포함하는 조명 장치
WO2016159744A1 (ko) 2015-04-03 2016-10-06 주식회사 세미콘라이트 반도체 발광소자
WO2016177333A1 (zh) * 2015-05-05 2016-11-10 湘能华磊光电股份有限公司 Iii族半导体发光器件倒装结构的制作方法
KR20170005317A (ko) * 2015-07-03 2017-01-12 삼성전자주식회사 반도체 발광소자
TWI591849B (zh) * 2015-11-27 2017-07-11 隆達電子股份有限公司 半導體發光結構及其半導體封裝結構
KR102266960B1 (ko) * 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법
US9966502B2 (en) * 2016-04-01 2018-05-08 Epistar Corporation Light-emitting device
KR102611980B1 (ko) 2016-12-14 2023-12-08 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
KR102598043B1 (ko) 2017-01-12 2023-11-06 삼성전자주식회사 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
US11233176B2 (en) * 2017-03-08 2022-01-25 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device and semiconductor device package
DE102018101700A1 (de) * 2018-01-25 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP6843916B2 (ja) * 2019-05-14 2021-03-17 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 光電部品
DE102019120444A1 (de) * 2019-07-29 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
JP7223046B2 (ja) * 2021-02-24 2023-02-15 晶元光電股▲ふん▼有限公司 光電部品
WO2023286846A1 (ja) * 2021-07-16 2023-01-19 シチズン電子株式会社 発光装置
JP7185105B1 (ja) * 2021-07-16 2022-12-06 シチズン電子株式会社 発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009010762A1 (en) * 2007-07-19 2009-01-22 Photonstar Led Limited Vertical led with conductive vias
JP2011138820A (ja) * 2009-12-25 2011-07-14 Nichia Corp 発光素子
CN102439741A (zh) * 2009-11-06 2012-05-02 旭明光电股份有限公司 发光二极管装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174559A (ja) 1997-08-28 1999-03-16 Fuji Photo Film Co Ltd 半導体発光素子および露光装置
EP1928034A3 (en) 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
JP4069383B2 (ja) * 2003-03-18 2008-04-02 富士ゼロックス株式会社 表面発光型半導体レーザおよびその製造方法
JP4453515B2 (ja) 2004-10-22 2010-04-21 豊田合成株式会社 半導体発光素子
KR100730082B1 (ko) 2005-10-17 2007-06-19 삼성전기주식회사 질화물계 반도체 발광소자
JP2008112957A (ja) 2006-10-06 2008-05-15 Mitsubishi Cable Ind Ltd ＧａＮ系ＬＥＤチップ
US8716728B2 (en) 2006-10-20 2014-05-06 Mitsubishi Chemical Corporation Nitride semiconductor light-emitting diode device
JP5634003B2 (ja) 2007-09-29 2014-12-03 日亜化学工業株式会社 発光装置
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
JP2009164423A (ja) 2008-01-08 2009-07-23 Nichia Corp 発光素子
JP5021693B2 (ja) * 2009-04-14 2012-09-12 スタンレー電気株式会社 半導体発光素子
TWI531088B (zh) 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
JP5793292B2 (ja) 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
JP5195798B2 (ja) 2010-03-23 2013-05-15 豊田合成株式会社 半導体発光素子の製造方法
KR101666442B1 (ko) 2010-03-25 2016-10-17 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR101158075B1 (ko) * 2010-08-10 2012-06-22 서울옵토디바이스주식회사 분포 브래그 반사기를 갖는 발광 다이오드
EP2599133A2 (en) 2010-07-28 2013-06-05 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
KR101746004B1 (ko) 2010-10-29 2017-06-27 엘지이노텍 주식회사 발광소자
KR101752425B1 (ko) 2010-11-18 2017-07-11 서울반도체 주식회사 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
US8912028B2 (en) * 2011-08-17 2014-12-16 Lg Display Co., Ltd. Semiconductor light emitting device and method for manufacturing the same
CN108493308A (zh) 2012-07-18 2018-09-04 世迈克琉明有限公司 半导体发光器件
WO2014014300A2 (ko) 2012-07-18 2014-01-23 주식회사 세미콘라이트 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009010762A1 (en) * 2007-07-19 2009-01-22 Photonstar Led Limited Vertical led with conductive vias
CN102439741A (zh) * 2009-11-06 2012-05-02 旭明光电股份有限公司 发光二极管装置
JP2011138820A (ja) * 2009-12-25 2011-07-14 Nichia Corp 発光素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056429B2 (en) 2014-05-19 2018-08-21 Epistar Corporation Electrode structure of optoelectronic device
TWI638468B (zh) * 2014-05-19 2018-10-11 晶元光電股份有限公司 光電元件及其製造方法
US10522588B2 (en) 2014-05-19 2019-12-31 Epistar Corporation Optoelectronic units in an optoelectronic device
US10825860B2 (en) 2014-05-19 2020-11-03 Epistar Corporation Electrode configuration for an optoelectronic device
US11355550B2 (en) 2014-05-19 2022-06-07 Epistar Corporation Optoelectronic device having conductor arrangement structures non-overlapped with heat dissipation pads
US11705480B2 (en) 2014-05-19 2023-07-18 Epistar Corporation Optoelectronic device with electrodes forming an outer boundary beyond an outer boundary of an epitaxial stack
CN107863425A (zh) * 2017-11-13 2018-03-30 佛山市国星半导体技术有限公司 一种具有高反射电极的led芯片及其制作方法
CN112117358A (zh) * 2020-09-22 2020-12-22 宁波天炬光电科技有限公司 单芯片大功率led芯片结构
CN112117358B (zh) * 2020-09-22 2021-07-16 宁波天炬光电科技有限公司 单芯片大功率led芯片结构

Also Published As

Publication number Publication date
US9236524B2 (en) 2016-01-12
CN103975451B (zh) 2016-10-12
EP2782147B1 (en) 2020-03-11
WO2014014298A1 (ko) 2014-01-23
EP2782147A1 (en) 2014-09-24
US20150155426A1 (en) 2015-06-04
EP2782147A4 (en) 2015-08-05

Similar Documents

Publication Publication Date Title
CN103975451A (zh) 制造半导体发光器件的方法
CN103988322A (zh) 半导体发光器件
CN104011887A (zh) 半导体发光器件
TWI317180B (en) Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
US9397266B2 (en) Lateral semiconductor light emitting diodes having large area contacts
EP2784832B1 (en) Semiconductor light emitting device
CN110085715A (zh) 半导体发光器件
US9691944B2 (en) Semiconductor light-emitting device and method for manufacturing the same
CN105378951A (zh) 高度反射倒装芯片led管芯
CN110473891A (zh) 半导体发光器件及使用其的半导体发光器件封装件
CN210379101U (zh) 一种抗水解的倒装led芯片
CN113380940B (zh) 发光二极管芯片及其制备方法
KR101378950B1 (ko) 반도체 발광소자
CN115050878A (zh) 一种倒装led芯片及其制备方法
KR101378946B1 (ko) 반도체 발광소자의 제조 방법
KR101446732B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: SL Energy Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SL vionis Co.,Ltd.

Address after: Gyeonggi Do, South Korea

Patentee after: SL vionis Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SEMICON LIGHT CO.,LTD.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20231221

Address after: B-15, No. 58 Jixiang Road, Jixiang District, Yongren Temple, Gyeonggi Province, South Korea

Patentee after: LUMENS CO.,LTD.

Address before: Gyeonggi Do, South Korea

Patentee before: SL Energy Co.,Ltd.

TR01 Transfer of patent right