KR101403632B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR101403632B1
KR101403632B1 KR1020120098261A KR20120098261A KR101403632B1 KR 101403632 B1 KR101403632 B1 KR 101403632B1 KR 1020120098261 A KR1020120098261 A KR 1020120098261A KR 20120098261 A KR20120098261 A KR 20120098261A KR 101403632 B1 KR101403632 B1 KR 101403632B1
Authority
KR
South Korea
Prior art keywords
electrode
film
semiconductor layer
reflective film
conductive reflective
Prior art date
Application number
KR1020120098261A
Other languages
English (en)
Other versions
KR20140031664A (ko
Inventor
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020120098261A priority Critical patent/KR101403632B1/ko
Priority to US14/118,597 priority patent/US9236524B2/en
Priority to EP13819520.1A priority patent/EP2782147B1/en
Priority to CN201380004186.1A priority patent/CN103975451B/zh
Priority to PCT/KR2013/006457 priority patent/WO2014014298A1/ko
Publication of KR20140031664A publication Critical patent/KR20140031664A/ko
Application granted granted Critical
Publication of KR101403632B1 publication Critical patent/KR101403632B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

본 개시는 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제2 반도체층 위에 형성되며, 1.4 보다 작은 굴절률(n)을 갖는 유전체 막을 포함하는 비도전성 반사막; 복수의 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 및 복수의 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMIMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 광 반사면을 구비하는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다. 반도체 발광소자는 칩 형태일 수도 있고, 형광체를 포함하는 패키지, COB 등의 형태일 수도 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. n형 반도체층(300)과 p형 반도체층(500)은 그 도전성을 반대로 하여 좋다. 바람직하게는, 기판(100)과 n형 반도체층(300) 사이에 버퍼층(도시 생략)이 구비된다. 이러한 구조의 칩, 즉 기판(100)의 반대 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 전도막(600), 투광성 전도막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 전도막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
도 18은 일본 공개특허공보 제2009-164423호에 제시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 복수의 반도체층(300,400,500)에 분포 브래그 리플렉터(900)와 금속 반사막(904)이 구비되어 있으며, 그 대향하는 측에 형광체(1000)가 구비되어 있고, 금속 반사막(904)과 n측 본딩 패드(800)가 외부 전극(1100,1200)과 전기적으로 연결되어 있다. 외부 전극(1100,1200)은 패키지의 리드 프레임이거나 COB(Chip on Board) 또는 PCB(Printed Circuit Board)에 구비된 전기 패턴일 수 있다. 형광체(1000)는 컨포멀(conformal)하게 코팅될 수 있으며, 에폭시 수지에 혼합되어 외부 전극(1100,1200)을 덮는 형태여도 좋다. 형광체(1000)는 활성층(400)에서 발생된 빛을 흡수하여, 이보다 긴 파장 또는 짧은 파장의 빛으로 변환하는데, 사용된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제2 반도체층 위에 형성되며, 1.4 보다 작은 굴절률(n)을 갖는 유전체 막을 포함하는 비도전성 반사막; 복수의 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 및 복수의 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-120913호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3 내지 도 5는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 13은 도 12의 A-A'라인을 따른 단면도,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 17은 전기적 연결이 형성된 영역을 확대한 도면,
도 18은 일본 공개특허공보 제2009-164423호에 제시된 반도체 발광소자의 일 예를 나타내는 도면,
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3 내지 도 5는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면으로서, 도 3은 도 4의 A-A 라인을 따라 취한 단면도이다. 도 5는 도 4의 B-B 라인을 따라 취한 단면도이다. 도 4에는 설명을 위해 비도전성 반사막(91)과 전극(92)이 도시되어 있지 않다.
반도체 발광소자는 기판(10), 기판(10)에 성장되는 버퍼층(20), 버퍼층(20)위에 성장되는 n형 반도체층(30), n형 반도체층(30) 위에 성장되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 활성층(40) 위에 성장되는 p형 반도체층(50)을 구비한다. 기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있고, 버퍼층(20)은 생략될 수 있다. 기판(10)이 제거되거나 도전성을 가지는 경우에 전극(80)은 기판(10)이 제거된 n형 반도체층(30) 측 또는 도전성 기판(10) 측에 형성될 수 있다. n형 반도체층(30)과 p형 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다. 각각의 반도체층(20,30,40,50)이 다층으로 구성될 수 있으며, 추가의 층이 구비될 수도 있다. 또한 n형 반도체층(30)으로 전자를 공급하는 전극(80) 및 p형 반도체층(50)으로 정공을 공급하는 전극(92)이 구비된다. n형 반도체층(30) 내로 뻗어 있는 가지 전극(81)이 전극(80)의 일부를 형성한다. 전극(80)은 별도의 범프를 이용하여 패키지와 결합할 정도의 높이를 가져도 좋고, 도 2에서와 같이 자체가 패키지와 결합될 정도의 높이로 증착되어도 좋다. 활성층(40)으로부터의 빛을, 성장에 사용되는 기판(10) 측 또는 기판(10)이 제거된 경우에 n형 반도체층(30) 측으로 반사하도록 p형 반도체층(50) 위에 비도전성 반사막(91)이 구비된다. 비도전성 반사막(91)은 식각되어 노출된 n형 반도체층(30) 및 전극(80) 일부의 위에 형성될 수 있다. 비도전성 반사막(91)이 기판(10) 반대 측의 반도체층(30,50) 위의 모든 영역을 반드시 덮어야 하는 것은 아니라는 점을 당업자는 염두에 두어야 한다. 비도전성 반사막(91)은 반사막으로 기능하되, 빛의 흡수를 방지하도록 투광성 물질로 구성되는 것이 바람직하며, 예를 들어, SiOx, TiOx, Ta2O5, MgF2와 같은 투광성 유전체 물질로 구성될 수 있다. 비도전성 반사막(91)이 SiOx로 이루어지는 경우에, p형 반도체층(50; 예: GaN)에 비해 낮은 굴절률을 가지므로, 임계각 이상의 빛을 반도체층(30,40,50) 측으로 일부 반사시킬 수 있게 된다. 한편, 비도전성 반사막(91)이 분포 브래그 리플렉터(DBR: Distributed Bragg Reflector; 예: SiO2와 TiO2의 조합으로 된 DBR)로 이루어지는 경우에, 보다 많은 양의 빛을 반도체층(30,40,50) 측으로 반사시킬 수 있게 된다. 도 7에는, 비도전성 반사막(91)이 분포 브래그 리플렉터(91a)와 p형 반도체층(50)보다 낮은 굴절률을 가지는 유전체 막(91b)으로 된 이중 구조를 가진다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체 막(91b)을 형성함으로써, 반도체층(30,40,50) 위에 존재하는 이질적이면서 이형(異形)을 가지는 증착물(50,60,80,81,93)에도 불구하고, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체 막(91b)의 경우에 물질은 SiO2가 적당하며, 그 두께는 0.2㎛ ~ 1.0㎛가 적당하다. 분포 브래그 리플렉터(91a)의 경우에 TiO2/SiO2로 구성되는 경우 각 층은 주어진 파장의 1/4의 광학 두께를 가지도록 설계되며, 그 조합의 수는 4 ~ 20 페어(pairs)가 적합하다. 또한 가지 전극(93)의 높이는 0.5㎛ ~ 4.0㎛가 적당하다. 너무 얇은 두께의 경우 동작전압의 상승을 야기하며, 너무 두꺼운 가지 전극은 공정의 안정성과 재료비 상승을 야기할 수 있기 때문이다. 전극(92)은 활성층(30)으로부터의 빛을, 기판(10) 측 또는 n형 반도체층(30) 측으로 반사하는데 일조한다는 관점에서 p형 반도체층(50) 위에서 비도전성 반사막(91)의 전부 또는 거의 대부분을 덮는 도전성 반사막인 것이 바람직하다. 이때 반사율이 높은 Al, Ag와 같은 금속이 사용될 수 있다. 비도전성 반사막(91)과 p형 반도체층(50) 사이에는 전극(92)으로부터 p형 반도체층(50)으로 전류 공급(엄밀하게는 정공의 공급)을 위해 길게 뻗어 있는 가지 전극(93)이 구비되어 있다. 가지 전극(93)을 도입함으로써, 도 1에 제시된 플립 칩과 도 2에 제시된 플립 칩의 문제점을 모두 개선한 플립 칩을 구현할 수 있는 기초가 마련된다. 비도전성 반사막(91)을 개재한 전극(92)과 가지 전극(93)의 전기적 연통을 위해, 수직 방향으로 비도전성 반사막(91)을 관통한 전기적 연결(94)이 마련되어 있다. 가지 전극(93)이 없다면, 많은 수의 전기적 연결(94)을 형성하여 p형 반도체층(50)의 거의 전면에 마련된 투광성 전도막(60)에 직접 연결해야 하지만, 이 경우에, 전극(92)과 투광성 전도막(60) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 뿐만 아니라, 제조 공정상 많은 문제점을 야기한다. 본 개시는 가지 전극(93)을 비도전성 반사막(91) 및 전극(92)의 형성에 앞서, p형 반도체층(50) 또는 바람직하게는 투광성 전도막(60) 위에 형성하고, 열처리함으로써, 양자 간에 안정적인 전기적 접촉을 만들어낼 수 있게 된다. 또한, 전극(92)의 재질로 반사율이 좋은 Al, Ag 등이 적합하지만, 안정적 전기적 접촉에는 Cr, Ti, Ni 또는 이들의 합급 등의 물질이 적합하며, 따라서 가지 전극(93)을 도입함으로써, 필요한 설계 사양에 대응하는 것이 보다 용이해지게 된다. 당업자는 가지 전극(93)에도 반사율이 좋은 Al, Ag 등을 사용할 수 있음을 염두에 두어야 한다. 전술한 바와 같이, 바람직하게는 투광성 전도막(60)이 구비된다. 특히 p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 투광성 전도막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 투광성 전도막(60)으로 사용될 수 있다. 가지 전극(93)의 높이가 전극(92)에까지 이르는 경우에는 가지 전극(93) 자체가 전기적 연결(94)을 형성한다. 전극(92)을 도 2의 p측 본딩 패드(700)와 같은 방식으로 구성하는 것을 배제할 필요는 없으나, p측 본딩 패드(700)에 의해 빛이 흡수되고, 비도전성 반사막(91)의 면적이 줄어드는 등 바람직하다고 할 수 없다. 당업자는 바람직하지는 않더라도 전극(92)이 칩의 제조 이후 패키지 레벨에서 장착면에 의해 구성될 수 있음을 배제하여서는 안 된다. 여기까지의 구성요소들로 본 개시에 따른 반도체 발광소자가 구성될 수 있음을 밝혀 둔다. 그러나 가지 전극(93) 자체에서도 활성층(40)에서 생성된 빛의 흡수가 일부 있으므로, 바람직하게는 이를 방지하기 위하여, 가지 전극(93) 아래에 광 흡수 방지막(95)이 구비된다. 광 흡수 방지막(95)은 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 가지 전극(93)으로부터의 전류가 가지 전극(93)의 바로 아래로 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 이들의 기능을 위해, 광 흡수 방지막(95)은 p형 반도체층(50)보다 굴절률이 낮은 투광성 물질로 된 단일층(예: SiO2) 또는 다층막(예: Si02/TiO2/SiO2) 또는 분포 브래그 리플렉터 또는 단일층과 분포 브래그 리플렉터의 결합 등으로 이루어질 수 있다. 또한 광 흡수 방지막(95)은 비도전성 물질(예: SiOx, TiOx와 같은 유전체막)로 이루어질 수 있다. 따라서, 광 흡수 방지막(95)이 반드시 투광성 물질로 구성될 필요는 없으며, 또한 반드시 비도전성 물질로 구성될 필요도 없다. 다만 투광성 유전체막을 이용함으로써, 보다 그 효과를 높일 수 있게 된다.
도 6은 본 개시에 따른 반도체 발광소자의 다른 예를 나타내는 도면으로서, 투광성 전도막(60)에 비도전성 반사막(91)이 p형 반도체층(50)과 접하도록 개구(96)가 구비되어 있다. 개구(96)는 복수의 섬 형태, 띠 형태 등 다양한 형상을 가질 수 있다. 투광성 전도막(60)으로 가장 일반적인 ITO의 경우에도 활성층(40)에서 발생한 빛의 일부를 흡수하므로, 개구(96)를 형성함으로써 투광성 전도막(60)에 의한 빛의 흡수를 줄일 수 있게 된다. 이때 p형 반도체층(50) 전체로의 부족한 전류 확산은 가지 전극(93)에 의해 보완될 수 있다. 미설명 동일부호에 대한 설명은 생략한다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 기판(10), 버퍼층(20) 및 n형 반도체층(30)을 관통하여 전기적 연결(82)이 마련되어 있으며, 기판(10)에 전극(83)이 마련되어 있다. 이러한 구성을 통해 기판(10) 반대 측의 복수의 반도체층(30,50) 전체에 비도전성 반사막(91) 및 전극(92)을 형성할 수 있게 된다.
도 9 및 도 10은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 투광성 전도막(60)이 제거되어 가지 전극(93)이 직접 광 흡수 방지막(95)과 접촉하는 구조를 제시하고 있다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 5와 달리 광 흡수 방지막(95)이 구비되어 있지 않다.
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면이고, 도 13은 도 12의 A-A'라인을 따른 단면도이다. 이 실시예의 첫 번째 특징은 p형 반도체층(50) 상의 가지 전극(93)이 서로 분리되어 있으며, 각각의 전기적 연결(94)을 통한 다음, 전극(92)에 의해 서로 연결되어 있다. 전극(92)은 가지 전극(93)에 전류를 공급하는 역할, 빛을 반사하는 기능, 방열 기능 및/또는 소자와 외부를 연결하는 기능을 가진다. 가지 전극(93) 모두가 분리되어 있는 것이 가장 바람직하지만, 둘 이상의 가지 전극(93)이 분리됨으로써, 가지 전극(93)을 서로 연결하는 가지 부분을 제거함으로써, 소자 상부에서 높이가 불균일하게 되는 것을 감소시킬 수 있게 된다. 이 실시예의 두 번째 특징은 가지 전극(93)이 소자의 일 측면(C) 방향을 따라 길게 뻗어 있다는 것이다. 예를 들어, 도 12에서, 전극(92) 측으로부터 전극(80)을 향하여 길게 뻗어 있다. 이렇게 길게 뻗어 있는 가지 전극(93)에 의해 소자가 뒤집혀 탑재부(예: 서브마운트, 패키지, COB(Chip on Board))에 놓였을 때, 기울어짐 없이 놓이게 할 수 있다. 이러한 관점에 소자의 구성이 허락하는 한 가지 전극(93)을 길게 하는 것이 바람직하다. 본 개시에서, 가지 전극(93)이 비도전성 반사막(91)의 아래 놓이므로, 전극(80)을 지나서 길게 뻗는 것도 가능하다. 이 실시예의 세 번째 특징은 전극(80)이 비도전성 반사막(91) 위에 위치하는 것이다. 전극(80)은 전기적 연결(82)을 통해 가지 전극(81)과 연결된다. 전극(80)은 전극(92)과 동일한 기능을 가진다. 이러한 구성을 통해, 도 3과 비교할 때, 전극(80)이 위치하는 측의 높이가 높아져, 소자를 탑재부와 결합 때, 전극(92) 측과 전극(80) 측의 높이 차가 감소하여, 결합에 이점을 가지게 되며, 이러한 이점은 유테틱 본딩을 이용하는 경우에, 특히 커진다. 이 실시예의 네 번째 특징은 가지 전극(81)을 가지 전극(93)과 마찬가지의 방식으로 배치할 수 있다는 것이다. 이 실시예의 다섯 번째 특징은 보조 방열 패드(97)를 구비하는 것이다. 보조 방열 패드(97)는 소자 내의 열을 외부로 방출하는 기능 및/또는 빛의 반사 기능을 가지는 한편, 전극(92) 및/또는 전극(80)과 전기적으로 분리됨으로써, 전극(92)과 전극(80) 간의 전기적 접촉을 방지하는 기능을 한다. 보조 방열 패드(93)가 본딩에 이용되어도 좋다. 특히, 전극(92) 및 전극(80) 모두와 전기적으로 분리되어 있는 경우에, 전극(92) 및 전극(80) 중 어느 한쪽과 보조 방열 패드(93)가 우발적으로 전기적으로 접촉되더라도, 소자 전체의 전기적 동작에는 문제를 야기하기 않는다. 이 실시예가 위 다섯 특징 모두를 구비해야 하는 것은 아님을 당업자는 염두에 두어야 한다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 전극(92)과 전극(80) 사이에, 보조 방열 패드(121,122,123,124)의 예들이 도시되어 있다. 바람직하게는 보조 방열 패드(121,122,123,124)가 가지 전극(92) 사이 또는 가지 전극(92)과 가지 전극(81) 사이에 위치한다. 보조 방열 패드(121,122,123,124)를 가지 전극(92) 위에 형성하지 않음으로써, 본딩(예: 유테틱 본딩) 시에, 소자 전면이 탑재부와 잘 붙을 수 있게 되어, 소자의 열방출을 돕게 된다. 보조 방열 패드(121)와 보조 방열 패드(122)는 전극(92)과 전극(80)으로부터 분리되어 있고, 보조 방열 패드(123)는 전극(92)과 연결되어 있으며, 보조 방열 패드(124)는 전극(80)과 연결되어 있다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 가지 전극(93)이 전극(80)의 아래에 까지(참고선(B)를 지나서) 뻗어 있다. p형 반도체층(50) 상에 가지 전극(93)을 도입함으로써, 플립 칩을 구성함에 있어서, 제약 없이 요구되는 소자 영역에 전류를 공급할 수 있게 된다. 두 개의 전기적 연결이(94,94)이 구비되어 있으며, 전류 확산에 요구되는 조건에 따라 필요한 곳에 전기적 연결(94)을 위치시킬 수 있다. 좌측의 전기적 연결(94)이 생략되어도 좋다. 전극(92)이 보조 방열 패드(97; 도 12 참조)의 기능을 겸하고 있다. 가지 전극(93)이 없는 경우에라도, 투광성 전도막(60)에 전기적 연결(94)을 직접 연결하여, 전류를 공급할 수 있으나, 전극(80) 아래의 p형 반도체(50)에는 직접 전류를 공급할 수 없으며, 가지 전극(93)을 도입함으로써, n형 반도체층(30)에 전류를 공급하는 전극(80) 아래로도 전류를 공급할 수 있게 된다. 전기적 연결(82)의 경우에도 마찬가지다.
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 비도전성 반사막(91)이 다층의 유전체 막(91c,91d,91e)으로 되어 있다. 예를 들어, 비도전성 반사막(91)을 SiO2로 된 유전체 막(91c), TiO2로 된 유전체 막(91d) 및 SiO2로 된 유전체 막(91e)으로 구성하여 반사막의 역할을 할 수 있다. 바람직하게는 비도전성 반사막(91)이 DBR 구조를 포함하도록 형성된다. 본 개시에 따라 반도체 발광소자를 형성함에 있어서, 가지 전극(93) 또는 가지 전극(81)과 같은 구조물을 필요로 하고, 비도전성 반사막(91)을 형성한 후에도 전기적 연결(94) 또는 전기적 연결(82)을 형성하는 공정을 필요로 하므로, 반도체 발광소자의 제조 후에, 누설 전류의 발생 등, 소자 신뢰성에 영향을 줄 수 있으므로, SiO2로 된 유전체 막(91c)을 형성함에 있어서, 특히 주의를 할 필요가 있다. 이를 위해, 첫째로, 유전체 막(91c)의 두께를 그 뒤에 후속하는 유전체 막(91d,91e)의 두께보다 두껍게 형성할 필요가 있다. 둘째로, 유전체 막(91c)을 소자 신뢰성 확보에 보다 적합한 방법으로 형성할 필요가 있다. 예를 들어, SiO2로 된 유전체 막(91c)을 화학 기상 증착법(CVD; Chemical Vapor Deposition), 그 중에서도(바람직하게는) 플라즈마 화학 기상 증착법(PECVD; Plasma Enhanced CVD)에 의해 형성하고, TiO2/SiO2 DBR로 된 유전체 막(91d)/유전체 막(91e) 반복 적층 구조를 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도(바람직하게는) 전자선 증착법(Electron Beam Evaporation) 또는 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성함으로써, 본 개시에 따른 반도체 발광소자의 신뢰성을 확보하면서도 비도전성 반사막(91)으로서의 기능을 확보할 수 있게 된다. 메사식각된 영역 등의 단차 영역을 덮는데(step coverage), 화학 기상 증착법이 물리 증착법, 특히 전자선 증착법에 비해 유리하기 때문이다.
도 17은 전기적 연결이 형성된 영역을 확대한 도면으로서, 투광성 전도막(60), 투광성 전도막(60) 위에 놓인 가지 전극(93), 가지 전극(93)을 둘러싸고 있는 비도전성 반사막(91), 전극(92), 그리고 가지 전극(93)을 전극(92)과 연결하는 전기적 연결(94)이 도시되어 있다. 일반적으로 반도체 발광소자에 전극, 가지 전극, 본딩 패드를 형성할 때, 복수의 금속 층으로 구성된다. 최하층은 투광성 전도막(60)과 결합력이 높아야 하며, Cr, Ti와 같은 물질이 주로 사용되며, Ni, Ti, TiW 등도 사용될 수 있으며, 특별히 제한되는 것은 아니다. 최상층으로는 와이어 본딩 또는 외부 전극과 연결을 위해, Au이 사용된다. 그리고, Au의 양을 줄이고, 상대적으로 무른 Au의 특성을 보완하기 위해, 최하층과 최상층 사이에, 요구되는 사양에 따라, Ni, Ti, TiW, W 등이 사용되거나, 높은 반사율이 요구되는 경우에, Al, Ag 등이 사용된다. 본 개시에 있어서, 가지 전극(93)은 전기적 연결(94)과의 전기적으로 연결되어야 하므로, 최상층으로 Au를 고려할 수 있을 것이다. 그러나 본 발명자들은 가지 전극(93)의 최상층으로서 Au을 사용하는 것이 부적합하다는 것을 알게 되었다. Au 위에 비도전성 반사막(91) 증착시에 양자 간의 결합력이 약해서 쉽게 벗겨지는 문제가 있었다. 이러한 문제점을 해결하기 위해, Au 대신에 Ni, Ti, W, TiW, Cr, Pd, Mo와 같은 물질로 가지 전극의 최상층을 구성하게 되면 그 위에 증착될 비도전성 반사막(91)과의 접착력이 유지되어 신뢰성이 향상될 수 있다. 또한 비도전성 반사막(91)에 전기적 연결(94)을 위한 구멍을 형성하는 공정(습식 또는 건식 식각)에서 위 금속이 장벽(barrier) 역할을 충분히 하여 후속공정 및 전기적 연결의 안정성을 확보하는데 도움이 된다.
도 19는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 반도체 발광소자는 기판(10), 기판(10)에 성장되는 버퍼층(20), 버퍼층(20)위에 성장되는 n형 반도체층(30), n형 반도체층(30) 위에 성장되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40), 활성층(40) 위에 성장되는 p형 반도체층(50)을 구비한다. 그리고, p형 반도체층(50) 위에 형성되는 투광성 전도막(60), 성장에 사용되는 기판(10) 측 또는 기판(10)이 제거된 경우에 n형 반도체층(30) 측으로 활성층(40)으로부터의 빛을 반사하도록 투광성 전도막(60) 위에 형성되는 비도전성 반사막(91), n형 반도체층(30)으로 전자를 공급하는 전극(80) 및 비도전성 반사막(91) 위에 형성되어 p형 반도체층(50)으로 정공을 공급하는 전극(92), 전극(80)과 전기적으로 연결되며 n형 반도체층(30) 내로 뻗어 있는 가지 전극(81), 그리고 비도전성 반사막(91)을 관통하여 전극(92)과 투광성 전도막(60)을 연결하는 전기적 연결(94)을 구비한다.
비도전성 반사막(91)은 식각되어 노출된 n형 반도체층(30) 및 전극(80) 일부의 위에 형성될 수 있다.
비도전성 반사막(91)은 제2 반도체층 위에 형성되는 유전체 막(91b) 및 유전체 막(91b) 위에 형성되는 분포 브래그 리플렉터(91a)를 포함하며, 통상의 유전체 막과 비교하여 계면에서의 반사효율을 높이기 위한 것으로서, 유전체 막(91b)은 1.4 보다 작은 굴절률(n)을 갖는다.
구체적으로, 유전체 막(91b)을 이루는 물질은 SiO2가 적당하고, 전자선 증착법 등에 의해 형성될 수 있으며, 증기 흐름(vapor flux)이 수직에 대해 경사진 각도를 갖도록 하는 방식으로 증착된다. 이와 같이 증착된 유전체 막(91b)은 1.4 보다 작은 굴절률(n)을 가질 수 있다. 굴절률(n)은 수직 방향에 대한 증기 흐름의 입사각으로 정의될 수 있는, 증착 각도에 따라 변화될 수 있다. 대략 50°이상의 증착 각도에서 1.4 보다 작은 굴절률을 달성할 수 있으며, 대략 68°증착 각도에서 1.25 정도의 낮은 굴절률을 달성할 수 있으며, 대략 85°의 증착 각도에서 1.05 정도의 더욱 낮은 굴절률을 달성할 수 있다.
예를 들어, 제2 반도체층이 굴절률이 3인 GaN으로 이루어지는 경우, 유전체 막(91b)의 굴절률이 대략 1.3 정도일 때 임계각이 10% 정도 감소하고, 대략 1.17 정도일 때 임계각이 20% 정도 감소하여 유전체 막(91b)에서의 반사효율을 향상시킨다.
이와 같이, 1.4 보다 작은 낮은 굴절률의 유전체 막을 포함함으로써, 반도체층과의 계면에서 반사효율을 높일 수 있다. 즉, 통상적인 유전체 막과 비교하여 비도전성 반사막(91)으로 입사하는 활성층(40)으로부터의 빛 중 더 많은 부분이 1차적으로 유전체 막(91b)에서 n형 반도체층(30) 측으로 반사될 수 있고, 따라서 더 적은 양의 투과되는 나머지 빛은 2차적으로 분포 브래그 리플렉터(91a)에서 반사된다. 이로 인해, 분포 브래그 리플렉터(91a)의 설계와 제작이 용이해진다.
투광성 전도막(60)은, 특히 p형 반도체층(50)이 GaN으로 이루어지는 경우에, 전류 확산 능력을 향상시키기 위한 것으로서, 예를 들어, ITO, Ni/Au와 같은 물질로 구성될 수 있다.
도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 비도전성 반사막(91)과 투광성 전도막(60)과 사이에 전극(92)으로부터 p형 반도체층(50)으로 원활한 전류 공급(엄밀하게는 정공의 공급)을 위해 길게 뻗어 있는 가지 전극(93)이 구비된다. 가지 전극(93)은 수직 방향으로 비도전성 반사막(91)을 관통한 전기적 연결(94)에 의해 전극(92)과 전기적으로 연결된다. 가지 전극(93)이 없다면, 많은 수의 전기적 연결(94)을 형성하여 p형 반도체층(50)의 거의 전면에 마련된 투광성 전도막(60)에 직접 연결해야 하지만, 이 경우에, 전극(92)과 투광성 전도막(60) 사이에 좋은 전기적 접촉을 형성하기가 쉽지 않을 뿐만 아니라, 제조 공정상 문제점을 야기할 수 있다.
도 21은 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 가지 전극(93) 아래에 위치하도록 투광성 전도막(60)과 제2 반도체층(50) 사이에 개재되는 광 흡수 방지막(95)이 구비된다.
가지 전극(93) 아래에 위치하도록 광 흡수 방지막(95)이 길게 연장됨에 따라, 가지 전극(93)에 의한 빛의 흡수를 효과적으로 방지할 수 있으며, 따라서 광효율을 개선할 수 있다.
도 22는 본 개시에 따른 반도체 발광소자의 또 다른 예를 나타내는 도면으로서, 도 19와 달리 전극(92)이 제2 반도체층(50)과 직접 접촉하도록 배치되며, 제2 반도체층(50) 위의 나머지 영역에 유전체 막(91b)과 분포 브래그 리플렉터(91a)를 포함하는 비도전성 반사막(91)이 배치된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층; 제2 반도체층 위에 형성되며, 1.4 보다 작은 굴절률(n)을 갖는 유전체 막을 포함하는 비도전성 반사막; 복수의 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 및 복수의 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자. 제1 반도체층은 n형 도전성, 제2 반도체층은 p형 도전성을 가질 수 있으며, 이들의 도전성을 바뀔 수 있다. 제1 전극은 도 3의 전극(80), 도 8의 전극(83)의 형태를 가질 수 있으며, 기판(10)이 제거된 경우에는 제1 반도체층에 직접 형성될 수 있는 다양한 형태를 가질 수 있다. 제2 전극은 도 3의 전극(92), 도 22의 전극(92)의 형태를 가질 수 있으며, 이외에도 다양한 형태를 가질 수 있다.
(2) 비도전성 반사막은 유전체 막 위에 형성되는 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
(3) 제2 전극은 비도전성 반사막 위에 형성되며, 비도전성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(4) 비도전성 반사막과 제2 반도체층 사이에 개재되는 투광성 전도막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(5) 제2 전극은 비도전성 반사막 위에 형성되며, 비도전성 반사막을 관통하여 제2 전극과 투광성 전도막을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(6) 비도전성 반사막과 제2 반도체층 사이에 개재되는 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(7) 제2 전극은 비도전성 반사막 위에 형성되며, 비도전성 반사막을 관통하여 제2 전극과 가지 전극을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 가지 전극 아래에 위치하도록 제2 반도체층 위에 형성되는 광 흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 제1 전극은 식각되어 노출된 제1 반도체층 위에 형성되는 것을 특징으로 하는 반도체 발광소자.
(10) 비도전성 반사막과 투광성 전도막 사이에 개재되는 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(11) 비도전성 반사막은 유전체 막 위에 형성되는 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
(12) 제2 전극은 비도전성 반사막 위에 형성되며, 비도전성 반사막을 관통하여 제2 전극과 가지 전극을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(13) 가지 전극 아래에 위치하도록 투광성 전도막과 제2 반도체층 사이에 개재되는 광 흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(14) 제2 전극은 비도전성 반사막 위에 형성되며, 비도전성 반사막을 관통하여 제2 전극과 가지 전극을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(15) 가지 전극 아래에 위치하도록 투광성 전도막과 제2 반도체층 사이에 개재되는 광 흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(16) 유전체 막을 이루는 물질은 SiO2인 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 새로운 반사막 구조를 구현할 수 있게 된다.
또한 본 개시에 따른 다른 반도체 발광소자에 의하면, 새로운 형태의 플립 칩을 구현할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 가지 전극을 도입한 반사막 구조를 구현할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 가지 전극을 도입한 플립 칩을 구현할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 반도체 발광소자의 방열을 원활히 할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 가지 전극을 도입하여 전류 확산을 원활히 하는 한편, 반도체 발광소자의 방열을 원활히 할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 방열 패드를 반도체 발광소자에서의 전류 확산 기능과 전극에 의한 광 반사 기능에 영향을 크게 받지 않으면서 설계할 수 있게 된다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 비도전성 반사막이 낮은 굴절률의 유전체 막을 포함함에 따라, 비도전성 반사막에 포함되는 분포 브래그 리플렉터의 설계 및 제작이 용이해진다.
또한 본 개시에 따른 또 다른 반도체 발광소자에 의하면, 가지 전극에 의한 광 흡수를 줄일 수 있게 된다.
기판(10) 반도체층(30,50)
활성층(40) 투광성 전도막(60)
비도전성 반사막(91) 전기적 연결(94)

Claims (16)

  1. 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층 및 제1 반도체층과 제2 반도체층 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층을 가지는 복수의 반도체층;
    제2 반도체층 위에 형성되며, 1.4 보다 작은 굴절률(n)을 갖는 유전체 막 및 유전체 막과 접하여 그 위에 형성되는 분포 브래그 리플렉터를 포함하는 비도전성 반사막;
    복수의 반도체층에 전자와 정공 중의 하나를 공급하는 제1 전극; 및
    복수의 반도체층에 전자와 정공 중의 나머지 하나를 공급하는 제2 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. 청구항 1에 있어서,
    제2 전극은 비도전성 반사막 위에 형성되며,
    비도전성 반사막을 관통하여 제2 전극과 제2 반도체층을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    비도전성 반사막과 제2 반도체층 사이에 개재되는 투광성 전도막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 4에 있어서,
    제2 전극은 비도전성 반사막 위에 형성되며,
    비도전성 반사막을 관통하여 제2 전극과 투광성 전도막을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    비도전성 반사막과 제2 반도체층 사이에 개재되는 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 6에 있어서,
    제2 전극은 비도전성 반사막 위에 형성되며,
    비도전성 반사막을 관통하여 제2 전극과 가지 전극을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 6에 있어서,
    가지 전극 아래에 위치하도록 제2 반도체층 위에 형성되는 광 흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 1에 있어서,
    제1 전극은 식각되어 노출된 제1 반도체층 위에 형성되는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 4에 있어서,
    비도전성 반사막과 투광성 전도막 사이에 개재되는 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  11. 청구항 10에 있어서,
    비도전성 반사막은 유전체 막 위에 형성되는 분포 브래그 리플렉터를 포함하는 것을 특징으로 하는 반도체 발광소자.
  12. 청구항 10에 있어서,
    제2 전극은 비도전성 반사막 위에 형성되며,
    비도전성 반사막을 관통하여 제2 전극과 가지 전극을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  13. 청구항 10에 있어서,
    가지 전극 아래에 위치하도록 투광성 전도막과 제2 반도체층 사이에 개재되는 광 흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  14. 청구항 11에 있어서,
    제2 전극은 비도전성 반사막 위에 형성되며,
    비도전성 반사막을 관통하여 제2 전극과 가지 전극을 전기적으로 연결하는 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  15. 청구항 14에 있어서,
    가지 전극 아래에 위치하도록 투광성 전도막과 제2 반도체층 사이에 개재되는 광 흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  16. 청구항 1에 있어서,
    유전체 막을 이루는 물질은 SiO2인 것을 특징으로 하는 반도체 발광소자.
KR1020120098261A 2012-07-18 2012-09-05 반도체 발광소자 KR101403632B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020120098261A KR101403632B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자
US14/118,597 US9236524B2 (en) 2012-07-18 2013-07-18 Method of manufacturing semiconductor light emitting device
EP13819520.1A EP2782147B1 (en) 2012-07-18 2013-07-18 Method for manufacturing semiconductor light-emitting element
CN201380004186.1A CN103975451B (zh) 2012-07-18 2013-07-18 制造半导体发光器件的方法
PCT/KR2013/006457 WO2014014298A1 (ko) 2012-07-18 2013-07-18 반도체 발광소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098261A KR101403632B1 (ko) 2012-09-05 2012-09-05 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20140031664A KR20140031664A (ko) 2014-03-13
KR101403632B1 true KR101403632B1 (ko) 2014-06-05

Family

ID=50643642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098261A KR101403632B1 (ko) 2012-07-18 2012-09-05 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR101403632B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101588825B1 (ko) * 2014-06-03 2016-01-27 주식회사 세미콘라이트 반도체 발광소자
WO2015186972A1 (ko) * 2014-06-03 2015-12-10 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR101689344B1 (ko) * 2015-06-19 2016-12-27 주식회사 세미콘라이트 반도체 발광소자
KR101700306B1 (ko) * 2015-06-19 2017-01-31 주식회사 세미콘라이트 반도체 발광소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112957A (ja) * 2006-10-06 2008-05-15 Mitsubishi Cable Ind Ltd ＧａＮ系ＬＥＤチップ
KR20110095177A (ko) * 2010-02-17 2011-08-24 도요다 고세이 가부시키가이샤 반도체 발광 소자
KR20110107665A (ko) * 2010-03-25 2011-10-04 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR20110109471A (ko) * 2010-03-31 2011-10-06 서울옵토디바이스주식회사 고효율 발광 다이오드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112957A (ja) * 2006-10-06 2008-05-15 Mitsubishi Cable Ind Ltd ＧａＮ系ＬＥＤチップ
KR20110095177A (ko) * 2010-02-17 2011-08-24 도요다 고세이 가부시키가이샤 반도체 발광 소자
KR20110107665A (ko) * 2010-03-25 2011-10-04 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR20110109471A (ko) * 2010-03-31 2011-10-06 서울옵토디바이스주식회사 고효율 발광 다이오드

Also Published As

Publication number Publication date
KR20140031664A (ko) 2014-03-13

Similar Documents

Publication Publication Date Title
KR101403639B1 (ko) 반도체 발광소자
EP2565944B1 (en) Semiconductor light emitting device
CN108987546B (zh) 发光二极管、发光二极管模块和制造发光二极管的方法
KR101368720B1 (ko) 반도체 발광소자
KR101226706B1 (ko) 반도체 발광소자
KR101072212B1 (ko) 발광 소자 및 그 제조방법
KR101427316B1 (ko) 반도체 발광소자
KR101403630B1 (ko) 반도체 발광소자
KR101363496B1 (ko) 반도체 발광소자의 제조 방법
KR101403632B1 (ko) 반도체 발광소자
KR101363495B1 (ko) 반도체 발광소자
KR101371545B1 (ko) 반도체 발광소자
KR101489375B1 (ko) 반도체 발광소자
KR101478761B1 (ko) 반도체 발광소자
US10396248B2 (en) Semiconductor light emitting diode
KR101405449B1 (ko) 반도체 발광소자
KR20140036289A (ko) 반도체 발광소자
KR101403636B1 (ko) 반도체 발광소자
KR101378948B1 (ko) 반도체 발광소자
KR101364246B1 (ko) 반도체 발광소자
KR101370575B1 (ko) 반도체 발광소자
KR101419867B1 (ko) 반도체 발광소자
KR101291088B1 (ko) 반도체 발광소자
KR101403641B1 (ko) 반도체 발광소자
JP2020021964A (ja) 発光素子および発光素子パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 6