CN103794619A - 可变电阻存储器件 - Google Patents

可变电阻存储器件 Download PDF

Info

Publication number
CN103794619A
CN103794619A CN201310192818.3A CN201310192818A CN103794619A CN 103794619 A CN103794619 A CN 103794619A CN 201310192818 A CN201310192818 A CN 201310192818A CN 103794619 A CN103794619 A CN 103794619A
Authority
CN
China
Prior art keywords
ots
variable resistance
memory device
resistance memory
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310192818.3A
Other languages
English (en)
Other versions
CN103794619B (zh
Inventor
朴南均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN201810078207.9A priority Critical patent/CN108110027B/zh
Publication of CN103794619A publication Critical patent/CN103794619A/zh
Application granted granted Critical
Publication of CN103794619B publication Critical patent/CN103794619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种可变电阻存储器件包括：多个列选择开关；多个可变电阻存储器单元，所述多个可变电阻存储器单元被配置成层叠并且通过多个列选择开关来选择；以及位线，所述位线与多个可变电阻存储器单元连接。多个可变电阻存储器单元中的每个包括双向阈值开关OTS元件以及与OTS元件并联连接的可变电阻器，所述OTS元件通过被布置成层叠的多个字线选择性地驱动。

Description

可变电阻存储器件
相关申请的交叉引用
本申请要求2012年10月30日向韩国知识产权局提交的申请号为10-2012-0121125的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明构思涉及一种可变电阻存储器件，且更具体而言，涉及一种三维（3D）层叠型可变电阻存储器件。
背景技术
随着移动数字信息通信和消费电子工业的迅速发展，预计到对现有的电荷控制器件的研究将遇到限制。因而，需要开发除了现有的电荷器件以外的新构思的新功能的存储器件。具体地，需要开发具有大容量、超高速率和超低功率的下一代的存储器件。
目前，使用电阻元件作为存储介质的阻变存储器件已被提出作为下一代的存储器件。典型的阻变存储器件包括：相变随机存取存储器（PCRAM）、电阻RAM（ReRAM）以及磁阻RAM（MRAM）。
阻变存储器件可以基本由开关元件和电阻元件来配置。另外，阻变存储器件可以根据电阻元件的状态来存储数据“0”或“1”。
即使在阻变存储器件中，最优先的事是提高集成度和将尽可能多的存储器单元集成在狭小的面积中。此外，在阻变存储器件中，当多个存储器单元集成在有限面积中时，要确保开关性能。
发明内容
根据本发明的示例性实施例的一个方面，提供了一种可变电阻存储器件。所述可变电阻存储器件可以包括：半导体衬底；列选择开关，所述列选择开关形成在半导体衬底上；层叠栅，所述层叠栅形成在列选择开关上，其中，所述层叠栅包括被层叠成彼此绝缘的多个导电层；双向阈值开关（ovonic threshold switch，OTS）材料层，所述OTS材料层形成在层叠栅上，并且与列选择开关连接；以及可变电阻材料层，所述可变电阻材料层形成在OTS材料层的表面上。
根据本发明的示例性实施例的另一个方面，提供了一种可变电阻存储器件。所述可变电阻存储器件可以包括：半导体衬底；以及多个存储器单元，所述多个存储器单元层叠在半导体衬底上并且彼此串联连接。多个存储器单元中的每个包括双向阈值开关（OTS）和可变电阻层。
根据本发明的示例性实施例的另一个方面，提供了一种可变电阻存储器件。所述可变电阻存储器件包括：多个列选择开关；多个可变电阻存储器单元，所述多个可变电阻存储器单元被配置成层叠，并且通过多个列选择开关来选择；以及位线，所述位线与多个可变电阻存储器单元连接。多个可变电阻存储器单元中的每个包括双向阈值开关（OTS）元件以及与OTS元件并联连接的可变电阻器，所述OTS元件被层叠的多个字线选择性地驱动。
在以下标题为“具体实施方式”的部分中描述这些以及其他的特征、方面和实施例。
附图说明
通过以下结合附图进行的详细描述，本发明的主题的以上和其他的方面、特征以及优点将变得更容易理解，其中：
图1是说明根据本发明构思的一个示例性实施例的可变电阻存储器件的电路图；
图2是说明应用到本发明构思的一个示例性实施例的双向阈值开关（OTS）的电压电流特性的曲线图；
图3和4是说明根据本发明构思的一个示例性实施例的可变电阻存储器件的操作的示图；以及
图5至9是示出制造根据本发明构思的示例性实施例的可变电阻存储器件的方法的截面图。
具体实施方式
在下文中，将参照附图来更详细地描述示例性实施例。
本文参照截面图来描述示例性实施例，截面图是示例性实施例（以及中间结构）的示意性图示。结果，可以预料到图示的形状变化，例如制造技术和/或公差。因而，示例性实施例不应被解释为限于本文所说明的区域的特定形状，而是应被理解成可以包括例如来自于制造的形状差异。因而，在附图中，为了清楚起见，可能对层和区域的长度和尺寸进行夸大。在本说明书中，相同的附图标记与本发明的各个附图和实施例中的相同编号的部分直接相对应。应当容易理解的是：本公开中的“在…上”和“在…之上”的含义应当采用最广义的方式来解释，使得“在…上”不仅意味着“直接在某物上”，还意味着在具有中间特征部或中间层的情况下“在某物上”；“在…之上”不仅意味着在顶部上，还意味着在具有中间特征部或中间层的情况下在某物的顶部上。
参见图1，可变电阻存储器件10包括串联连接的多个存储器单元mc1、mc2、mc3以及mc4。
多个存储器单元mc1至mc4可以串联连接在位线BL和公共源级线CS之间。换言之，串联连接的多个存储器单元mc1至mc4可以被顺序层叠在半导体衬底（未示出）上。在示例性实施例中，被层叠成串联连接的多个存储器单元mc1至mc4被称作且将被描述为列存储串SS1和SS2。
存储器单元mc1至mc4中的每个包括开关元件OTS1至OTS4中的每个以及可变电阻器R1至R4中的每个。构成每个存储器单元的开关元件和可变电阻器可以彼此并联连接。在示例性实施例中，可以使用双向阈值开关（OTS）作为开关元件OTS1至OTS4。用于开关元件OTS1至OTS4的OTS元件是阈值电压基于电流或电压而改变的元件。这种OTS元件在美国专利No.5694146中被详细公开。
应用于示例性实施例的沟道层（在下文中，被称作OTS材料层）可以包括包含选自碲(Te）、硒（Se）、硅（Si）、砷（As）、钛（Ti）、硫（Si）以及锑（Sb）中的至少一种的硫族化物材料。相对于用于可变电阻器R1至R4的可变电阻材料，用于OTS材料层的硫族化物材料可以具有较好的导电性和电流迁移率（current mobility）。
如图2所示，OTS元件具有以下特性：在未供应OTS元件的栅极电压的时段（a）中不产生电流I，并且在供应恒定栅极电压的时段（b）中电流I增大。因此，在示例性实施例中，可以利用通过OTS元件的栅极电压产生的电流，来执行从可变电阻器中读取/向可变电阻器中写入。
开关SW1和SW2是分别被配置成选择列存储串SS1和SS2的列选择开关。因而，开关SW1和SW2也被称作例如列选择晶体管SW1和SW2。
在下文中，将描述根据一个示例性实施例的可变电阻存储器件的操作。
在示例性实施例中，将描述从图1中的第一列存储串SS1的第二存储器单元mc2中读取数据/写入数据的一个实例。
参见图3，将高电压作为栅极电压VC1供应到被配置成选择第一列存储串SS1的第一列选择晶体管SW1。
随后，除了读取数据的第二存储器单元mc2以外的第一、第三和第四存储器单元mc1、mc3和mc4的OTS元件OTS1、OTS3以及OTS4被使能。换言之，将高电压供应为第一、第三和第四栅极电压VG1、VG3和VG4以使能第一、第三和第四OTS元件OTS1、OTS3以及OTS4，将低电压供应为第二栅极电压VG2以禁止第二OTS元件OTS2。高电压可以与可以在OTS元件中产生电流的范围内的电压相对应，低电压可以表示未供给电压的状态。
结果，第四、第三以及第一存储器单元mc4、mc3和mc1的第四、第三以及第一OTS元件OTS4、OTS3以及OTS1导通以形成电流路径。第二存储器单元mc2的第二OTS元件OTS2被禁止，所以经过第二可变电阻器R2形成电流路径。
因此，从位线BL提供的写入电流Iwrite经由第四OTS元件OTS4和第三OTS元件OTS3、第二可变电阻器R2以及第一OTS元件OTS1流向公共源极线CS，由此数据被写入在第二可变电阻器R2中。
参见图4，在与上述写入操作相同的导通/关断状态下，读取电流Iread从位线BL被提供到选中的列存储串SS1。读取电流Iread经由相应的电流路径而到达与接地端子连接的公共源极线CS。写入在第二可变电阻器R2中的数据可以基于到达公共源级线CS的电流的测量值来变化。读取电流Iread可以具有不影响可变电阻器R2的结晶状态的电平。换言之，读取电流Iread可以具有比写入电流Iwrite更低的值。
图5至9是说明制造根据本发明构思的示例性实施例的可变电阻存储器件的方法的截面图。
参见图5，在半导体衬底100上形成公共源极区105。公共源极区105可以包括例如杂质区或导电层。
在公共源极区105上形成具有恒定厚度的导电层，然后将导电层图案化以形成沟道柱体110。将杂质注入到沟道柱体110的上部中以形成漏极区115。因而，在沟道柱体110中限定沟道形成区。
沟道柱体110可以形成在被限定为列存储串SS1和SS2的每个区域中。栅绝缘层120沉积在形成有沟道柱体110的半导体衬底100上。栅极125被形成为包围沟道柱体110。栅极125可以形成为具有与沟道形成区相对应的高度（或厚度）。因此，形成了垂直列选择晶体管SW1和SW2中的每个。
层间绝缘层130形成在形成有列选择晶体管SW1和SW2的半导体衬底100上。层间绝缘层130可以被形成为具有使得列选择晶体管SW1和SW2掩埋于其中的厚度。然后，将层间绝缘层130平坦化以暴露漏极区115。随后，可以通过常规方法在暴露的漏极区115中形成欧姆层135。在示例性实施例中，例如，硅化物层可以用作欧姆层135。
参见图6，通过在层间绝缘层130上交替沉积绝缘层140a、140b、140c和140d以及导电层145a、145b、145c和145d至少一次或更多次来形成层叠栅图案。在示例性实施例中，可以形成层叠栅图案，使得绝缘层140e被设置为最上层，并且将绝缘层140a、140b、140c、140d和140e以及导电层145a、145b、145c和145d以相应的顺序交替地层叠四次。
导电层145a、145b、145c以及145d可以是OTS晶体管的栅极材料，并且可以包括例如选自以下材料中的一种或更多种材料：掺杂多晶硅、钨（W）、铜（Cu）、氮化钛（TiN）、氮化钽（TaN）、氮化钨（WN）、氮化钼（MoN）、氮化铌（NbN）、氮化钛硅（TiSiN）、氮化钛铝（TiAlN）、氮化钛硼（TiBN）、氮化锆硅（ZrSiN）、氮化钨硅（WSiN）、氮化钨硼（WBN）、氮化锆铝（ZrAlN）、氮化钼硅（MoSiN）、氮化钼铝（MoAlN）、氮化钽硅（TaSiN）、氮化钽铝（TaAlN）、钛（Ti）、钨（W）、钼（Mo）、钽（Ta）、硅化钛（TiSi）、硅化钽（TaSi）、钨钛（TiW）、氧氮化钛（TiON）、氧氮化钛铝（TiAlON）、氧氮化钨（WON）以及氧氮化钽（TaON）。
参见图7，刻蚀绝缘层140a、140b、140c、140d和140e以及导电层145a、145b、145c和145d，以形成暴露每个沟道柱体110上的欧姆层135的孔H。接着，栅绝缘层150被沉积在包括孔H的半导体衬底100的表面上，且被各向异性地刻蚀使得OTS晶体管的栅绝缘层150被沉积在孔H的侧壁部分上。
参见图8，OTS材料层155和可变电阻材料层160被顺序沉积在包括形成在孔H的侧壁部分上的栅绝缘层150的半导体衬底100的表面上。OTS材料层155可以包括选自碲（Te）、硒（Se）、锗（Ge）、硅（Si）、砷（As）、钛（Ti）、硫（S）和锑（Sb）中的至少一种。可以控制OTS材料层155的成分，使得OTS材料层155具有负微分电阻（negative differential resistance，NDR）特性。可变电阻材料层160可以包括选自如下材料中的一种：用于ReRAM的材料的PCMO层、用于PCRAM的材料的硫族化物层、用于MRAM的材料的磁性层、用于自旋转移力矩磁阻RAM（STTMRAM）的材料的磁化反转器件层、以及用于PoRAM的材料的聚合物层。粘合改进层（未示出）可以插入在OTS材料层155和可变电阻材料层160之间。此外，OTS材料层155可以被形成为比可变电阻材料层160更厚，使得当OTS晶体管导通时，电流可以被导向OTS晶体管而不是可变电阻器。此外，由于写入电流Iwrite根据可变电阻材料层160的沉积厚度而变化，所以低电流驱动是可能的。在示例性实施例中，在OTS材料层155和可变电阻材料层160之间的界面处产生的电阻器可以用作加热电极。
接着，在包括OTS材料层155和可变电阻材料层160的半导体衬底100上形成掩埋绝缘层165。将掩埋绝缘层165、可变电阻材料层160以及OTS材料层155平坦化，直到暴露出最上面的绝缘层140e，且因而将掩埋绝缘层165填充在孔H内。
参见图9，在将掩埋绝缘层165掩埋在设置在半导体衬底100上的孔H中的所得结构上形成位线170。
根据示例性实施例，将单元栅极层叠，并且将多个存储器单元形成为层叠在限定的空间中。因此，可以提高集成度。此外，与可变电阻存储器的行为几乎相同的OTS晶体管用作开关元件，且因而可以进一步改善开关特性。
本发明构思不限于上述示例性实施例。
尽管在示例性实施例中将列选择晶体管设置在层叠栅和半导体衬底之间，列选择晶体管也可以设置在层叠栅和位线之间。
本发明的上述实施例是说明性的，而不是限制性的。各种替换和等同是可以的。本发明不限于本文描述的实施例，且本发明也不限于任何特定类型的半导体器件。考虑到本公开内容，其它的添加、删减或改型也是显然的，并且意在落入所附权利要求的范围内。

Claims (10)

1.一种可变电阻存储器件，包括：
半导体衬底；
列选择开关，所述列选择开关形成在所述半导体衬底上；
层叠栅，所述层叠栅形成在所述列选择开关上，其中，所述层叠栅包括被层叠成彼此绝缘的多个导电层；
双向阈值开关OTS材料层，所述双向阈值开关材料层形成在所述层叠栅上，并且与所述列选择开关连接；以及
可变电阻材料层，所述可变电阻材料层形成在所述OTS材料层的表面上。
2.如权利要求1所述的可变电阻存储器件，其中，所述列选择开关包括垂直沟道晶体管，
其中，所述垂直沟道晶体管包括：
公共源极区，所述公共源极区形成在所述半导体衬底上；
沟道柱体，所述沟道柱体形成在所述公共源极区上；
漏极，所述漏极形成在所述沟道柱体的上部区域中；
栅极，所述栅极包围所述沟道柱体的外周缘；以及
第一栅绝缘层，所述第一栅绝缘层插入在所述沟道柱体和所述栅极之间。
3.如权利要求2所述的可变电阻存储器件，其中，所述层叠栅被形成为位于所述漏极的任意一侧。
4.如权利要求2所述的可变电阻存储器件，其中，所述OTS材料层形成在所述层叠栅的侧壁和所述垂直沟道晶体管的漏极上。
5.如权利要求4所述的可变电阻存储器件，其中，所述OTS材料层包括选自碲Te、硒Se、硅Si、砷As、钛Ti、硫S以及锑Sb中的至少一种，且其中，所述OTS材料层具有负微分电阻NDR特性。
6.如权利要求1所述的可变电阻存储器件，其中，所述可变电阻材料层包括用于ReRAM的材料的PCMO层、用于PCRAM的材料的硫族化物层、用于MRAM的材料的磁性层、用于自旋转移力矩磁阻RAM的材料的磁化反转器件层、或者用于PoRAM的材料的聚合物层。
7.一种可变电阻存储器件，包括：
半导体衬底；以及
多个存储器单元，所述多个存储器单元层叠在所述半导体衬底上，并且彼此串联连接，其中，所述多个存储器单元中的每个包括双向阈值开关OTS和可变电阻层。
8.如权利要求7所述的可变电阻存储器件，其中，所述OTS和所述可变电阻层彼此并联连接。
9.如权利要求7所述的可变电阻存储器件，其中，所述OTS包括被层叠成彼此绝缘的多个栅极，并且所述OTS被配置成基于所述多个栅极的选择而导通。
10.一种可变电阻存储器件，包括：
多个列选择开关；
多个可变电阻存储器单元，所述多个可变电阻存储器单元被配置成层叠，并且通过所述多个列选择开关来选择；以及
位线，所述位线与所述多个可变电阻存储器单元连接，
其中，所述多个可变电阻存储器单元中的每个包括双向阈值开关OTS元件以及与所述OTS元件并联连接的可变电阻器，所述OTS元件被层叠的多个字线选择性地驱动。
CN201310192818.3A 2012-10-30 2013-05-22 可变电阻存储器件 Active CN103794619B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810078207.9A CN108110027B (zh) 2012-10-30 2013-05-22 可变电阻存储器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120121125A KR20140054975A (ko) 2012-10-30 2012-10-30 가변 저항 메모리 장치
KR10-2012-0121125 2012-10-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201810078207.9A Division CN108110027B (zh) 2012-10-30 2013-05-22 可变电阻存储器件

Publications (2)

Publication Number Publication Date
CN103794619A true CN103794619A (zh) 2014-05-14
CN103794619B CN103794619B (zh) 2018-04-20

Family

ID=50546168

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310192818.3A Active CN103794619B (zh) 2012-10-30 2013-05-22 可变电阻存储器件
CN201810078207.9A Active CN108110027B (zh) 2012-10-30 2013-05-22 可变电阻存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810078207.9A Active CN108110027B (zh) 2012-10-30 2013-05-22 可变电阻存储器件

Country Status (3)

Country Link
US (2) US8829590B2 (zh)
KR (1) KR20140054975A (zh)
CN (2) CN103794619B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103308A (zh) * 2013-04-09 2014-10-15 爱思开海力士有限公司 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
CN105514136A (zh) * 2016-01-26 2016-04-20 上海新储集成电路有限公司 三维阻变存储器的制备方法
CN105810683A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand闪存结构及其制作方法
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN107017276A (zh) * 2015-10-27 2017-08-04 三星电子株式会社 存储器装置及其制造方法
CN107123734A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件
CN107275357A (zh) * 2016-03-30 2017-10-20 三星电子株式会社 可变电阻存储器件和存储结构
WO2017181945A1 (en) * 2016-04-19 2017-10-26 Tsinghua University Nand memory structure, method for forming same and three-dimensional memory structure
CN107665947A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 可变电阻存储器件
CN109427814A (zh) * 2017-09-05 2019-03-05 爱思开海力士有限公司 半导体存储装置
CN109728159A (zh) * 2017-10-30 2019-05-07 爱思开海力士有限公司 包括线形选择互连的半导体存储器件及包括其的电子系统

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140142889A (ko) * 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 저항변화 메모리 소자 및 장치, 그 제조 방법 및 동작 방법과 이를 포함하는 시스템
US9368555B2 (en) * 2013-10-15 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US20160019960A1 (en) * 2014-05-20 2016-01-21 Sandisk 3D Llc Operation modes for adjustable resistance bit line structures
WO2016018412A1 (en) * 2014-07-31 2016-02-04 Hewlett-Packard Development Company, L.P. 3d resistive memory
US9276092B1 (en) * 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
KR102463023B1 (ko) * 2016-02-25 2022-11-03 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
KR102511693B1 (ko) * 2016-03-22 2023-03-20 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US10832752B2 (en) 2016-08-01 2020-11-10 The Regents Of The University Of California Memory write and read assistance using negative differential resistance devices
KR102608887B1 (ko) * 2016-08-10 2023-12-04 에스케이하이닉스 주식회사 반도체 장치
US10276555B2 (en) * 2016-10-01 2019-04-30 Samsung Electronics Co., Ltd. Method and system for providing a magnetic cell usable in spin transfer torque applications and including a switchable shunting layer
KR20180064084A (ko) * 2016-12-05 2018-06-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN106601907B (zh) * 2016-12-14 2019-02-22 中国科学院上海微系统与信息技术研究所 一种选通管材料、选通管单元及其制作方法
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
US10861902B2 (en) 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
JP6919608B2 (ja) 2018-03-16 2021-08-18 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP2019165052A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体記憶装置
WO2019191395A1 (en) 2018-03-28 2019-10-03 University Of Cincinnati Systems and methods for gated-insulator reconfigurable non-volatile memory devices
US11088170B2 (en) * 2019-11-25 2021-08-10 Sandisk Technologies Llc Three-dimensional ferroelectric memory array including integrated gate selectors and methods of forming the same
US11309353B2 (en) * 2020-04-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer-defined back-end transistor as memory selector
CN112103292B (zh) * 2020-11-10 2021-02-12 长江先进存储产业创新中心有限责任公司 存储器及其制作方法
CN113515914B (zh) * 2021-04-26 2024-05-14 中国科学院上海微系统与信息技术研究所 一种ots选通器件仿真模型

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714406A (zh) * 2002-12-13 2005-12-28 奥沃尼克斯股份有限公司 存储设备和存取设备
US20070279974A1 (en) * 2006-06-06 2007-12-06 Dennison Charles H Forming heaters for phase change memories with select devices
US20090230505A1 (en) * 2008-03-14 2009-09-17 Ovonyx, Inc. Self-aligned memory cells and method for forming
US20100221896A1 (en) * 2008-05-28 2010-09-02 Regino Sandoval Electrical Device with Improved Electrode Surface
CN101933135A (zh) * 2008-01-29 2010-12-29 日本优尼山帝斯电子株式会社 半导体存储器件与存储器混载半导体器件、及其制造方法
US20110299328A1 (en) * 2010-06-07 2011-12-08 Zengtao Liu Memory Arrays
US20120025164A1 (en) * 2009-10-28 2012-02-02 Intermolecular, Inc. Variable resistance memory with a select device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157314B2 (en) * 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US7952087B2 (en) * 1999-03-25 2011-05-31 Ovonyx, Inc. Phase change device with offset contact
US6747286B2 (en) * 2001-06-30 2004-06-08 Ovonyx, Inc. Pore structure for programmable device
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
WO2006087798A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited 記憶素子マトリックス、その記憶素子マトリックスの製造方法、及び、その記憶素子マトリックスを用いた半導体回路装置
US7767992B2 (en) * 2005-08-09 2010-08-03 Ovonyx, Inc. Multi-layer chalcogenide devices
US8637342B2 (en) * 2005-11-10 2014-01-28 Ovonyx, Inc. Phase change memory with threshold switch select device
US8194433B2 (en) * 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US8053753B2 (en) * 2008-06-06 2011-11-08 Ovonyx, Inc. Thin film logic circuitry
US8223580B2 (en) 2008-06-17 2012-07-17 Ovonyx, Inc. Method and apparatus for decoding memory
CN102246238B (zh) * 2008-07-29 2014-12-10 恒忆公司 翻转用于读取相变单元的电势极性以缩短编程之后的延迟
US20100165716A1 (en) 2008-12-30 2010-07-01 Stmicroelectronics S.R.L. Nonvolatile memory with ovonic threshold switches
KR101519931B1 (ko) * 2009-03-06 2015-05-13 삼성전자주식회사 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
US8173987B2 (en) * 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8411477B2 (en) * 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8693241B2 (en) * 2011-07-13 2014-04-08 SK Hynix Inc. Semiconductor intergrated circuit device, method of manufacturing the same, and method of driving the same
US8841649B2 (en) * 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1714406A (zh) * 2002-12-13 2005-12-28 奥沃尼克斯股份有限公司 存储设备和存取设备
US20070279974A1 (en) * 2006-06-06 2007-12-06 Dennison Charles H Forming heaters for phase change memories with select devices
CN101933135A (zh) * 2008-01-29 2010-12-29 日本优尼山帝斯电子株式会社 半导体存储器件与存储器混载半导体器件、及其制造方法
US20090230505A1 (en) * 2008-03-14 2009-09-17 Ovonyx, Inc. Self-aligned memory cells and method for forming
US20100221896A1 (en) * 2008-05-28 2010-09-02 Regino Sandoval Electrical Device with Improved Electrode Surface
US20120025164A1 (en) * 2009-10-28 2012-02-02 Intermolecular, Inc. Variable resistance memory with a select device
US20110299328A1 (en) * 2010-06-07 2011-12-08 Zengtao Liu Memory Arrays

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104103308B (zh) * 2013-04-09 2018-06-15 爱思开海力士有限公司 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
CN104103308A (zh) * 2013-04-09 2014-10-15 爱思开海力士有限公司 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
CN105810683A (zh) * 2014-12-31 2016-07-27 上海格易电子有限公司 一种3d nand闪存结构及其制作方法
CN105810683B (zh) * 2014-12-31 2019-05-28 上海格易电子有限公司 一种3d nand闪存结构及其制作方法
CN107017276A (zh) * 2015-10-27 2017-08-04 三星电子株式会社 存储器装置及其制造方法
CN105514136A (zh) * 2016-01-26 2016-04-20 上海新储集成电路有限公司 三维阻变存储器的制备方法
CN107123734B (zh) * 2016-02-25 2022-05-10 三星电子株式会社 可变电阻存储器件
CN107123734A (zh) * 2016-02-25 2017-09-01 三星电子株式会社 可变电阻存储器件
CN107275357A (zh) * 2016-03-30 2017-10-20 三星电子株式会社 可变电阻存储器件和存储结构
WO2017181945A1 (en) * 2016-04-19 2017-10-26 Tsinghua University Nand memory structure, method for forming same and three-dimensional memory structure
CN107665947A (zh) * 2016-07-28 2018-02-06 三星电子株式会社 可变电阻存储器件
CN107665947B (zh) * 2016-07-28 2022-06-21 三星电子株式会社 可变电阻存储器件
CN106784309A (zh) * 2016-12-14 2017-05-31 中国科学院上海微系统与信息技术研究所 一种ots材料、选通管单元及其制作方法
CN109427814A (zh) * 2017-09-05 2019-03-05 爱思开海力士有限公司 半导体存储装置
CN109728159A (zh) * 2017-10-30 2019-05-07 爱思开海力士有限公司 包括线形选择互连的半导体存储器件及包括其的电子系统

Also Published As

Publication number Publication date
CN103794619B (zh) 2018-04-20
CN108110027B (zh) 2022-09-27
KR20140054975A (ko) 2014-05-09
CN108110027A (zh) 2018-06-01
USRE47506E1 (en) 2019-07-09
US20140117304A1 (en) 2014-05-01
US8829590B2 (en) 2014-09-09

Similar Documents

Publication Publication Date Title
CN103794619B (zh) 可变电阻存储器件
CN104103308B (zh) 具有结型场效应晶体管的三维可变电阻存储器件及其驱动方法
US10186552B2 (en) Variable resistance memory device and method of manufacturing the same
CN104124257B (zh) 三维可变电阻存储器件及其制造方法
US8642985B2 (en) Memory Cell
EP2891152B1 (en) Memory array plane select
US20060109704A1 (en) Nonvolatile memory device using resistor having multiple resistance states and method of operating the same
CN103165607B (zh) 半导体存储器件及其制造方法
US10777740B2 (en) Phase changeable memory device and semiconductor integrated circuit device including the same
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
KR20170098673A (ko) 메모리 소자
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
KR102659941B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
KR102658214B1 (ko) 3D Xpoint에서 셀 간의 열적 간섭 해소가 가능한 비휘발성 메모리 장치
US20230133638A1 (en) Semiconductor device and method for fabricating the same
US20240172569A1 (en) Semiconductor device and method for fabricating the same
US20230380192A1 (en) Semiconductor device and method for fabricating the same
KR20230162444A (ko) 상변화 재료를 포함하는 메모리 장치
KR20220159827A (ko) 3차원 메모리 장치
CN116056464A (zh) 半导体器件及其制造方法
CN116033758A (zh) 半导体器件及其制造方法
KR20080102894A (ko) 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant