CN103779302A - 具有大焊盘的封装集成电路及其形成方法 - Google Patents
具有大焊盘的封装集成电路及其形成方法 Download PDFInfo
- Publication number
- CN103779302A CN103779302A CN201310512783.7A CN201310512783A CN103779302A CN 103779302 A CN103779302 A CN 103779302A CN 201310512783 A CN201310512783 A CN 201310512783A CN 103779302 A CN103779302 A CN 103779302A
- Authority
- CN
- China
- Prior art keywords
- tin ball
- internal pads
- pads
- tube core
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明涉及具有大焊盘的封装集成电路及其形成方法。封装衬底(10)具有安装在第一侧面上的管芯(14)。一个或多个内部焊盘(20-23)处于第二侧面(18)的内部部分(19)上。所述内部部分的周界与所述管芯的周界对齐。所述一个或多个内部焊盘是所述内部部分上仅有的焊盘。所述一个或多个内部焊盘总计不超过五个。多个外部焊盘(16)处于所述第二侧面的外部部分上。所述一个或多个内部焊盘的平均面积至少是所述一个或多个内部焊盘的平均面积值的五倍。所述多个外部锡球盘被用于接纳锡球。所述外部部分与所述内部部分的所述周界间隔开。所述外部部分和所述内部部分共面。
Description
技术领域
本公开通常涉及半导体工艺,并且更具体地说,涉及具有管芯下方焊盘的半导体封装结构。
背景技术
球栅阵列(BGA)是一种半导体封装技术,其中半导体管芯被安装在BGA封装衬底的上表面上,并且多个锡球以一种栅格模式形成于该BGA封装衬底的底面上。然后该BGA封装可以被附着于印刷电路板(PCB),其中该BGA封装的锡球的栅格在管芯和PCB之间形成了电连接。然而,与BGA封装衬底相比以及与PCB相比,半导体管芯的热膨胀系数(CTE)通常较低。这导致了直接位于该管芯下方的锡球处,特别是直接位于该管芯边缘下方的那些锡球处的高应力区域。由于通过一种管芯粘合剂或底部填充环氧树脂材料被机械附着于BGA封装衬底,该管芯边缘形成了最高应力区域。由此,BGA封装衬底受到了该管芯的限制。由于热诱导应力,在该区域外的BGA互连之前,高应力区域造成位于该区域内的BGA互连发生机械故障。
附图说明
通过举例的方式图示了本发明,并且本发明不受限于附图,在附图中,相同的参考数字指示相同的元件。附图中的元件为了简单以及清晰而被图示,并且不一定按比例绘制。
图1图示了根据本公开的实施例的封装集成电路(IC)的仰视图。
图2图示了根据本公开的一个实施例的在处理的阶段图1的封装IC的截面图。
图3图示了根据本公开的一个实施例的在处理的后续阶段图2的封装IC的截面图。
图4图示了根据本公开的一个实施例的在处理的后续阶段图3的封装IC的截面图。
图5图示了根据本公开的一个实施例的在处理的阶段的印刷电路板(PCB)的截面图。
图6图示了根据本公开的一个实施例的在处理的后续阶段的图5的PCB的截面图。
图7图示了根据本公开的一个实施例的在处理的阶段的被附着于图5的PCB的图4的封装IC的截面图。
图8图示了根据本公开的一个实施例的在处理的后续阶段的图7的IC和PCB的截面图。
具体实施方式
在一个实施例中,为了减少由诸如BGA封装结构的封装结构中的半导体管芯和封装衬底之间的CTE错配造成的应力诱导故障,大焊盘形成于管芯区域下方。在管芯正下方,在封装衬底的下侧上,至多5个大焊盘被形成,其中被称为内部焊盘的至多五个大焊盘的每个具有平均面积,该面积至少比所有其它锡球盘的平均面积大5倍。这些大的焊盘也是管芯正下方仅有的焊盘。由于它们尺寸大,所以这些大的焊盘增加了焊接裂纹扩展的面积,因此增加了裂纹创建电气开路所需的时间。以这种方式,这些大的焊盘在区域中产生了较高的可靠性,该区域在板级周期期间通常首先发生故障。此外,在一个实施例中,这些大的焊盘中的每个都将多个功率或管芯下方的接地BGA点组合起来。以这种方式,不仅提高了管芯正下方的焊盘的可靠性,而且也可提高这些连接的热路径。
图1图示了根据本公开的实施例的封装IC10的仰视图。封装IC10包括具有安装管芯14的第一主要表面的封装衬底12、以及与该第一主要表面相对的第二主要表面18。因此,在封装IC10的仰视图中,第一主要表面不可见,并且管芯14的周界用标记为14的虚线表示。在第二主要表面18器件上的管芯14的这个周界也定义了第二主要表面18的内部部分19的周界。也就是说,第二主要表面18的内部部分19的周界与管芯14的周界对齐(例如,基本上与之相同)。第二主要表面18的外部部分与内部部分19的周界间隔开,并且朝着衬底12的外部边缘延伸。第二主要表面18的内部部分19和输出部分共面。在内部部分19上,封装IC10包括多个大的内部焊盘20-23,以及在第二主要表面18的外部部分上,封装IC10包括多个外部焊盘16(包括示例性盘24和26,但不包括内部焊盘20-23)。封装IC10也包括位于衬底12的第二主要表面18上的焊接掩膜28,该掩膜暴露了外部焊盘16和内部焊盘20-23。如下文所要进一步描述的,外部焊盘16中的每个都被用于接纳锡球并且因此可以被称为外部锡球盘。每个内部焊盘可以接纳一个或多个锡球。在一个实施例中,每个内部焊盘至少接纳五个锡球。替代地,内部焊盘可以不接纳任何锡球。内部焊盘和外部焊盘都位于第二主要表面18上,并且因此它们共面。
第二主要表面18的内部部分19上的大的内部焊盘至多包括5个焊盘(其中所图示的实施例只包括4个内部焊盘20-23)。此外,所述至多五个大的内部焊盘是内部部分19上仅有的焊盘。也就是说,所述至多5个大的内部焊盘中的每个都在内部部分19上并且没有其它焊盘在内部部分19上。而且,所述至多5个大的内部焊盘具有被称为内部焊盘平均面积的平均面积,并且外部焊盘16具有被称为外部焊盘平均面积的平均面积,该外部焊盘16包括在第二主要表面18上除内部部分19上的任何大的内部焊盘之外的所有焊盘。内部焊盘平均面积至少是外部焊盘平均面积的五倍。为了更好地实现这个更大的内部焊盘平均面积,每个大的内部焊盘是非圆形的。
在一个实施例中,每个大的内部焊盘组合多个功率或管芯14下方的接地点。每个大的内部焊盘可能因此携带电源电压。在一个实施例中,所述至多5个大的内部焊盘中的每个都携带了接地电压。
在所图示的实施例中,封装IC10是BGA封装以及封装衬底12是BGA封装衬底。因此,外部焊盘16中的每个可以被称为BGA盘。
图2图示了图1的穿过一些焊盘16(诸如示例性锡球盘24和26)和大的内部焊盘20和21得到的封装IC10的截面图。注意,封装IC10被倒置图示使得第二主要表面18面朝该页的顶部以及衬底12的第一主要表面面朝该页的底部。如在图2的截面图中可以看到的,管芯14通过管芯附接32被安装到衬底12的第一主要表面上并且通过焊线34被电连接到衬底12。管芯14,通过焊线34以及通过衬底12的电连接,被连接到焊盘16和20-23。一种密封剂36围绕管芯14和焊线34。在替代实施例中,其它配置可以被用于安装管芯14。例如,倒装芯片配置可以被用于将管芯14安装到衬底12的第一主要表面上。在这种情况下,焊接凸点被用于将管芯14电连接到衬底12以及焊盘16和20-23上。焊接掩膜28处于第二主要表面18的顶部上并且暴露了每个外部焊盘16以及每个内部焊盘20和21的一部分。
图3图示了根据本公开的实施例的在处理的后续阶段的图2的封装IC10的截面图。焊剂38被应用于所有焊盘(外部焊盘16和内部焊盘20-23)。焊剂38被应用于焊接掩膜28的开口内以与每个焊盘相接触。在应用焊剂38之后,锡球40被放置在第二主要表面18上,其中锡球被放置在焊接掩膜28的开口内的焊剂38上。对于每个外部焊盘16,单一的锡球被放置到每个外部焊盘上。例如,参照外部焊盘24和外部焊盘26,单一的锡球46被放置到焊盘24上的焊剂38上以及单一的锡球48被放置在焊盘26上的焊剂38上。然而,对于所述至多5个内部焊盘的任何,任何数目的锡球可以被放置到每个内部焊盘上。例如,在图3的截面图中,锡球41和42都被放置在内部焊盘20上的焊剂38上并且锡球43和44都被放置在内部焊盘21上的焊剂38上。此外,虽然在图3的截面图中看不到,但是由于大的内部焊盘20-21大于外部焊盘16,附加焊盘将会位于页的前面和/或后面。在一个实施例中,平均至少5个锡球被放置在内部部分19上的至多5个内部焊盘中的每个上。在另一个替代实施例中,没有锡球被放置在内部焊盘上,并且只被放置在外部焊盘16上。在另一个替代实施例中,只有最低限度的焊料被放置在内部焊盘上。在一个实施例中,使用模具放置锡球40。替代地,使用真空放置工具来放置锡球40。
图4图示了根据本公开的实施例的在处理的后续阶段的图3的封装IC10的截面图。锡球40被回流以导致在每个焊盘上的回流的锡球50,并且焊接掩膜28防止了一个开口中的焊料接触相邻开口内的其它焊料。也就是说,具有焊剂38的每个锡球盘和对应的锡球盘现在具有对应的回流的锡球50(也被称为回流的焊接凸点)。例如,外部焊盘24在其上面具有回流的焊接凸点54,并且外部焊盘26在其上面具有回流的焊接凸点56。而且,在所图示的实施例中,在内部焊盘20上的诸如锡球41和42的所有锡球形成为内部焊盘20上的回流的焊接凸点51,以及在内部焊盘21上的诸如锡球43和44的所有锡球形成为内部焊盘21上的回流的焊接凸点52。因此,注意,由于回流,与内部部分19上的至多5个内部焊盘的任何上的焊接凸点(诸如,焊接凸点51和52)相比,每个外部焊盘16上的焊接凸点从第二主要表面18向更高处延伸。也就是说,焊接凸点50的顶部不共面。外部焊盘16上的焊接凸点50的顶部可以彼此共面,但是与位于至多5个内部焊盘的任何上的焊接凸点50的顶部不共面。在一个实施例中,至多5个大的内部焊盘上的每个焊盘的平均焊料用量比外部焊盘上的每个焊盘的平均焊料用量至少多五倍。
图5图示了根据本公开的实施例的在处理的后续阶段的印刷电路板(PCB)60的截面图。PCB60包括PCB衬底64、多个PCB盘66(包括外部PCB盘,诸如外部PCB盘68和72;以及内部PCB盘,诸如内部PCB盘69和70)、以及处于PCB衬底64和PCB盘66上方并且包括暴露了PCB盘66中的每一个的开口的焊接掩膜62。每个内部PCB盘将被附着于封装IC10的对应的大的内部焊盘,以及每个外部PCB盘将被附着于封装IC10的对应的外部焊盘上。
图6图示了根据本公开的实施例的在处理的后续阶段的PCB60的截面图。印刷焊膏74被应用于PCB盘66。注意,对于每个将要被附着于封装IC10的外部焊盘的外部PCB盘,诸如盘68和72,焊料被印刷使得该焊料实质上印刷在由焊接掩膜62定义的开口内。然而,对于内部PCB盘,诸如盘69和70,焊膏被过度印刷,使得该焊膏重叠到焊接掩膜62上。例如,印刷焊膏74的印刷焊膏77被印刷到内部PCB盘69上并且横向延伸到焊接掩膜62上,并且印刷焊膏74的印刷焊膏78被印刷到内部PCB盘70上并且横向延伸到焊接掩膜62上。焊接掩膜62中的每个开口的印刷焊膏74是分开的以免形成较短,并且只要它不接触任何相邻的PCB盘的印刷焊膏,每个都能横向延伸到焊接掩膜62上。注意,在印刷焊膏的情况下,印刷焊膏74的厚度在整个衬底64(在每个PCB盘66上方)上是非常平均的。然而,到焊接掩膜62上方的印刷焊膏的横向延伸量有助于定义将要在每个PCB盘66上产生的焊膏的生成量(如将要在图8下方看到的)。以这种方式,诸如内部PCB盘69和70的每个内部PCB盘上的所应用的印刷焊膏74的宽度可以有助于控制被附着于封装IC10的焊料的生成量。
图7图示了根据本公开的实施例的PCB60的截面图,其中封装IC10被放置在顶部以准备附着。注意,每个回流的焊接凸点50与PCB焊盘66的对应的PCB焊盘对齐,其中每个回流的焊接凸点50与印刷焊膏74的对应的部分对齐。因此,外部回流的焊接凸点56和54分别与外部PCB盘68和72对齐,以及内部回流的焊接凸点51和52分别与内部PCB盘69和70对齐。然而,注意,如上文所描述的,由于回流焊接凸点50的外部回流的焊接凸点从衬底12处进一步的延伸大于内部回流的焊接凸点50和51的延伸,所以当外部回流的焊接凸点接触在外部PCB盘上的印刷焊膏的时候,在内部回流的焊接凸点50和51和内部PCB盘69和70上的印刷焊膏77和78之间呈现间隙。但是,印刷焊膏77和78的附加横向延伸将能够给这些节点更多焊料以便一附着就补上这个间隙。
图8图示了根据本公开的实施例的PCB60的截面图,其中封装IC10附着于PCB60。完全装配被回流使得回流的焊接凸点50附着于印刷焊膏74以在PCB60和封装IC10之间形成多个焊点80。焊点80包括诸如焊点82和86的外部焊点和诸如内部焊点83和84的内部焊点,所述外部焊点在封装IC10的第二主要表面18上的外部焊盘和PCB60的外部PCB盘之间形成了连接,所述内部焊点在封装IC10的大的内部焊盘和PCB60的内部PCB盘之间形成了连接。注意,由于在封装IC10的内部部分19上有至多5个大的内部焊盘,其中内部部分19被管芯14的周界定义并且因此对应于在管芯14正下方的区域,在封装IC10和PCB60之间只有至多5个内部焊点。注意,在回流期间横向延伸到焊接掩膜62上的印刷焊膏77和78的部分分别被吸入到内部焊点83和84的构造中。以这种方式,存在足够的焊料达到以及附着于封装IC10的内部回流焊接凸点50和51,该焊接凸点与外部回流的焊接凸点相比是插入物。而且,这导致了诸如节点83和84的内部焊点具有比诸如节点82和86的外部焊点更大的焊料量。在一个实施例中,这个量至少大五倍。而且,如上文所描述的,只有焊料的最小量可以被应用于封装IC10的内部焊盘(诸如当没有锡球被放置到该内部焊盘上的时候),在这种情况下,PCB60的内部PCB盘的印刷焊膏可以实质上给内部焊点提供所有焊料。这可以通过将印刷焊膏充分地重叠到PCB60的焊接掩膜62上完成。
因此,目前可以理解,至多五个大的内部焊盘的放置方式可以更好地应对位于管芯14下方的高应力区域。通过使至多5个大的内部焊盘的平均面积至少比外部焊盘的平均面积大5倍(这包括封装IC10的第二主要表面18的除所述至多5个大的内部焊盘之外的所有其它焊盘),可以通过预防或更好的承受裂纹提高了稳健性。此外,通过在与管芯相反并且由管芯的周界定义的主要表面的内部部分上制作至多5个大的内部焊盘,并且在那个内部部分上除了所述至多5个大的内部焊盘之外没有任何其它焊盘,大的焊盘可以更好地抵抗裂纹或形成的裂纹扩展。这些至多5个大的内部焊盘可能都将管芯14接地,这就允许了所有接地的路由来自管芯14下方。另外,这些至多5个大的内部焊盘可以增加从封装IC10到PCB60的热传递。
此外,在说明书和权利要求中的术语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等等,如果有的话,是用于描述性的目的并且不一定用于描述永久性的相对位置。应了解,术语的这种用法在适当的情况下是可以互换的,使得在此描述的本发明的实施例例如能够在其它方位中操作而不是在此图示或以其他方式描述的操作。
虽然在此参照具体实施例描述了本发明,但是如以下权利要求中所阐述的,在不脱离本发明的范围的情况下,可以进行各种修改以及变化。例如,气隙可以形成在管芯附着内或封装结构的封装衬底内。因此,说明书以及附图应当被认为是说明性而不是限制性的含义,并且所有这样的修改意在被包括在本发明的范围内。关于具体实施例,本发明所描述的任何好处、优点或解决方案都不旨在被解释为任何或所有权利要求的关键的、必需的、或必要的特征或元素。
此外,如在此使用的“一”或“一个”被定义为一个或不止一个。而且,即使当同一权利要求包括介绍性短语“一个或多个”或“至少一个”以及诸如“一”或“一个”的不定冠词时,在权利要求中诸如“至少一个”以及“一个或多个”的介绍性短语的使用也不应该被解释成暗示通过不定冠词“一”或“一个”引入的其它权利要求元素将包括这样介绍的权利要求元素的任何特定权利要求限制成仅包含一个这样的元素的发明。对于定冠词的使用也是如此。
除非另有说明,使用诸如“第一”以及“第二”的术语来任意地区分这样的术语描述的元素。因此,这些术语不一定旨在指示这样的元素的时间或其它优先次序。
下文是本发明的各种实施例。
项目1包括封装的集成电路,包括:封装衬底;管芯,所述管芯被安装到所述封装衬底的第一主要表面;一个或多个内部焊盘,所述一个或多个内部焊盘在所述封装衬底的第二主要表面的内部部分上,其中所述第二主要表面与所述第一主要表面相对,所述内部部分的周界与所述管芯的周界对齐,所述一个或多个内部焊盘是所述内部部分上仅有的焊盘,所述一个或多个内部焊盘总计不超过五个,并且所述一个或多个内部焊盘的面积平均值是内部平均值;以及多个外部锡球盘,所述多个外部锡球盘在所述第二主要表面的外部部分上,包括在所述第二主要表面上的除所述一个或多个内部焊盘之外的所有所述锡球盘,其中所述多个外部锡球盘的面积平均值是外部平均值,所述内部平均面积至少是所述外部平均值的五倍,所述多个外部锡球盘被用于接纳锡球,所述外部部分与所述内部部分的所述周界间隔开,并且所述外部部分和所述内部部分共面。项目2包括根据权利要求1所述的封装集成电路,其中所述一个或多个内部焊盘中的每个是非圆形的。项目3包括根据权利要求1所述的封装集成电路,其中所述一个或多个内部焊盘中的每个被用于携带电源电压。项目4包括根据权利要求3所述的封装集成电路,其中所述电源电压接地。项目5包括根据权利要求4所述的封装集成电路,进一步包括在所述外部锡球盘和所述一个或多个内部焊盘上的焊料,其中在所述一个或多个内部焊盘上的焊料的平均量至少是在所述外部锡球盘上的焊料的平均量的五倍。项目6包括根据权利要求5所述的封装集成电路,其中在所述外部锡球盘上的所述焊料的高度超过了在所述一个或多个内部焊盘上的所述焊料的高度。项目7包括根据权利要求6所述的封装集成电路被附着于印刷电路板,其中所述印刷电路板具有在所述外部锡球盘上被附着于所述焊料的外部焊点、以及在所述内部锡球盘上被附着于所述焊料的内部焊点,其中所述内部焊点从所述印刷电路板的表面进一步的延伸大于所述外部焊点从所述印刷电路板的所述表面的延伸。项目8包括根据权利要求1所述的封装集成电路,其中所述一个或多个内部焊盘总计有四个。项目9包括根据权利要求1所述的封装集成电路,其中所述管芯被电附着于所述一个或多个内部焊盘。项目10包括根据权利要求1所述的封装集成电路,其中:所述管芯通过所述封装衬底被电附着于所述一个或多个内部焊盘和所述外部锡球盘;以及所述管芯被密封剂覆盖。
项目11包括一种使用封装衬底形成封装的集成电路的方法,包括:在所述封装衬底的第一主要表面上形成多个外部锡球盘以及一个或多个内部焊盘,其中:所述内部焊盘处于所述第一主要表面的内部部分中;所述内部部分的周界与在所述封装衬底的与所述第一主要表面相对的第二主要表面上的管芯区域的周界对齐;所述一个或多个内部焊盘是所述内部部分上仅有的焊盘;所述一个或多个内部焊盘总计不超过五个;所述一个或多个内部焊盘的面积平均值是内部平均值;所述输出锡球盘处于所述内部部分的所述周界之外的所述第一主要表面的外部部分中;所述外部锡球盘包括所述第一主要表面上的除所述一个或多个内部焊盘之外的所有所述焊盘;所述多个外部锡球盘的面积平均值是外部平均值;所述内部平均面积至少是所述外部平均值的五倍;所述多个外部锡球盘被用于接纳锡球;所述外部部分与所述内部部分的所述周界间隔开;以及所述外部部分和所述内部部分共面;以及将管芯安装在所述管芯区域中的所述第二主要表面上。项目12包括根据权利要求11所述的方法,进一步包括:在所述一个或多个内部焊盘和所述外部锡球盘上形成焊剂。项目13包括根据权利要求12所述的方法,进一步包括:将锡球放置在所述焊剂上,所述焊剂处于所述一个或多个内部焊盘和所述外部锡球盘上。项目14包括根据权利要求13所述的方法,其中所述放置锡球进一步特征在于:将平均至少五个锡球放置在所述一个或多个内部焊盘上。项目15包括根据权利要求14所述的方法,进一步包括回流所述焊盘。项目16包括根据权利要求15所述的方法,进一步包括将所述一个或多个内部焊盘耦合到所述管芯以给所述管芯提供电源。项目17包括根据权利要求15所述的方法,进一步包括:封装所述管芯。项目18包括根据权利要求15所述的方法,进一步包括:在所述回流之后将所述封装集成电路附着于印刷电路板,所述附着包括将已经被回流的所述锡球耦合到所述印刷电路板。
项目19包括一种封装集成电路,包括:封装衬底,所述封装衬底具有第一主要表面和第二主要表面;管芯,所述管芯被附着于所述第一主要表面,所述管芯的周界限定了在所述第二主要表面上的所述封装衬底的内部部分;多个内部焊盘,所述多个内部焊盘在所述内部部分上,其中所述多个内部焊盘是在所述内部部分中的所有所述焊盘,不超过五个焊盘,并且具有第一平均面积;以及多个外部锡球盘,所述多个外部锡球盘包括在所述第二主要表面上的与所述多个内部焊盘不同的所有焊盘,其中所述焊盘被用于接纳锡球,处于所述第二主要表面上,并且具有第二平均面积,其中所述第一平均面积至少是所述第二平均面积的五倍。项目20包括根据权利要求19所述的封装集成电路,其中所述多个内部焊盘被用于将所述管芯接地。
Claims (20)
1.一种封装集成电路,包括:
封装衬底;
管芯,所述管芯被安装到所述封装衬底的第一主要表面;
一个或多个内部焊盘,所述一个或多个内部焊盘在所述封装衬底的第二主要表面的内部部分上,其中所述第二主要表面与所述第一主要表面相对,所述内部部分的周界与所述管芯的周界对齐,所述一个或多个内部焊盘是所述内部部分上仅有的焊盘,所述一个或多个内部焊盘总计不超过五个,并且所述一个或多个内部焊盘的面积平均值是内部平均值;以及
多个外部锡球盘,所述多个外部锡球盘在所述第二主要表面的外部部分上,包括在所述第二主要表面上的除所述一个或多个内部焊盘之外的所有所述锡球盘,其中所述多个外部锡球盘的面积平均值是外部平均值,所述内部平均面积至少是所述外部平均值的五倍,所述多个外部锡球盘被用于接纳锡球,所述外部部分与所述内部部分的所述周界间隔开,并且所述外部部分和所述内部部分共面。
2.根据权利要求1所述的封装集成电路,其中所述一个或多个内部焊盘中的每个是非圆形的。
3.根据权利要求1所述的封装集成电路,其中所述一个或多个内部焊盘中的每个被用于携带电源电压。
4.根据权利要求3所述的封装集成电路,其中所述电源电压接地。
5.根据权利要求4所述的封装集成电路,进一步包括在所述外部锡球盘和所述一个或多个内部焊盘上的焊料,其中在所述一个或多个内部焊盘上的焊料的平均量至少是在所述外部锡球盘上的焊料的平均量的五倍。
6.根据权利要求5所述的封装集成电路,其中在所述外部锡球盘上的所述焊料的高度超过了在所述一个或多个内部焊盘上的所述焊料的高度。
7.根据权利要求6所述的封装集成电路被附着于印刷电路板,其中所述印刷电路板具有在所述外部锡球盘上被附着于所述焊料的外部焊点、以及在所述内部锡球盘上被附着于所述焊料的内部焊点,其中所述内部焊点从所述印刷电路板的表面进一步的延伸大于所述外部焊点从所述印刷电路板的所述表面的延伸。
8.根据权利要求1所述的封装集成电路,其中所述一个或多个内部焊盘总计有四个。
9.根据权利要求1所述的封装集成电路,其中所述管芯被电附着于所述一个或多个内部焊盘。
10.根据权利要求1所述的封装集成电路,其中:
所述管芯通过所述封装衬底被电附着于所述一个或多个内部焊盘和所述外部锡球盘;以及
所述管芯被密封剂覆盖。
11.一种使用封装衬底形成封装集成电路的方法,包括:
在所述封装衬底的第一主要表面上形成多个外部锡球盘以及一个或多个内部焊盘,其中:
所述内部焊盘处于所述第一主要表面的内部部分中;
所述内部部分的周界与在所述封装衬底的与所述第一主要表面相对的第二主要表面上的管芯区域的周界对齐;
所述一个或多个内部焊盘是所述内部部分上仅有的焊盘;
所述一个或多个内部焊盘总计不超过五个;
所述一个或多个内部焊盘的面积平均值是内部平均值;
所述输出锡球盘处于所述内部部分的所述周界之外的所述第一主要表面的外部部分中;
所述外部锡球盘包括所述第一主要表面上的除所述一个或多个内部焊盘之外的所有所述焊盘;
所述多个外部锡球盘的面积平均值是外部平均值;
所述内部平均面积至少是所述外部平均值的五倍;
所述多个外部锡球盘被用于接纳锡球;
所述外部部分与所述内部部分的所述周界间隔开;以及
所述外部部分和所述内部部分共面;以及
将管芯安装在所述管芯区域中的所述第二主要表面上。
12.根据权利要求11所述的方法,进一步包括:在所述一个或多个内部焊盘和所述外部锡球盘上形成焊剂。
13.根据权利要求12所述的方法,进一步包括:将锡球放置在所述焊剂上,所述焊剂处于所述一个或多个内部焊盘和所述外部锡球盘上。
14.根据权利要求13所述的方法,其中所述放置锡球进一步特征在于:将平均至少五个锡球放置在所述一个或多个内部焊盘上。
15.根据权利要求14所述的方法,进一步包括回流所述焊盘。
16.根据权利要求15所述的方法,进一步包括将所述一个或多个内部焊盘耦合到所述管芯以给所述管芯提供电源。
17.根据权利要求15所述的方法,进一步包括:封装所述管芯。
18.根据权利要求15所述的方法,进一步包括:在所述回流之后将所述封装集成电路附着于印刷电路板,所述附着包括将已经被回流的所述锡球耦合到所述印刷电路板。
19.一种封装集成电路,包括:
封装衬底,所述封装衬底具有第一主要表面和第二主要表面;
管芯,所述管芯被附着于所述第一主要表面,所述管芯的周界限定了在所述第二主要表面上的所述封装衬底的内部部分;
多个内部焊盘,所述多个内部焊盘在所述内部部分上,其中所述多个内部焊盘是在所述内部部分中的所有所述焊盘,不超过五个焊盘,并且具有第一平均面积;以及
多个外部锡球盘,所述多个外部锡球盘包括在所述第二主要表面上的与所述多个内部焊盘不同的所有焊盘,其中所述焊盘被用于接纳锡球,处于所述第二主要表面上,并且具有第二平均面积,其中所述第一平均面积至少是所述第二平均面积的五倍。
20.根据权利要求19所述的封装集成电路,其中所述多个内部焊盘被用于将所述管芯接地。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/660,243 US8766453B2 (en) | 2012-10-25 | 2012-10-25 | Packaged integrated circuit having large solder pads and method for forming |
US13/660,243 | 2012-10-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103779302A true CN103779302A (zh) | 2014-05-07 |
CN103779302B CN103779302B (zh) | 2018-01-19 |
Family
ID=49485486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310512783.7A Active CN103779302B (zh) | 2012-10-25 | 2013-10-25 | 具有大焊盘的封装集成电路及其形成方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8766453B2 (zh) |
EP (1) | EP2733741A3 (zh) |
CN (1) | CN103779302B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106564002A (zh) * | 2016-11-09 | 2017-04-19 | 北京时代民芯科技有限公司 | 一种控制ccga器件焊柱共面性、位置度及垂直度的工装及方法 |
CN108899283A (zh) * | 2018-07-06 | 2018-11-27 | 江苏长电科技股份有限公司 | 球栅阵列的封装结构及其封装方法 |
CN113130430A (zh) * | 2021-04-16 | 2021-07-16 | 南通大学 | 一种适用于lga封装的焊点及包含其的系统级封装结构 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9385098B2 (en) * | 2012-11-21 | 2016-07-05 | Nvidia Corporation | Variable-size solder bump structures for integrated circuit packaging |
JP6230520B2 (ja) * | 2014-10-29 | 2017-11-15 | キヤノン株式会社 | プリント回路板及び電子機器 |
US20170170108A1 (en) * | 2015-12-15 | 2017-06-15 | Intel Corporation | Chip carrier having variably-sized pads |
US10211141B1 (en) * | 2017-11-17 | 2019-02-19 | General Electric Company | Semiconductor logic device and system and method of embedded packaging of same |
US10312201B1 (en) | 2017-11-30 | 2019-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring for hybrid-bond |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1185892A (zh) * | 1996-03-28 | 1998-06-24 | 英特尔公司 | 中心密集的周边球栅阵列电路封装 |
CN1258098A (zh) * | 1998-12-04 | 2000-06-28 | 日本电气株式会社 | 背面电极型电子部件和将其装于印刷电路板上的电子组件 |
US6285079B1 (en) * | 1998-06-02 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device employing grid array electrodes and compact chip-size package |
US20080217774A1 (en) * | 2007-03-07 | 2008-09-11 | Nec Electronics Corporation | Semiconductor device |
CN101996974A (zh) * | 2009-08-28 | 2011-03-30 | 广达电脑股份有限公司 | 球栅阵列印刷电路板、其封装结构及其工艺 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5285352A (en) | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5583377A (en) | 1992-07-15 | 1996-12-10 | Motorola, Inc. | Pad array semiconductor device having a heat sink with die receiving cavity |
JP3291368B2 (ja) * | 1993-07-06 | 2002-06-10 | シチズン時計株式会社 | ボールグリッドアレイ型半導体パッケージの構造 |
JPH08162560A (ja) * | 1994-12-01 | 1996-06-21 | Matsushita Electric Ind Co Ltd | 電子部品 |
JP3296130B2 (ja) * | 1995-04-13 | 2002-06-24 | 松下電器産業株式会社 | 電子部品の半田付け方法 |
JP2716005B2 (ja) * | 1995-07-04 | 1998-02-18 | 日本電気株式会社 | ワイヤボンド型半導体装置 |
KR100192766B1 (ko) | 1995-07-05 | 1999-06-15 | 황인길 | 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조 |
GB2314463A (en) * | 1996-06-19 | 1997-12-24 | Ibm | PCB mounting pad arrangement for plastic ball grid array module |
US6444563B1 (en) | 1999-02-22 | 2002-09-03 | Motorlla, Inc. | Method and apparatus for extending fatigue life of solder joints in a semiconductor device |
US20020079572A1 (en) | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
US6696763B2 (en) * | 2001-04-02 | 2004-02-24 | Via Technologies, Inc. | Solder ball allocation on a chip and method of the same |
US20040245624A1 (en) | 2003-06-03 | 2004-12-09 | Swanson Leland S. | Using solder balls of multiple sizes to couple one or more semiconductor structures to an electrical device |
JP2007165420A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US8344505B2 (en) * | 2007-08-29 | 2013-01-01 | Ati Technologies Ulc | Wafer level packaging of semiconductor chips |
JP5213034B2 (ja) | 2008-07-09 | 2013-06-19 | Necインフロンティア株式会社 | Bgaパッケージ |
US8604614B2 (en) * | 2010-03-26 | 2013-12-10 | Samsung Electronics Co., Ltd. | Semiconductor packages having warpage compensation |
-
2012
- 2012-10-25 US US13/660,243 patent/US8766453B2/en active Active
-
2013
- 2013-10-14 EP EP13188521.2A patent/EP2733741A3/en active Pending
- 2013-10-25 CN CN201310512783.7A patent/CN103779302B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1185892A (zh) * | 1996-03-28 | 1998-06-24 | 英特尔公司 | 中心密集的周边球栅阵列电路封装 |
US6285079B1 (en) * | 1998-06-02 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device employing grid array electrodes and compact chip-size package |
CN1258098A (zh) * | 1998-12-04 | 2000-06-28 | 日本电气株式会社 | 背面电极型电子部件和将其装于印刷电路板上的电子组件 |
US20080217774A1 (en) * | 2007-03-07 | 2008-09-11 | Nec Electronics Corporation | Semiconductor device |
CN101996974A (zh) * | 2009-08-28 | 2011-03-30 | 广达电脑股份有限公司 | 球栅阵列印刷电路板、其封装结构及其工艺 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106564002A (zh) * | 2016-11-09 | 2017-04-19 | 北京时代民芯科技有限公司 | 一种控制ccga器件焊柱共面性、位置度及垂直度的工装及方法 |
CN108899283A (zh) * | 2018-07-06 | 2018-11-27 | 江苏长电科技股份有限公司 | 球栅阵列的封装结构及其封装方法 |
CN113130430A (zh) * | 2021-04-16 | 2021-07-16 | 南通大学 | 一种适用于lga封装的焊点及包含其的系统级封装结构 |
Also Published As
Publication number | Publication date |
---|---|
US8766453B2 (en) | 2014-07-01 |
US20140117554A1 (en) | 2014-05-01 |
CN103779302B (zh) | 2018-01-19 |
EP2733741A3 (en) | 2017-12-27 |
EP2733741A2 (en) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103779302A (zh) | 具有大焊盘的封装集成电路及其形成方法 | |
CN203456452U (zh) | 集成电路封装件 | |
KR100630741B1 (ko) | 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법 | |
CN203859110U (zh) | 双标记板堆叠式管芯封装件与半导体封装件 | |
TWI499024B (zh) | 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法 | |
CN101221946B (zh) | 半导体封装、及系统级封装模块的制造方法 | |
US7745918B1 (en) | Package in package (PiP) | |
TWI364820B (en) | Chip structure | |
US7498203B2 (en) | Thermally enhanced BGA package with ground ring | |
US8643189B1 (en) | Packaged semiconductor die with power rail pads | |
KR20110135629A (ko) | 열적 특성을 개선하는 패키지 온 패키지 | |
CN106158785A (zh) | 散热型封装结构及其散热件 | |
CN106257652A (zh) | 封装模块 | |
TWI543279B (zh) | 引線框架上的焊料阻流塞 | |
CN102057481B (zh) | 具有电源和接地通孔的封装 | |
CN105957841B (zh) | 半导体封装结构 | |
KR101355274B1 (ko) | 집적 회로 및 그 형성 방법 | |
CN105938824A (zh) | 半导体封装组合结构 | |
CN103354228A (zh) | 半导体封装件及其制造方法 | |
CN106132084B (zh) | 位于耦合电感器之下的多相dc-dc转换器的功率级封装 | |
CN103400826A (zh) | 半导体封装及其制造方法 | |
CN103715100B (zh) | 引线框架上的焊料阻流塞 | |
TWI652776B (zh) | 半導體封裝結構 | |
US20060022324A1 (en) | Stacked flash memory chip package and method therefor | |
CN206584929U (zh) | 半导体封装组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180228 Address after: texas Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |