CN103715100B - 引线框架上的焊料阻流塞 - Google Patents

引线框架上的焊料阻流塞 Download PDF

Info

Publication number
CN103715100B
CN103715100B CN201310464979.3A CN201310464979A CN103715100B CN 103715100 B CN103715100 B CN 103715100B CN 201310464979 A CN201310464979 A CN 201310464979A CN 103715100 B CN103715100 B CN 103715100B
Authority
CN
China
Prior art keywords
lead frame
solder
plug
conducting material
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310464979.3A
Other languages
English (en)
Other versions
CN103715100A (zh
Inventor
R·克鲁兹
L·M·小卡朋特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Americas LLC
Original Assignee
Intersil Americas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/716,956 external-priority patent/US8969137B2/en
Application filed by Intersil Americas LLC filed Critical Intersil Americas LLC
Publication of CN103715100A publication Critical patent/CN103715100A/zh
Application granted granted Critical
Publication of CN103715100B publication Critical patent/CN103715100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本文描述的实施方案涉及一种制造引线框架上具有焊料阻流塞的封装电路的方法。所述方法包括在引线框架的未来区段之间的分界线处部分地蚀刻所述引线框架的内表面作为形成沟槽的第一部分蚀刻。在所述沟槽内施加可粘合至所述引线框架的非导电材料，使得所述非导电材料横跨所述沟槽延伸形成焊料阻流塞。将一个或多个组件附接至所述引线框架的内表面并包封。在所述分界线处蚀刻所述引线框架的外表面以作为第二部分蚀刻使引线框架的不同区段断开。

Description

引线框架上的焊料阻流塞
相关申请的交叉引用
本申请要求于2012年10月7日提交的美国临时申请61/710,753 号的优先权的权益，其通过引用并入本文。
技术领域
本发明通常涉及封装集成电路，尤其涉及封装集成电路的引线框架。
现有技术
传统封装电路中的引线框架具有平坦的边缘。在某些封装设计中，在回流事件期间焊料可在平坦边缘与相邻材料（比如，模具化合物或焊料掩膜材料）之间引出。这种泄漏的焊料可引起导电部分之间的无意耦合。
发明内容
一个实施方案涉及制造引线框架上具有焊料阻流塞的封装电路的方法。该方法包括在引线框架的未来区段之间的分界线处部分地蚀刻引线框架的内表面作为形成沟槽的第一部分蚀刻。所述方法还包括在沟槽内施加可粘合至引线框架的非导电材料，使得该非导电材料横跨沟槽延伸形成焊料阻流塞。一个或多个组件附接至引线框架的内表面，且该一个或多个组件和引线框架被包封。该方法还包括在分界线处部分地蚀刻引线框架的外表面以作为第二部分蚀刻使引线框架的不同区段断开。
附图简述
图1A是包括带有焊料阻流塞的引线框架的封装电路的实施方案的剖面图。
图1B是图1A的焊料阻流塞和相邻引线框架的一个实例的放大剖面图。
图2是图1A和1B中的焊料阻流塞的实施方案的剖面图。
图3是焊料阻流塞和相邻引线框架的可替代实施方案的放大剖面图。
图4是焊料阻流塞和相邻引线框架的再另一个实施方案的放大剖面图。
图5是图1中的引线框架的顶部剖面图。
图6A-6I是制造包括焊料阻流塞的封装电路的方法中的实例阶段的剖面图。
图7A是图6D中所示的引线框架中的焊料阻流塞的阶段的另一个实例的放大剖面图。
图7B是图6D中所示的引线框架中的焊料阻流塞的阶段的再另一个实例的放大剖面图。
图8是包括焊料阻流塞的封装电路的实例的平面图。
附图中主要组件的参考符号清单
100 电路
102 引线框架
102-1 引线框架的平面区段
102-2 引线框架的平面区段
102-3 引线框架的平面区段
103 外表面
105 内表面
106 管芯附接粘合剂
108 焊料阻流塞
110 焊料掩膜材料
116 组件
118 焊线
122 模制化合物
202 焊料阻流塞的主体
204 焊料阻流塞的部分
206 焊料阻流塞的部分
300 焊料阻流塞
302 焊料阻流塞的主体
304 焊料阻流塞的部分
400 焊料阻流塞
402 焊料阻流塞的主体
530 引线框架的浮动区段
532 引线框架的边缘区段
601 分界线
602 沟槽
604 镀层
608 沟槽
702 沟槽
708 焊料阻流塞
710 焊料阻流塞
712 表面
具体实施方式
图1A是包括带有焊料阻流塞108的引线框架102的封装电路100 的实施方案的剖面图。电路100的引线框架102由多个不同电隔离且通常为平面的导电材料区段102-1、102-2、102-3组成。导电材料区段102-1、102-2、102-3被定向使得区段全部具有通常为平坦的构造。每一个区段102-1、102-2、102-3包括两个主表面：外表面103和内表面105。外表面103包括多个用于将引线框架耦合至外电路的外部端子，内表面105包括一个或多个用于安装一个或多个组件116的衬垫。在实例中，导电材料区段(102-1、102-2、102-3)的一个或多个可以是浮动的，即一个或多个导电材料区段与封装电路100的封装的边缘（周边）不邻接。浮动区段的实例是图5中所示引线框架102的区段530，下面更详细地对其进行描述。引线框架102由导电材料（比如，金属）组成。在实例中，引线框架102由铜组成。
如图1A所示，一个或多个组件116（本文中也简称为“组件116”）被安装至引线框架102的内表面。一个或多个组件116可包括一个或多个管芯和/或一个或多个分立装置，比如电感器、电阻器或电容器。在实例中，封装电路100在多芯片封装中包括多个管芯以比如，例如实施功率转换系统。功率转换系统可包括功率级以及用于功率级的控制器和/或驱动器。例如，组件116可包括高侧FET、低侧FET或二极管（例如，肖特基二极管）。其它组件（比如，功率电感器或无源组件）也可安装在引线框架102上。在实例中，功率转换系统可包括 DC-DC功率转换器、充电器、热插拔控制器、AC-DC转换器、桥式驱动器、降压转换器、升压转换器、降压-升压转换器、同步降压转换器或任何这些电路的一部分。在另一个实例中，封装电路100在单芯片封装中包括单个管芯以比如，例如实施功率级IC或分立组件。
组件116的顶部表面可通过一个或多个焊线118、铜夹、铝带或其它互联机构耦接至引线框架102的一个或多个区段102-1、102-2、 102-3。焊线118可附接至引线框架102的内表面105以及组件116 的顶部表面。模制化合物122可围绕组件116并在引线框架102的区段102-1、102-2、102-3之间和周围部分地延伸。模制化合物122可包括任何合适的模制化合物，比如热固性材料、热固性环氧基树脂或热塑性材料。封装电路100还包括在引线框架102的区段102-1、 102-2、102-3之间位于其底部边缘上的阻焊剂110。阻焊剂110可由非导电焊料掩膜材料（阻剂）（包括有机和无机焊料掩膜材料）组成。焊料或另一种管芯附接粘合剂106可用于将组件116的底部表面机械地附接并电和/或热耦接至引线框架102（例如，区段102-2）。
封装电路100还包括一个或多个焊料阻流塞108。焊料阻流塞108 布置在引线框架102的相邻区段102-1、102-2、102-3之间，并在封装电路100包封之后发生的第二级焊料回流事件期间用作阻止焊料 106沿区段102-1、102-2、102-3的边缘流动。塞108通过堵塞相邻区段102-1、102-2、102-3之间的间隙并粘附至区段102-1、102-2、 102-3来阻止焊料沿边缘流动。下面提供更多有关塞108的细节。
图1B是焊料阻流塞108和引线框架102的相邻区段102-1、102-2 的放大剖面图。图1B中图示的塞108布置在区段102-1与区段102-2 之间。塞108粘附至区段102-1和102-2，尤其是粘附至区段102-1 和102-2的边缘，使得理论上存在有限间隙或没有间隙让焊料106从内表面105流动至外表面103。在本文示出的实例中，除了粘附至区段102-1、102-2的边缘，塞108还包括重叠到区段102-1、102-2的内表面105的一部分上并粘附至其以进一步阻止焊料108流动的重叠部分。
塞108由可粘合至金属（引线框架102）的非导电材料，比如焊料掩膜材料（例如，阻剂）组成，且可包括有机和无机焊料掩膜材料。作为焊料掩膜材料，与模制化合物122相比，塞108更牢固地粘附至金属引线框架102。这有助于确保在包封之后处理封装电路100期间，塞108保持粘附至引线框架102的区段102-1、102-2、102-3。
图2单独地图示了焊料阻流塞108的放大剖面图。在图1A、1B 和2图示的实例中，塞大体上呈“T”形，包括主体202，主体202的内部部分的每一个侧面上具有重叠部分204、206。主体202为塞108 在区段102-1、102-2、102-3之间的部分。主体202的大部分在区段 102-1、102-2、102-3的内表面105之下（朝向外表面103）。主体202 的尺寸填充引线框架102的相邻区段102-1、102-2、102-3之间的间隙。塞108的重叠部分204、206为塞108在主要部分202的内侧面上与相邻区段102-1、102-2的内表面105重叠的部分。塞108的重叠部分204、206比主要部分横向延伸得更宽。因此，重叠部分204、 206比相邻区段102-1、102-2、102-3之间的间隙延伸得更宽以与区段102-1、102-2、102-3的内表面105重叠。在一个实例中，重叠部分204、206从主体202向外延伸100至500微米以与相邻区段102-1、 102-2、102-3重叠。尽管图1A、1B和2中以剖面示出两个重叠部分 204、206，但应理解塞108的所有与引线框架102的区段邻接的侧面均可具有重叠部分。
塞108被构造为在回流事件期间阻止焊料或其它管芯附接粘合剂106自由流动。在下文中，焊料或其它管芯附接粘合剂106被简称为“焊料106”，然而应理解，可使用其它管芯附接粘合剂。此外，由于塞108粘附至相邻区段102-1、102-2、102-3，因此塞108在相邻区段102-1、102-2、102-3之间形成机械耦接。此外，除了阻止焊料106流出，塞108还作为进入封装电路100的屏障，且可例如减少湿气和外部污染物进入封装电路100。
图3是焊料阻流塞300的可替代实施方案的剖面图。这个可替代的焊料阻流塞300包括主体302和在主体302的内部部分的一个侧面上重叠部分304，但是在主体302的内部部分的相对侧面上没有重叠部分。与塞108相似，主体302为塞300在引线框架的相邻区段之间的部分，其中主体302的大部分在相邻区段的内表面(105)之下。塞 300的重叠部分304与塞108的重叠部分204相似；然而塞300的相对侧面上不需要这种重叠部分。塞300不具有重叠部分的侧面基本上不与引线框架的相邻区段的内表面重叠。塞300的一个或多个侧面上可不包括重叠部分以减少引线框架的内表面上被塞300使用的面积。这种面积的减小可允许引线框架更小或可允许内表面上的面积（否则将已被重叠部分覆盖）用于其它目的，比如附接引线。在实例中，重叠部分304可包括在塞300的与大量焊料（比如，用于附接组件116 的底部表面的焊料106）相邻的侧面上，而塞300有很少或没有相邻的侧面不具有重叠部分。如应理解的那样，如所期望，重叠部分304 可位于塞300的侧面的任何一个或多个上。
焊料阻流塞300由可粘合至金属（引线框架102）的非导电材料，比如焊料掩膜材料（例如，阻剂）组成，且可包括有机和无机焊料掩膜材料。作为焊料掩膜材料，塞300粘附至引线框架的相邻区段。这种在一个或多个侧面上具有重叠部分304而在一个或多个其它侧面上没有重叠部分的塞300仍可在回流事件期间阻止焊料106自由流动。即便是不具有重叠部分的侧面亦如此。由于主体302填充引线框架的相邻区段之间的间隙，并粘附至这种区段的边缘，因此主体202 将阻止焊料106在区段之间自由流动。然而，具有重叠部分304的一个或多个侧面可提供相对更多的阻碍。
图4是焊料阻流塞400的再另一个实施方案的剖面图。焊料阻流塞400包括不具有任何重叠部分的主体402。与塞108相似，主体402 为塞400在引线框架的相邻区段之间的部分，其中主体402的大部分在相邻区段的内表面(105)之下。然而，在塞400上，没有一个侧面包括基本上与引线框架的相邻区段的内表面重叠的重叠部分。这种焊料阻流塞400可用于增大内表面可用于其它用途的面积。焊料阻流塞 400由可粘合至金属（引线框架102）的非导电材料，比如焊料掩膜材料（例如，阻剂）组成，且可包括有机和无机焊料掩膜材料。作为焊料掩膜材料，塞400粘附至引线框架的相邻区段。
图5是用于封装电路100的实例引线框架102的顶部剖面图。如所示，引线框架102包括边缘区段532和浮动区段530二者，边缘区段532与封装电路100的至少一个边缘邻接，而浮动区段530不与封装电路100的边缘邻接。尽管在本实例中仅示出了单个浮动区段530，但是其它实例可包括一个以上浮动区段530。边缘区段532和浮动区段530可包括任何合适的外部端子，比如衬垫或引线。
将电路100制造入封装可包括同时制造多个封装电路100。因此，多个芯片引线框架102可彼此相邻组装，每一个芯片引线框架上安装有合适的组件116。一旦被组装，引线框架102和关联的组件可被单片化分割以形成独立的封装系统。以下描述涉及形成单个封装电路 100的过程，但是应理解，该过程可包括同时形成多个封装电路100。
图6A-6I是制造包括一个或多个焊料阻流塞108的封装电路的方法中的实例阶段的剖面图。获得引线框架102和一个或多个将要安装在引线框架102上的组件116。可使用合适的半导体工艺将组件制造成管芯（例如，单块衬底）。图6A示出了胚件引线框架102。
引线框架102可从内（顶部）表面105沿分界线601（其与最终引线框架102的区段之间的间隙对应）被部分地蚀刻，作为第一部分蚀刻。由于第一部分蚀刻仅延伸穿过引线框架102的一部分，从内表面105至外（底部）表面103，因此第一部分蚀刻被称为“部分”蚀刻。第一部分蚀刻导致了引线框架102的内表面105上限定有多个沟槽602，如图6B所示。为了进行第一部分蚀刻，阻剂被放置在引线框架102的内表面105上，但是不会被放置在分界线601上，此处随着蚀刻引线框架102将被移除。在实例中，第一部分蚀刻延伸穿过引线框架102的50%至75%，而在特定实例中，第一部分蚀刻大延伸穿过引线框架102的大约62%，其可以是进入顶部表面大约0.125 mm。在其它实例中，第一部分蚀刻可延伸其它距离。第一部分蚀刻之后，镀层604可沉积在引线框架102的内表面105上，如图6C所示。
在第一部分蚀刻之后以及以下描述的第二部分蚀刻和放置模制化合物122之前，在通过第一部分蚀刻形成的沟槽602内形成塞108，如图6D所示。在实例中，塞108通过丝网印刷焊料掩膜材料在沟槽 602内形成。最低限度是，在沟槽602中施加足够的焊料掩膜材料，使得所得塞108便一直延伸横跨沟槽602并粘附至两面。在特定实例中，在沟槽602中施加足够的焊料掩膜材料以充分填充沟槽602直至引线框架102的内表面105或超过引线框架102的内表面105。在塞 108包括重叠部分的实例中，对丝网印刷进行了控制，使得焊料掩膜材料沉积到引线框架102的部分内表面105上与侧面上的沟槽602（在其内期望这种重叠部分）相邻。有利的是，在最终包封（比如，安装组件116或打线接合互联）之前，在安装组件116之前施加用于塞 108的材料可通过允许塞108在经受温度剧增以及上游装配过程引入污染物之前粘附至引线框架102而提高塞108与引线框架102之间的粘结性能。此外，安装时由塞108形成的边缘可用于帮助组件116对准，且边缘可在第一级焊料回流期间帮助控制焊料106。
图7A是图6D中所示的引线框架102中的焊料阻流塞708的阶段的另一个实例的放大剖面图。在图7A所示的实例中，由第一部分蚀刻形成的沟槽702具有蚀刻过程的圆形轮廓特性。与圆形轮廓一致，焊料阻流塞708也具有圆形形状。应理解，焊料阻流塞108、708 可具有任何所需的剖面轮廓。
图7B是图6D中所示的引线框架102中的焊料阻流塞710的阶段的另一个实例的放大剖面图。在图7B所示的实例中，焊料阻流塞 710的暴露表面712在沟槽702之上为凹陷的，而非如图7A所示那样为平坦的。凹陷表面712的形成是将焊料掩膜材料施加于内表面 105和沟槽702二者（彼此不齐平）的自然结果。即，当用于焊料阻流塞710的焊料掩膜材料被施加到沟槽702内以及引线框架102的内表面105时，由于内表面105和沟槽702的表面能级不同，焊料掩膜材料将自然地形成凹陷表面，除非采取其它措施来对抗该效应。应理解，根据需要，焊料阻流塞712的表面712可具有任何深度的凹槽或根本不具有凹槽（即，平坦的）。
一旦用于塞108的焊料掩膜材料施加到沟槽602内，组件116可安装在引线框架102的内表面105上的焊膏106上，如图6E所示。在实例中，可使用焊料掩膜和软焊涂料或多个焊球将焊膏106涂敷在引线框架102的内表面105上。在任何情况下，可使用倒装芯片安装技术使组件116与引线框架102对准并将其放置在引线框架102上。尤其是，每一个组件116可被放置使得其被安装至引线框架102的未来区段(102-1、102-2、102-3)。如文中所用，引线框架102的未来区段指的是在本文描述的第二部分蚀刻之后将与引线框架102的其它部分断开的部分。在一些实例中，一旦组件116在引线框架102上处于适当的位置，焊料106可回流。
在一些实例中，焊线118、铜夹、铝带或其它互联机构可附接至组件116和引线框架102以获得所需的耦接，如图6F所示。一旦组件116已被安装且已制造了所有合适的电连接，便可使模制化合物 122流过组件116和引线框架102以包封组件116和引线框架102。在同时形成多个封装电路的期间，可使模制化合物122流过多个组装电路。一旦被施加，模制化合物122便可被固化，这就形成了图6G 所示的结构。
一旦模制化合物122被固化，可对引线框架102的外表面103进行蚀刻，作为第二部分蚀刻，如图6H所示。第二部分蚀刻可与引线框架的未来区段之间的分界线601重叠。与第一部分蚀刻相似，第二部分蚀刻从外表面103向内表面105延伸穿过引线框架的一部分。第二部分蚀刻可与第一部分蚀刻对准，并延伸穿过引线框架102足够多以与第一部分蚀刻相遇，使得在其内形成的塞108暴露在引线框架 102的外表面103侧。第二部分蚀刻可在分界线601处使引线框架102 的不同区段102-1、102-2、102-3断开并电去耦。即，第二部分底部蚀刻发生在引线框架102上与第一部分蚀刻相对的位置处，使得第一部分蚀刻与第二部分蚀刻的组合蚀刻穿过整个引线框架102，并使引线框架102的不同区段彼此断开。在实例中，第二部分蚀刻横向移除引线框架102的部分比第一部分蚀刻移除的更宽。第二部分蚀刻导致一个或多个沟槽608限定在外表面103上。为了进行区段部分蚀刻，阻剂被放置在引线框架102的外表面105上，但是阻剂未被放置在分界线601上。
第二部分蚀刻完成之后，可从引线框架102的区段102-1、102-2、 102-3之间的外表面103侧以及可形成图6I中所示封装电路100的任何合适的其它地方施加非导电材料，比如焊料掩膜材料（例如，阻剂） 110。焊料掩膜材料可包括有机和无机焊料掩膜材料。此外，输入/输出焊盘镀层、焊料等可施加到引线框架102的外表面103。
当同时形成多个封装电路时，组合的多个封装电路可被单片化分割以形成多个封装电路。
图8是示出实例塞108的实例封装电路100的内表面的电路平面图。如所示，塞108被布置在引线框架102的相邻区段102-1、102-2、 102-3之间。塞108可沿引线框架102的区段102-1、102-2、102-3 之间的界线横向延伸，如所示。如所示，引线框架102的一些区段102-1、102-2、102-3之间可具有塞108，而其它区段没有这种塞108。
本申请中陈述和图示的方向性参考顶部和底部不应理解为限制性的。顶部和底部方向仅仅是说明性的，并不与绝对定向对应。即，“顶部”或“底部”表面仅指相对于引线框架而言的相对定向，并非绝对方向。例如，在实际电子应用中，也可使封装芯片转向其“侧面”，使得本文描述的“底部表面”面向侧向。
实例实施方案
实例1包括制造引线框架上具有焊料阻流塞的封装电路的方法，所述方法包括：在引线框架的未来区段之间的分界线处部分地蚀刻引线框架的内表面作为形成沟槽的第一部分蚀刻；在沟槽内施加可粘合至引线框架的非导电材料，使得非导电材料横跨沟槽延伸形成焊料阻流塞；将一个或多个组件附接至引线框架的内表面；包封一个或多个组件和引线框架；以及在分界线处部分地蚀刻引线框架的外表面以作为第二部分蚀刻使引线框架的不同区段断开。
实例2包括实例1的方法，其中施加非导电材料包括至少将沟槽填充至引线框架的内表面。
实例3包括实例2的方法，其中施加非导电材料包括使引线框架的与至少一侧上的第一沟槽相邻的内表面与非导电材料重叠。
实例4包括实例1-3中任一个的方法，包括：在分界线处从引线框架的区段之间的外侧面施加非导电材料。
实例5包括实例1-4中任一个的方法，其中非导电材料包括焊料掩膜材料。
实例6包括实例1-5中任一个的方法，其中附接一个或多个组件包括使用焊料将一个或多个组件附接至内表面。
实例7包括实例1-6中任一个的方法，包括：用非导电焊料掩膜材料涂敷引线框架的部分外表面。
实例8包括实例1-7中任一个的方法，包括：在包封一个或多个组件和引线框架之前将一个或多个组件打线接合至引线框架。
实例9包括实例1-8中任一个的方法，包括：在附接一个或多个组件之前对引线框架的部分内表面进行电镀。
实例10包括实例1-9中任一个的方法，其中第一部分蚀刻延伸穿过引线框架的50-75%，第二部分蚀刻至少延伸穿过引线框架的剩余部分。
实例11包括封装组件，其包括：引线框架，其具有多个电隔离的导电材料区段；非导电塞，其布置在引线框架的两个或更多相邻区段之间并粘附至引线框架的两个或更多相邻区段，其中塞由非导电材料组成，并用作在封装组件包封之后发生的第二级焊料回流事件期间阻止焊料沿两个或更多相邻区段的边缘流动；和至少一个组件，其安装在引线框架的多个区段的其中之一上。
实例12包括实例11的封装组件，其中塞包括填充两个或更多相邻区段之间的间隙的主体。
实例13包括实例12的封装组件，其中塞包括从主体延伸的重叠部分，重叠部分布置在两个或更多相邻区段的至少其中之一的内表面上。
实例14包括实例11-13中任一个的封装组件，其中非导电塞由焊料掩膜材料组成。
实例15包括实例11-14中任一个的封装组件，其包括：在至少一个组件与引线框架的多个区段的其中之一之间的焊料，其中至少一个组件被倒装芯片安装至引线框架的多个区段的其中之一。
实例16包括实例11-15中任一个的封装组件，其中引线框架的多个区段包括至少一个不邻靠引线框架的边缘的浮动区段。
实例17包括实例11-16中任一个的封装组件，其包括：在引线框架的部分外表面上的焊料掩膜材料。
实例18包括实例11-17中任一个的封装组件，其包括：在引线框架上并围绕至少一个组件的模制化合物。
实例19包括制造封装电路的方法，所述方法包括：在引线框架的未来区段之间的分界线处部分地蚀刻引线框架的内表面作为形成沟槽的第一部分蚀刻；在沟槽内对可粘合至引线框架的非导电材料进行丝网印刷，使得非导电材料填充沟槽；使用焊料将一个或多个组件附接至引线框架的内表面；将模制化合物施加在引线框架上以及一个或多个组件周围；在分界线处部分地蚀刻引线框架的外表面作为第二部分蚀刻，使得施加在第一沟槽内的非导电材料从外表面暴露出，其中第二部分蚀刻使引线框架的相邻区段断开；以及用非导电阻焊剂涂敷引线框架的部分外表面和引线框架的区段之间的间隙。
实例20包括实例19的方法，其中施加在沟槽内的非导电材料包括阻焊剂。

Claims (25)

1.一种制造引线框架上具有焊料阻流塞的封装电路的方法，所述方法包括：
在所述引线框架的未来区段之间的分界线处部分地蚀刻所述引线框架的内表面作为形成沟槽的第一部分蚀刻；
在所述沟槽中施加可粘合至所述引线框架的非导电材料，使得所述非导电材料与所述引线框架的在至少一侧上与沟槽相邻的内表面重叠，以形成焊料阻流塞；
将一个或多个组件附接至所述引线框架的内表面；
包封所述一个或多个组件和所述引线框架；以及
在所述分界线处部分地蚀刻所述引线框架的外表面以作为第二部分蚀刻使引线框架的不同区段断开。
2.根据权利要求1所述的方法，其中施加非导电材料包括施加非导电材料使得所述非导电材料横跨所述沟槽延伸以至少将所述沟槽填充至所述引线框架的内表面。
3.根据权利要求1所述的方法，包括：
在所述分界线处从所述引线框架的区段之间的外侧面施加非导电材料。
4.根据权利要求1所述的方法，其中所述非导电材料包括焊料掩膜材料。
5.根据权利要求1所述的方法，其中附接所述一个或多个组件包括使用焊料将所述一个或多个组件附接至所述内表面。
6.根据权利要求1所述的方法，包括：
用非导电焊料掩膜材料涂敷所述引线框架的部分外表面。
7.根据权利要求1所述的方法，包括：
在包封所述一个或多个组件和所述引线框架之前将所述一个或多个组件打线接合至所述引线框架。
8.根据权利要求1所述的方法，包括：
在附接所述一个或多个组件之前对所述引线框架的部分内表面进行电镀。
9.根据权利要求1所述的方法，其中所述第一部分蚀刻延伸穿过所述引线框架的50-75％，所述第二部分蚀刻至少延伸穿过所述引线框架的剩余部分。
10.一种封装组件，包括：
引线框架，其具有多个导电材料的电隔离区段；
非导电塞，其布置在所述引线框架的两个或更多相邻区段之间，并粘附至所述引线框架的所述两个或更多相邻区段，其中所述塞由非导电材料组成，并用作在所述封装组件包封之后发生的第二级焊料回流事件期间阻止焊料沿所述两个或更多相邻区段的边缘流动，其中所述塞包括：
布置在所述两个或更多相邻区段之间的间隙的主体，以及
从所述主体延伸的一个或多个重叠部分，所述一个或多个重叠部分布置在所述两个或更多相邻区段的至少其中之一的内表面上；和
至少一个组件，其安装在所述引线框架的所述多个区段的其中之一上。
11.根据权利要求10所述的封装组件，其中所述非导电塞由焊料掩膜材料组成。
12.根据权利要求10所述的封装组件，包括：
在所述至少一个组件与所述引线框架的所述多个区段的其中之一之间的焊料，其中所述至少一个组件被倒装芯片安装至所述引线框架的所述多个区段的其中之一。
13.根据权利要求10所述的封装组件，其中所述引线框架的所述多个区段包括至少一个不邻靠所述引线框架的边缘的浮动区段。
14.根据权利要求10所述的封装组件，包括：
在所述引线框架的部分外表面上的焊料掩膜材料。
15.根据权利要求10所述的封装组件，包括：
在所述引线框架上并围绕所述至少一个组件的模制化合物。
16.根据权利要求10所述的封装组件，其中所述主体横跨所述两个或更多相邻区段之间的空间延伸。
17.根据权利要求16所述的封装组件，其中所述主体至少填充所述空间至所述两个或更多相邻区段的内表面。
18.根据权利要求17所述的封装组件，其中所述一个或多个重叠部分布置在所有所述两个或更多相邻区段的内表面上。
19.一种制造封装电路的方法，所述方法包括：
在引线框架的未来区段之间的分界线处部分地蚀刻所述引线框架的内表面作为形成沟槽的第一部分蚀刻；
在所述沟槽中对可粘合至所述引线框架的非导电材料进行丝网印刷，使得所述非导电材料填充所述沟槽与所述引线框架的在沟槽的至少一侧上与沟槽相邻的内表面重叠；
使用焊料将一个或多个组件附接至所述引线框架的内表面；
将模制化合物施加在所述引线框架上以及所述一个或多个组件周围；
在所述分界线处部分地蚀刻所述引线框架的外表面作为第二部分蚀刻，使得施加在所述沟槽中的所述非导电材料从所述外表面暴露出，其中所述第二部分蚀刻使所述引线框架的相邻区段断开；以及
用非导电阻焊剂涂敷所述引线框架的部分外表面和所述引线框架的区段之间的间隙。
20.根据权利要求19所述的方法，其中施加在所述沟槽中的非导电材料包括阻焊剂。
21.根据权利要求19所述的方法，其中丝网印刷非导电材料包括重叠所述引线框架的在沟槽的所有侧上与沟槽相邻的内表面。
22.根据权利要求19所述的方法，其中所述第一部分蚀刻延伸穿过所述引线框架的50-75％，所述第二部分蚀刻至少延伸穿过所述引线框架的剩余部分。
23.根据权利要求19所述的方法，包括：
在所述引线框架上并围绕所述至少一个组件施加模制化合物之前将所述一个或多个组件打线接合至所述引线框架。
24.根据权利要求19所述的方法，包括：
在附接所述一个或多个组件之前对所述引线框架的部分内表面进行电镀。
25.根据权利要求19所述的方法，其中丝网印刷非导电材料包括丝网印刷非导电材料使得所述非导电材料横跨所述沟槽延伸。
CN201310464979.3A 2012-10-07 2013-10-08 引线框架上的焊料阻流塞 Active CN103715100B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261710753P 2012-10-07 2012-10-07
US61/710,753 2012-10-07
US13/716,956 US8969137B2 (en) 2012-10-07 2012-12-17 Solder flow-impeding plug on a lead frame
US13/716,956 2012-12-17

Publications (2)

Publication Number Publication Date
CN103715100A CN103715100A (zh) 2014-04-09
CN103715100B true CN103715100B (zh) 2018-02-02

Family

ID=50407975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310464979.3A Active CN103715100B (zh) 2012-10-07 2013-10-08 引线框架上的焊料阻流塞

Country Status (1)

Country Link
CN (1) CN103715100B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016174053A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
US9640459B1 (en) * 2016-01-04 2017-05-02 Infineon Technologies Ag Semiconductor device including a solder barrier

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767178A (zh) * 2004-10-26 2006-05-03 洪信国 半导体载板及其制造方法与半导体封装组件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
KR101025775B1 (ko) * 2007-12-10 2011-04-04 삼성테크윈 주식회사 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법
KR101204092B1 (ko) * 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
TWI430418B (zh) * 2009-11-04 2014-03-11 Lg Innotek Co Ltd 引線架及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1767178A (zh) * 2004-10-26 2006-05-03 洪信国 半导体载板及其制造方法与半导体封装组件

Also Published As

Publication number Publication date
CN103715100A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
US9734944B2 (en) Electronic package structure comprising a magnetic body and an inductive element and method for making the same
CN103887190B (zh) 组件端子周边内具有周边凹部的引线框架
CN203859110U (zh) 双标记板堆叠式管芯封装件与半导体封装件
TWI543279B (zh) 引線框架上的焊料阻流塞
CN104347561A (zh) 具有无源器件的芯片封装
CN104681525B (zh) 一种多芯片叠层的封装结构及其封装方法
US20180366395A1 (en) Package structure for power converter and manufacture method thereof
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
US9018746B2 (en) Solder flow impeding feature on a lead frame
CN103715100B (zh) 引线框架上的焊料阻流塞
TW201240044A (en) Packaging substrate with well structure filled with insulator and manufacturing method
CN105489580A (zh) 半导体衬底及半导体封装结构
CN104952854B (zh) 电子封装结构及其封装方法
CN106158787B (zh) 封装装置与其制作方法
US10528104B2 (en) System and methods for substrates
CN101656247A (zh) 半导体封装结构
CN104882440B (zh) 具有安装到载体的多个芯片的半导体器件
CN102412241A (zh) 半导体芯片封装件及其制造方法
CN107924973A (zh) 用于安装发光半导体器件的柔性电路
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
CN205508804U (zh) 半导体嵌入式混合封装结构
CN112930589A (zh) 衬底结构及其制造和封装方法
US20150031172A1 (en) Method for interconnection of components on a substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant