CN206584929U - 半导体封装组件 - Google Patents
半导体封装组件 Download PDFInfo
- Publication number
- CN206584929U CN206584929U CN201720093770.4U CN201720093770U CN206584929U CN 206584929 U CN206584929 U CN 206584929U CN 201720093770 U CN201720093770 U CN 201720093770U CN 206584929 U CN206584929 U CN 206584929U
- Authority
- CN
- China
- Prior art keywords
- semiconductor package
- packaging part
- chip
- utility
- packaged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
本实用新型是关于半导体封装组件。根据一实施例的半导体封装组件包括：承载件，其上表面设置有若干接合垫；封装件，其经配置以表面贴装技术设置于该承载件的上表面以与若干接合垫中的相应第一者电连接；待封装件，其叠加于封装件的第一表面上且经配置以与若干接合垫中的相应第二者电连接；以及绝缘壳体，至少遮蔽该承载件的上表面、该封装件及该待封装件。本实用新型能够充分利用半导体芯片或晶片下方的使用空间，从而减小封装面积。
Description
技术领域
本实用新型涉及半导体封装领域，特别是涉及半导体封装领域中的半导体封装组件。
背景技术
封装件与半导体芯片(Chip)或裸片(die)需要被高度集成在有限面积的封装结构中。而现有的半导体封装内封装(Package In Package，PIP)结构是采用表面贴装技术(Surface Mount Technology，SMT)将封装件与半导体芯片或裸片平行放置在封装基板上，这样的封装结构不仅占用了较大的封装基板面积，而且浪费了半导体芯片或裸片下方的使用空间。举例来说，通常电源模块效率需要在尺寸和效率之间做出取舍，借助更大尺寸的驱动器、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)和磁性组件，可以实现更高效率。但是现今封装结构中往往需要将其它芯片另外整合在同一封装中，芯片在封装基板上二维的设置将造成封装结构的面积无法缩小。且电源模块的封装因大电流的流通造成整体组件的温度较高，需要更好的散热效能。
因此，有必要提供一种新的半导体封装组件，以解决现有技术所存在的问题，从而适应日益严苛的小型化的市场需要。
实用新型内容
本实用新型的目的之一在于提供一半导体封装组件，其在将封装件与其它半导体芯片或裸片封装在一起的同时可有效保证半导体封装组件的小型化。
本实用新型的一实施例提供一半导体封装组件，其包括：承载件，其上表面设置有若干接合垫；封装件，其经配置以表面贴装技术设置于所述承载件的上表面以与若干接合垫中的相应第一者电连接；待封装件，其叠加于封装件的第一表面上且经配置以与若干接合垫中的相应第二者电连接；以及绝缘壳体，至少遮蔽所述承载件的上表面、封装件及所述待封装件。
在本实用新型的实施例中，该封装件为QFN(Quad Flat No-lead Package，方形扁平无引脚封装)元件。在本实用新型的又一实施例中，该封装件为电源模块。在本实用新型的实施例中，该封装件具有与第一表面相对的第二表面，该第二表面上设置有引脚以经配置与若干接合垫中的相应第一者电连接。在本实用新型的又一实施例中，该封装件的第二表面进一步设置有接地垫及芯片，该芯片设置于接地垫上并经由引线将芯片连接至接地垫。在本实用新型的实施例中，该引脚由引线框架形成。在本实用新型的又一实施例中，该待封装件是通过导电胶或非导电胶与第一表面粘连。在本实用新型的实施例中，该待封装件是通过打线接合工艺以经配置与若干接合垫中的相应第二者电连接。在本实用新型的又一实施例中，该承载件具有与上表面相对的下表面，下表面设置有若干焊垫，若干焊垫经配置以与若干接合垫电路导通。在本实用新型的实施例中，若干焊垫上进一步设置有相应焊球以提供半导体封装组件的外部引脚。
本实用新型实施例提供的半导体封装组件能够充分利用半导体芯片或裸片下方的使用空间，从而实现减小封装面积，提升半导体封装组件的集成度、减小产品尺寸等优点。
附图说明
图1是根据本实用新型一实施例的半导体封装组件的俯视结构示意图
图2是根据本实用新型一实施例的半导体封装组件的纵向截面示意图
具体实施方式
为更好的理解本实用新型的精神，以下结合本实用新型的优选实施例对其作进一步说明。以下各实施例的说明是参考附加的图式，用以例示本实用新型可用以实施的特定实施例。再者，本实用新型所提到的方向用语，例如上、下、纵向等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
图1是根据本实用新型一实施例的半导体封装组件100的俯视结构示意图，图2是根据本实用新型一实施例的半导体封装组件100的纵向截面示意图，该半导体封装组件100可以是图1中的半导体封装组件100。
如图1、2所示，根据本实用新型一实施例的半导体封装组件100包括：承载件10、封装件12、待封装件14及绝缘壳体16。该待封装件14可以是裸片或芯片。在其它实施例中，半导体封装组件100可进一步包含更多待封装元件14，此处仅为叙述方便。该承载件10可以为引线框架、封装基板或硅基板。
该承载件10的上表面102设置有若干接合垫104，下表面106设置有若干焊垫108，藉由承载件10内部设置的通孔等(未示出)可实现两者间的电路导通。在本实施例中，下表面106上的焊垫108进一步植有焊球109以提供半导体封装组件100的外部引脚。
封装件12为QFN元件，或是类似于QFN元件的其它封装元件，其经配置以承载于承载件10上，例如以表面贴装技术设置于承载件10的上表面102。封装件12具有相对的第一表面122和第二表面124，第二表面124上设置有引脚126，其可由引线框架形成。引脚126经配置以与若干接合垫104中的相应第一者104'电连接。在本实施例中，封装件12为电源模块的QFN封装，其具有设置于引线框架的接地垫130上的芯片128且将该芯片128经由引线132连接至引脚126。在另一实施例中，该芯片128经由覆晶(flip chip)方式连接至接地垫130。在又一实施例，该接地垫130与该引脚126分别经由焊料136连接至该承载件10上的若干接合垫104中的相应第一者104'和若干接合垫104中的相应第三者104”'。如此，该封装件12所产生的热量可以有效地导通至承载件10，进而使半导体封装组件100具有较佳的散热性能。
该裸片或芯片14叠加于该封装件12上，具体的，可承载于封装件12的第一表面122上且经配置以与若干接合垫104中的相应第二者104”电连接。在本实施例中，该裸片或芯片14是通过粘结剂，如非导电胶(未示出)与封装件12的第一表面122粘连。在本实施例中，裸片或芯片14可通过打线接合(Wire Bond)工艺由引线142连接至承载件10的上表面102的若干接合垫104中的相应第二者104”以实现裸片或芯片14与承载件10之间的电连接。
该绝缘壳体16经注塑形成以遮蔽该承载件10的上表面102、封装件12及裸片或芯片14等以保护内部电路不受外界因素破坏。
本实用新型实施例提供的半导体封装组件100，通过SMT技术在承载件10上设置封装件12，同时在封装件12的第一表面122上叠加设置裸片或芯片14，该裸片或芯片14经由打线接合电连接至承载件10，从而可充分利用裸片或芯片14下方的空间，节约承载件10的封装面积。因此，本实用新型的半导体封装组件可进一步提升产品整合密度，减小封装尺寸并强化散热性能。
本实用新型的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本实用新型的替换及修饰，并为本专利申请权利要求书所涵盖。
Claims (10)
1.一种半导体封装组件，其特征在于：所述半导体封装组件包含：
承载件，所述承载件的上表面设置有若干接合垫；
封装件，其经配置以表面贴装技术设置于所述承载件的上表面以与所述若干接合垫中的相应第一者电连接；
待封装件，其叠加于所述封装件的第一表面上且经配置以与所述若干接合垫中的相应第二者电连接；以及
绝缘壳体，至少遮蔽所述承载件的上表面、所述封装件及所述待封装件。
2.如权利要求1所述的半导体封装组件，其特征在于：所述封装件为QFN组件。
3.如权利要求2所述的半导体封装组件，其特征在于：所述封装件为电源模块。
4.如权利要求1所述的半导体封装组件，其特征在于：所述封装件具有与第一表面相对的第二表面，所述第二表面上设置有引脚以经配置与所述若干接合垫中的相应第一者电连接。
5.如权利要求4所述的半导体封装组件，其特征在于：所述封装件的第二表面进一步设置有接地垫及芯片，所述芯片设置于所述接地垫上并经由引线将所述芯片连接至所述接地垫。
6.如权利要求4所述的半导体封装组件，其特征在于：所述引脚由引线框架形成。
7.如权利要求4所述的半导体封装组件，其特征在于：所述待封装件是通过导电胶或非导电胶与所述第一表面粘连。
8.如权利要求1所述的半导体封装组件，其特征在于：所述待封装件是通过打线接合工艺以经配置与所述若干接合垫中的相应第二者电连接。
9.如权利要求1所述的半导体封装组件，其特征在于：所述承载件具有与所述上表面相对的下表面，所述下表面设置有若干焊垫，所述若干焊垫经配置以与所述若干接合垫电路导通。
10.如权利要求9所述的半导体封装组件，其特征在于：所述若干焊垫上进一步设置有相应焊球以提供所述半导体封装组件的外部引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720093770.4U CN206584929U (zh) | 2017-01-24 | 2017-01-24 | 半导体封装组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720093770.4U CN206584929U (zh) | 2017-01-24 | 2017-01-24 | 半导体封装组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206584929U true CN206584929U (zh) | 2017-10-24 |
Family
ID=60110011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720093770.4U Active CN206584929U (zh) | 2017-01-24 | 2017-01-24 | 半导体封装组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206584929U (zh) |
-
2017
- 2017-01-24 CN CN201720093770.4U patent/CN206584929U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752329B (zh) | 带有堆积式互联承载板顶端散热的半导体封装及其方法 | |
| TWI356482B (en) | Semiconductor package and manufacturing method the | |
| CN101258609B (zh) | 使用配置于层积板上导线的垂直电子组件封装结构 | |
| US7633140B2 (en) | Inverted J-lead for power devices | |
| US20100032819A1 (en) | Compact Co-packaged Semiconductor Dies with Elevation-adaptive Interconnection Plates | |
| CN101256966B (zh) | 半导体器件及制备方法 | |
| TWI520240B (zh) | 功率型晶片上引線之球柵陣列封裝 | |
| US20110233746A1 (en) | Dual-leadframe Multi-chip Package and Method of Manufacture | |
| TW200629509A (en) | A semiconductor device and a method for manufacturing of the same | |
| US8217503B2 (en) | Package structure for DC-DC converter | |
| CN206282838U (zh) | 无源器件与有源器件的集成封装结构 | |
| CN101971332A (zh) | 包括嵌入倒装芯片的半导体管芯封装 | |
| US5994772A (en) | Semiconductor package | |
| CN103779302A (zh) | 具有大焊盘的封装集成电路及其形成方法 | |
| CN101091247B (zh) | 双扁平无引脚半导体封装 | |
| US6791172B2 (en) | Power semiconductor device manufactured using a chip-size package | |
| TW200832670A (en) | Electronic device with inductor and integrated componentry | |
| CN111244074A (zh) | 氮化镓半导体器件及其封装方法 | |
| CN107527899B (zh) | 功率组件、功率组件的制造方法及氮化镓智能功率模块 | |
| CN206584929U (zh) | 半导体封装组件 | |
| CN208256642U (zh) | 一种半导体器件及集成半导体器件 | |
| CN203871315U (zh) | 电子设备 | |
| CN212113705U (zh) | 一种功率半导体模块 | |
| CN100481407C (zh) | 晶片上引脚球格阵列封装构造 | |
| CN207690783U (zh) | 一种新型集成电路封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |