CN103633083A - 形成超高耐压电阻的版图结构 - Google Patents

形成超高耐压电阻的版图结构 Download PDF

Info

Publication number
CN103633083A
CN103633083A CN201210290714.1A CN201210290714A CN103633083A CN 103633083 A CN103633083 A CN 103633083A CN 201210290714 A CN201210290714 A CN 201210290714A CN 103633083 A CN103633083 A CN 103633083A
Authority
CN
China
Prior art keywords
region
drain region
withstand voltage
polysilicon
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210290714.1A
Other languages
English (en)
Other versions
CN103633083B (zh
Inventor
金锋
苗彬彬
董金珠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210290714.1A priority Critical patent/CN103633083B/zh
Publication of CN103633083A publication Critical patent/CN103633083A/zh
Application granted granted Critical
Publication of CN103633083B publication Critical patent/CN103633083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种形成超高耐压电阻的版图结构，包括高耐压场效应管和多晶硅电阻；高耐压场效应管包括漏区、源区、漏区漂移区和漂移区；漏区位于场效应管的中央，漏区漂移区位于漏区和源区之间，源区位于栅极外且被漂移区包围；漏区漂移区中形成场氧，靠近漏区的一侧场氧上形成漏区多晶硅场板，另一侧形成栅极多晶硅，栅极多晶硅和源区多晶硅场板横向相连并与源区相连；多晶硅电阻形成于场氧上且位于漏区多晶硅场板和栅极多晶硅之间，其高压端通过金属线与高耐压场效应管的漏区和漏区多晶硅场板相连，另一端通过金属线引出。本发明利用高耐压场效应管的耐压特性使得多晶硅电阻具有与高耐压场效应管相同的耐压能力。

Description

形成超高耐压电阻的版图结构
技术领域
本发明涉及半导体集成电路领域，特别属于一种超高耐压（大于300V）电阻的版图结构，。
背景技术
目前所使用的多晶硅电阻如图1所示，通常是在硅衬底301上生长场氧306，然后在场氧306上生长多晶硅，在多晶硅的两端打上通孔302、303，用金属304、305分别引出形成电阻结构。这种结构的电阻本身只要电阻足够大（例如大于10MΩ），在高电压（100V左右）下电流足够小，多晶硅本身不会损坏（一般情况下，电流大于20mA/μm，多晶硅发生损坏）。然而，当多晶硅一端的金属305加高压而另一端金属304接地，由于硅衬底301在芯片工作中接零电位，这样多晶硅和硅衬底301之间存在一个高电压压差，而常用工艺中位于多晶硅和硅衬底301之间的场氧隔离的厚度为4000A～6000A，这样多晶硅电阻只能耐受100V以内，无法提供更高耐压的应用。
发明内容
本发明要解决的技术问题是提供一种形成超高耐压电阻的版图结构，可以使多晶硅电阻承受大于300V的超高压。
为解决上述技术问题，本发明的形成超高耐压电阻的版图结构，包括高耐压场效应管和多晶硅电阻；
所述高耐压场效应管包括漏区、源区、漏区漂移区和漂移区；所述漂移区位于硅衬底上，漏区、源区和漏区漂移区位于漂移区中；所述漏区位于场效应管的中央，漏区漂移区位于漏区和源区之间，源区位于栅极外且被漂移区包围；所述漏区漂移区中形成有场氧，靠近漏区的一侧场氧上形成有漏区多晶硅场板，另一侧场氧上形成有栅极多晶硅，所述漏区多晶硅场板通过漏端金属场板与漏区相连，所述栅极多晶硅和靠近源区的源区多晶硅场板横向相连，并通过源端金属场板与源区相连；
所述多晶硅电阻形成于漏区漂移区的场氧上，位于高耐压场效应管的漏区多晶硅场板和栅极多晶硅之间，所述多晶硅电阻的高压一端通过金属线与高耐压场效应管的漏区和漏区多晶硅场板相连，另一端通过金属线引出。
较佳的，所述高耐压场效应管呈圆形，其漏区在内，源区在外；所述多晶硅电阻呈螺旋状。
进一步的，所述多晶硅电阻的内圈端口与漏区多晶硅场板之间的距离为1μm～10μm，相邻两圈的多晶硅电阻之间的距离为1μm～10μm，多晶硅电阻的外圈端口与栅极多晶硅之间的距离为1μm～10μm。
其中，所述高耐压场效应管的硅衬底具有第一导电类型，形成于硅衬底上的漂移区具有与第一导电类型相反的第二导电类型；所述漏区漂移区的场氧下方形成具有第一导电类型的第一掺杂区，所述第一掺杂区与场氧纵向接触；所述漏区漂移区由具有第二导电类型的第一有源区引出，第一有源区形成漏区；所述硅衬底中形成具有第一导电类型的阱区，阱区与硅衬底被漂移区隔离；所述阱区由具有第一导电类型的第三有源区引出，源端由位于阱区内的具有第二导电类型的第二有源区形成，第二有源区和第三有源区横向相连接形成源区；所述源区下方形成有具有第一导电类型的第二掺杂区，第二掺杂区和场氧下的第一掺杂区之间有一段距离。
其中，所述源区多晶硅场板与栅极多晶硅共同形成，其一端覆盖在第一掺杂区靠近源区的一侧上，另一端覆盖在第二掺杂区靠近漏区漂移区的一侧上。
其中，所述第一导电类型为P型，第二导电类型为N型，或者第一导电类型为N型，第二导电类型为P型。
本发明的超高耐压电阻在使用过程中等效于多晶硅电阻和高耐压场效应管相并联，由于多晶硅电阻位于高耐压场效应管的漏端漂移区上，并且其高压端和高耐压场效应管的漏区相连，当多晶硅电阻的高压端加高压时，高耐压场效应管的漏区同时加高压，漏区漂移区沿着从漏区到栅极的方向电压递减，调整场氧上相邻两段多晶硅电阻的距离，可以使每段多晶硅和下方漂移区之间的压差在场氧能耐受的电压范围内，这样利用高耐压场效应管的耐压特性，解决了多晶硅电阻和硅衬底耐压不够的问题，从而使得多晶硅电阻达到高耐压场效应管的耐压能力。
附图说明
图1是现有的多晶硅电阻截面示意图；
图2是本发明的超高耐压电阻版图结构的俯视图；
图3是本发明的超高耐压电阻的截面示意图；
图4是本发明的超高耐压电阻版图结构的等效电路示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
本发明提供的形成超高耐压电阻的版图结构，以N型高耐压场效应管为例，包括呈圆形的N型高耐压场效应管和呈螺线状的多晶硅电阻；
如图2所示，所述N型高耐压场效应管包括漏区201、源区202、N型漏区漂移区203和N型漂移区102；N型漂移区102位于P型硅衬底101上，漏区201、源区202和N型漏区漂移区203位于N型漂移区102中；漏区201位于场效应管的中央，N型漏区漂移区102位于漏区201和源区202之间，源区202位于栅极109外且被N型漂移区102包围；
如图3所示，N型漏区漂移区203中形成有场氧105，靠近漏区201的一侧场氧上形成有漏区多晶硅场板110，另一侧场氧上形成有栅极多晶硅109，所述漏区多晶硅场板110通过漏端金属场板112与漏区201相连，所述栅极多晶硅109和靠近源区202的源区多晶硅场板109a横向相连，并通过源端金属场板111与源区202相连；
如图3所示，多晶硅电阻形成于N型漏区漂移区203的场氧105上，并位于高耐压场效应管的漏区多晶硅场板110和栅极多晶硅109之间，所述多晶硅电阻的内圈端口120通过金属线与高耐压场效应管的漏区201和漏区多晶硅场板110相连，外圈端口121通过金属线103引出。
N型漏区漂移区203的场氧105下方形成P型的第一掺杂区104，该第一掺杂区104与场氧105纵向接触；N型漏区漂移区203由N+的第一有源区107引出，第一有源区107形成漏区201；硅衬底101中形成P型阱区103，阱区103与硅衬底101被N型漂移区102隔离；阱区103由P+的第三有源区108引出，源端由位于阱区103内的N+第二有源区106形成，第二有源区106和第三有源区108横向相连接形成源区202；源区202下方形成有P型的第二掺杂区104a，第二掺杂区104a和场氧105下的第一掺杂区104之间有一段距离。
所述多晶硅电阻的内圈端口120与漏区多晶硅场板110之间的距离为1μm～10μm，相邻两圈的多晶硅电阻之间的距离为1μm～10μm，多晶硅电阻的外圈端口121与栅极多晶硅109之间的距离为1μm～10μm。
所述源区多晶硅场板109a与栅极多晶硅109共同形成，其一端覆盖在第一掺杂区104靠近源区202的一侧上，另一端覆盖在第二掺杂区104a靠近漏区漂移区203的一侧上。
在上述N型高耐压场效应管中，变换各注入层离子类型，可以形成P型高耐压场效应管。
含有超高耐压电阻的高耐压场效应管的版图结构中，圆形漏区位于场效应管的中央，向外依次是螺线状的多晶硅电阻、栅极、源区和漂移区。
本发明的超高耐压电阻在实际使用时，多晶硅电阻一端与高耐压场效应管的漏区相连，另一端可以和高耐压场效应管的源端相连，也可以连接其它功能器件，最终接到零电位，等效于多晶硅电阻和高耐压场效应管相并联，如图4所示，由于多晶硅电阻位于高耐压场效应管的漏端漂移区上，并且其高压端和高耐压场效应管的漏区相连，当多晶硅电阻的高压端加高压时，高耐压场效应管的漏区同时加高压，漏区漂移区沿着从漏区到栅极的方向电压递减，调整场氧上相邻两段多晶硅电阻的距离，可以使每段多晶硅和下方漂移区之间的压差在场氧能耐受的电压范围内，这样利用高耐压场效应管的耐压特性，解决了多晶硅电阻和硅衬底耐压不够的问题，从而使得多晶硅电阻达到高耐压场效应管的耐压能力。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可对高耐压场效应管的形状及多晶硅电阻的排布形状做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种形成超高耐压电阻的版图结构，其特征在于，包括高耐压场效应管和多晶硅电阻；
所述高耐压场效应管包括漏区、源区、漏区漂移区和漂移区；所述漂移区位于硅衬底上，漏区、源区和漏区漂移区位于漂移区中；所述漏区位于场效应管的中央，漏区漂移区位于漏区和源区之间，源区位于栅极外且被漂移区包围；所述漏区漂移区中形成有场氧，靠近漏区的一侧场氧上形成有漏区多晶硅场板，另一侧场氧上形成有栅极多晶硅，所述漏区多晶硅场板通过漏端金属场板与漏区相连，所述栅极多晶硅和靠近源区的源区多晶硅场板横向相连，并通过源端金属场板与源区相连；
所述多晶硅电阻形成于漏区漂移区的场氧上，位于高耐压场效应管的漏区多晶硅场板和栅极多晶硅之间，所述多晶硅电阻的高压一端通过金属线与高耐压场效应管的漏区和漏区多晶硅场板相连，另一端通过金属线引出。
2.根据权利要求1所述的形成超高耐压电阻的版图结构，其特征在于，所述多晶硅电阻通过金属线引出的一端与高耐压场效应管的源端相连。
3.根据权利要求1所述的形成超高耐压电阻的版图结构，其特征在于，所述多晶硅电阻通过金属线引出的一端接零电位。
4.根据权利要求1所述的形成超高耐压电阻的版图结构，其特征在于，所述高耐压场效应管呈圆形，其漏区在内，源区在外；所述多晶硅电阻呈螺旋状。
5.根据权利要求4所述的形成超高耐压电阻的版图结构，其特征在于，所述多晶硅电阻的内圈端口与漏区多晶硅场板之间的距离为1μm～10μm，相邻两圈的多晶硅电阻之间的距离为1μm～10μm，多晶硅电阻的外圈端口与栅极多晶硅之间的距离为1μm～10μm。
6.根据权利要求1所述的形成超高耐压电阻的版图结构，其特征在于，
所述高耐压场效应管的硅衬底具有第一导电类型，形成于硅衬底上的漂移区具有与第一导电类型相反的第二导电类型；所述漏区漂移区的场氧下方形成具有第一导电类型的第一掺杂区，所述第一掺杂区与场氧纵向接触；所述漏区漂移区由具有第二导电类型的第一有源区引出，第一有源区形成漏区；
所述硅衬底中形成具有第一导电类型的阱区，阱区与硅衬底被漂移区隔离；所述阱区由具有第一导电类型的第三有源区引出，源端由位于阱区内的具有第二导电类型的第二有源区形成，第二有源区和第三有源区横向相连接形成源区；所述源区下方形成有具有第一导电类型的第二掺杂区，第二掺杂区和场氧下的第一掺杂区之间有一段距离。
7.根据权利要求6所述的形成超高耐压电阻的版图结构，其特征在于，所述源区多晶硅场板与栅极多晶硅共同形成，其一端覆盖在第一掺杂区靠近源区的一侧上，另一端覆盖在第二掺杂区靠近漏区漂移区的一侧上。
8.根据权利要求6所述的形成超高耐压电阻的版图结构，其特征在于，所述第一导电类型为P型，第二导电类型为N型。
9.根据权利要求6所述的形成超高耐压电阻的版图结构，其特征在于，所述第一导电类型为N型，第二导电类型为P型。
CN201210290714.1A 2012-08-15 2012-08-15 形成超高耐压电阻的版图结构 Active CN103633083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210290714.1A CN103633083B (zh) 2012-08-15 2012-08-15 形成超高耐压电阻的版图结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210290714.1A CN103633083B (zh) 2012-08-15 2012-08-15 形成超高耐压电阻的版图结构

Publications (2)

Publication Number Publication Date
CN103633083A true CN103633083A (zh) 2014-03-12
CN103633083B CN103633083B (zh) 2016-06-08

Family

ID=50213939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210290714.1A Active CN103633083B (zh) 2012-08-15 2012-08-15 形成超高耐压电阻的版图结构

Country Status (1)

Country Link
CN (1) CN103633083B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104167435A (zh) * 2014-08-08 2014-11-26 无锡市晶源微电子有限公司 一种带分压环结构的片上高压电阻
CN104934419A (zh) * 2014-03-20 2015-09-23 瑞萨电子株式会社 半导体器件
CN106373957A (zh) * 2015-07-21 2017-02-01 三垦电气株式会社 半导体装置以及包含该半导体装置的电子设备
CN109216176A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 高压电阻器件
CN109585427A (zh) * 2018-12-05 2019-04-05 深圳市稳先微电子有限公司 一种内置高压电阻器件
CN109599394A (zh) * 2017-09-28 2019-04-09 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN111326580A (zh) * 2018-12-13 2020-06-23 中芯集成电路（宁波）有限公司 栅驱动集成电路及其形成方法
CN111584462A (zh) * 2019-02-18 2020-08-25 无锡华润上华科技有限公司 多晶硅电阻结构及其制备方法
CN112909083A (zh) * 2021-02-26 2021-06-04 上海华虹宏力半导体制造有限公司 一种改善耐压可靠性的高压jfet器件结构及其制造方法
CN113611732A (zh) * 2021-07-02 2021-11-05 上海华虹宏力半导体制造有限公司 Jfet器件
CN113808951A (zh) * 2021-11-18 2021-12-17 南京华瑞微集成电路有限公司 一种抗电磁干扰超结mos器件及其制造方法
CN113948571A (zh) * 2021-10-18 2022-01-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113964118A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849710A (zh) * 2004-02-24 2006-10-18 崇贸科技股份有限公司 具有一隔离结构的高电压ldmos晶体管
JP2008153636A (ja) * 2006-11-20 2008-07-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
CN102034875A (zh) * 2009-09-18 2011-04-27 成都芯源系统有限公司 一种结型场效应晶体管
CN202196782U (zh) * 2011-09-06 2012-04-18 西安民展微电子有限公司 半导体器件
CN102456662A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 高电压电阻器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1849710A (zh) * 2004-02-24 2006-10-18 崇贸科技股份有限公司 具有一隔离结构的高电压ldmos晶体管
JP2008153636A (ja) * 2006-11-20 2008-07-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
CN102034875A (zh) * 2009-09-18 2011-04-27 成都芯源系统有限公司 一种结型场效应晶体管
CN102456662A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 高电压电阻器
CN202196782U (zh) * 2011-09-06 2012-04-18 西安民展微电子有限公司 半导体器件

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934419A (zh) * 2014-03-20 2015-09-23 瑞萨电子株式会社 半导体器件
CN104167435A (zh) * 2014-08-08 2014-11-26 无锡市晶源微电子有限公司 一种带分压环结构的片上高压电阻
CN104167435B (zh) * 2014-08-08 2017-01-11 无锡市晶源微电子有限公司 一种带分压环结构的片上高压电阻
CN106373957A (zh) * 2015-07-21 2017-02-01 三垦电气株式会社 半导体装置以及包含该半导体装置的电子设备
CN109216176A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 高压电阻器件
CN109599394A (zh) * 2017-09-28 2019-04-09 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN109599394B (zh) * 2017-09-28 2021-03-30 台湾积体电路制造股份有限公司 集成电路及其制造方法
CN109585427A (zh) * 2018-12-05 2019-04-05 深圳市稳先微电子有限公司 一种内置高压电阻器件
CN111326580A (zh) * 2018-12-13 2020-06-23 中芯集成电路（宁波）有限公司 栅驱动集成电路及其形成方法
CN111326580B (zh) * 2018-12-13 2022-08-02 中芯集成电路（宁波）有限公司 栅驱动集成电路及其形成方法
CN111584462A (zh) * 2019-02-18 2020-08-25 无锡华润上华科技有限公司 多晶硅电阻结构及其制备方法
CN111584462B (zh) * 2019-02-18 2022-05-06 无锡华润上华科技有限公司 多晶硅电阻结构及其制备方法
WO2022016935A1 (zh) * 2020-07-20 2022-01-27 无锡华润上华科技有限公司 半导体器件
CN113964118A (zh) * 2020-07-20 2022-01-21 无锡华润上华科技有限公司 半导体器件
CN113964118B (zh) * 2020-07-20 2022-12-20 无锡华润上华科技有限公司 半导体器件
CN112909083A (zh) * 2021-02-26 2021-06-04 上海华虹宏力半导体制造有限公司 一种改善耐压可靠性的高压jfet器件结构及其制造方法
CN112909083B (zh) * 2021-02-26 2023-08-22 上海华虹宏力半导体制造有限公司 一种改善耐压可靠性的高压jfet器件结构及其制造方法
CN113611732A (zh) * 2021-07-02 2021-11-05 上海华虹宏力半导体制造有限公司 Jfet器件
CN113948571A (zh) * 2021-10-18 2022-01-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113948571B (zh) * 2021-10-18 2023-08-25 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113808951A (zh) * 2021-11-18 2021-12-17 南京华瑞微集成电路有限公司 一种抗电磁干扰超结mos器件及其制造方法

Also Published As

Publication number Publication date
CN103633083B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN103633083A (zh) 形成超高耐压电阻的版图结构
US10886300B2 (en) Semiconductor device
CN106463540A (zh) 半导体装置
CN104241347B (zh) 半导体装置
CN103178059A (zh) 功率集成电路器件
CN104600069A (zh) 瞬态电压抑制器及其制造方法
CN105448961B (zh) 超结器件的终端保护结构
CN103165677B (zh) 半导体装置
CN106463411A (zh) 场效应晶体管
CN109923663A (zh) 半导体装置
CN104241207A (zh) 半导体及其制造方法
JP2018037577A (ja) 半導体装置
CN102832213B (zh) 一种具有esd保护功能的ligbt器件
CN105409006B (zh) 半导体装置
JP2014067986A (ja) 半導体装置
CN104347719B (zh) 半导体装置
CN107316900A (zh) 双载流子接面晶体管布局结构
CN103354237B (zh) 半导体器件
CN102637738A (zh) 高压多栅极元件及其制造方法
US9601481B2 (en) Semiconductor device
CN105765730A (zh) 高电压半导体器件及其制备方法
CN109564877A (zh) 半导体装置
CN101931004A (zh) 横向扩散金属氧化物半导体场效应晶体管结构
CN104106136A (zh) 在功率半导体中用于电流传感器的半导体布置
JP2014175324A (ja) 低容量半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant