CN202196782U - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN202196782U CN202196782U CN2011203329120U CN201120332912U CN202196782U CN 202196782 U CN202196782 U CN 202196782U CN 2011203329120 U CN2011203329120 U CN 2011203329120U CN 201120332912 U CN201120332912 U CN 201120332912U CN 202196782 U CN202196782 U CN 202196782U
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- transistor
- tension resistive
- drift region
- high pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型提供一种半导体器件，包括：一晶体管，包括漂移区；一高压电阻，设置在所述漂移区的上方，高压电阻的两端分别与晶体管的漏极和栅极连接。将高压电阻与晶体管集成在一起，使得高压电阻不占用半导体器件的额外面积，在总体上减小了整个半导体器件的面积，从而降低了半导体器件的成本。
Description
技术领域
本实用新型涉及集成电路器件领域，尤其涉及一种半导体器件。
背景技术
自1990年代中后期，高压LDMOS(Lateral DiffusedMetal-Oxide-Semiconductor，横向扩散金属氧化物半导体)及高压耗尽型NMOS(Depletion NMOS)和高压JFET(Junction Field Effect Transistor，结晶型场效应晶体管)由于与CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺容易兼容且能承受更高的电压，开始广泛应用于集成电路，尤其是大功率集成电路中。
但是，上述高压器件会占据较大的集成电路的面积。在某些应用中，为了起到限制电流的作用，上述高压器件还会与阻值较大(106欧姆以上)的耐高压电阻连接，而阻值大于106欧姆又能承受高压的电阻也会占据可观的集成电路的面积。
由此可知，此类集成电路的成本会受到面积问题的影响。
实用新型内容
为了解决上述技术问题，本实用新型的目的是提供一种半导体器件，将高压电阻与晶体管集成在一起，使得高压电阻不占用半导体器件的额外面积，在总体上减小了整个半导体器件的面积，从而降低了半导体器件成本。
为了达到上述目的，本实用新型提供一种半导体器件，包括：
一晶体管，包括漂移区；
一高压电阻，设置在所述漂移区的上方，所述高压电阻的两端分别与所述晶体管的漏极和栅极连接。
优选的，所述晶体管为高压横向扩散金属氧化物半导体、高压耗尽型金属氧化物半导体或高压结晶型场效应晶体管。
优选的，所述高压电阻的形状为由内向外的螺旋环绕型。
优选的，所述高压电阻的材料为掺杂多晶硅。
由上述技术方案可知，本实用新型具有如下有益效果：首先在不对半导体器件结构进行较大变更的情况下，即可有效节省半导体器件的面积。其次，高压LDMOS或者高压Depletion NMOS或者高压JFET漂移区场氧化层上方的轻掺杂薄层高压电阻，可以降低漂移区表面电场，从而对提高击穿电压有一定帮助。
附图说明
图1为本实用新型的实施例中半导体器件的结构示意图；
图2为图1中的A-A截面的剖面示意图；
图3为图1和图2所示结构的电路图。
具体实施方式
对于高压LDMOS或者高压Depletion NMOS或者高压JFET结构，其耐高压的原理是其漏极存在较低浓度掺杂的漂移区，且漂移区的面积很大(104um2以上)，本实用新型采取的技术方案是，将高压电阻制作在此漂移区场氧化层的上方，高压电阻的两端可以方便的连接LDMOS或者高压DepletionNMOS或者高压JFET晶体管的漏极和栅极。这种结构有效的利用了半导体器件的面积，从而可以降低半导体器件的制造成本。
参见图1和图3，该半导体器件包括：
一晶体管18，包括漂移区15；
一高压电阻13，设置在漂移区的上方，该高压电阻的两端11、12分别与晶体管18的栅极19和漏极14连接。
在本实施例中，该高压电阻13的击穿电压可达到700V。
在本实施例中，晶体管18可选用高压LDMOS、高压Depletion NMOS或高压JFET，当然可以理解的是，在本实施例中并不限定该晶体管18的具体结构。
如图1所示，高压电阻13的形状制作成由内向外的螺旋环绕型，在本实施例中高压电阻13的材料可选用掺杂多晶硅，当然可以理解的是，在本实施例中并不限定该高压电阻13的具体形状和材料。图1和图2中16表示环形多晶硅栅。
下面仅以晶体管18为高压LDMOS为例进行介绍，其他结构与此类似，在此不再敷述，该高压电阻13的一端通过M1(如图2所示)与高压LDMOS的漏极相连，高压电阻13的另一端通过M1与高压LDMOS的栅极连接。
如图2所示，为图1中的A-A截面的剖面示意图，N型LDMOS结构，衬底为P型，其基本结构为圆形对称结构，漏极在中心，为圆形，源极17为环形，相应地，栅极也为环形。
图2中HVNW为轻掺杂N型漂移扩散区，NW为掺杂稍重的N型漏端扩散区，PW为沟道掺杂区，N+为重掺杂N型欧姆接触区，FOX为场氧化层，ILD为器件表面与底层互连金属隔离的氧化层，M1为底层互连金属层。
由上述技术方案可知，本实用新型具有如下有益效果：首先，在不对半导体器件结构进行较大变更的情况下，即可有效节省半导体器件的面积。其次，高压LDMOS或者高压Depletion NMOS或者高压JFET漂移区场氧化层上方的轻掺杂薄层高压电阻，可以降低漂移区表面电场，从而对提高击穿电压有一定帮助。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。
Claims (4)
1.一种半导体器件，其特征在于，包括：
一晶体管，包括漂移区；
一高压电阻，设置在所述漂移区的上方，所述高压电阻的两端分别与所述晶体管的漏极和栅极连接。
2.根据权利要求1所述的半导体器件，其特征在于，所述晶体管为高压横向扩散金属氧化物半导体、高压耗尽型金属氧化物半导体或高压结晶型场效应晶体管。
3.根据权利要求1所述的半导体器件，其特征在于，所述高压电阻的形状为由内向外的螺旋环绕型。
4.根据权利要求1所述的半导体器件，其特征在于，所述高压电阻的材料为掺杂多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011203329120U CN202196782U (zh) | 2011-09-06 | 2011-09-06 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011203329120U CN202196782U (zh) | 2011-09-06 | 2011-09-06 | 半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202196782U true CN202196782U (zh) | 2012-04-18 |
Family
ID=45951681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011203329120U Expired - Fee Related CN202196782U (zh) | 2011-09-06 | 2011-09-06 | 半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN202196782U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633083A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 形成超高耐压电阻的版图结构 |
| CN113948571A (zh) * | 2021-10-18 | 2022-01-18 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
-
2011
- 2011-09-06 CN CN2011203329120U patent/CN202196782U/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633083A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 形成超高耐压电阻的版图结构 |
| CN103633083B (zh) * | 2012-08-15 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 形成超高耐压电阻的版图结构 |
| CN113948571A (zh) * | 2021-10-18 | 2022-01-18 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN113948571B (zh) * | 2021-10-18 | 2023-08-25 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170271511A1 (en) | Embedded JFETs for High Voltage Applications | |
| CN202205747U (zh) | 半导体器件 | |
| CN102194818B (zh) | 一种基于p型外延层的bcd集成器件及其制造方法 | |
| JP5833277B1 (ja) | 半導体装置 | |
| CN112234095B (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN101752375B (zh) | 一种具有改进型终端保护结构的沟槽型功率mos器件 | |
| CN202839620U (zh) | 一种超级结mosfet元器件 | |
| CN110534514B (zh) | 一种横向高压功率半导体器件的槽型终端结构 | |
| JP2007005723A (ja) | 半導体装置 | |
| KR101976914B1 (ko) | 변조된 초 접합 파워 mosfet 디바이스들 | |
| JP2013065749A (ja) | 半導体装置 | |
| CN105448961A (zh) | 超结器件的终端保护结构 | |
| CN104518007B (zh) | 半导体装置 | |
| JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| CN103681785A (zh) | 半导体装置 | |
| US8482028B2 (en) | Semiconductor device | |
| CN102263125B (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| CN103311245B (zh) | 一种逆导igbt芯片及其制备方法 | |
| CN106972047B (zh) | 一种ldmos器件 | |
| CN202196782U (zh) | 半导体器件 | |
| KR100638992B1 (ko) | 높은 브레이크다운 전압 및 향상된 온저항 특성을 갖는수평형 디모스 트랜지스터 | |
| CN109192777B (zh) | 一种深槽半超结结构功率器件及制造方法 | |
| JP6318721B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| RU2749386C2 (ru) | Способ производства структуры единичной ячейки силиконово-карбидного моп-транзистора | |
| CN103426881B (zh) | 一种bcd集成器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120418 Termination date: 20150906 |
|
| EXPY | Termination of patent right or utility model |