CN103459679A - 具备粗化处理面的压延铜或铜合金箔 - Google Patents

具备粗化处理面的压延铜或铜合金箔 Download PDF

Info

Publication number
CN103459679A
CN103459679A CN2012800151532A CN201280015153A CN103459679A CN 103459679 A CN103459679 A CN 103459679A CN 2012800151532 A CN2012800151532 A CN 2012800151532A CN 201280015153 A CN201280015153 A CN 201280015153A CN 103459679 A CN103459679 A CN 103459679A
Authority
CN
China
Prior art keywords
copper
alloy foil
roughening treatment
calendering
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800151532A
Other languages
English (en)
Other versions
CN103459679B (zh
Inventor
新井英太
三木敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of CN103459679A publication Critical patent/CN103459679A/zh
Application granted granted Critical
Publication of CN103459679B publication Critical patent/CN103459679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12063—Nonparticulate metal component
    • Y10T428/12069—Plural nonparticulate metal components
    • Y10T428/12076—Next to each other

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种具备粗化处理面的压延铜或铜合金箔，其为利用铜微粒进行粗化处理后的压延铜或铜合金箔，其特征在于，在该铜粗化处理层与压延铜或压延铜合金箔之间具备铜的基底镀层。本发明提供具备粗化处理面的压延铜合金箔所特有的显著缺点即弧坑减少的粗化处理的压延铜合金箔，特别是提供能够抑制存在于母材的表层或其附近的夹杂物所导致的弧坑的产生的压延铜或铜合金箔。

Description

具备粗化处理面的压延铜或铜合金箔
技术领域
本发明涉及具备粗化处理面的压延铜或铜合金箔，特别是涉及弧坑(存在于铜箔的表层的夹杂物所导致的粗化处理的脱落部)的产生少、具有与树脂层的胶粘强度、具有耐酸性及耐镀锡液性、并且剥离强度高、具备良好的蚀刻性和光泽度、适合制造能够实现布线的精细图案化的柔性印刷基板的压延铜或铜合金箔。
背景技术
近年来，伴随着半导体装置或各种电子芯片部件等搭载部件的小型集成化技术的发展，对于由搭载这些部件的柔性印刷基板加工而成的印刷布线板要求布线的进一步的精细图案化。
以往使用进行粗化处理而使与树脂的胶粘性提高的电解铜箔，但会产生以下问题：为了进行该粗化处理而使铜箔的蚀刻性显著受损，难以以高纵横比进行蚀刻，在蚀刻时会发生咬边，从而不能进行充分的精细图案化。
因此，为了抑制蚀刻时咬边的发生来应对精细图案化的要求，提出了使电解铜箔的粗化处理更轻微、即进行低轮廓化处理(降低粗糙度)的方案。
然而，电解铜箔的低轮廓化存在使电解铜箔与绝缘性的聚酰亚胺层之间的粘附强度降低的问题。因此，要求进行高水平的精细图案化，另一方面，会产生不能维持期望的胶粘强度、布线在加工阶段从聚酰亚胺层上剥离等问题。
作为这种问题的解决方法，提出了如下方案：使用表面未经粗化处理的电解铜箔，在其上形成薄的含锌金属层，进一步在其上形成聚酰亚胺类树脂(例如，参照专利文献1)。
另外，为了防止咬边，提出了在电解铜箔上形成含磷的镍镀层的技术(例如，参照专利文献2)。但是，该技术是以电解铜箔的表面为粗面作为条件且至少容许粗面的技术。另外，专利文献2的全部实施例中，均在电解铜箔的粗面上形成含磷的镍镀层。
但是，作为铜箔的高度精细图案化所要求的特性，并不仅是由这种蚀刻引起的咬边、与树脂的胶粘性的问题。例如，还要求强度、耐酸性、耐镀锡液性、光泽度等也优良。
但是，可以说以往对这样的综合性的问题没有进行过研究，现状是尚未发现能够解决上述问题的合适的铜箔。
基于上述情况，在解决如上所述的电解铜箔的问题的同时，使用强度高的纯铜类压延铜箔。
一般而言，对通常的纯铜类压延铜箔进一步进行微细的镀铜(通称“红化处理”)而使与树脂等的粘附强度提高的铜箔是公知的。
通常，在该粗化处理面上进一步进行铜和钴的合金镀或镀敷铜、钴、镍的三元合金，并供于印刷电路用的铜箔(参照专利文献3以及专利文献4)。
最近，提出了强度、耐腐蚀性进一步提高的、能够实现布线的精细图案化的压延铜合金箔来代替这样的现有压延铜箔。
但是，在对这种铜合金压延铜箔镀铜而形成微细的铜粒子的情况下，会产生被称为“弧坑”的缺陷。该弧坑成为处理的漏洞(斑点)，换言之，该弧坑是没有形成铜粒子或者铜粒子变稀薄的无处理缺陷。另外，该弧坑的面积为约10μm2～约50μm2，平均直径为约3μm～约10μm。本申请说明书所用的弧坑在该含义下使用。
基于上述情况，本申请人提出了如下方案：通过对镀敷处理进行研究，使利用铜微粒进行粗化处理后的压延铜合金箔的粗化处理面上存在的弧坑数为10个/25mm2(参照下述专利文献5)。这是非常有效的方法，但仍然发现会产生少量的弧坑。
现有技术文献
专利文献
专利文献1：日本特开2002-217507号公报
专利文献2：日本特开昭56-155592号公报
专利文献3：日本特公平6-50794号公报
专利文献4：日本特公平6-50795号公报
专利文献5：日本特开2005-290521号公报
发明内容
发明所要解决的问题
本发明鉴于如上所述的问题而完成，其目的在于提供具备粗化处理面的压延铜合金箔所特有的显著缺点即弧坑减少的具备粗化处理面的压延铜或铜合金箔，特别是提供能够抑制存在于母材的表层或其附近的夹杂物所导致的弧坑的产生的压延铜或铜合金箔。由此，本发明提供强度高、具有与树脂层的胶粘强度、具有耐酸性及耐镀锡液性、并且剥离强度高、具备良好的蚀刻性和光泽度、适合制造能够实现布线的精细图案化的柔性印刷基板的压延铜或铜合金箔。
用于解决问题的手段
因此，本发明提供：
1)一种具备粗化处理面的压延铜或铜合金箔，其为利用铜微粒进行粗化处理后的压延铜或铜合金箔，其特征在于，在该铜粗化处理层与压延铜或压延铜合金箔之间具备铜的基底镀层；
2)如上述1)所述的具备粗化处理面的压延铜或铜合金箔，其特征在于，所述铜基底镀层的厚度为0.15μm以上且0.30μm以下；
3)如上述1)或2)所述的压延铜或铜合金箔，其特征在于，所述利用铜微粒进行粗化处理后的铜粗化处理层为0.25μm以上且0.45μm以下的铜微粒。
另外，本申请发明提供：
4)如上述1)～3)中任一项所述的压延铜或铜合金箔，其特征在于，在所述利用铜微粒进行粗化处理后的铜粗化处理层上还具备包含0.05μm以上且0.25μm以下的Co-Ni-Cu粒子的微粒的粗化处理层；
5)如上述4)所述的压延铜或铜合金箔，其特征在于，Co-Ni-Cu粒子的组成为Cu：10～30mg/dm2、Ni：50～500μg/dm2、Co：100～3000μg/dm2。
发明效果
根据本发明，能够提供具备粗化处理面的压延铜合金箔所特有的显著缺点即弧坑(存在于铜箔表层的夹杂物所导致的粗化处理的脱落部)减少的粗化处理的压延铜合金箔。特别是具有能够抑制存在于母材的表层或其附近的夹杂物所导致的弧坑的产生的优良效果。结果，粗化处理后的压延铜或铜合金箔具有如下的优良效果：强度高，具有与树脂层的胶粘强度，具有耐酸性及耐镀锡液性，并且剥离强度高，具备良好的蚀刻性和光泽度，适合制造能够实现布线的精细图案化的柔性印刷基板等。
附图说明
图1是表示弧坑产生部位的SEM图像及其原因的图。
图2是表示弧坑改善方法的图。
图3是对压延铜箔在不进行基底镀敷的情况下进行铜粗化处理后的表面的SEM图像。
图4是在对压延铜箔实施基底镀敷后进行铜粗化处理后的表面的SEM图像。
具体实施方式
调查弧坑的产生原因时得知：弧坑由母材(压延铜箔/铜合金箔)引起，在母材表层或母材表层附近存在夹杂物时，产生弧坑的频率高。本发明中的“夹杂物”是指在母材(压延铜箔/铜合金箔)的基质中存在的化合物粒子。
具体而言，可以列举氧化物、硫化物、添加元素之间的化合物等。例如，在包含韧铜的压延铜箔中，相当于氧化亚铜粒子。在无氧铜中，氧化亚铜粒子非常少，但是，存在不少由杂质产生的氧化物或硫化物。
另外，压延铜合金箔中，在添加元素含有容易氧化的元素、例如Zr的情况下，相当于它们的氧化物。另外，硫化物的例子为硫化铜。
而且，对于以铜为基底的粗化处理，容易产生弧坑。将弧坑的产生部位的SEM图像及其原因示于图1。
如图1所示，在铜箔的表层存在氧化亚铜等夹杂物时，会阻碍粗化粒子的形成，在该部分产生弧坑(处理的漏洞“斑点”)。
本发明中，通过实施基底镀敷，能够解决由铜箔/铜合金箔引起的不良。基底镀层为0.15μm以上，更优选为0.2μm以上。但是，基底镀层变厚时，弯曲加工性变差，因此，不期望使其变厚，具体而言，优选0.3μm以下。
作为基底镀敷的优选条件，优选使电流密度为15.0A/dm2以上(以库仑量计为41As/dm2以上)。将其情形示于图2中。
如该图2所示，基底镀层会覆盖铜箔表层的氧化亚铜等夹杂物，因此，之后的粗化处理能够顺利进行，不会产生弧坑。
粗化处理后，可以设置Co-Ni耐热层，还可以施加铬酸盐层作为防锈层。代表性的耐热层的附着量为Co-Ni层(Co：200～3000μg/dm2、Ni：100～2000μg/dm2)。
本申请发明的利用铜微粒进行粗化处理后的压延铜或铜合金箔是在该铜粗化处理层与压延铜或压延铜合金箔之间形成有铜的基底镀层的压延铜或铜合金箔。该铜基底镀层的厚度优选为0.15μm以上且0.30μm以下。
通过这样形成该铜基底镀层，对于具有0.25μm以上且0.45μm以下的铜微粒的粗化处理后的铜箔而言，能够防止产生弧坑。
另外，对于压延铜或铜合金箔的粗化处理层而言，在利用铜微粒进行粗化处理后的铜粗化处理层上还具有包含0.05μm以上且0.25μm以下的Cu-Co-Ni粒子的微粒层的粗化处理层。在该情况下，Cu-Co-Ni粒子的组成为Cu：10～30mg/dm2、Co：100～3000μg/dm2、Ni：50～500μg/dm2，该粗化处理层的结构为利用铜微粒进行粗化处理后的铜粗化处理层与Co-Ni-Cu粒子的微粒层的2层结构。
具备该粗化处理层的压延铜或铜合金箔上也能够防止弧坑的产生。
一般而言，压延铜箔上的铜粗化粒子层通过在硫酸铜(换算成Cu：3～50g/L)、硫酸：1～150g/L、温度：20～40℃、Dk：30～70A/dm2的条件下进行粗化镀敷而形成。
但是，即使是纯铜类压延铜箔，并且特别是使用压延铜合金箔时，也会产生弧坑状的缺陷(在本说明书中称为“弧坑”)。该粗化处理压延铜或铜合金箔的弧坑(缺陷)在光学显微镜下也能观察到，在图3的SEM图像中，该弧坑(缺陷斑)更清晰(在图3的箭头前端可以看见缺陷斑)。如该图3所示，随着电流密度升高，弧坑的个数有增加的倾向。
如上所述，该弧坑成为处理的漏洞(斑点)。在该弧坑的部分没有形成铜粒子或者铜粒子变得稀薄。关于为何会产生该弧坑，在技术上未必能够解释明白。
但是，由于是压延铜或压延合金箔所特有的现象，因此认为，弧坑的产生是由于铜或铜合金中含有的杂质或铜合金箔的成分的浓度差或偏析而引起的。这样的弧坑达到约15个/25mm2～约70个/25mm2。该弧坑在之后处理的金镀层等上形成清晰的阴影或黑点，显著损害外观。
本发明中，在铜粗化处理层与压延铜或压延铜合金箔之间形成铜的基底镀层，该基底镀敷的条件为硫酸铜(换算成Cu：15～25g/L)、硫酸：80～120g/L、温度：40～60℃、Dk：15～20A/dm2。
另外，本发明的压延铜或铜合金箔的粗化在硫酸铜(换算成Cu：3～50g/L)、硫酸镍(换算成Ni：1～50g/L、优选1～3g/L)、磷酸(换算成Ｐ：0.75～1000g/L、优选0.75～1g/L)、硫酸：1～150g/L、温度：20～40℃、Dk：30～70A/dm2的条件下实施粗化镀敷来进行。铜微粒通常在0.1～2.0μm的范围内形成。
由此，能够使存在于利用铜微粒进行粗化处理后的压延铜合金箔的粗化处理面上的弧坑数为0.5个/mm2以下。
如下述实施例所示，常态剥离强度、表面粗糙度、光泽度均良好，并且具有如下的优良特性：具备作为压延铜箔固有性质的高强度，并且具有与以往的利用铜粒子层进行粗化处理后的压延铜箔同等的耐酸性、耐镀锡液性以及与树脂的胶粘强度。
作为纯铜类压延铜箔，可以使用无氧铜、韧铜(含0.02～0.05%氧)。另外，作为铜合金箔，没有特殊限制，只要不产生由铜合金箔的成分的浓度差或偏析引起的弧坑则可以应用本发明。特别期望应用于包含0.05～1重量%Cr、0.05～1重量%Zr、0.05～1重量%Zn、余量的Cu以及不可避免的杂质的铜合金或者包含1～5重量%Ni、0.1～3重量%Si、0.05～3重量%Mg、余量的Cu以及不可避免的杂质的铜合金箔。这是由于，对于该合金箔而言，特别能够防止弧坑的产生。
将制造的压延铜箔连续地卷成卷筒，但以上述方式得到的铜箔可以在之后进一步进行电化学或化学或树脂等的表面处理或覆盖处理(涂布)后应用于印制电路板。
为了作为高密度布线使用，要求铜箔的厚度为18μm以下，进一步要求厚度为3～12μm，但是，本发明的粗化处理后的压延铜或铜合金箔可以不受这种厚度的限制而使用，并且即使是极薄箔或厚的铜箔同样能够使用。另外，作为其它表面处理，可以根据需要实施铬类金属、锌类金属、有机类的防锈处理。另外，还可以实施硅烷等的偶联处理。这些处理根据印刷布线基板的铜箔的用途适当选择，本发明包括全部的上述处理。
作为压延铜或铜合金箔，使用表面粗糙度为2.5μm以下且没有进行粗化处理的压延铜箔。
以下示出形成在这些压延铜或铜合金箔上的本发明的含有镍金属或磷的铜粗化镀敷处理液的具体例子。
(铜-镍-磷合金镀敷处理)
Cu离子浓度：3～50g/L
Ni离子浓度：1～50g/L
P离子浓度：0.75～1000g/L
硫酸：1～150g/L
电解液温度：20～40℃、
pH：2.0～4.0
电流密度：30～70A/dm2、
电沉积换算厚度：0.3～25nm
实施例
接着，基于实施例进行说明。另外，本实施例用于示出优选的一个例子，本发明不限于这些实施例。因此，本发明的技术构思中包含的变形、其它实施例或方式全部包括在本发明中。另外，为了与本发明进行对比，记载了比较例。
(实施例1)
作为铜箔，使用包含Cr：0.2重量%、Zr：0.1重量%、Zn：0.2重量%、余量的Cu以及不可避免的杂质构成的压延铜合金箔。
对该压延铜箔进行脱脂及水洗处理，接着进行酸洗和水洗处理，然后，在硫酸铜(换算成Cu：20g/L)、硫酸：100g/L、温度：50℃、Dk：5.0A/dm2(C：10.3As/dm2)的条件下形成0.04μm厚的铜的基底镀层。基底镀层的厚度为由库仑量和铜比重得到的试算值。
接着，在基底镀层上，进一步在Dk：50A/dm2(C：70As/dm2)的条件下，利用包含0.4μm的铜粒子的镀铜处理进行粗化处理。
在如下所示的条件下，对该粗化镀敷后的压延铜合金箔进行各种评价试验。另外，为了与本发明进行对比，记载了比较例。关于该比较例，实施无添加时的铜粗化处理。将这些结果示于表1。将对本实施例的压延铜箔进行基底镀敷后进行铜粗化处理后的表面的SEM图像示于图4中。可见，在大部分表面上没有观察到弧坑。
(弧坑个数的调查)
关于弧坑的个数，利用光学显微镜对使基底镀层厚度发生各种变化时的铜粗化面的弧坑数进行计数，调查其个数。
由表1可以明确，本实施例中，弧坑的产生少，为4.2个/25mm2。
[表1]
Figure BDA0000387282930000101
(实施例2)
在铜的基底镀层的形成条件为Dk：10.0A/dm2(C：20.7As/dm2)的条件下，形成0.08μm厚的铜的基底镀层。其它条件与实施例1相同。利用光学显微镜对铜粗化面的弧坑数进行计数，调查其个数。将该结果同样示于上述表1。如表1所示，本实施例2中，弧坑的产生少，为2.1个/25mm2。
(实施例3)
在铜的基底镀层的形成条件为Dk：15.0A/dm2(C：41.0As/dm2)的条件下，形成0.15μm厚的铜的基底镀层。其它条件与实施例1相同。利用光学显微镜对铜粗化面的弧坑数进行计数，调查其个数。将该结果同样示于上述表1。如表1所示，本实施例3中，弧坑的产生少，为0.5个/25mm2。
(实施例4)
在铜的基底镀层的形成条件为Dk：17.5A/dm2(C：67.2As/dm2)的条件下，形成0.25μm厚的铜的基底镀层。其它条件与实施例1相同。利用光学显微镜对铜粗化面的弧坑数进行计数，调查其个数。将该结果同样示于上述表1。如表1所示，本实施例4中，弧坑的产生少，为0.0个/25mm2。
(实施例5)
在铜的基底镀层的形成条件为Dk：20.0A/dm2(C：72.4As/dm2)的条件下，形成0.27μm厚的铜的基底镀层。其它条件与实施例1相同。利用光学显微镜对铜粗化面的弧坑数进行计数，调查其个数。将该结果同样示于上述表1。如表1所示，本实施例5中，弧坑的产生少，为0.0个/25mm2。
(比较例1)
该比较例1为未进行基底镀敷的情况，其它条件设定为与实施例1相同的条件。结果，弧坑数为10.0个/25mm2，非常多。该结果也同样示于表1。
工业实用性
本发明能够得到具备粗化处理面的压延铜合金箔所特有的显著缺点即弧坑减少的粗化处理的压延铜合金箔，特别是具有能够抑制存在于母材的表层或其附近的夹杂物所导致的弧坑的产生的优良效果。另外，强度高，具有与树脂层的胶粘强度，具有耐酸性及耐镀锡液性，并且剥离强度高，具备良好的蚀刻性和光泽度。因此，对于制造能够实现本发明的粗化处理后的压延铜合金箔布线的精细图案化的柔性印刷基板等非常有效。

Claims (5)

1.一种具备粗化处理面的压延铜或铜合金箔，其为利用铜微粒进行粗化处理后的压延铜或铜合金箔，其特征在于，在该铜粗化处理层与压延铜或压延铜合金箔之间具备铜的基底镀层。
2.如权利要求1所述的具备粗化处理面的压延铜或铜合金箔，其特征在于，所述铜基底镀层的厚度为0.15μm以上且0.30μm以下。
3.如权利要求1或2所述的压延铜或铜合金箔，其特征在于，所述利用铜微粒进行粗化处理后的铜粗化处理层为0.25μm以上且0.45μm以下的铜微粒。
4.如权利要求1～3中任一项所述的压延铜或铜合金箔，其特征在于，在所述利用铜微粒进行粗化处理后的铜粗化处理层上还具备包含0.05μm以上且0.25μm以下的Co-Ni-Cu粒子的微粒的粗化处理层。
5.如权利要求4所述的压延铜或铜合金箔，其特征在于，Co-Ni-Cu粒子的组成为Cu：10～30mg/dm2、Ni：50～500μg/dm2、Co：100～3000μg/dm2。
CN201280015153.2A 2011-03-25 2012-02-10 具备粗化处理面的压延铜或铜合金箔 Active CN103459679B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011067748 2011-03-25
JP2011-067748 2011-03-25
PCT/JP2012/053106 WO2012132576A1 (ja) 2011-03-25 2012-02-10 粗化処理面を備えた圧延銅又は銅合金箔

Publications (2)

Publication Number Publication Date
CN103459679A true CN103459679A (zh) 2013-12-18
CN103459679B CN103459679B (zh) 2016-06-15

Family

ID=46930340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280015153.2A Active CN103459679B (zh) 2011-03-25 2012-02-10 具备粗化处理面的压延铜或铜合金箔

Country Status (7)

Country Link
US (1) US9049795B2 (zh)
JP (1) JPWO2012132576A1 (zh)
KR (1) KR20130124383A (zh)
CN (1) CN103459679B (zh)
MY (1) MY164997A (zh)
TW (1) TWI530591B (zh)
WO (1) WO2012132576A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110962280A (zh) * 2018-09-28 2020-04-07 比亚迪股份有限公司 金属树脂复合体及其制备方法和电子产品外壳

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9580829B2 (en) 2010-05-07 2017-02-28 Jx Nippon Mining & Metals Corporation Copper foil for printed circuit
MY161680A (en) 2010-09-27 2017-05-15 Jx Nippon Mining & Metals Corp Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board and printed wiring board
CN104735929B (zh) * 2013-12-24 2017-12-29 深南电路有限公司 电路板加工方法和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019222A (en) * 1989-05-02 1991-05-28 Nikko Gould Foil Co., Ltd. Treatment of copper foil for printed circuits
JP2002241989A (ja) * 2000-11-27 2002-08-28 Furukawa Circuit Foil Kk 金属複合体シート、それを用いた回路基板用の積層板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159231A (en) * 1978-08-04 1979-06-26 The United States Of America As Represented By The Secretary Of The Interior Method of producing a lead dioxide coated cathode
JPS56155592A (en) 1980-04-03 1981-12-01 Furukawa Circuit Foil Copper foil for printed circuit and method of manufacturing same
JPH0650795B2 (ja) 1989-05-02 1994-06-29 日鉱グールド・フォイル株式会社 印刷回路用銅箔の処理方法
JPH0650794B2 (ja) 1989-05-02 1994-06-29 日鉱グールド・フォイル株式会社 印刷回路用銅箔の処理方法
CN1084803C (zh) * 1993-04-19 2002-05-15 Ga-Tek公司 制造金属铜粉、铜氧化物和铜箔的方法
JP2849059B2 (ja) 1995-09-28 1999-01-20 日鉱グールド・フォイル株式会社 印刷回路用銅箔の処理方法
JP3258308B2 (ja) 2000-02-03 2002-02-18 株式会社日鉱マテリアルズ レーザー穴開け性に優れた銅箔及びその製造方法
US20020182432A1 (en) 2000-04-05 2002-12-05 Masaru Sakamoto Laser hole drilling copper foil
JP3768104B2 (ja) 2001-01-22 2006-04-19 ソニーケミカル株式会社 フレキシブルプリント基板
JP4298943B2 (ja) 2001-10-18 2009-07-22 日鉱金属株式会社 銅箔表面処理剤
JP4379854B2 (ja) 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
JP4316413B2 (ja) 2004-04-05 2009-08-19 日鉱金属株式会社 粗化処理面を備えた銅合金箔及び銅合金箔の粗化処理方法
WO2007145164A1 (ja) 2006-06-12 2007-12-21 Nippon Mining & Metals Co., Ltd. 粗化処理面を備えた圧延銅又は銅合金箔及び圧延銅又は銅合金箔の粗化方法
KR101228168B1 (ko) 2007-09-28 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로용 동박 및 동장 적층판
JP2009164488A (ja) 2008-01-09 2009-07-23 Hitachi Cable Ltd プリント配線板用銅箔
WO2009154066A1 (ja) 2008-06-17 2009-12-23 日鉱金属株式会社 印刷回路基板用銅箔及び印刷回路基板用銅張積層板
JP5351461B2 (ja) * 2008-08-01 2013-11-27 日立電線株式会社 銅箔及び銅箔製造方法
WO2010061736A1 (ja) 2008-11-25 2010-06-03 日鉱金属株式会社 印刷回路用銅箔
WO2010140540A1 (ja) 2009-06-05 2010-12-09 Jx日鉱日石金属株式会社 半導体パッケージ基板用銅箔及び半導体パッケージ用基板
CN102803575B (zh) 2009-06-19 2016-02-03 吉坤日矿日石金属株式会社 铜箔及其制造方法
CN102666939B (zh) 2009-12-24 2015-08-19 吉坤日矿日石金属株式会社 表面处理铜箔
WO2011090044A1 (ja) 2010-01-25 2011-07-28 Jx日鉱日石金属株式会社 二次電池負極集電体用銅箔
US9580829B2 (en) 2010-05-07 2017-02-28 Jx Nippon Mining & Metals Corporation Copper foil for printed circuit
CN103124810A (zh) 2010-09-24 2013-05-29 吉坤日矿日石金属株式会社 印刷电路板用铜箔的制造方法以及印刷电路板用铜箔
MY161680A (en) 2010-09-27 2017-05-15 Jx Nippon Mining & Metals Corp Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board and printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019222A (en) * 1989-05-02 1991-05-28 Nikko Gould Foil Co., Ltd. Treatment of copper foil for printed circuits
JP2002241989A (ja) * 2000-11-27 2002-08-28 Furukawa Circuit Foil Kk 金属複合体シート、それを用いた回路基板用の積層板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110962280A (zh) * 2018-09-28 2020-04-07 比亚迪股份有限公司 金属树脂复合体及其制备方法和电子产品外壳

Also Published As

Publication number Publication date
KR20130124383A (ko) 2013-11-13
WO2012132576A1 (ja) 2012-10-04
US9049795B2 (en) 2015-06-02
JPWO2012132576A1 (ja) 2014-07-24
US20140037976A1 (en) 2014-02-06
TW201245499A (en) 2012-11-16
CN103459679B (zh) 2016-06-15
MY164997A (en) 2018-02-28
TWI530591B (zh) 2016-04-21

Similar Documents

Publication Publication Date Title
KR102059280B1 (ko) 수지와의 밀착성이 우수한 동박 및 그 제조 방법 그리고 그 전해 동박을 사용한 프린트 배선판 또는 전지용 부극재
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
CN101466875B (zh) 具有粗化处理面的轧制铜或铜合金箔以及该轧制铜或铜合金箔的粗化方法
CN100571483C (zh) 带载体的极薄铜箔以及使用带载体的极薄铜箔的电路板
JP5654581B2 (ja) 印刷回路用銅箔、銅張積層板、印刷回路基板、印刷回路及び電子機器
WO2010061736A1 (ja) 印刷回路用銅箔
CN104943270B (zh) 附载体的铜箔、印刷布线板、层压体、电子机器及印刷布线板的制造方法
JP6205269B2 (ja) 印刷回路用銅箔、銅張積層板、プリント配線板、印刷回路板及び電子機器
WO2013065727A1 (ja) 印刷回路用銅箔
WO2021193863A1 (ja) プリント配線板用表面処理銅箔、並びにこれを用いたプリント配線板用銅張積層板及びプリント配線板
CN103459679A (zh) 具备粗化处理面的压延铜或铜合金箔
JP6550196B2 (ja) 表面処理銅箔、並びにこれを用いた銅張積層板およびプリント配線板
JP5985812B2 (ja) 印刷回路用銅箔
KR101623713B1 (ko) 인쇄 회로용 동박
CN102233699A (zh) 以超低棱线铜箔为载体的极薄铜箔及其制造方法
JP3906347B2 (ja) 印刷回路用銅箔
JP4316413B2 (ja) 粗化処理面を備えた銅合金箔及び銅合金箔の粗化処理方法
JP6273317B2 (ja) 印刷回路用銅箔

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: JX NIPPON MINING & METALS CORPORATION

Address before: Tokyo, Japan

Patentee before: JX Nippon Mining & Metals Corporation

CP01 Change in the name or title of a patent holder