CN103425593A - 存储器装置编程窗口调整 - Google Patents
存储器装置编程窗口调整 Download PDFInfo
- Publication number
- CN103425593A CN103425593A CN2013103591738A CN201310359173A CN103425593A CN 103425593 A CN103425593 A CN 103425593A CN 2013103591738 A CN2013103591738 A CN 2013103591738A CN 201310359173 A CN201310359173 A CN 201310359173A CN 103425593 A CN103425593 A CN 103425593A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- storage arrangement
- programming
- bit pattern
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 28
- 230000004087 circulation Effects 0.000 claims description 20
- 238000013519 translation Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 241001269238 Data Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本发明涉及存储器装置编程窗口调整。在一个或一个以上实施例中,将一种存储器装置揭示为具有可调整编程窗口,所述可调整编程窗口具有多个可编程电平。移动所述编程窗口以补偿当所述存储器装置经历例如改变所述编程窗口的擦除/编程循环等因素时可达到的可靠编程及擦除阈值中的改变。在初始擦除/编程循环之前确定初始编程窗口。接着在所述编程窗口改变时移动所述编程电平,使得多个可编程电平仍保留在所述编程窗口内且随所述编程窗口改变而被追踪。
Description
本申请为发明名称为“存储器装置编程窗口调整”的原中回发明专利申请的分案申请。原申请的申请号为200880111474.6;原申请的申请日为2008年10月16日;原发明专利申请案的优先权日为2007年10月17日。
技术领域
本发明大体涉及半导体存储器且更明确地说涉及非易失性存储器装置。
背景技术
存储器装置通常作为内部元件、半导体、集成电路提供于计算机或其它电子装置中。存在许多不同类型的存储器,包含随机存取存储器(RAM)、唯读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及非易失性快闪存储器。
快闪存储器装置已发展成为用于各种电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功率消耗的单晶体管存储器单元。快闪存储器的常见使用包含个人计算机、个人数字助理(PDA)、数码相机及蜂窝式电话。程序代码和系统数据(例如基本输入/输出系统(BIOS))通常存储于快闪存储器装置中以供在个人计算机系统中使用。
非易失性存储器装置中的每一单元可编程为每单元单个位(即,单级单元-SLC)或每单元多个位(即,多级单元-MLC)。每一单元的阈值电压(Vth)确定存储于所述单元中的数据。例如,在SLC中,0.5伏的Vth可指示经编程单元而-0.5伏的Vth可指示经擦除单元。MLC具有多个正Vth分布,每一正分布指示不同的状态而负分布通常指示经擦除状态。MCL通过给存储于传统快闪单元上的特定电压范围指派位样型来利用所述单元的模拟性质。所述分布为较大编程窗口的一部分(即,其中存储器装置为可编程的电压范围)且通过电压空间或容限分离,所述电压空间或容限因对例如将四种状态装配到低电压存储器装置中的限制而相对小。
当快闪存储器单元经历多个擦除/编程循环时,所述快闪存储器单元失去其被擦除到特定负电压的能力。此为将电荷存储层(如,浮动栅极)与衬底分离的隧道氧化物中的电子陷阱的结果。在需要将更多状态存储于编程窗口中的MLC技术中尤其不期望如此。循环之后的较小编程窗口可限制存储器装置中可用MLC编程状态的数量。
图1图解说明显示典型非易失性存储器装置的编程阈值电压改变的图表。此图沿y轴显示非易失性存储器单元的阈值电压且沿x轴显示擦除/编程循环的数量。
最初,存储器单元可能具有-3.0伏的最大经擦除状态及3.0伏的最大经编程状态,所述最大经编程状态在擦除/编程循环的数量为低的情况下更靠近于y轴。当所述循环接近10k循环时,可看到最大擦除状态阈值电压已增加到0伏而最大经编程状态阈值电压已增加到5.0伏。因此,此图表中的最可靠编程窗口固定为在0伏与3伏之间。此为用于非易失性存储器装置的感测操作的固定编程窗口。
出于上述原因,且出于所述领域的技术人员在阅读及理解本说明书后将易于理解的下述其它原因,此项技术中需要一种方法来调整非易失性存储器装置中擦除/编程循环对编程窗口的影响。
附图说明
图1显示存储器单元阈值电压(Vt)对擦除/编程循环数量的图表。
图2显示用于在编程时进行编程窗口调整的方法的一个实施例的流程图。
图3显示用于可在经调整编程电平下检索数据的方法的一个实施例的流程图。
图4显示根据图1及图2的方法的电平转换表的一个实施例。
图5显示编程窗口调整方法的替代实施例的流程图。
图6显示并入有本发明的编程窗口调整方法的存储器系统的一个实施例的框图。
具体实施方式
在本发明的以下详细描述中,参考形成本发明的一部分且其中以图解说明的方式显示可实践本发明的特定实施例的附图。在图式中,在数个视图中相同编号描述大致相似的组件。充分详细地描述这些实施例旨在使所属领域的技术人员能够实践本发明。可利用其它实施例且在不背离本发明的范围的情况下进行结构、逻辑及电改变。因此,以下详细描述不应视作在某种意义上限制本发明,且本发明的范围仅由所附权利要求书及其等效物界定。
图2图解说明用于在编程时进行编程窗口调整的方法的一个实施例的流程图。对待编程的存储器块执行块擦除操作201。擦除操作包括使耦合到每一列存储器单元的字线比衬底更具负性。例如,用包括大负性电压(例如,-20伏)的擦除脉冲偏置每一字线可用于将所述块中的存储器单元的阈值电压移动到负性电平。在每一擦除脉冲之后,执行擦除检验操作以确定是否充分擦除所述存储器单元。
接着借助感测操作读取经擦除存储器块的擦除阈值电压203。此向存储器控制器提供所述存储器块的新擦除阈值电压。在一个实施例中,将每一存储器单元的最大擦除阈值电压识别为存储器块的可靠擦除阈值电压205。使用此阈值来产生电平转换表207,如图4中所图解说明且随后论述。
所述最大可靠编程阈值识别为所述存储器装置的最小编程阈值。换句话说,在存储器装置的寿命中的给定点(即,4伏)处,所述最大编程阈值可能不再是用于编程的可靠阈值电压,因为在所述装置的整个寿命上不可能将如此高的电压编程到准确性足够的电平。因此,将可在所述装置的整个寿命上准确地编程的可靠阈值电压识别为最大编程阈值。
使用经更新的电平转换表将参考阈值电压电平编程到参考单元(其与经擦除存储器单元相关联)中及/或将电平转换表编程到存储器位置中209。如果存储器装置在数字域中操作,那么根据与表示每一可编程电平的更新的经转换数据位模式相关联的参考固定位模式来编程每一参考单元,如图4的第四列中所图解说明。
在一个实施例中,每编程电平仅使用一个参考单元。替代实施例可使用其它数量的参考单元。例如,一个实施例可使用每编程电平多个参考单元且在从平均过程中移除最高及最低阈值参考单元之后,将编程到所述单元中的电压的平均值用于感测目的。
在另一实施例中,在存储器单元中编程经更新电平转换表的用于擦除块的转换信息。具有所述转换信息的存储器单元可处在相同块或另一预定位置中。每当读取存储器块时便从此位置中读取所述转换信息且所述转换表用于从读取数据位中检索实际数据位。
图4中图解说明电平转换表的一个实施例。第一列401包括构成特定存储器装置的阈值电压范围的阈值电压电平。此表开始于-3.75伏的最大经擦除电平且以0.25伏的增量上升到4.00伏的最大经编程电平。
第二列402列出针对存储器装置的不同阈值电压电平的每一者的参考状态,给每一状态指派不同的5位固定位模式。给最大负阈值电压指派“00000”的位模式,且所述阈值电压范围中的最大正阈值电压为“11111”。每一位改变表示0.25伏的阈值电压增量。
参考固定位模式由存储器阵列控制器产生且用于在数字域中操作的实施例中。换句话说,当对所述存储器阵列执行读取操作时,所述阵列针对被读取的每一单元输出对应于5位参考固定位模式中的一者的信号,而非阈值电压。在于模拟域中操作的替代实施例中,输出正被读取的每一存储器单元的实际阈值电压而非数字位模式。
图4的表的第三列403列出在任何擦除/编程循环之前为准确的经转换数据位模式。这些4位的循环前位模式的每一者表示存储器装置的特定参考数字固定位模式且每一者对应于5位“参考”模式中的不同一者。例如,对应于“00101”的循环前经转换数据位模式为“0000”。此还是表示具有-2.50伏阈值电压电平的存储器单元的经擦除电平的循环前经转换位模式。对应于“11000”的循环前经转换数据位模式为“1111”且表示2.25伏的阈值电压。
在图4的实施例中,由“1111”表示的经编程状态对应于存储器块的存储器单元的最大经编程阈值电压电平且表示编程窗口的顶部。位模式“0000”对应于存储器块的经擦除电平且表示编程窗口的底部。
图4的表的第四列列出在循环后情形中可能发生的经转换数据位模式。可看出,编程窗口(即,“0000”)的底部已向上移位以对应于表示经识别可靠阈值电压电平(例如,-1.50伏)的固定位模式“01001”。编程窗口的顶部(即,“1111”)已向上移位以对应于表示3.25伏的阈值电压电平的固定位模式“11100”。
图4的编程电平转换表可由存储器控制器产生且被存储于存储器中以供将来在存储器读取操作期间使用。在一个实施例中,在每一擦除操作时更新所述表。替代实施例可以不同间隔更新所述表。持续的更新允许存储器控制器在存储器单元被循环时追踪所述存储器单元中的改变且相应地调整编程窗口。
图3图解说明用于数据检索的方法的一个实施例的流程图。此方法使用来自图4的经转换数据位模式列404的经调整编程电平。
读取已用经调整编程电平编程的存储器块参考单元301。使用这些参考单元位模式来产生在读取数据单元期间使用的转换表303。所述转换表含有读取参考单元位模式与所预期参考单元位模式之间的差异。所预期参考单元位模式为在任何擦除/编程循环之前初始指派给存储器单元的每一阈值电压电平的位模式。
例如,根据图4,将“0000”的初始经转换数据位模式(循环前)指派到-2.50伏及“00101”的固定位模式(即,所预期参考单元位模式)。在循环后,现在将“0000”状态指派到-1.50伏及“01001”的固定位模式(即,读取参考单元位模式)。此提供存储于转换表中的1.0伏参考单元位模式差异。
当读取数据单元时305,针对编程窗口中由存储于转换表中的参考单元位模式差异指示的差异调整数据307。如果存储器装置的存储器阵列在数字域中操作,那么控制器针对每一存储器单元读取来读取对应于4位数字位模式的数字信号以确定所述单元的经编程状态。
图3中所图解说明的方法给感测操作提供在存储器装置经历增加数量的擦除/编程循环时随编程窗口中的改变而调整从存储器单元中读取的数据的能力。如图4的电平转换表中所示,在任何循环之前从存储器单元读取的数据将具有与若干循环操作之后读取的数据不同的与给定阈值电平相关联的参考固定位模式。
图5图解说明先前所讨论的编程窗口调整方法的替代实施例的流程图。图2的实施例通过追踪擦除电平来调整编程窗口。图5的替代实施例通过追踪擦除及经编程电平两者来调整编程窗口。
由于此方法还追踪经编程电平,因此其通过执行块擦除500开始,此后进行编程操作501。执行所述编程操作直到达到所述装置的最大编程电平为止。接着读出此最大阈值电压503。接着执行块擦除操作505以达到最大擦除阈值电压。接着读出擦除阈值电压507。
接着使用最大可靠可编程阈值电压及最大可靠可擦除阈值电压来产生存储器装置的可用编程窗口509。如在先前实施例中,此窗口接着界定存储器阵列的可编程范围,使得所有可编程电平应处于所述窗口的范围内。
调整由位模式表示的可编程电平之间的容限,以便将可用编程窗口的使用最大化511。换句话说,一且通过最小编程阈值及最大擦除阈值建立上部边界及下部边界,便将可编程状态(由位模式表示)分布于整个窗口中。控制器还可在实际编程存储器单元的块之前建立将可靠地处于所述窗口的范围中的编程电平数目。如果使用转换表,那么还可在此刻产生所述转换表并将其存储于存储器中513。在替代实施例中,用经调整编程电平来编程与经擦除块相关联的参考单元513。在又一实施例中,既产生转换表又编程参考单元513。
基于经调整编程窗口来调整从存储器单元中读出的数据。此是通过从所预期参考单元位模式及实际位模式(从参考单元中读取的)产生转换表来实现。在替代实施例中,还可从读取存储于存储器中的转换信息来产生转换表。接着确定初始参考固定位模式与最近经调整参考单元位模式之间的差异。将转换表应用于来自存储器单元的读取数据位模式以得到实际数据。
图5中所图解说明的实施例可由存储器装置的存储器控制器执行。在一个实施例中,在每一编程操作之前执行所述实施例。替代实施例在已执行其一数目的擦除/编程循环之后执行所述方法。
图6图解说明存储器装置600的功能框图,存储器装置600可并入有本发明的存储器单元。存储器装置600耦合到处理器610。处理器610可以是存储器控制器、微处理器或某一其它类型的控制电路。存储器装置600与处理器610形成存储器系统620的一部分。存储器装置600已经简化以将焦点集中于所述存储器的有助于理解本发明的特征上。
所述存储器装置包括可以是快闪存储器单元或其它类型的非易失性半导体单元的非易失性存储器单元的阵列630。存储器阵列630布置成若干排的行和列。每一行的存储器单元的控制栅极与字线耦合,而存储器单元的漏极与源极连接耦合到位线。如此项技术中所众所周知,单元到位线的连接取决于阵列是NAND架构还是NOR架构。本发明的存储器单元可布置成如先前所描述的NAND或NOR架构以及其它架构。
地址缓冲器电路640经提供以锁存地址输入连接A0到Ax642上所提供的地址信号。地址信号由行解码器644及列解码器646接收并解码以存取存储器阵列630。所属领域的技术人员受益于本发明的描述而将了解,地址输入连接的数目取决于存储器阵列630的密度及架构。即,地址的数目随增加的存储器单元计数及增加的排与块计数而增加。
存储器装置600通过使用感测放大器/缓冲器电路650感测存储器阵列列中的电压或电流改变而在存储器阵列630中读取数据。在一个实施例中,所述感测放大器/缓冲器电路经耦合以从存储器阵列630读取数据行并将其锁存。所包含的数据输入与输出缓冲器电路660用于通过多个数据连接662与控制器610进行双向数据通信。写入电路655经提供以将数据写入到存储器阵列。
控制电路670对从处理器610提供于控制连接672上的信号进行解码。这些信号用来控制对存储器阵列630的操作,包含数据读取、数据写入以及擦除操作。控制电路670可以是状态机、定序器或某一其它类型的控制器。控制电路670适于执行先前所揭示的编程窗口调整实施例。控制电路670可以是存储器装置600的一部分(如图所示)或可与存储器装置600分离。
图6中所图解说明的快闪存储器装置已经简化以促进对存储器的特征的基本理解且仅用于图解说明的目的。所属领域的技术人员知晓对快闪存储器的内部电路及功能的更详细理解。尽管图6的框图将控制电路显示为存储器装置集成电路600的一部分,但替代实施例可能具有与所述控制电路分离的存储器阵列。
在一个实施例中,在不将数字数据位模式转换到其等效电压电平的情况下于数字域中执行所有的数据操纵、编程及读取。替代实施例将这些功能执行为在由单独控制器进行操纵之前用模/数转换器转换的电压。所述控制器接着产生对应于位模式的数字信号,所述数字信号由数/模转换器转换为模拟信号的电压电平以供编程到一或多个经寻址的存储器单元中。
结论
总之,本发明的一个或一个以上实施例在最大可靠擦除阈值电压及最大可靠编程阈值电压因擦除/编程循环或其它机制而发生改变时提供对存储器装置编程窗口的连续调整。本发明的实施例响应于编程窗口改变而产生后续编程窗口。
本发明的实施例针对存储器装置中的许多块优化编程窗口。例如,一个存储器块可具有从-2伏到+3伏的编程窗口,而相同存储器装置中的另一编程块具有从-3.5伏到+4伏的编程窗口。本发明的实施例使得初始编程窗口因存储器块中的差异而在存储器装置上更均匀。
本发明的实施例不仅可改变经调整编程窗口中的电平之间的容限而且还可调整电平的数量。由于编程窗口可扩展或缩小,因此可按需要扩展或减小窗口内的电平的数量。
虽然本文已图解阐述及描述了特定实施例,但是所属领域的技术人员将了解,任何经计算以达到相同目的的布置均可替代所示的特定实施例。所属领域的技术人员将了解本发明的许多修改。因此,此申请案打算涵盖本发明的任何修改或变化。明确的打算是本发明仅由所附权利要求书及其等效物限定。
Claims (16)
1.一种用于在具有可调整编程电平的存储器装置中读取数据的方法,所述方法包括:
从存储器块的参考单元或关于所述存储器块的转换数据中读取参考位模式的一个参考位模式;以及
产生转换表,所述转换表包括:所述转换数据、或所读取的参考位模式与在任何擦除/编程循环之前初始指派给所述参考单元的参考位模式之间的差异;
从数据单元读取经编程状态;以及
响应于所述转换表而解译所读取的经编程状态。
2.根据权利要求1所述的方法,且其进一步包含响应于一些擦除/编程循环而更新所述转换表。
3.根据权利要求1所述的方法,其中所述存储器装置是非易失性NAND存储器装置。
4.根据权利要求1所述的方法,且其进一步包含将参考门限电压电平编程至与所述存储器块相关联的参考单元中。
5.根据权利要求4所述的方法,其中针对每个参考门限电压电平仅编程一个存储器单元。
6.根据权利要求1所述的方法,且其进一步包含将所述转换表编程至所述存储器块的存储器位置中。
7.一种存储器装置,所述装置包括:
存储器单元的阵列;以及
控制电路,经配置以控制所述存储器装置,所述控制电路经配置以在一组存储器单元中读取存储器单元的擦除门限电压、针对所述一组存储器单元中的每一个存储器单元识别最大擦除门限电压、并响应于所述最大擦除门限电压而产生编程电平转换表,所述控制电路进一步经配置以响应于所述转换表而将参考门限电压编程至与所述一组存储器单元相关联的参考存储器单元。
8.根据权利要求7所述的存储器装置,其中所述控制电路进一步经配置以控制所述一组存储器单元的擦除操作。
9.根据权利要求7所述的存储器装置,其中所述控制电路经配置以每个编程电平仅编程一个参考存储器单元。
10.根据权利要求7所述的存储器装置,其中所述控制电路经配置以每个编程电平将多个参考门限电压编程至多个参考存储器单元。
11.根据权利要求10所述的存储器装置,其中所述控制电路进一步经配置以在传感操作期间确定所述多个参考门限电压的平均。
12.根据权利要求7所述的存储器装置,其中所述控制电路进一步经配置以将所述参考门限电压编程至所述一组存储器单元的中的所述参考存储器单元。
13.根据权利要求7所述的存储器装置,其中所述控制电路进一步经配置以将所述参考门限电压编程至一组与所述一组存储器单元不同的存储器单元中的所述参考存储器单元。
14.根据权利要求7所述的存储器装置,其中所述控制电路经配置以使用参考固定位模式编程每个参考存储器单元,所述参考固定位模式与代表每个编程电平的经更新转换的数据位模式相关联。
15.根据权利要求7所述的存储器装置,其中所述控制电路经配置以读取所述一组存储器单元且与所述一组存储器单元的每次读取一起来读取所述转换表。
16.根据权利要求12所述的存储器装置,其中所述存储器单元的阵列经配置以输出对应于针对每个被读取的存储器单元的多位参考固定位模式的信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/873,894 | 2007-10-17 | ||
US11/873,894 US8117375B2 (en) | 2007-10-17 | 2007-10-17 | Memory device program window adjustment |
CN200880111474.6A CN101821812B (zh) | 2007-10-17 | 2008-10-16 | 存储器装置编程窗口调整 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880111474.6A Division CN101821812B (zh) | 2007-10-17 | 2008-10-16 | 存储器装置编程窗口调整 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103425593A true CN103425593A (zh) | 2013-12-04 |
CN103425593B CN103425593B (zh) | 2016-11-09 |
Family
ID=40564637
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880111474.6A Active CN101821812B (zh) | 2007-10-17 | 2008-10-16 | 存储器装置编程窗口调整 |
CN201310359173.8A Active CN103425593B (zh) | 2007-10-17 | 2008-10-16 | 存储器装置编程窗口调整 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880111474.6A Active CN101821812B (zh) | 2007-10-17 | 2008-10-16 | 存储器装置编程窗口调整 |
Country Status (5)
Country | Link |
---|---|
US (3) | US8117375B2 (zh) |
KR (1) | KR101154563B1 (zh) |
CN (2) | CN101821812B (zh) |
TW (2) | TWI410973B (zh) |
WO (1) | WO2009052273A1 (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8014196B2 (en) * | 2008-08-28 | 2011-09-06 | Agere Systems Inc. | Reduced-power programming of multi-level cell (MLC) memory |
US8386884B2 (en) * | 2009-07-14 | 2013-02-26 | Macronix International Co., Ltd. | Memory apparatus with multi-level cells and operation method thereof |
KR101617810B1 (ko) | 2009-08-24 | 2016-05-03 | 삼성전자주식회사 | 불휘발성 메모리 장치, 그것의 프로그램 방법, 그리고 그것을 포함하는 메모리 시스템 |
KR101655306B1 (ko) | 2010-02-24 | 2016-09-07 | 삼성전자주식회사 | 메모리 시스템 및 그것의 액세스 방법 |
CN102456405A (zh) * | 2010-11-02 | 2012-05-16 | 上海华虹集成电路有限责任公司 | 一种应用于Flash EEPROM的动态参考源电路 |
US20130006896A1 (en) * | 2011-06-28 | 2013-01-03 | Seagate Technology Llc | Training Datasets for Memory Devices |
US8687431B2 (en) | 2011-07-06 | 2014-04-01 | Micron Technology, Inc. | Programming methods and memories |
US8902648B2 (en) | 2011-07-26 | 2014-12-02 | Micron Technology, Inc. | Dynamic program window determination in a memory device |
US9076547B2 (en) | 2012-04-05 | 2015-07-07 | Micron Technology, Inc. | Level compensation in multilevel memory |
US9030870B2 (en) | 2011-08-26 | 2015-05-12 | Micron Technology, Inc. | Threshold voltage compensation in a multilevel memory |
CN102298971B (zh) * | 2011-08-29 | 2014-05-21 | 南京大学 | 一种非挥发性快闪存储器高密度多值存储的操作方法 |
US8990644B2 (en) * | 2011-12-22 | 2015-03-24 | Micron Technology, Inc. | Apparatus and methods of programming memory cells using adjustable charge state level(s) |
US9164836B2 (en) * | 2011-12-28 | 2015-10-20 | Intel Corporation | Cycling endurance extending for memory cells of a non-volatile memory array |
US9430322B2 (en) * | 2012-08-02 | 2016-08-30 | Sandisk Technologies Llc | Device based wear leveling using intrinsic endurance |
US8971128B2 (en) | 2013-01-31 | 2015-03-03 | Sandisk Technologies Inc. | Adaptive initial program voltage for non-volatile memory |
US8879324B2 (en) * | 2013-02-01 | 2014-11-04 | Lsi Corporation | Compensation loop for read voltage adaptation |
KR102127105B1 (ko) | 2013-11-11 | 2020-06-29 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 구동 방법 |
US9312010B1 (en) | 2014-10-07 | 2016-04-12 | Sandisk Technologies Inc. | Programming of drain side word line to reduce program disturb and charge loss |
CN105679368A (zh) * | 2016-01-15 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 一种通过调整SONOS字线读电压增加flash窗口的方法 |
JP6249504B1 (ja) * | 2016-08-24 | 2017-12-20 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US11081170B2 (en) | 2018-12-19 | 2021-08-03 | Micron Technology, Inc. | Apparatus and methods for programming memory cells responsive to an indication of age of the memory cells |
CN110176269B (zh) * | 2019-04-16 | 2020-11-17 | 华中科技大学 | 一种精确调控非易失性存储单元状态的方法及系统 |
DE112019007385T5 (de) * | 2019-05-31 | 2022-02-17 | Micron Technology, Inc. | Verbesserte sicherheit und korrektheit beim lesen und programmieren von daten in einem nichtflüchtigen speichergerät |
WO2020240234A1 (en) | 2019-05-31 | 2020-12-03 | Micron Technology, Inc. | Method for checking the erasing phase of a memory device |
US11004525B1 (en) * | 2020-02-20 | 2021-05-11 | Sandisk Technologies Llc | Modulation of programming voltage during cycling |
US11776629B2 (en) * | 2020-08-17 | 2023-10-03 | Micron Technology, Inc. | Threshold voltage based on program/erase cycles |
US11017142B1 (en) * | 2020-09-02 | 2021-05-25 | Arm Limited | Methods and apparatuses of configurable integrated circuits |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3346274B2 (ja) * | 1998-04-27 | 2002-11-18 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
GB2383455B (en) * | 2001-12-21 | 2004-02-25 | Motorola Inc | Non-volatile memory and method for operating a non-volatile memory |
JP2003242787A (ja) * | 2002-02-14 | 2003-08-29 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
US6917542B2 (en) * | 2003-07-29 | 2005-07-12 | Sandisk Corporation | Detecting over programmed memory |
KR100632940B1 (ko) * | 2004-05-06 | 2006-10-12 | 삼성전자주식회사 | 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치 |
US7130210B2 (en) * | 2005-01-13 | 2006-10-31 | Spansion Llc | Multi-level ONO flash program algorithm for threshold width control |
US7149121B2 (en) * | 2005-01-26 | 2006-12-12 | Macronix International Co., Ltd. | Method and apparatus for changing operating conditions of nonvolatile memory |
US7430138B2 (en) | 2005-03-31 | 2008-09-30 | Sandisk Corporation | Erasing non-volatile memory utilizing changing word line conditions to compensate for slower erasing memory cells |
US7339834B2 (en) | 2005-06-03 | 2008-03-04 | Sandisk Corporation | Starting program voltage shift with cycling of non-volatile memory |
US7230854B2 (en) * | 2005-08-01 | 2007-06-12 | Sandisk Corporation | Method for programming non-volatile memory with self-adjusting maximum program loop |
US7218552B1 (en) | 2005-09-09 | 2007-05-15 | Sandisk Corporation | Last-first mode and method for programming of non-volatile memory with reduced program disturb |
US7495966B2 (en) | 2006-05-01 | 2009-02-24 | Micron Technology, Inc. | Memory voltage cycle adjustment |
US7568135B2 (en) * | 2006-05-15 | 2009-07-28 | Apple Inc. | Use of alternative value in cell detection |
JP2008047273A (ja) * | 2006-07-20 | 2008-02-28 | Toshiba Corp | 半導体記憶装置およびその制御方法 |
US7904788B2 (en) * | 2006-11-03 | 2011-03-08 | Sandisk Corporation | Methods of varying read threshold voltage in nonvolatile memory |
-
2007
- 2007-10-17 US US11/873,894 patent/US8117375B2/en active Active
-
2008
- 2008-10-16 CN CN200880111474.6A patent/CN101821812B/zh active Active
- 2008-10-16 KR KR1020107008372A patent/KR101154563B1/ko active IP Right Grant
- 2008-10-16 TW TW097139781A patent/TWI410973B/zh active
- 2008-10-16 WO PCT/US2008/080145 patent/WO2009052273A1/en active Application Filing
- 2008-10-16 TW TW102102532A patent/TWI502592B/zh active
- 2008-10-16 CN CN201310359173.8A patent/CN103425593B/zh active Active
-
2012
- 2012-01-17 US US13/351,525 patent/US8307152B2/en active Active
- 2012-09-07 US US13/606,471 patent/US8713246B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8713246B2 (en) | 2014-04-29 |
KR20100068451A (ko) | 2010-06-23 |
TWI502592B (zh) | 2015-10-01 |
TW201333960A (zh) | 2013-08-16 |
US20090106482A1 (en) | 2009-04-23 |
CN103425593B (zh) | 2016-11-09 |
CN101821812A (zh) | 2010-09-01 |
US20120117313A1 (en) | 2012-05-10 |
US8307152B2 (en) | 2012-11-06 |
TWI410973B (en) | 2013-10-01 |
US20120331217A1 (en) | 2012-12-27 |
TW200926173A (en) | 2009-06-16 |
US8117375B2 (en) | 2012-02-14 |
KR101154563B1 (ko) | 2012-06-08 |
CN101821812B (zh) | 2013-09-25 |
WO2009052273A1 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101821812B (zh) | 存储器装置编程窗口调整 | |
CN101627436B (zh) | 用于最小化闪存存储器nand串中编程干扰的方法 | |
CN103562883B (zh) | 存储器装置中的动态存储器高速缓存大小调整 | |
CN101652815B (zh) | 每级具有多于两个检验电压的非易失性多级存储器单元编程 | |
US7830718B2 (en) | Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device | |
CN101584006B (zh) | 非易失性存储器中的经分割的软编程 | |
CN101252020B (zh) | 存储器件的读取方法 | |
KR100819102B1 (ko) | 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치 | |
CN1575496B (zh) | 闪存装置及其操作方法 | |
CN102422362B (zh) | 存储器装置中的多电平编程检验 | |
CN102306501B (zh) | 编程不同大小的容限及在选择状态下使用补偿进行感测以改进非易失性存储器中的读取操作 | |
US8107287B2 (en) | Method of programming nonvolatile memory device | |
CN102792382B (zh) | 存储器装置中的感测操作 | |
CN1542858B (zh) | 高密度“或非”型闪速存储装置和存储单元 | |
CN102047230A (zh) | 混合式存储器管理 | |
CN101199025A (zh) | 快闪存储器装置中的选择性慢编程会聚 | |
US20120262980A1 (en) | Random access memory with cmos-compatible nonvolatile storage element and parallel storage capacitor | |
US20170364265A1 (en) | Data storage device and data maintenance method thereof | |
CN102197437B (zh) | 存储器装置中的数据传送及编程 | |
WO2009111270A1 (en) | Random access memory with cmos-compatible nonvolatile storage element in series with storage capacitor | |
US9349456B2 (en) | Method of operating non-volatile memory device | |
KR20090054125A (ko) | 플래시 메모리 장치 및 그것의 읽기 방법 | |
CN105097033A (zh) | 非易失性半导体存储装置与写入方法 | |
CN105023608A (zh) | 闪速存储器及坏区块的管理方法 | |
EP1065669A2 (en) | High-density NOR-type flash memory device and programming method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |