CN105679368A - 一种通过调整SONOS字线读电压增加flash窗口的方法 - Google Patents

一种通过调整SONOS字线读电压增加flash窗口的方法 Download PDF

Info

Publication number
CN105679368A
CN105679368A CN201610024791.0A CN201610024791A CN105679368A CN 105679368 A CN105679368 A CN 105679368A CN 201610024791 A CN201610024791 A CN 201610024791A CN 105679368 A CN105679368 A CN 105679368A
Authority
CN
China
Prior art keywords
vte
sonos
chips
read voltage
carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610024791.0A
Other languages
English (en)
Inventor
刘凯
张可钢
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610024791.0A priority Critical patent/CN105679368A/zh
Publication of CN105679368A publication Critical patent/CN105679368A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种通过调整SONOS字线读电压增加flash窗口的方法，步骤1，使用测试程序对所有芯片进行VTP变化范围的测试；步骤2，使用测试程序对所有芯片进行VTE变化范围的测试；步骤3，按照不同的VTE范围进行区间分组，将VTE变化范围落入对应区间分组的芯片分入该组；步骤4，分别对不同的区间分组进行相应不同的SONOS字线读电压调整或者不调整，重新读取新的SONOS字线读电压，使所有分组的芯片的VTE值都向同一数值靠拢，分布收敛；步骤5，重新使用测试程序对所有芯片进行VTP变化范围的测试；步骤6，重新使用测试程序对所有芯片进行VTE变化范围的测试。本发明能够优化flash产品因为工艺波动导致的窗口漂移的情况。

Description

一种通过调整SONOS字线读电压增加flash窗口的方法
技术领域
本发明涉及半导体集成电路制造工艺领域领域，特别是涉及一种通过调整SONOS[以ONO(氧化硅/氮化硅/氧化硅)为存储介质的闪存存储器]字线读电压增加flash(闪存)窗口的方法。
背景技术
目前存储器都普遍存在因为工艺差异造成的存储器件VT(阈值电压)窗口漂移的现象，这种差异可以存在于一片晶圆内，一个批次内，甚至一个平台内。由于一个平台的测试条件是既定的，正常情况下不会因为平台内的某个晶圆存储器件VT窗口漂移而作调整。那么，为了兼顾平台内产品正常存在的存储器件VT窗口漂移，平台设计时就要考虑到最差的情况，大大增加设计难度以及影响成品良率。
发明内容
本发明要解决的技术问题是提供一种通过调整SONOS字线读电压增加flash窗口的方法，能够优化flash产品因为工艺波动导致的窗口漂移的情况。
为解决上述技术问题，本发明的通过调整SONOS字线读电压增加flash窗口的方法，包括如下步骤：
步骤1，使用测试程序对所有芯片进行VTP(SONOS管在写入状态时的VT)变化范围的测试；
步骤2，使用测试程序对所有芯片进行VTE(SONOS管在擦除状态时的VT)变化范围的测试；
步骤3，按照不同的VTE范围进行区间分组，将VTE变化范围落入对应区间分组的芯片分入该组；
步骤4，分别对不同的区间分组进行相应不同的SONOS字线读电压调整或者不调整，重新读取新的SONOS字线读电压，使所有分组的芯片的VTE值都向同一数值靠拢，分布收敛；
步骤5，重新使用测试程序对所有芯片进行VTP变化范围的测试；
步骤6，重新使用测试程序对所有芯片进行VTE变化范围的测试。
本发明通过调整SONOS字线读操作电压来增加flash窗口，能够优化flash产品因为工艺波动导致的窗口漂移的情况。例如在SONOS结构的存储器平台中，由于晶圆在生长ONO(oxide-nitride-oxide氧化层-氮化层-氧化层)时分布在炉管的不同位置以及同一枚晶圆中心和边缘存在温度等因素的差异，导致不同的芯片拥有不同的flash窗口，影响flash的整体窗口和良率。本发明可以将窗口漂移问题很好的解决从而提升产品良率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是同一产品的N个不同芯片所对应的VTP/VTE分布图；
图2是应用本发明后，不同芯片间的VTP/VTE分布图；
图3是2TSONOS存储器的一个基本存储单元结构图；
图4是所述通过调整SONOS字线读电压增加flash窗口的方法流程图。
具体实施方式
所述通过调整SONOS字线读电压增加flash窗口的方法，能应用于SONOS结构的存储器平台中(结合图3)。该SONOS存储器产品通过对比参考电流来判断逻辑的“1”与“0”。读操作时SONOS字线上的电压在一定范围内可调整，并且这种调整是非挥发性的(参见下表)。
端口 读操作电压〔V〕
SONOS字线 可调整
字线 1.8
位线 0.85
源线 0
衬底 0
图4是所述通过调整SONOS字线读电压增加flash窗口的方法流程图，在SONOS存储器平台原有的测试程序中加入了如虚线框内新的判断与调整部分，通过测试程序将符合不同特定条件的芯片分为不同的组，并对各组做读操作时SONOS字线电压的调整，从而使各组的窗口趋于一致。图4中的“Msrts”即分组，表示对符合这个判断句内容的已归类一组。
结合图4所示，所述通过调整SONOS字线读电压增加flash窗口的方法具体的实现方式如下：
在原有的存储器件VT测试后增加判断语句，如果某芯片存储器件VT值介于某一个区间内，则对该芯片的SONOS字线读操作电压进行调整或保持该电压不变。
例如，以0.13μm节点的SONOS结构存储器为例，在正常测试VTE后，增加判断语句，对VTE<-600mV的芯片的SONOS字线读操作电压降低100mV；对于VTE介于-500mV和-600mV之间的芯片的SONOS字线读操作电压降低50mV；对于VTE>-500mV的芯片不做调整。这样所有的芯片最终的VTE都向-500mV靠拢，分布收敛，flashVT窗口变大。
图1是同一产品的N个不同芯片所对应的VTP/VTE分布，那么该产品的存储器件VT窗口大小为：最差的VTP即芯片N的VTP减去最差的VTE即芯片1的VTE。
图2是为应用所述通过调整SONOS字线读电压增加flash窗口的方法后，不同芯片间的VTP/VTE分布趋于一致后，该产品的flash窗口得到了很大的提升。
图3为2TSONOS存储器的一个基本存储单元。它包含一个SONOS存储管，一个选择管，五个端子，通过读操作时源线端电流与参考电流做对比判断该基本存储单元的存储内容。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (3)

1.一种通过调整SONOS字线读电压增加flash窗口的方法，其特征在于，包括如下步骤：
步骤1，使用测试程序对所有芯片进行VTP变化范围的测试；
步骤2，使用测试程序对所有芯片进行VTE变化范围的测试；
步骤3，按照不同的VTE范围进行区间分组，将VTE变化范围落入对应区间分组的芯片分入该组；
步骤4，分别对不同的区间分组进行相应不同的SONOS字线读电压调整或者不调整，并重新读取调整后的SONOS字线读电压，使所有分组的芯片的VTE值都向同一数值靠拢，分布收敛；
步骤5，重新使用测试程序对所有芯片进行VTP变化范围的测试；
步骤6，重新使用测试程序对所有芯片进行VTE变化范围的测试。
2.如权利要求1所述的方法，其特征在于：步骤4所述SONOS字线读电压调整是在一定范围内进行调整，并且这种调整是非挥发性的。
3.如权利要求1所述的方法，其特征在于：SONOS通过对比参考电流来判断逻辑“1”与“0”。
CN201610024791.0A 2016-01-15 2016-01-15 一种通过调整SONOS字线读电压增加flash窗口的方法 Pending CN105679368A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610024791.0A CN105679368A (zh) 2016-01-15 2016-01-15 一种通过调整SONOS字线读电压增加flash窗口的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610024791.0A CN105679368A (zh) 2016-01-15 2016-01-15 一种通过调整SONOS字线读电压增加flash窗口的方法

Publications (1)

Publication Number Publication Date
CN105679368A true CN105679368A (zh) 2016-06-15

Family

ID=56300774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610024791.0A Pending CN105679368A (zh) 2016-01-15 2016-01-15 一种通过调整SONOS字线读电压增加flash窗口的方法

Country Status (1)

Country Link
CN (1) CN105679368A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081306A (zh) * 2019-12-18 2020-04-28 山东华芯半导体有限公司 一种划分NANDFlash Wordline分组的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573761A (zh) * 2006-11-03 2009-11-04 桑迪士克股份有限公司 具有可变读取阈值的非易失性存储器
CN101821812A (zh) * 2007-10-17 2010-09-01 美光科技公司 存储器装置编程窗口调整
CN105206305A (zh) * 2015-09-22 2015-12-30 上海华虹宏力半导体制造有限公司 通过测试程序增加flash器件窗口的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101573761A (zh) * 2006-11-03 2009-11-04 桑迪士克股份有限公司 具有可变读取阈值的非易失性存储器
CN101821812A (zh) * 2007-10-17 2010-09-01 美光科技公司 存储器装置编程窗口调整
CN105206305A (zh) * 2015-09-22 2015-12-30 上海华虹宏力半导体制造有限公司 通过测试程序增加flash器件窗口的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081306A (zh) * 2019-12-18 2020-04-28 山东华芯半导体有限公司 一种划分NANDFlash Wordline分组的方法
CN111081306B (zh) * 2019-12-18 2023-03-31 山东华芯半导体有限公司 一种划分NANDFlash Wordline分组的方法

Similar Documents

Publication Publication Date Title
US11322212B2 (en) Semiconductor memory device and erase verify operation
US9147485B2 (en) Memory page buffer
US9105357B2 (en) Semiconductor memory device and defective judging method thereof
US20160216313A1 (en) Transistor testing circuit and method thereof, semiconductor memory apparatus and semiconductor apparatus
US10685689B2 (en) Semiconductor memory device
US8743608B2 (en) Nonvolatile memory apparatus and verification method thereof
US11011237B2 (en) Semiconductor memory device with erase control
US20070247917A1 (en) Method for programming a memory device suitable to minimize floating gate coupling and memory device
CN105206305B (zh) 通过测试程序增加flash器件窗口的方法
US9245644B2 (en) Method and apparatus for reducing erase disturb of memory by using recovery bias
CN105811982A (zh) 一种adc芯片参考电压测试校准方法
CN113488097B (zh) 一种用于存储器芯片的参考电流高效调整方法、装置及应用
CN106911315A (zh) 差分放大器电路、电压调节器和包括其的半导体存储器件
CN104751875B (zh) 应用于nvm芯片的失效位图分析方法
US8614921B2 (en) Nonvolatile semiconductor memory device
CN105679368A (zh) 一种通过调整SONOS字线读电压增加flash窗口的方法
US10418093B1 (en) DRAM sense amplifier active matching fill features for gap equivalence systems and methods
US7394698B1 (en) Method and apparatus for adjusting a read reference level under dynamic power conditions
US6717856B2 (en) Method and apparatus for sen-ref equalization
US8665651B1 (en) Reference cell circuit and method of producing a reference current
US9530488B1 (en) Methods, apparatus and system determining dual port DC contention margin
US20100259979A1 (en) Self Limiting Method For Programming A Non-volatile Memory Cell To One Of A Plurality Of MLC Levels
CN112698185B (zh) 器件窗口检验方法、装置、设备和存储介质
CN209345119U (zh) 一种减小失调电压的比较器、存储芯片及存储器
CN109600130A (zh) 一种减小失调电压的比较器、存储芯片及存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160615

WD01 Invention patent application deemed withdrawn after publication