TWI502592B - 記憶體裝置程式窗調整 - Google Patents

Description

記憶體裝置程式窗調整

本發明大體而言係關於半導體記憶體且更具體而言係關於非揮發性記憶體裝置。

記憶體裝置通常作為內部元件、半導體、積體電路提供於電腦或其它電子裝置中。存在許多不同類型之記憶體，其包含隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)及非揮發性快閃記憶體。

快閃記憶體裝置已發展成為廣泛用於電子應用之非揮發性記憶體之普遍來源。快閃記憶體裝置通常使用一允許高記憶體密度、高可靠性及低功率消耗之單電晶體記憶體單元。快閃記憶體之常見用途包含個人電腦、個人數位助理(PDA)、數位相機及蜂巢式電話。程式代碼和系統資料(例如一基本輸入/輸出系統(BIOS))通常儲存在快閃記憶體裝置中以供在個人電腦系統中使用。

一非揮發性記憶體裝置中之每一單元可程式化為每單元單一個位元(亦即，單個位準單元-SLC)或每單元多個位元(如多位準單元-MLC)。每一單元之臨限電壓(V_th )確定儲存在該單元中之資料。例如，在一SLC中，一0.5 V之V_th 可指示一經程式化單元而一-0.5 V之V_th 可指示一經抹除單元。MLC具有多個正V_th 分配，其中每一分配指示一不同狀態而一負分配通常指示一經抹除狀態。MLC藉由給一儲存 在該單元上之特定電壓範圍指派一位元樣型來利用一傳統快閃單元之類比性質。該等分配係一較大程式化窗之部分(亦即，一記憶體裝置之可程式化電壓範圍)，且該等分配藉由一電壓空間或邊限被分離開，該電壓空間或邊限因多個限制(例如將四種狀態裝配至一低電壓記憶體裝置中)而相對小。

由於快閃記憶體單元經歷多個抹除/程式化循環，所以該等快閃記憶體單元失去其被抹除至一特定負電壓之能力。此係隧道氧化物中電子陷阱之一結果，該隧道氧化物將電荷儲存層(如，浮置閘極)自該基板分離開。在其中需要在程式化窗中儲存較多狀態之MLC技術中尤其不期望如此。一循環後之較小程式化窗可限制該記憶體裝置中可用MLC程式狀態之數量。

圖1圖解闡釋一顯示一典型非揮發性記憶體裝置之程式化臨限電壓改變之曲線圖。此圖顯示沿y軸之非揮發性記憶體單元之臨限電壓且沿x軸之抹除/程式化循環之數量。

起先，一記憶體單元可能具有一-3.0 V之最大經抹除狀態及一3.0 V之最大經程式化狀態，其如所示更接近於抹除/程式化循環之數量為低之y軸處。當該等循環接近10k循環時，可看到最大抹除狀態臨限電壓已增加至0 V而最大經程式化狀態臨限電壓已增加至5.0 V。因此，該曲線圖中之最可靠程式窗固定為在0 V及3 V之間。此係用於一非揮發性記憶體裝置之感測作業之固定程式窗。

由於以上所陳述之原因，且由於彼等熟習此項技術者在閱讀及理解本說明書後將易於理解之下述其他原因，此項技術中需要一種方法來調整一非揮發性記憶體裝置中抹除/程式循環對一程式窗之效應。

600‧‧‧記憶體裝置

610‧‧‧處理器

620‧‧‧記憶體系統

630‧‧‧記憶體陣列

640‧‧‧位址緩衝器電路

642‧‧‧位址輸入連接A0-Ax

644‧‧‧列解碼器

646‧‧‧行解碼器

650‧‧‧感測放大器/緩衝器電路

655‧‧‧寫入電路

660‧‧‧資料輸入及輸出緩衝器電路

662‧‧‧資料連接

670‧‧‧控制電路

672‧‧‧控制連接

圖1顯示一記憶體單元之臨限電壓(V_t )對抹除/程式化循環之數量 之曲線圖。

圖2顯示在程式化時一用於程式窗調整之方法之一項實施例之流程圖。

圖3顯示一在經調整程式位準處進行資料擷取之方法之一項實施例之流程圖。

圖4顯示根據圖1及圖2之方法之一位準轉換表之一項實施例。

圖5顯示一程式窗調整方法之一替代實施例之一流程圖。

圖6顯示一併入有本發明之程式窗調整方法之記憶體系統之一項實施例之方塊圖。

在本發明之下述詳細說明中，參照其中形成本發明的一部分且其中以圖解闡釋的方式顯示可實施本發明的具體實施例的附圖。在該等圖式中，數個視圖中所有相同編號說明大致相似之組件。充分詳細地說明該等實施例以使彼等熟習此項技術者能夠實施本發明。可利用其它實施例及在不背離本發明之範疇之情況下做結構、邏輯及電力方面之改變。因此，以下詳細說明不應視作在某種意義上限制本發明，且本發明之範疇僅藉由隨附申請專利範圍及其等效物加以定義。

圖2圖解闡釋在程式化時一程式窗調整之方法之一項實施例之流程圖。對欲程式化之記憶體區塊執行一區塊抹除作業201。抹除作業包括使耦合至記憶體單元之每一列之字線比基板更具負性。例如，用一包含一大負性電壓(如，-20 V)之抹除脈衝偏壓每一字線可用於將該區塊中之記憶體單元之臨限電壓移動至一負性位準。在每一抹除脈衝之後，執行一抹除校驗作業以確定是否充分抹除該等記憶體單元。

然後藉助一感測作業讀取經抹除記憶體區塊之抹除臨限電壓203。此給記憶體控制器提供用於該記憶體區塊之新抹除臨限電壓。在一項實施例中，每一記憶體單元之最大抹除臨限電壓被識別為記憶 體區塊之一可靠抹除臨限電壓205。此臨限用於產生一如圖4中所圖解闡釋及隨後所討論之位準轉換表207。

該最大可靠程式臨限被識別為該記憶體裝置之最小程式化臨限。換而言之，在一記憶體裝置之壽命中之一既定點(即4 V)處，最大程式化臨限可能非係一程式化之可靠臨限電壓，因為如此高一電壓可能不可程式化至一超過該裝置之壽命之準確的充足位準。因此，一可準確地經程式化超過該裝置之壽命之可靠臨限電壓被識別為最大程式化臨限。

可使用經更新之位準轉換表將參考臨限電壓位準程式化至與經抹除記憶體區塊相關聯之參考單元中及/或將位準轉換資料程式化至一記憶體位置中209。若記憶體裝置於數位域中運作，則根據與表示每一可程式化位準之經更新轉換資料之位元型樣相關聯之參考固定位元型樣來程式化每一參考單元，如圖4之第四行中所圖解闡釋。

在一項實施例中，每程式化位準僅使用一個參考單元。替代實施例可使用其他數量之參考單元。例如，一項實施例可每程式化位準使用多個參考單元且在自平均過程中移除最高及最低臨限參考單元之後，將程式化至該等單元中之電壓之平均電壓用於感測目的。

在另一實施例中，將抹除區塊之經更新位準轉換表之轉換資訊程式化於記憶體單元中。具有該轉換資訊之記憶體單元可在同一區塊中或在另一預定位置中。該轉換資訊隨著由對記憶體區塊之每一讀取而讀取自此位置且該轉換表用於自讀取資料位元中擷取實際資料位元。

圖4圖解闡釋一位準轉換表之一項實施例。第一行401包括構成特定記憶體裝置之臨限電壓範圍之臨限電壓位準。此表開始於一-3.75 V之最大經抹除位準且以0.25 V之增量上升至一4.00 V之最大經程式化位準。

第二行402針對記憶體裝置之不同臨限電壓位準之每一者列出一參考狀態，每一狀態被指派一截然不同之5-位元固定位元型樣。最大負臨限電壓被指派一「0000」之位元型樣，且該臨限電壓範圍中之最大正臨限電壓係「1111」。每一位元改變表示0.25 V臨限電壓增量。

參考固定位元型樣由記憶體陣列控制器產生且用於一運行於數位域中之實施例中。換而言之，對該記憶體陣列執行一讀取作業時，該陣列針對所讀取之每一單元輸出一對應於該等5-位元參考固定位元型樣中之一者之信號，而非一臨限電壓。在一運行於該類似域中之替代實施例中，輸出正讀取之每一記憶體單元之實際臨限電壓而非數位位元型樣。

圖4之表之第三行403列出在任一抹除/程式化循環之前準確的經轉換資料位元型樣。該等4-位元、循環前位元型樣每一者表示該記憶體裝置之一特定參考數位固定位元型樣且每一者對應於5-位元「參考」型樣中之一截然不同者。例如，對應於「00101」之循環前經轉換資料位元型樣係「0000」。此亦係表示記憶體單元之具有一-2.50 V之臨限電壓位準之經抹除位準之循環前經轉換位元型樣。對應於「11000」之循環前經轉換資料位元型樣係「1111」且表示一2.25 V之臨限電壓。

在圖4之實施例中，由「1111」表示之經程式化狀態對應於記憶體區塊之記憶體單元之最大經程式化臨限電壓位準且表示程式窗之頂部。位元型樣「0000」對應於記憶體區塊之經抹除位準且表示程式窗之底部。

圖4之表之第四行404列出在一循環後情形中可能出現之經轉換資料位元型樣。可看出，程式窗(亦即，「0000」)之底部已向上移位以對應於表示經識別可靠臨限電壓位準(如，-1.50 V)之固定位元型樣「01001」。程式窗之頂部(亦即，1111)已向上移位以對應於表示一 3.25 V臨限電壓位準之固定位元型樣「11100」。

圖4之程式位準轉換表可由記憶體控制器產生且在記憶體讀取作業期間可儲存於記憶體中以供將來使用。在一項實施例中，在每一抹除作業時更新該表。替代實施例可以不同時間間隔更新該表。不斷的更新允許記憶體控制器在記憶體單元被循環時追蹤該等記憶體單元中之變化且相應地調整該程式窗。

圖3圖解闡釋一用於資料擷取之方法之一項實施例之流程圖。此方法使用來自圖4之經轉換資料位元型樣之行404之經調整程式位準。

經該等調整程式位準程式化之該等記憶體區塊參考單元被讀取為301。該等參考單元位元型樣用於產生一在資料單元之讀取期間使用之轉換表303。該轉換表含有讀取參考單元位元型樣與所期望參考單元位元型樣之間的差異。所期望參考單元位元型樣係在任何抹除/程式循環之前初始指派給記憶體單元之每一臨限電壓位準之位元型樣。

例如，根據圖4，一「0000」之初始經轉換資料位元型樣(循環前)被指派至-2.50 V及「00101」之固定位元型樣(亦即，所期望參考單元位元型樣)。在循環後，該「0000」狀態現被指派至-1.50 V及一「01001」之固定位元型樣(亦即，讀取參考單元位元型樣)。此提供一儲存在轉換表中之1.0 V參考單元位元型樣差異。

在讀取資料單元時305，針對該程式窗中如儲存在轉換表中之參考單元位元型樣差異所指出之差異來調整資料307。若記憶體裝置之記憶體陣列運作於數位域中，則控制器針對每一記憶體單元讀取讀取一對應於一四位元數位位元型樣之數位信號以確定該等單元之經程式化狀態。

圖3中所圖解闡釋之方法提供一感測作業，在記憶體裝置經歷增加數量之抹除/程式化循環時，該感測作業具有隨程式窗中之變化調 整自記憶體單元中讀取之資料之能力。如圖4之位準轉換表中所顯示，在任一循環之前自一記憶體單元讀取之資料將具有與若干循環作業後讀取之資料不同的與一既定臨限位準相關聯的一參考固定位元型樣。

圖5圖解闡釋一先前所討論之程式窗調整方法之一替代實施例之流程圖。圖2之實施例藉由追蹤抹除位準來調整程化窗。圖5之替代實施例藉由追蹤抹除及經程式化位準兩者來調整程式窗。

因為此方法亦追蹤經程式化位準，所以其以執行一區塊抹除500後跟一程式化作業501而開始。直到達到該裝置之最大程式化位準後才執行該程式作業。然後讀出此最大臨限電壓503。然後執行一區塊抹除作業505以達到一最大抹除臨限電壓。然後讀出抹除臨限電壓507。

然後使用最大可靠可程式化臨限電壓及最大可靠可抹除臨限電壓產生一用於記憶體裝置之可用程式窗509。如在先前之實施例中，此窗即界定記憶體陣列之可程式範圍，使得所有可程式化位準應位於該窗內。

如位元型樣所表示，調整該等可程式化位準之間的邊限以將可用程式窗之用途最大化511。換而言之，一旦藉由最小程式臨限及最大抹除臨限建立上下邊界，即刻將可程式化狀態(如位元型樣所表示)分散在整個該窗中。在記憶體單元之區塊之實際程式化之前，控制器亦可建立將可靠地位於該窗中之程式位準數目。若使用一轉換表，該轉換表亦可在此點處產生且儲存在記憶體中513。在一替代實施例中，用經調整程式位準程式化與經抹除區塊相關聯之參考單元513。在再一實施例中，既產生轉換表又程式化參考單元513。

基於經調整程式窗調整自該等記憶體單元讀出之資料。此係藉由自所期望參考單元位元型樣及讀取自參考單元之實際位元型樣產生 一轉換表來實現。在一替代實施例中，亦可藉由讀取儲存在記憶體中之轉換資訊來產生該轉換表。然後確定該初始參考固定位元型樣與最近經調整之參考單元位元型樣之間的差異。該轉換表被應用於來自記憶體單元之讀取資料位元型樣以得到實際資料。

圖5中所圖解闡釋之實施例可由記憶體裝置之記憶體控制器執行。在一項實施例中，其在每一程式化作業之前執行。替代實施例在已執行某一數量之抹除/程式化循環之後執行該方法。

圖6圖解闡釋一記憶體裝置600之一功能方塊圖，記憶體裝置600可併入有本發明之記憶體單元。記憶體裝置600耦合至一處理器610。處理器610可係記憶體控制器、一微處理器或某一其它類型之控制電路。記憶體裝置600及處理器610形成一記憶體系統620之部分。記憶體裝置600已被簡化以集中於記憶體的有助於理解該發明之特徵。

該記憶體裝置包括一可係快閃記憶體單元或其他類型之非揮發性半導體單元之非揮發性記憶體單元之陣列630。記憶體陣列630係以列與行之記憶體庫予以佈置。記憶體單元之每一列之控制閘極與一字線耦合，而記憶體單元之汲極及源極連接耦合至位元線。如此項技術中所衆所周知，單元至位元線之連接取決於陣列是一NAND架構還是一NOR架構。如先前所說明，本發明之記憶體單元可佈置在一NAND或NOR架構中，亦可佈置在其他架構中。

提供一位址緩衝器電路640以鎖存在位址輸入連接A0-Ax 642上提供之位址信號。由一列解碼器644接收並由一行解碼器646解碼位址信號以存取記憶體陣列630。得益於本說明書之熟習此項技術者應瞭解，位址輸入連接之數量取決於記憶體陣列630之密度及架構。亦即，該等位址之數量隨增加之記憶體單元計數及增加之記憶體庫與區塊計數而增加。

記憶體裝置600藉由使用感測放大器/緩衝器電路來感測記憶體陣 列行中之電壓或電流來讀取記憶體陣列630中之資料。在一項實施例中，感測放大器/緩衝器電路650經耦合以自記憶體陣列630中讀取一列資料並將其鎖存。包括資料輸入及輸出緩衝器電路660以經由複數個資料連接662與控制器610進行雙向資料通信。提供寫入電路655以寫入資料至記憶體陣列。

控制電路670將控制連接672上自處理器610提供之信號解碼。該等信號用於控制記憶體陣列630上之作業，包括資料讀取、資料寫入及抹除作業。該控制電路670可係一狀態機器、一定序器或某一其它類型之控制器。控制電路670適於執行先前所揭示之程式化窗調整實施例。控制電路670可如所示係記憶體裝置600之部分或與記憶體裝置600分離。

圖6中所圖解闡釋之快閃記憶體裝置已被簡化以促進對該記憶體之特徵的基本理解且僅用於圖解闡釋之目的。熟習此項技術者知曉對快閃記憶體之內部電路及功能之一更詳細理解。儘管圖6之方塊圖將控制電路顯示為係記憶體裝置積體電路600之部分，但替代實施例可能具有一與該控制電路分離之記憶體陣列。

在一項實施例中，在數位域中執行所有資料調處、程式化及讀取而不將數位資料位元型樣轉換至其等效電壓位準。一替代實施例在一單獨控制器實施調處之前該等功能執行為藉助類比至數位轉換器轉換之電壓。該控制器然後產生一對應於一位元型樣之數位信號，該數位信號由一數位至類比轉換器轉換為一類比信號之一電壓位準以用於程式化至該(等)位址化記憶體單元中。

結論

總而言之，本發明之一項或多項實施例在最大可靠抹除臨限電壓及最大可靠程式臨限電壓由於抹除/程式化循環或其他機制而發生改變時提供對該記憶體裝置程式化窗之連續調整。本發明之該等實施 例回應於程式窗改變而產生後續程式化窗。

本發明之該等實施例在一記憶體裝置中之許多區塊上最佳化程式窗。例如，一個記憶體區塊可具有一自-2 V至+3 V之程式窗，而同樣記憶體裝置中之另一程式區塊具有一自-3.5 V至+4 V之程式窗。本發明之該等實施例使得初始程式窗由於記憶體區塊中之差異而在該記憶體裝置上更加一致。

本發明之該等實施例不僅可改變一經調整程式窗中位準之間的邊限而且亦可調整位準之數量。隨著該程式窗擴展或縮小，該窗內位準之數量亦可根據期望擴展或縮小。

儘管本文已圖解闡述及說明了特定實施例，但是彼等一般熟習此項技術者將瞭解，任何經計算以達成該相同目的之佈置均可替代所示之該等特定實施例。彼等一般熟習此項技術者將理解本發明之許多修改。因此，此申請案意欲涵蓋本發明之任何修改或變更。顯然其目的在於說明本發明僅由以下申請專利範圍及其等效物限定。

Claims (16)

1. 一種用於讀取具有多個可調整程式位準之一記憶體裝置中之資料之方法，該方法包括：自一記憶體區塊之參考單元讀取參考位元型樣中之一者或關於該記憶體區塊之轉換資料；產生一包括該轉換資料或在任一抹除/程式化循環之前被初始指派給該等參考單元之該等參考位元型樣與該被讀取之參考位元型樣之間差異的轉換表；自資料單元讀取經程式化狀態；及回應於該轉換表而解譯該等讀取之經程式化狀態。
2. 如請求項1之方法，且其進一步包含更新該轉換表以回應於一數量之抹除/程式化循環。
3. 如請求項1之方法，其中該記憶體裝置係一非揮發性NAND記憶體裝置。
4. 如請求項1之方法，且其進一步包含將多個參考臨限電壓位準程式化至與該記憶體區塊相關聯之多個參考單元。
5. 如請求項4之方法，其中針對每一參考臨限電壓位準僅有一記憶體單元被程式化。
6. 如請求項1之方法，且其進一步包含將該轉換資料程式化至該記憶體區塊之一記憶體位置。
7. 一種記憶體裝置，其包括：一包括多個記憶體單元之記憶體陣列；及控制電路，其經組態以控制該記憶體裝置，該控制電路經組態以讀取在一記憶體單元群組中之多個記憶體單元之多個抹除臨限電壓，識別在該群組中之每一記憶體單元之一最大抹除臨限電壓，及產生一程式位準轉換表以回應該等最大抹除臨限電 壓，該控制電路進一步經組態以將多個參考臨限電壓程式化至與該記憶體單元群組相關聯之多個參考記憶體單元以回應該轉換表。
8. 如請求項7之記憶體裝置，其中該控制電路進一步經組態以控制該記憶體單元群組之一抹除操作。
9. 如請求項7之記憶體裝置，其中該控制電路經組態以在每一程式位準僅程式化一參考記憶體單元。
10. 如請求項7之記憶體裝置，其中該控制電路經組態以在每一程式位準將該多個參考臨限電壓程式化至多個參考記憶體單元。
11. 如請求項10之記憶體裝置，其中該控制電路進一步經組態以在一感測作業中確定該多個參考臨限電壓之一平均值。
12. 如請求項7之記憶體裝置，其中該控制電路進一步經組態以將該多個參考臨限電壓程式化至在該記憶體單元群組中之該等參考記憶體單元。
13. 如請求項7之記憶體裝置，其中該控制電路進一步經組態以將該多個參考臨限電壓程式化至一不同於該記憶體單元群組之記憶體單元群組中之該等參考記憶體單元。
14. 如請求項7之記憶體裝置，其中該控制電路進一步經組態以一參考固定位元型樣程式化每一參考記憶體單元，該參考固定位元型樣與一代表每一程式位準之經更新轉換資料位元型樣相關聯。
15. 如請求項7之記憶體裝置，其中該控制電路進一步經組態以隨著該記憶體單元群組之每一讀取而讀取該記憶體單元群組及讀取該轉換表。
16. 如請求項12之記憶體裝置，其中該記憶體單元陣列經組態以針對每一被讀取之記憶體單元輸出一對應於一多個位元參考固定型樣之信號。