CN103420331A - 腔式半导体封装及其封装方法 - Google Patents
腔式半导体封装及其封装方法 Download PDFInfo
- Publication number
- CN103420331A CN103420331A CN2013101911746A CN201310191174A CN103420331A CN 103420331 A CN103420331 A CN 103420331A CN 2013101911746 A CN2013101911746 A CN 2013101911746A CN 201310191174 A CN201310191174 A CN 201310191174A CN 103420331 A CN103420331 A CN 103420331A
- Authority
- CN
- China
- Prior art keywords
- jointing material
- lid
- pedestal
- bonding
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0172—Seals
- B81C2203/019—Seals characterised by the material or arrangement of seals between parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
Abstract
本发明涉及腔式半导体封装及其封装方法。形成腔式半导体封装(20)的方法(30)包括:施加(56)一种粘附剂(64)到基座(22)的键合周边(50)的部分(66),其中周边的(50)部分(68)没有粘附剂(64)。盖子(24)被放置到基座(22)上以便盖子(24)的键合周边(62)邻接基座(22)的键合周边(50)。盖子(24)包括腔(25)。安装到基座(22)的管芯(38)位于所述腔(25)内。间隙(70)形成于所述基座(22)和所述盖子(24)之间没有粘附剂(64)的所述部分(68)。当腔(25)内的气体在热固化(72)期间膨胀的时候,结构从间隙(70)进行通风。热固化(25)之后,另一种粘附剂(80)在部分(68)进行分配以闭合间隙(70)和密封腔(25)。
Description
技术领域
本发明通常涉及半导体封装,更具体地说本发明涉及一种用于腔式微机电系统(MEMS)器件封装的盖子附着技术。
背景技术
近年来,微电子和微机电系统(MEMS)技术广受欢迎。这是因为它们提供了一种制作非常小的电子和机械结构的方式并且通过使用传统批量半导体加工工艺在单一衬底上集成这些结构。当这些微电子和MEMS器件成为主流技术的时候,半导体封装的制作和易用性方面的有效封装费用面临着挑战。
附图说明
结合附图并参阅详细说明书以及权利要求书,对本发明会有比较完整的理解。其中在附图中类似的参考符号表示类似的元件,并且:
图1根据一个实施例,显示了示范的腔式半导体封装的透视图;
图2根据另一个实施例,显示了封装图1的腔式半导体封装的封装过程的流程图;
图3显示了在封装的初始阶段的器件的顶视图;
图4显示了沿图3剖面线4-4的器件的侧视图;
图5显示了在封装的后续阶段的器件的顶视图;
图6显示了沿图5剖面线6-6的器件的侧视图;
图7显示了在封装的后续阶段的器件的顶视图;
图8显示了沿图7剖面线8-8的器件的侧视图;
图9根据另一个实施例,显示了器件的侧视图。
具体实施方式
半导体封装通常提供了一组相关的元素。这些元素包括:例如,一个或多个要封装的半导体器件、从器件到封装的连接、提供机械支撑和电、化学和环境保护的围绕或包含结构、以及将封装附接到主板或系统的连接结构。半导体封装工艺的开发人员面临的挑战起因于例如,半导体器件(例如,微电子和微观结构)对高温工艺的灵敏度、对合适屏蔽的需要,在某些情况下需要密闭或接近密闭的密封以保护器件免受污染,等等。
实际上,对于很多半导体器件的封装来说,保护是关键因素。因为腐蚀、防潮、碎片可以阻止设备的工作,即,如果封装保护受损,半导体器件可能会失效,就不产生给定输入的输出或产生给定输入的无效的或不准确的输出。随着集成电路(IC)器件尺寸的持续减小,对微机电系统(MEMS)器件的使用持续增加、并且包括多个半导体器件的半导体封装的制作持续发展、对低成本、可靠的、高密度封装解决方案的需求增加了。
某些类型的半导体器件要求腔式封装,在所述封装内,安装到基座的一个或多个器件被容纳在盖子结构的腔内。所述结构粘附到所述基座。腔式盖子结构部分地为封装的器件提供环境保护。腔式半导体封装的某些盖子附着材料要求热固化以硬化分配在所述基座和所述盖子之间的盖子附着材料,所述基座包括一个或多个半导体器件,所述盖子具有腔,所述半导体器件位于所述腔内。在热固化期间,当结构从室温被加热到固化温度的时候,由于腔内膨胀气体的压力,开口也称为流孔(flow hole)可能形成于粘结材料内。流孔可能形成于盖子附着材料内使得膨胀气体可以从腔内逸出。这些流孔可以给外来媒介例如水、苏打、酸类、制动液、盐雾、以及任何其它能够损坏腔内器件的污染物提供入口。腔式半导体封装内的外来媒介可能导致在腔内形成不需要的导电路径、所需导电路径例如键合引线的断裂和/或腔内材料的分层或肿胀。
为了避免与流孔形成相关联的问题,提出了室温固化材料。然而,一些室温固化材料可能不适合要求有电磁屏蔽的设计。为了提供电磁屏蔽,盖子是由一种导电材料例如金属所形成的。导电盖子可能对电磁屏蔽无效,除非在半导体封装内被附接到地面。在这样的配置中,盖子附着材料应该是导电的以提供通往地面的路径。适合于在室温下固化的现有技术的导电盖子附着材料具有短的工作时间。也称为适用期(pot life)的短的工作时间是材料在其原有封装被打开或加入催化剂或其它固化剂之后是有用的时间长度。室温固化导电盖子附着材料的短适用期在生产环境中不是所想要的特性。适合于在室温下固化的一些现有技术的盖子附着材料通过使用例如紫外线辐射,可以有较长的适用期。然而,这种UV固化盖子附着材料通常其导电形式是不可获得的。
另一种可以实施以避免流孔形成的问题的技术是超声波焊接。在超声波焊接中,高频超声波的声振动被局部施加到工件中以创建固态的焊接。在超声波焊接中,不需要将焊接材料、粘合剂、紧固件等与材料结合在一起。因此,流孔不能形成。然而,超声波焊接可不适用于包含例如MEMS器件的半导体封装,因为高频率的超声波声振动可能会破坏位于腔内的MEMS器件的脆弱的移动微观结构。
实施例包括一种腔型半导体封装方法和一种按照封装方法封装的半导体器件结构。所述腔型半导体封装方法提供了安全的盖子附件,其在热固化期间有助于膨胀气体的排放,同时产生了密闭或接近密闭的密封。所述方法特别适合于要求电磁屏蔽的器件封装和/或包括对于超声波焊接、热固化、或者室温固化工艺可能不适合的MEMS器件的器件封装。
图1根据一个实施例,显示了示范的腔式半导体封装20的透视图。通常,半导体封装20包括基座22,具有接合到基座22的盖子24。在图1中,盖子24的一部分被切断以为腔型半导体封装20显露形成于盖子24内的腔25。引线26可以形成于基座22的表面28上并从盖子24暴露出来。引线26导电特证件,其能够实现半导体封装20之外的元件和安装到基座22和包含在腔25内的部件(不可见的)之间的电连接。
在一个实施例中,半导体封装20可包括半导体器件,例如微电子和/或微机电系统(MEMS)器件(例如,陀螺仪、加速计、传感器或其它微结构)。为了示范性的目的,本发明显示了腔式半导体封装配置。然而,根据具体的设计标准,半导体封装20可采取各种各样的形式、大小、形状、以及功能。
图2根据另一个实施例,显示了对半导体封装20(图1)进行封装的封装过程30的流程图。封装过程30提出了一种盖子附接技术。当使用热固化盖子附接材料将盖子附接到基座的时候,该技术能够从盖子内的腔内排放压力,而随后会产生密闭或接近密闭的密封以显著地限制外部污染物,例如水分、微粒等等对半导体封装20内的部件的损坏。过程30将结合包括MEMS器件的腔式半导体封装20的封装被讨论。然而,应该很明显下面的方法适合于其中腔式盖子被附接以提供密闭或接近密闭的密封的很多半导体设计的封装方法。
简明起见,封装过程30在下面结合单一的半导体封装被描述。然而,本领域技术人员应该理解下面的方法允许多个半导体封装的并行包装。例如,多个半导体封装可以在基座22上经历并行包装,其中基座22可以是引线框带或板。按照下面的方法,有多个盖子24形成在其中的帽晶片可以随后被附接到引线框带或板以形成多个半导体封装20。然后,多个半导体封装20的生成的结构可以通过常规方式例如切片或冲压被切单以提供单独的半导体封装20。所述单独的半导体封装可以在最终应用中耦接到印刷电路板上。
封装过程30从操作32开始。在操作32,基座22被提供一一个或多个安装在此的半导体管芯。
结合操作32,参照图3和图4,图3显示了在封装的初始阶段36的半导体器件34的顶视图以及图4显示了沿图3剖面线4-4的半导体器件34的侧视图。下面的图3-图9通过使用各种阴影和/或斜影线示出以区分半导体器件34和半导体封装20(图1)的不同元件,正如将在下面讨论的。这些不同元件可以通过利用当前和未来的微机加工技术而生成。
半导体器件34包括基座22和一个或多个耦接于基座22或在堆叠的构成中彼此耦接的半导体管芯38。更具体地说,基座22可以是包括管芯焊垫40的引线框。一个或多个半导体管芯38被附接到所述管芯焊垫40。键合焊垫42可以被布置在管芯焊垫40周围。半导体管芯38可以通过多个电互连(这里可以指键合丝线44)而被互连,以及/或者半导体管芯38可以通过键合丝线44被连接到布置在管芯焊垫40周围的键合焊垫42。一些或全部的键合焊垫42可以电耦接于引线26。或者,一些或全部的键合焊垫42可以穿过基座22延伸到位于基座22的较低面上的引线接触区(未显示)。
至少一个半导体管芯38的设计构型要求腔式封装以提供合适的环境保护。此外,在例子中,半导体器件34的其中一个半导体管芯38可以是MEMS器件例如陀螺仪、加速计、传感器等等。这种特定形式的半导体管芯38在此被称为MEMS器件48。MEMS器件48可以在其自身的腔封装中被密封以保护其脆弱的运动部件。然而,MEMS器件48,以及其它半导体管芯38、电连接、和腔25内的材料而且可以被进入的各种流体和/或进入腔25内的微粒损坏。因此,键合周边50勾勒出管芯焊垫40的区域52,亦即,与管芯焊垫40的区域52边界相接。包括MEMS器件48的半导体管芯38被安装到键合周边50所划定的区域52内的基座22的表面28。键合周边50即是盖子(例如盖子24(图1))的相应的键合周边将被附接到基座22的地方的位置,这将要在下面详细讨论。
半导体器件34及其附接的管芯38和键合丝线44可以由器件制造商提供并且在单独的封装设备上进行封装。或者,半导体器件34可以在相同的制造设备内被制造和封装。
返回参照封装过程30(图2),在操作32之后进行操作54。在操作54,提供有腔形成于其中的盖子。例如,带有腔25(图1)的盖子24(图1)可以由封装半导体器件34的单独的或相同的制造设备来提供。
封装过程20继续到操作56。在操作56,热固化粘合材料被施加到基底22或盖子24的其中之一或两者的键合周边的一部分。接下来,在操作58,盖子24被放置到基座22上。
参照与封装过程30的操作56和操作58相关的图5和图6,图5显示了在封装的后续阶段58的半导体器件34的顶视图以及图6显示了沿图5剖面线6-6的半导体器件34的侧视图。正如在图5和图6中所示出的,盖子24包括法兰60。法兰60限定了盖子24的键合周边62。更具体地说,法兰60的底表面形成了盖子24的键合周边62。盖子24的键合周边62的大小和形状被设置成邻接基座22上的键合周边50。
根据一个实施例,一种粘合材料64被施加到键合周边50的在基座22上的部分66。然而,粘合材料64没有被施加到键合周边50的剩余部分68。正如图5所显示的,剩余部分68位于盖子24的法兰60的下面并且用虚线区分。因此,除部分68之外,键合周边50的粘合材料64被施加到的部分66构成了键合周边50的剩余部分。在一个实施例中,粘合材料64被施加到的部分66构成了键合周边50的重要部分,其中部分68显著小于部分66。例如,部分66通常可以是“马蹄形”,只有沿着键合周边一侧的小区域为没有粘合材料64施加于其上的部分68保留下来。
在替代实施例中,粘合材料64可以被施加成各种各样的图案。一个示例图案包括施加到键合周边50的粘合材料64的间隔的斑点。在这样的配置中,剩余部分68包括没有施加粘接材料64的多个部分(未显示),这些部分在键合周边50周围被间隔开,并且通过键合周边50的施加有粘合材料64的部分66而分开。替换地,粘合材料64可以被施加到盖子24的(代替键合周边50或除键合周边50之外)一部分键合周边62,键合周边62的剩余部分(例如在部分68)没有粘合材料64。因此,键合周边50和62两者的一个或多个部分68没有粘合材料64。
在将粘合材料64施加到键合周边50和/或62之后,盖子24被放置到基座22上以便盖子24的键合周边62邻接键合周边50。在部分68的一个或多个位置处没有粘合材料64的情况下,一个或多个间隙70形成于基座22和盖子24之间。在所示出的配置中,单一间隙70在图6中尤为明显。在任务58之后,半导体管芯38,包括MEMS器件34,位于盖子24的腔25内。
返回参照图2,在盖子24被放置到基座22上的操作58之后,封装过程30继续在操作72进行。在任务72,盖子24的结构和半导体器件34经受热固化处理。当盖子24充当位于腔25内的半导体管芯38的屏蔽的时候,导电性环氧树脂材料被选择为粘合材料64。导电性粘合材料64提供了接面路径以便盖子24有效地屏蔽半导体管芯38。在进一步的实施例中,该导电性环氧树脂材料也是热固化材料。热固化导电性材料是有利的,至少部分是因为其相对容易使用、相对长的适用期和高强度。
热固化环氧树脂材料通常在170摄氏度或170摄氏度以上的温度下被固化即被硬化。由于该结构在热固化过程期间被加热,腔25内的空气膨胀。盖子24和基座22之间的间隙70(图6)允许空气从腔25排出,从而大大阻止了流孔穿过施加在盖子24和基座22之间的粘合材料64而形成。
在热固化操作72之后,封装过程30在操作74继续进行。在操作74,另一粘合材料被施加到部分68(图5)以关闭或密封间隙70(图6)。粘合材料的第二次施加可以通过利用标准分配设备执行,在标准分配设备中,管芯键合机的管芯键合分配尖端可以在特定位置画出粘合材料的适当的线条。
接下来,执行操作76,在此在操作74被分配的粘合材料被适当地固化以生成半导体封装20。所述封装在基座22和盖子24之间具有极大地密闭的密封的接合。操作76之后,封装过程30可能包括为了简洁起见不在本发明内讨论的其它过程。这些附加的制造活动可以包括形成外部电互连、切片、测试等等。过程40在封装半导体器件34之后结束以产生半导体封装20。
现在参照图7和图8。图7显示了在封装的后续阶段78的半导体器件34的顶视图,以及图8显示了沿图7剖面线8-8的半导体器件34的侧视图。根据操作74(图2),一种粘合材料80被施加在间隙70的位置处。再次,通过利用标准分配设备,粘合材料80可以被分配,在标准分配设备内,管芯键合机的管芯键合分配尖端施加粘合材料80的合适的线条。正如所显示的,粘合材料80可以被分配使得它部分地重叠到热固化粘合材料64上,如延伸超出图7中的部分68的宽度之外的粘合材料80的珠或线所表征的。当然,如果形成多个间隙70,粘合材料80被施加到多个间隙70的每个位置处以闭合多个间隙70。
粘合材料80可以是一种相比于热固化粘合材料64在显著低的温度下固化的产品。例如,粘合材料80可以在例如通常称为室温的20-25摄氏度(68-77华氏度)的温度下进行固化。此外,粘合材料80可以是例如在紫外线(UV)辐射下固化的光固化材料。这种材料有时称为UV固化材料。当暴露在UV辐射下的时候,UV固化材料几乎瞬时地固化,即硬化,排除了其它粘合材料所需要的干燥持续时间或热固化持续时间。因此,在操作76(图2),根据常规技术,粘合材料80可以在室温下暴露在UV辐射下以促进粘合材料80的固化。由于在室温下进行固化的UV固化粘合材料80被施加,腔25内的剩余空气或气体将很少或几乎没有受到膨胀。因此,当粘合材料80被固化的时候,流孔不会穿过粘合材料64和80形成。由此,半导体管芯38,包括MEMS器件48位于其内的密封腔25被形成。
图9根据另一个实施例,显示了半导体封装20的侧视图。在某些情况下,可能需要进一步确保基座22和盖子24之间不留有空隙。因此,在封装工艺30(图2)的任务74(图2)处,粘合材料80可以在位于基座22和盖子24之间联结处的盖子24的整个外周边82(也参见图7)周围被施加。当闭合间隙70(图6)的时候,粘合材料80的施加可以与将粘合材料80施加到部分68(图5)同时进行。
本发明在此所描述的实施例包括腔式半导体封装方法以及根据封装方法被封装的腔式半导体封装结构。所述封装方法提供了能够在热固化期间排放膨胀气体,同时产生密闭或接近密闭的密封的安全盖子附接。特别是,所述封装方法包括两步骤粘附工艺,其中热固化粘合材料被施加到基座和盖子之间的键合周边的一部分使得一个或多个间隙保留没有热固化粘合材料。在热固化处理期间,盖子的内腔通过这些间隙可以适当地通风。热固化之后,键合周边的剩余部分被粘结以使用一种在显著地较低的温度即室温下进行固化的粘合材料来闭合所述一个或多个间隙。因此,半导体元件驻于其内的密封的腔式封装被形成。所述方法特别适合于半导体封装。所述封装包括否则可能通过使用其它盖子附接技术会被损坏的MEMS器件。
虽然本发明的优选实施例已被详细说明和描述,很明显对本领域技术人员来说在不脱离本发明精神或随附的权利要求书范围的情况下可以对其进行各种修改。例如,所述盖子和基座可以有各种其它形状和大小而不是像所显示的那些形状和大小。此外,包括MEMS器件的半导体管芯代表了腔式封装所要求的各种各样的半导体器件。
Claims (20)
1.一种将盖子附接到基座以形成腔式半导体封装的方法,所述盖子被成形为包括腔,半导体管芯耦接于所述基座的由所述基座的第一键合周边划定的区域内的表面,所述盖子具有第二键合周边,所述方法包括:
将第一粘合材料施加到所述第一和第二键合周边中的至少一个的一部分使得所述第一和第二键合周边两者的剩余部分没有所述第一粘合材料;
将所述盖子放置到所述基座上使得所述第二键合周边邻接所述第一键合周边,并且在所述剩余部分没有所述第一粘合材料的位置处的所述基座和所述盖子之间产生间隙;以及
将第二粘合材料施加到所述剩余部分以闭合所述间隙。
2.根据权利要求1所述的方法,其中所述第一粘合材料是导电热固化环氧树脂。
3.根据权利要求1所述的方法,还包括:在将所述第二粘合材料施加到所述剩余部分之前热固化所述第一粘合材料。
4.根据权利要求3所述的方法,其中所述热固化操作发生在第一温度,并且所述方法还包括:在低于所述第一温度的第二温度下固化施加到所述剩余部分的所述第二粘合材料。
5.根据权利要求4所述的方法,其中所述第二温度是室温。
6.根据权利要求1所述的方法,还包括通过将所述第二粘合材料暴露于紫外线辐射来固化施加到所述剩余部分的所述第二粘合材料。
7.根据权利要求1所述的方法,还包括:固化施加到所述剩余部分的所述第二粘合材料以密闭地密封所述腔。
8.根据权利要求1所述的方法,其中所述施加所述第二粘合材料发生在所述放置操作之后。
9.根据权利要求1所述的方法,还包括:在位于所述基座和所述盖子之间的结合处的所述盖子的整个外周边周围施加所述第二粘合材料。
10.根据权利要求1所述的方法,其中:
所述施加所述第一粘合材料包括:产生所述第一和第二键合周边两者的没有所述第一粘合材料的多个剩余部分使得在所述放置操作之后产生多个间隙;以及
所述施加所述第二粘合材料分配所述第二粘合材料以闭合所述多个间隙的每一个。
11.一种腔式半导体封装,包括:
具有第一键合周边的基座;
半导体管芯,耦接于由所述基座的所述第一键合周边划定的区域内的所述基座的表面;
盖子,具有当所述盖子耦接于所述基座时被配置为邻接所述第一键合周边的第二键合周边;
第一粘合材料,施加到所述第一和第二键合周边中的至少一个的一部分使得所述第一和第二键合周边两者的至少一个剩余部分没有所述第一粘合材料,以在所述剩余部分没有所述第一粘合材料的一个或多个位置处的所述基座和所述盖子之间产生至少一个间隙;
第二粘合材料,施加到所述至少一个剩余部分以闭合所述间隙。
12.根据权利要求11所述的半导体封装,其中所述第一粘合材料包括热固化材料。
13.根据权利要求11所述的半导体封装,其中所述第一粘合材料是导电热固化环氧树脂。
14.根据权利要求11所述的半导体封装,其中所述第二粘合材料包括室温固化材料。
15.根据权利要求11所述的半导体封装,其中所述第二粘合材料包括紫外线辐射固化材料。
16.根据权利要求11所述的半导体封装,其中所述盖子被成形为包括腔,所述半导体管芯处于所述腔中,所述腔在施加所述第二粘合材料之后被密闭地密封。
17.根据权利要求11所述的半导体封装,其中所述第二粘合材料还被施加在位于所述基座和所述盖子之间的结合处的所述盖子的整个外周边周围。
18.一种将盖子附接到基座以形成腔式半导体封装的方法,所述盖子被成形为包括腔,半导体管芯耦接于由所述基座的第一键合周边划定的区域内的所述基座的表面,所述盖子具有第二键合周边,所述方法包括:
将第一粘合材料施加到所述第一和第二键合周边的至少一个的一部分使得所述第一和第二键合周边两者的剩余部分没有所述第一粘合材料;
将所述盖子放置到所述基座上使得所述第二键合周边邻接所述第一键合周边,并且在所述剩余部分没有所述第一粘合材料的位置处的所述基座和所述盖子之间产生间隙;
热固化所述第一粘合材料;以及
在所述放置和热固化操作之后,向所述剩余部分施加第二粘合材料以闭合所述间隙。
19.根据权利要求18所述的方法,还包括:固化施加到所述剩余部分的所述第二粘合材料以密闭地密封所述腔,所述固化所述第二粘合材料发生在室温。
20.根据权利要求19所述的方法,其中所述固化所述第二粘合材料包括:将所述第二粘合材料暴露于紫外线辐射。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/478,557 | 2012-05-23 | ||
US13/478,557 US8906747B2 (en) | 2012-05-23 | 2012-05-23 | Cavity-type semiconductor package and method of packaging same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103420331A true CN103420331A (zh) | 2013-12-04 |
CN103420331B CN103420331B (zh) | 2016-12-28 |
Family
ID=49620957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310191174.6A Active CN103420331B (zh) | 2012-05-23 | 2013-05-22 | 腔式半导体封装及其封装方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8906747B2 (zh) |
JP (1) | JP6271151B2 (zh) |
CN (1) | CN103420331B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8906747B2 (en) | 2012-05-23 | 2014-12-09 | Freescale Semiconductor, Inc. | Cavity-type semiconductor package and method of packaging same |
JP6104927B2 (ja) * | 2012-10-09 | 2017-03-29 | 日本バルカー工業株式会社 | 複合シール |
ITTO20130539A1 (it) * | 2013-06-28 | 2014-12-29 | Stmicroelectronics International N V | Dispositivo mems incorporante un percorso fluidico e relativo procedimento di fabbricazione |
ITTO20130595A1 (it) * | 2013-07-15 | 2015-01-16 | St Microelectronics Rousset | Assemblaggio di un dispositivo sensore ambientale mems avente migliorata resistenza, e relativo procedimento di fabbricazione |
US10334725B1 (en) * | 2014-04-10 | 2019-06-25 | Richard A. Marasas, Jr. | Adhesive based reconfigurable electronic circuit building system |
US9952111B2 (en) * | 2015-04-15 | 2018-04-24 | Infineon Technologies Ag | System and method for a packaged MEMS device |
JP6741933B2 (ja) * | 2015-10-02 | 2020-08-19 | ミツミ電機株式会社 | 光走査モジュール、光走査制御装置 |
DE102016113347A1 (de) | 2016-07-20 | 2018-01-25 | Infineon Technologies Ag | Verfahren zum produzieren eines halbleitermoduls |
DE102018203094B3 (de) * | 2018-03-01 | 2019-05-23 | Infineon Technologies Ag | MEMS-Baustein |
US11302611B2 (en) * | 2018-11-28 | 2022-04-12 | Texas Instruments Incorporated | Semiconductor package with top circuit and an IC with a gap over the IC |
CN109592634B (zh) * | 2018-12-07 | 2020-10-09 | 中国科学院上海微系统与信息技术研究所 | 有源基板及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030113724A1 (en) * | 2001-10-12 | 2003-06-19 | Schembri Carol T. | Packaged microarray apparatus and a method of bonding a microarray into a package |
CN1430791A (zh) * | 2000-04-04 | 2003-07-16 | 国际整流器公司 | 芯片尺度表面安装器件及其制造方法 |
CN1547758A (zh) * | 2001-08-24 | 2004-11-17 | 国际瑞克提菲尔公司 | 晶片级下填和互连工艺 |
CN1605121A (zh) * | 2001-12-21 | 2005-04-06 | 国际整流器公司 | 管芯底部与支撑板分隔开的表面安装封装 |
US20100109152A1 (en) * | 2008-10-30 | 2010-05-06 | Nec Electronics Corporation | Electronic device and lid |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6149442A (ja) * | 1984-08-17 | 1986-03-11 | Nec Corp | チツプキヤリアの樹脂封止方法 |
TW238419B (zh) | 1992-08-21 | 1995-01-11 | Olin Corp | |
JP3192507B2 (ja) * | 1992-12-18 | 2001-07-30 | 三菱電機株式会社 | 樹脂シール中空型半導体装置の製造方法 |
JPH10154764A (ja) * | 1996-11-25 | 1998-06-09 | Sony Corp | 固体撮像装置用パッケージのシール方法 |
JPH10163799A (ja) * | 1996-11-25 | 1998-06-19 | Sanyo Electric Co Ltd | 弾性表面波装置及びその製造方法 |
US6034429A (en) * | 1997-04-18 | 2000-03-07 | Amkor Technology, Inc. | Integrated circuit package |
JP2002025764A (ja) * | 2000-07-05 | 2002-01-25 | Toyota Motor Corp | 有機el素子の封止方法 |
JP3721981B2 (ja) * | 2000-11-10 | 2005-11-30 | 株式会社村田製作所 | キャップ付電子部品の製造方法及び接着剤塗布装置 |
JP2003078389A (ja) * | 2001-08-31 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 弾性表面波装置及びその製造方法 |
US7732914B1 (en) | 2002-09-03 | 2010-06-08 | Mclellan Neil | Cavity-type integrated circuit package |
SG157957A1 (en) | 2003-01-29 | 2010-01-29 | Interplex Qlp Inc | Package for integrated circuit die |
US7126210B2 (en) | 2003-04-02 | 2006-10-24 | Stmicroelectronics, Inc. | System and method for venting pressure from an integrated circuit package sealed with a lid |
JP2006041201A (ja) * | 2004-07-27 | 2006-02-09 | Matsushita Electric Works Ltd | 封止型電子部品及びその製造方法 |
WO2007021717A2 (en) * | 2005-08-09 | 2007-02-22 | Polyplus Battery Company | Compliant seal structures for protected active metal anodes |
JP2007274104A (ja) * | 2006-03-30 | 2007-10-18 | Daishinku Corp | 圧電振動デバイスおよび圧電振動デバイスの製造方法 |
US8906747B2 (en) | 2012-05-23 | 2014-12-09 | Freescale Semiconductor, Inc. | Cavity-type semiconductor package and method of packaging same |
-
2012
- 2012-05-23 US US13/478,557 patent/US8906747B2/en active Active
-
2013
- 2013-04-30 JP JP2013095791A patent/JP6271151B2/ja active Active
- 2013-05-22 CN CN201310191174.6A patent/CN103420331B/zh active Active
-
2014
- 2014-10-29 US US14/527,421 patent/US9227838B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1430791A (zh) * | 2000-04-04 | 2003-07-16 | 国际整流器公司 | 芯片尺度表面安装器件及其制造方法 |
CN1547758A (zh) * | 2001-08-24 | 2004-11-17 | 国际瑞克提菲尔公司 | 晶片级下填和互连工艺 |
US20030113724A1 (en) * | 2001-10-12 | 2003-06-19 | Schembri Carol T. | Packaged microarray apparatus and a method of bonding a microarray into a package |
CN1605121A (zh) * | 2001-12-21 | 2005-04-06 | 国际整流器公司 | 管芯底部与支撑板分隔开的表面安装封装 |
US20100109152A1 (en) * | 2008-10-30 | 2010-05-06 | Nec Electronics Corporation | Electronic device and lid |
Also Published As
Publication number | Publication date |
---|---|
US9227838B2 (en) | 2016-01-05 |
US8906747B2 (en) | 2014-12-09 |
JP2013247359A (ja) | 2013-12-09 |
US20150061106A1 (en) | 2015-03-05 |
US20130313700A1 (en) | 2013-11-28 |
CN103420331B (zh) | 2016-12-28 |
JP6271151B2 (ja) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103420331A (zh) | 腔式半导体封装及其封装方法 | |
US20070045819A1 (en) | Thermal paste containment for semiconductor modules | |
CN101587879A (zh) | 引线框架及树脂密封型半导体器件 | |
JP2012195417A5 (zh) | ||
CN105633029A (zh) | 用于制造电子器件的方法以及包括堆叠的电子器件 | |
CN104458101A (zh) | 侧通气压力传感器装置 | |
CN103794576A (zh) | 一种封装结构及封装方法 | |
CN107403771A (zh) | 半导体封装结构及其封装方法 | |
CN105144358B (zh) | 半导体装置的制造方法 | |
JP2005303251A (ja) | 集積回路のパッケージ方法 | |
CN109346415B (zh) | 封装结构选择性包封的封装方法及封装设备 | |
CN106068682B (zh) | 电子控制模块和其制造方法 | |
CN104051358A (zh) | 带有散热器的半导体器件组件 | |
JP6032171B2 (ja) | モールドパッケージの製造方法 | |
KR100374683B1 (ko) | 에어-캐비티형 패캐지 및 그 제조방법 | |
JP2015138968A (ja) | 選択的電子部品実装モジュールの製造方法 | |
JP6375809B2 (ja) | 半導体装置、および、その製造方法 | |
US9293395B2 (en) | Lead frame with mold lock structure | |
JP6205882B2 (ja) | 樹脂成形品、および、その製造方法 | |
JP6223085B2 (ja) | 半導体装置の製造方法 | |
JP6859634B2 (ja) | 中空パッケージの製造方法 | |
JPH0250624B2 (zh) | ||
CN104979299B (zh) | 微电子机械系统的器件封装结构及其封装方法 | |
JPH0714946A (ja) | 樹脂封止型半導体装置のパッケージ組立構造 | |
CN205115034U (zh) | 微电子机械系统的器件封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
CP01 | Change in the name or title of a patent holder |