JPS6149442A - チツプキヤリアの樹脂封止方法 - Google Patents

チツプキヤリアの樹脂封止方法

Info

Publication number
JPS6149442A
JPS6149442A JP59171065A JP17106584A JPS6149442A JP S6149442 A JPS6149442 A JP S6149442A JP 59171065 A JP59171065 A JP 59171065A JP 17106584 A JP17106584 A JP 17106584A JP S6149442 A JPS6149442 A JP S6149442A
Authority
JP
Japan
Prior art keywords
chip carrier
resin
sealing
cap
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59171065A
Other languages
English (en)
Inventor
Hiroyuki Hamaguchi
博幸 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59171065A priority Critical patent/JPS6149442A/ja
Publication of JPS6149442A publication Critical patent/JPS6149442A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • H01L2924/16315Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は0、内部に半導体部品を搭載するチップキャリ
アの樹脂封止方法に関する。
〔従来の技術〕
従来、この種のチップキャリアは第4図に示すようなも
のであった。すなわち、第4図において、半導体部品5
を搭載するチップキャリア本体1には、配線基板(図示
せず)と接続されるIOパッド8が形成され、との工0
パッド8は、半導体部品5のリード6と接続されるリー
ド用パッド7と電気的に接続されている。そして、半導
体部品5はチップキャリア本体lとキャップ2及び両者
の接合部に供給されるシーラー9によって外部から遮断
しである。前記シーラ9としては、現在、その作業性に
鑑みエポキシ樹脂が多く使用されている。
〔解決すべき問題点〕
しかし、エポキシ樹脂は、高温状態で急激に接着強度が
低下し、再び冷却すると強度が回復するという特性を持
っている。例えば、230℃の状態では、20℃の状態
での5〜20%の強度しか得られないものが多い。従っ
て、半田付は等の工程によって250℃程度に加熱され
た場合、樹脂の接着強度低下が発生し、チップキャリア
に外力が加わった場合樹脂封止部分が破断(例えば、ピ
ンホール、クラックの発生)してしまい、強度低下が著
しい場合は、内部圧力の上昇によって封止部分が破断す
るといった問題点があった。
また、耐熱性にすぐれた樹脂としてポリイミド樹脂が考
えられるが、ポリイミド樹脂は硬化時に発生するガスに
よって膜中に気泡が発生したり、膜が外孔化する斜向が
ある為、完全な封止を行う事は難しいという問題点があ
った。
〔問題点の解決手段〕
本発明は、チップキャリア本体とキャップとの接合部に
ポリイミド樹脂を供給し硬化させて接着一 及び封止を行う第1の工程と、前記ポリイミド膜上にさ
らにエポキシ樹脂を供給し硬化させて接着及び封止を確
実処する第2の工程との二つの工程よシ構成され、樹脂
封止部分がポリイミド樹脂とエポキシ樹脂との立型コー
ティングによ多形成しである。これによシ、耐熱性の優
れたチップキャリアを提供することができる。
〔実施例〕
以下、耐1図乃至第3図にもとづいて実施例の説明を行
々う。
第1図において、チップキャリア本体1には半導体部品
5が搭載されておシ、半導体部品5のリード6がリード
用パッド7に接続されている。このリード用パッド7は
、チップキャリア本体1の外側に形成されて外部の配線
基板(図示せず)と接線されるIOパッド8と電気的に
接続されている。そして、キャップ2がチップキャリア
本体1に装着されている。キャップ2とチップキャリア
本体1には第1図で示すような微小なギャップを有する
部分、あるいは両者が接触している部分(図示せず)と
がある。
まず、第1の工程においては、第2図に示すようにポリ
イミド樹脂3をキャップ2とチップキャリア本体1との
接着部に供給し、加熱等の手段を用いて硬化させる。つ
まシ、ポリイミド樹脂3でもってキャップ2とチップキ
ャリア本体lを接着し、半導体部品5を封止するのでち
る。しかし、前述したようにポリイミド樹脂3は耐熱性
にはすぐれているが封止性に問題がある為完全に封止す
るには至らない。
そこで、次に第3図で示すように、前工程で形成したポ
リイミド樹脂3の上にエポキシ樹脂4を供給し、加熱等
の手段によって硬化させ封止を確実なものにする第2の
工程を行なう。
以上のような方法で構成した、第3図に示すようなポリ
イミド樹脂3とエポキシ樹脂4による二重コーティング
の樹脂封止部を持つチップキャリアでは、高温状態にお
いてはポリイミド樹脂3によって強度が確保され、父、
封止性についてけエポキシ樹脂4によって確保されるこ
とになり耐熱性にすぐれたチップキャリアが実現できる
〔発明の効果〕
本発明によれば、以上説明した方法によって樹脂封止部
分をポリイミド樹脂とエポキシ樹脂の二重コーティング
にすることによシ、耐熱性のすぐれたチップキャリアと
することができる。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例のチップキャリア
の樹脂封止方法の工程を示し、第4図は従来例の断面図
を示すものである。

Claims (1)

  1. 【特許請求の範囲】  内部に半導体部品を搭載するチップキャリア本体と、
    封止する為のキャップを有する半導体部品をチップキャ
    リア本体に実装した後のチップキャリアの樹脂封止方法
    において、前記チップキャリア本体とキャップとの接合
    部にポリイミド樹脂を供給し硬化させて接着及び封止を
    行う第1の工程と、前記ポリイミド膜上に、さらにエポ
    キシ樹脂を供給し硬化させて接着及び封止を確 実にする第2の工程とからなるチップキャリアの樹脂封
    止方法。
JP59171065A 1984-08-17 1984-08-17 チツプキヤリアの樹脂封止方法 Pending JPS6149442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59171065A JPS6149442A (ja) 1984-08-17 1984-08-17 チツプキヤリアの樹脂封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59171065A JPS6149442A (ja) 1984-08-17 1984-08-17 チツプキヤリアの樹脂封止方法

Publications (1)

Publication Number Publication Date
JPS6149442A true JPS6149442A (ja) 1986-03-11

Family

ID=15916395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59171065A Pending JPS6149442A (ja) 1984-08-17 1984-08-17 チツプキヤリアの樹脂封止方法

Country Status (1)

Country Link
JP (1) JPS6149442A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247359A (ja) * 2012-05-23 2013-12-09 Freescale Semiconductor Inc キャビティ型半導体パッケージおよびそのパッケージング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247359A (ja) * 2012-05-23 2013-12-09 Freescale Semiconductor Inc キャビティ型半導体パッケージおよびそのパッケージング方法

Similar Documents

Publication Publication Date Title
JP2647194B2 (ja) 半導体用パッケージの封止方法
JPS6149442A (ja) チツプキヤリアの樹脂封止方法
JP2002198773A (ja) 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
JPS6313337A (ja) 半導体素子の実装方法
JPS63107156A (ja) 樹脂封止型半導体装置
JPS6038845A (ja) 半導体装置
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
JPH01296647A (ja) 樹脂封止形半導体装置
JP3060100U (ja) 懸吊式チップパッケージ
JPS62205635A (ja) ハイブリツド集積回路の製造方法
JPH06232207A (ja) 半導体装置の封止方法と封止構造
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH0212934A (ja) 混成集積回路装置
JPH06232208A (ja) 半導体装置の封止方法と封止構造
JPS5889847A (ja) 封止形集積回路パツケ−ジ
JPS5852855A (ja) キヤツプ接着方法
JPH0582567A (ja) 電子部品の実装構造
JPH10144828A (ja) 半導体パッケージ
JPH0945847A (ja) 半導体装置およびその製造方法
JPH10223638A (ja) 半導体装置及びその実装方法
JPH0228349A (ja) 窒化アルミニウムパッケージおよびその製造方法
JPH05315396A (ja) 半導体装置の封止方法と封止構造
JPS61150226A (ja) 半導体装置の製造方法
JPS59134851A (ja) 半導体装置
JPS61121458A (ja) 半導体装置