CN103415888A - 电阻变化存储器 - Google Patents

电阻变化存储器 Download PDF

Info

Publication number
CN103415888A
CN103415888A CN2011800689428A CN201180068942A CN103415888A CN 103415888 A CN103415888 A CN 103415888A CN 2011800689428 A CN2011800689428 A CN 2011800689428A CN 201180068942 A CN201180068942 A CN 201180068942A CN 103415888 A CN103415888 A CN 103415888A
Authority
CN
China
Prior art keywords
electrode
pulse
resistance
state
potential pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800689428A
Other languages
English (en)
Other versions
CN103415888B (zh
Inventor
市原玲华
松下大介
藤井章辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103415888A publication Critical patent/CN103415888A/zh
Application granted granted Critical
Publication of CN103415888B publication Critical patent/CN103415888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据一个实施例，电阻变化存储器包括存储器单元和控制电路。所述存储器单元包括第一电极和第二电极，以及置于所述第一电极与所述第二电极之间的可变电阻层。所述控制电路在所述第一电极与所述第二电极之间施加电压以执行写入、擦除和读取。在所述写入期间，所述控制电路在所述第一电极与所述第二电极之间施加第一电压脉冲，然后在施加所述第一电压脉冲之后，施加与所述第一电压脉冲极性不同的第二电压脉冲。

Description

电阻变化存储器
相关申请的交叉引用
本申请基于并要求2011年3月23日提交的编号为2011-064933的在先日本专利申请的优先权，该申请的全部内容通过引用的方式并入于此。
技术领域
本文描述的实施例一般地涉及电阻变化存储器。
背景技术
最近，电阻变化存储器作为继半导体存储器之后的候选产品已经引起关注。
电阻变化存储器的特征在于通过施加电压脉冲来改变电阻变化膜的电阻，从而以非易失性的方式在其中存储数据。电阻变化存储器是两端元件且结构简单。电阻变化存储器的优点是可通过构建交叉点型存储器单元（cell）阵列，更容易获得比之前的存储器更高的容量。
在交叉点类型中，在每个存储器单元中选择元件需要与电阻变化元件进行串联连接。在写入和擦除期间的电压脉冲具有相同极性的单极电阻变化存储器中，需要二极管。在写入和擦除期间的电压脉冲具有相反极性的双极电阻变化存储器中，需要所谓的选择器在低于两种极性阈值电压的电压区域中抑制电流。
在交叉点型电阻变化存储器中，当导通状态下的电流随着施加的电压呈指数增加时，导通状态下的电流在低电压区域中比在高电压区域中受到更大的抑制。可使用这一原理在不安装选择器的情况下，抑制流过未选择的存储器单元的潜行电流。
但是，即使在导通状态下的电流随着施加的电压呈指数增加的这样的电阻变化存储器中，也很难充分地抑制流过未选择的存储器单元的潜行电流。
发明内容
一般而言，根据一个实施例，电阻变化存储器包括存储器单元和控制电路。存储器单元包括第一电极和第二电极，以及置于第一电极与第二电极之间的可变电阻层。控制电路在第一电极与第二电极之间施加电压以执行写入、擦除和读取。在写入期间，控制电路在第一电极与第二电极之间施加第一电压脉冲，然后在施加第一电压脉冲之后，施加与第一电压脉冲极性不同的第二电压脉冲。
附图说明
图1示出根据实施例的电阻变化元件的典型电流-电压特性；
图2是示出根据实施例的电阻变化存储器中的存储器单元阵列结构的示意图；
图3是示出图1所示的存储器单元（电阻变化元件）的结构的示意图；
图4A是示出根据实施例取决于电压脉冲条件的电阻变化元件状态转变的示意图；
图4B是示出根据实施例的基于电压和时间的电压脉冲条件的图形；
图5A是示出根据实施例在写入期间的电阻变化元件状态转变的图形；
图5B和5C是示出根据实施例在写入期间的电阻变化元件电流-电压特性的图形；
图6A是示出根据实施例在擦除期间的电阻变化元件状态转变的图形；
图6B是示出根据实施例在擦除期间的电阻变化元件电流-电压特性的图形；
图7A是示出根据实施例在读取（1）期间的电阻变化元件状态转变的图形；
图7B是示出根据实施例在读取（1）期间的电阻变化元件电流-电压特性的图形；
图8A是示出根据实施例在读取（2）期间的电阻变化元件状态转变的图形；
图8B和8C是示出根据实施例在读取（2）期间的电阻变化元件电流-电压特性的图形；
图9是示出根据实施例的离子导电型电阻变化元件的结构的示意图；
图10A是示出图9所示的电阻变化元件电流-电压特性的图形；
图10B是示出图9所示的另一电阻变化元件电流-电压特性的图形；
图11A是示出在施加弱擦除电压之后转变到导通状态所需的电压的图形；
图11B是示出在施加弱擦除电压之后读取的电流对弱擦除电压的依赖性的图形；
图12是示出根据实施例的写入期间的电阻变化元件状态转变和所施加的电压的图形；
图13A和13B是示出根据实施例的存储器单元阵列中的写入操作的示意图；
图14是示出根据实施例的擦除期间的电阻变化元件状态转变和所施加的电压的图形；
图15是示出根据实施例的存储器单元阵列中的擦除操作的示意图；
图16是示出根据实施例的读取期间的电阻变化元件状态转变和所施加的电压的图形；
图17A和17B是示出根据实施例的存储器单元阵列中的读取操作的示意图；
图18是示出交叉点型存储器单元阵列中产生的潜行电流的图形；以及
图19、20和21是示出根据实施例施加到电阻变化元件的电压的波形的图形。
具体实施方式
在下文中，参考附图描述根据实施例的电阻变化存储器。需要指出，在下面的说明中，用相同的附图标记表示具有相同功能和结构的组件，并且仅在必要时重复描述。
[实施例的概念]
首先，描述实施例的概念。
根据实施例的电阻变化存储器具有变化电阻的电阻变化元件。通过电流或电压控制电阻变化元件的电阻（例如，两个高电阻[关断]和低电阻[导通]）。电阻变化存储器根据电阻变化元件的电阻存储数据。
图1示出根据实施例的电阻变化元件的典型电流-电压特性。
如图所示，当对处于关断状态的电阻变化元件施加正向电压时，在电压超过特定值（Vset）之后，电阻减小，电阻变化元件转变到导通状态。
此外，当对处于导通状态的电阻变化元件施加负向电压时，电阻变化元件的电阻再次增大。该电阻增大过程根据所施加的电压逐步发生。例如，当施加负向电压直到Vreset2时，电阻变化元件无法彻底返回到关断状态，而是保持在中间状态。该中间状态是一种与导通状态相比电阻更高的状态。
而且，如果向处于中间状态的电阻变化元件施加负向电压直到Vreset，则电阻变化元件从中间状态转变到关断状态。在此，当施加正向电压时，在电压Vset2处，电阻变化元件从中间状态转变到导通状态，电压Vset2低于电阻变化元件从关断状态转变到导通状态时所在的电压Vset。中间状态与导通状态相比电阻更高，并且与关断状态相比具有较小或相等的电阻。
在具有此类特性的电阻变化元件中，设置为中间状态而非导通状态被定义为“写入”，设置为关断状态被定义为“擦除”，读取电压大于或等于Vset2且小于Vset。因此，当在作为存储器单元的电阻变化元件中安装选择器时，可以添加与此基本类似的功能。
[第一实施例]
描述根据第一实施例的电阻变化存储器。在此，通过举例的方式将交叉点型电阻变化存储器描述为电阻变化存储器。
[1]存储器阵列
图2是示出根据第一实施例的电阻变化存储器中的存储器单元阵列结构的示意图。
如图所示，存储器单元阵列采取交叉点形式。字线WL0、WL1和WL2在X方向上延伸，并且在Y方向上以预定间隔排列。位线BL0、BL1和BL2在Y方向上延伸，并且在X方向上以预定间隔排列。
存储器单元MC(0-0)、(0-1)、…、(2-2)排列在字线WL0、WL1和WL2与位线BL0、BL1和BL2的交叉处上。通过这种方式，电阻变化存储器具有交叉点型存储器单元阵列结构。后面描述的电阻变化元件用于存储器单元。
尽管在此处所示的存储器单元阵列中，电阻变化元件布置在字线与位线之间，但是可以使用其中存储器单元阵列堆叠的堆叠式存储器单元阵列结构。
[2]电阻变化元件
图3是示出图1所示的存储器单元（电阻变化元件）MC的结构的示意图。
如图3所示，电阻变化元件MC具有第一电极1a、第二电极1b和可变电阻层1c。可变电阻层1c置于第一电极1a与第二电极1b之间。电阻变化元件MC可以具有至少三种不同的状态（导通状态、关断状态和中间状态）。
首先，根据以下方式对允许在三种状态之间转变的电压脉冲条件进行分类。在此，电压脉冲条件表示电压脉冲的极性、幅度和宽度。
a.电压脉冲条件1
该电压脉冲条件允许从从关断状态或中间状态转变到导通状态。
b.电压脉冲条件2
该电压脉冲条件允许从导通状态转变到中间状态。
c.电压脉冲条件3
该电压脉冲条件允许从导通状态或中间状态转变到关断状态。
d.电压脉冲条件4
该电压脉冲条件允许从中间状态转变到导通状态。
上述导通状态、关断状态和中间状态具有下面的关系。
-中间状态和关断状态下的电阻高于导通状态下的电阻。
-存在包括在电压脉冲条件4中但不包括在电压脉冲条件1中的电压脉冲条件（被称为“条件A”）。也就是说，存在允许从中间状态转变到导通状态，但不允许从关断状态转变到导通状态的电压脉冲条件。
-存在包括在电压脉冲条件2中但不包括在电压脉冲条件3中的电压脉冲条件（被称为“条件B”）。也就是说，存在允许从导通状态转变到中间状态，但不允许转变到关断状态的电压脉冲条件。
图4B示意性地示出电压脉冲条件1、2、3、4、A和B。电压脉冲条件4包括电压脉冲条件A的区域和电压脉冲条件1的区域。电压脉冲条件2包括电压脉冲条件B的区域和电压脉冲条件3的区域。
一般而言，如图4B所示，这些电压脉冲条件通过电压脉冲的电压（幅度和极性）和时间（脉冲宽度）判定。很明显，电阻变化元件的状态转变不仅取决于电压，而且还取决于时间。因此，写入、擦除和读取操作可通过电压（脉冲幅度和极性）和时间（脉冲宽度）的乘积执行。
但是，在某些情况下，电阻变化元件的状态转变基本取决于电压或时间。因此，第三电压脉冲的脉冲幅度和脉冲宽度中的至少一者大于第二电压脉冲的脉冲幅度和脉冲宽度中的至少一者。类似地，第四电压脉冲的脉冲幅度和脉冲宽度中的至少一者小于第一电压脉冲的脉冲幅度和脉冲宽度中的至少一者。
如果电阻变化元件的状态转变取决于电压而非时间，则可以仅通过电压（幅度和极性）决定电压脉冲条件1、2、3、4、A和B。
例如，对于某些电阻变化元件，状态转变所需的电压和时间具有公式（1）中描述的关系。
电压∝1/log(时间)+k  公式（1）
在这种情况下，需要使用电压（幅度和极性）作为操作的脉冲条件。也就是说，第三电压脉冲的脉冲幅度大于第二电压脉冲的脉冲幅度。类似地，第四电压脉冲的脉冲幅度小于第一电压脉冲的脉冲幅度。
以相同的方式，如果电阻变化元件的状态转变取决于时间而非电压，则需要使用时间（脉冲宽度）作为操作的脉冲条件。
[3]写入、擦除和读取
描述了根据实施例的电阻变化元件中的写入、擦除和读取操作。
（1）写入
图5A是示出在写入期间的电阻变化元件状态转变的图形。如图5A所示，在写入期间，电阻变化元件转变到中间状态。
更具体地说，如图5B所示，施加大于或等于电压Vset的正电压作为电压脉冲条件1的电压脉冲以从关断状态转变到导通状态。接下来，如图5C所示，施加绝对值大于或等于|Vreset2|且小于|Vreset|的负电压作为电压脉冲条件B的电压脉冲以从导通状态转变到中间状态。
（2）擦除
图6A是示出在擦除期间的电阻变化元件状态转变的图形。如图6A所示，在擦除期间，电阻变化元件从中间状态转变到关断状态。更具体地说，如图6B所示，施加绝对值大于或等于|Vreset|的负电压作为电压脉冲条件3的电压脉冲以从中间状态转变到关断状态。
（3a）读取1
图7A是示出在读取期间的电阻变化元件状态转变的图形。该读取在处于中间状态的电阻变化元件在施加读取电压结束之后自动返回到中间状态时使用。
如图7B所示，在读取期间，施加大于或等于Vset2且小于Vset的正电压作为电压脉冲条件A的电压脉冲。
当旨在读取的电阻变化元件处于中间状态（此时该电阻变化元件是其中已被写入数据的元件）时，如果被施加正电压，则该电阻变化元件瞬时地从中间状态转变到导通状态，并且导通状态下的电流被读取。在施加正电压完成后，电阻变化元件从导通状态返回到中间状态。
当旨在读取的电阻变化元件处于关断状态（此时该电阻变化元件是其中数据已被擦除的元件）时，该电阻变化元件保持关断状态，并且关断状态下的电流被读取。
（3b）读取2
图8A是示出在不同读取期间的电阻变化元件状态转变的图形。该读取在处于中间状态的电阻变化元件在施加读取电压结束之后未返回到中间状态时使用。
如图8B所示，在读取期间，施加大于或等于Vset2且小于Vset的正电压作为电压脉冲条件A的电压脉冲。接下来，如图8C所示，施加绝对值大于或等于|Vreset2|且小于|Vreset|的负电压作为电压脉冲条件B的电压脉冲。
当旨在读取的电阻变化元件处于中间状态（此时该电阻变化元件是其中已被写入数据的元件）时，如果被施加正电压，则该电阻变化元件瞬时地从中间状态转变到导通状态，并且导通状态下的电流被读取。接下来，施加负电压，并且电阻变化元件从导通状态转变到中间状态。
当旨在读取的电阻变化元件处于关断状态（此时该电阻变化元件是其中数据已被擦除的元件）时，该电阻变化元件保持关断状态，并且关断状态下的电流被读取。接下来，施加负电压，但是处于关断状态的电阻变化元件保持关断状态。
图4A总结了根据上面描述的实施例，在操作期间状态转变与电压脉冲条件之间的关系。
在上面的描述中，电压仅用作操作条件。因此，这些操作用于状态转变取决于电压而非时间，或者同时取决于电压和时间的电阻变化元件。
[4]优点
根据第一实施例，电阻变化元件分为导通状态和关断状态，这两种状态在读取期间具有巨大的电流差。但是，除了读取之外，其中已写入数据的元件和其中数据已被擦除的元件均处于中间状态或关断状态，并且受抑制的电流流过电阻变化元件。
由于除了读取之外，电阻变化元件始终保持与导通状态相比电阻更高的状态，因此可以抑制流过未选择的存储器单元的潜行电流。也就是说，除了旨在读取的选择的电阻变化元件之外，所有电阻变化元件均处于电流受抑制条件下，并且具有与安装有选择器的存储器单元的功能基本等同的功能。
此外，根据第一实施例，可以提供双极电阻变化存储器，该存储器在每个存储器单元中未安装选择器的情况下基本实现选择器功能，并且可以防止工作电压增大、过程复杂化，以及成本增加。
[第二实施例]
描述根据第二实施例的电阻变化存储器。在第二实施例中描述的情况下，提供离子导电型电阻变化存储器作为存储器单元。需要指出，存储器单元阵列的结构类似于根据第一实施例的存储器单元阵列结构，因此不再进行描述。
[1]电阻变化元件
例如，使用离子导电型电阻变化存储器作为电阻变化元件。下面详细地描述离子导电型电阻变化存储器。
图9是示出离子导电型电阻变化元件的结构的示意图。
电阻变化元件MC包括第一电极1a和第二电极1b，以及置于第一电极1a与第二电极1b之间的可变电阻层1c。可变电阻层1c具有在第一电极1a与第二电极1b之间形成的丝状物（filament）3。
在此，导通状态下的丝状物3的形状（例如，长度和厚度）至少大于关断状态下的丝状物的形状（例如，长度和厚度）。
控制电路2在第一电极1a与第二电极1b之间施加电压以执行写入、擦除或读取。
高电阻材料1d例如包括非晶硅、多晶硅或金属硫化物（Cu2S、AgS）。高电阻材料1d可以包括绝缘体。
例如，第一电极1a和第二电极1b中的一者作为下电极工作，而另一电极作为上电极工作。下电极是充当形成可变电阻层1c的基底的电极。上电极是在形成可变电阻层1c之后形成的电极。
如图所示，丝状物3可以从第一电极1a延伸，或者从第二电极1b延伸。
下面描述离子导电型电阻变化元件的特定实例。
在图9中通过举例的方式示出的电阻变化元件MC中，第一电极（上电极）1a由镍（Ni）层制成，第二电极（下电极）1b由p+-型硅层制成，可变电阻层1c由非晶硅层制成。
图10A示出当第一电极（上电极）1a为银（Ag）层时，电阻变化元件MC的电流-电压特性。图10B示出当第一电极1a为镍（Ni）层时，电阻变化元件MC的电流-电压特性。在每幅图中，纵轴用对数指示。
示出当电阻变化元件处于导通状态、关断状态和中间状态时的电流-电压特性。专门描述图10B所示的实例。中间状态表现了在对处于导通状态的电阻变化元件施加约-2V的电压Vreset2（被称为“弱擦除电压”）以转变到中间状态之后的电流-电压特性。处于中间状态的电阻变化元件在被施加约3.6V的电压时转变到导通状态，并且表现出与最初处于导通状态的电阻变化元件的特性基本类似的特性。当被施加约8V的电压时，处于关断状态的电阻变化元件从关断状态转变到导通状态。
图11A示出当第一电极（上电极）1a为镍（Ni）层时，弱擦除电压与在对处于导通状态的电阻变化元件施加弱擦除电压之后电阻变化元件转变到导通状态所需的电压之间的关系。图11B示出在将弱擦除电压施加到处于导通状态的电阻变化元件之后，当以3V在电阻变化元件中执行读取时，电流对弱擦除电压的依赖性。图11B中的纵轴用对数指示。
如图10B所示，通过对处于导通状态的电阻变化元件施加约-2V的弱擦除电压，使电阻变化元件转变到导通状态所需的电压从8V减小到约3.6V。进一步地，在小于或等于3.6V的电压区域中，实现电流低于导通状态电流（导通电流）的中间状态。
[2]写入、擦除和读取
当具有图10B、图11A和图11B所示特性的电阻变化元件用作存储器单元时，通过举例的方式结合3×3存储器单元阵列具体地描述写入、擦除和读取操作。控制电路2在写入、擦除和读取操作期间，将以下的电压脉冲施加到电阻变化元件MC。
（1）写入
图12是示出写入期间的电阻变化元件状态转变和所施加的电压的图形。
如图所示，将电压脉冲P1施加到选择的电阻变化元件，然后施加电压脉冲P2。电压脉冲P1的电压（脉冲幅度）例如为8V，电压脉冲P2的电压例如为-2V。
当施加电压脉冲P1时，电阻变化元件从关断状态转变到导通状态。进一步地，当施加电压脉冲P2时，电阻变化元件从导通状态转变到中间状态。
图13A和13B是示出存储器单元阵列中的写入操作的示意图。
如图13A所示，将8V的电压脉冲施加到选择的字线WL2，将0V的电压脉冲施加到选择的位线BL0。由此，+8V的电压脉冲P1被施加到选择的电阻变化元件MC(0-2)，并且电阻变化元件MC(0-2)转变到导通状态。
同时，将3V的电压脉冲施加到未选择的字线WL1和WL0，将5V的电压脉冲施加到未选择的位线BL1和BL2。由此，+3V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-2)、MC(2-2)、MC(0-1)和MC(0-0)。-2V电压脉冲被分别施加到未选择的电阻变化元件MC(1-1)、MC(2-1)、MC(1-0)和MC(2-0)。在每种情况下，未选择的电阻变化元件的状态不变。
此外，如图13B所示，将0V的电压脉冲施加到选择的字线WL2，将2V的电压脉冲施加到选择的位线BL0。由此，-2V的电压脉冲P2被施加到选择的电阻变化元件MC(0-2)，并且电阻变化元件MC(0-2)从导通状态转变到中间状态。
同时，将1V的电压脉冲施加到未选择的字线WL1和WL0以及未选择的位线BL1和BL2。由此，-1V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-2)、MC(2-2)、MC(0-1)和MC(0-0)。0V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-1)、MC(2-1)、MC(1-0)和MC(2-0)。在每种情况下，未选择的电阻变化元件的状态不变。
上面描述的写入允许选择的电阻变化元件单独转变到中间状态。
（2）擦除
图14是示出擦除期间的电阻变化元件状态转变和所施加的电压的图形。
如图所示，电压脉冲P3被施加到选择的电阻变化元件。当施加电压脉冲P3时，电阻变化元件从中间状态转变到关断状态。电压脉冲P3的电压（脉冲幅度）例如为-5V。电压脉冲P3的脉冲幅度和脉冲宽度的乘积大于电压脉冲P2的脉冲幅度和脉冲宽度的乘积。
图15是示出存储器单元阵列中的擦除操作的示意图。
如图所示，将0V的电压脉冲施加到选择的字线WL2，将5V的电压脉冲施加到选择的位线BL0。由此，-5V的电压脉冲P3被施加到选择的电阻变化元件MC(0-2)，并且电阻变化元件MC(0-2)转变到关断状态。
同时，将3.0V的电压脉冲施加到未选择的字线WL1和WL0，将2.0V的电压脉冲施加到未选择的位线BL1和BL2。由此，-2.0V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-2)、MC(2-2)、MC(0-1)和MC(0-0)。1.0V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-1)、MC(2-1)、MC(1-0)和MC(2-0)。在每种情况下，未选择的电阻变化元件的状态不变。
上面描述的擦除允许选择的电阻变化元件单独转变到关断状态。
（3）读取
图16是示出读取期间的电阻变化元件状态转变和所施加的电压的图形。
如图所示，将电压脉冲P4施加到选择的电阻变化元件，然后施加电压脉冲P2。电压脉冲P4的电压（脉冲幅度）例如为+4V，电压脉冲P2的电压例如为-2V。电压脉冲P4的脉冲幅度和脉冲宽度的乘积小于电压脉冲P1的脉冲幅度和脉冲宽度的乘积。电压脉冲P4在脉冲幅度和脉冲宽度中的至少一方面大于电压脉冲P1。
当施加电压脉冲P4时，电阻变化元件从中间状态转变到导通状态。进一步地，当施加电压脉冲P2时，电阻变化元件从导通状态转变到中间状态。
图17A和17B是示出存储器单元阵列中的读取操作的示意图。
如图17A所示，将4V的电压脉冲施加到选择的字线WL2，将0V的电压脉冲施加到选择的位线BL0。由此，+4V的电压脉冲P4被施加到选择的电阻变化元件MC(0-2)，并且处于中间状态时的电阻变化元件MC(0-2)转变到导通状态。然后电阻变化元件MC(0-2)的导通状态被读取。当选择的电阻变化元件MC(0-2)处于关断状态时，该电阻变化元件不改变其状态，并且关断状态被读取。
同时，将2V的电压脉冲施加到未选择的字线WL1和WL0以及未选择的位线BL1和BL2。由此，+2V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-2)、MC(2-2)、MC(0-1)和MC(0-0)。0V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-1)、MC(2-1)、MC(1-0)和MC(2-0)。在每种情况下，未选择的电阻变化元件的状态不变。
此外，如图17B所示，将0V的电压脉冲施加到选择的字线WL2，将2V的电压脉冲施加到选择的位线BL0。由此，-2V的电压脉冲P2被施加到选择的电阻变化元件MC(0-2)，并且处于导通状态时的电阻变化元件MC(0-2)转变到中间状态。另一方面，当电阻变化元件MC(0-2)处于关断状态时，该电阻变化元件不改变其状态。
同时，将1V的电压脉冲施加到未选择的字线WL1和WL0以及未选择的位线BL1和BL2。由此，-1V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-2)、MC(2-2)、MC(0-1)和MC(0-0)。0V的电压脉冲被分别施加到未选择的电阻变化元件MC(1-1)、MC(2-1)、MC(1-0)和MC(2-0)。在每种情况下，未选择的电阻变化元件的状态不变。
[3]优点
交叉点型存储器单元阵列具有以下常见问题。
如图18所示，当选择性地读取存储器单元MC(0-2)时，潜行电流实际流过图18中的虚线指示的路径，从而很难确定存储器单元MC(0-2)的状态。
由于潜行电流总是沿着反方向流过存储器单元，因此目前已在每个存储器单元中的电阻变化元件中安装了选择器以抑制反向电流来解决这个问题。根据本发明，如上所述，无需安装选择器也可抑制反向电流，这样便可避免这个问题。
在本发明中，电阻变化元件的中间状态下的电阻高于导通状态下的电阻，可通过比从关断状态转变到导通状态时所需电压低的电压，从该中间状态转变到导通状态。通过使用小于从关断状态转变到导通状态的电压、并且大于或等于从中间状态转变到导通状态的电压的电压作为读取电压，无需减小导通/关断比，便可抑制低电压区域中在反向和正向上的电流。因此，电阻变化元件可以实现与安装有选择器的存储器单元基本相同的特性。
而且，选择的电阻变化元件是处于中间状态还是处于关断状态可通过导通状态下或关断状态下的电流来判定。即使当电阻变化元件在电压脉冲条件A下，以非易失性方式从中间状态转变到导通状态，电阻变化元件也可通过接着施加电压脉冲条件B返回到中间状态，并且读取之前的信息不丢失。
尽管在所描述的本实施例中，每个电压脉冲P1、P2、P3和P4包括单个电压脉冲，但是本实施例可以通过各种电压波形实现，只要电压脉冲P1、P2、P3和P4满足上述电压脉冲条件1、B、3和A。例如，如图19和20所示，电压脉冲可以包括具有不同幅度的电压脉冲或具有相同幅度的电压脉冲。如图21所示，电压脉冲可以包括步进式电压脉冲。
如上所示，根据实施例，可以提供能够在存储器单元中不安装选择器的情况下，抑制流过未选择的存储器单元的潜行电流的电阻变化存储器。
而且，可以在每个存储器单元中不安装选择器的情况下，实现类似于电阻变化元件与选择器串联连接时产生的功能。因此，可以避免当实际连接选择器时所造成的诸如工作电压增大、过程复杂化以及成本增加之类的问题。
尽管描述了特定实施例，但是仅通过举例的方式表现这些实施例，并非旨在限制本发明的范围。实际上，可以通过其它各种形式体现此处描述的新颖的实施例。此外，在不偏离本发明的精神的情况下，可以对此处描述的实施例的形式做出各种省略、替换和变化。所附权利要求及其等同物旨在涵盖落在本发明的范围和精神内的此类形式或修改。

Claims (20)

1.一种电阻变化存储器，包括：
存储器单元，其包括第一电极和第二电极，以及设置在所述第一电极与所述第二电极之间的可变电阻层；以及
控制电路，其在所述第一电极与所述第二电极之间施加电压以执行写入、擦除和读取，
其中在所述写入期间，所述控制电路在所述第一电极与所述第二电极之间施加第一电压脉冲，然后在施加所述第一电压脉冲之后，施加与所述第一电压脉冲极性不同的第二电压脉冲。
2.根据权利要求1的电阻变化存储器，其中
在所述擦除期间，所述控制电路在所述第一电极与所述第二电极之间施加第三电压脉冲，所述第三电压脉冲具有与所述第二电压脉冲相同的极性，所述第三电压脉冲的脉冲幅度和脉冲宽度中的至少一者大于所述第二电压脉冲的脉冲幅度和脉冲宽度中的至少一者。
3.根据权利要求1的电阻变化存储器，其中
在所述读取期间，所述控制电路在所述第一电极与所述第二电极之间施加第四电压脉冲，所述第四电压脉冲具有与所述第一电压脉冲相同的极性，所述第四电压脉冲的脉冲幅度和脉冲宽度中的至少一者大于所述第一电压脉冲的脉冲幅度和脉冲宽度中的至少一者。
4.根据权利要求3的电阻变化存储器，其中
在所述读取期间，所述控制电路在施加所述第四电压脉冲之后，在所述第一电极与所述第二电极之间施加所述第二电压脉冲。
5.根据权利要求1的电阻变化存储器，其中
所述可变电阻层包括导通状态、关断状态和中间状态中的一者，所述关断状态下的电阻大于所述导通状态下的电阻，所述中间状态下的电阻大于所述导通状态下的电阻。
6.根据权利要求5的电阻变化存储器，其中
所述中间状态下的电阻小于或等于所述关断状态下的电阻。
7.根据权利要求5的电阻变化存储器，其中
所述可变电阻层包括设置在所述第一电极与所述第二电极之间的丝状物。
8.根据权利要求7的电阻变化存储器，其中
所述丝状物在所述导通状态下比在所述关断状态下至少更长或更粗。
9.根据权利要求1的电阻变化存储器，其中
所述可变电阻层包括绝缘体。
10.根据权利要求1的电阻变化存储器，其中
所述可变电阻层包括非晶硅、多晶硅和金属硫化物中的至少一者。
11.根据权利要求1的电阻变化存储器，进一步包括
被布置为相互交叉的字线和位线，
其中所述存储器单元被设置在所述字线与所述位线的交叉处。
12.一种电阻变化存储器，包括：
第一电极和第二电极；
可变电阻层，其被设置在所述第一电极与所述第二电极之间；以及
控制电路，其在所述第一电极与所述第二电极之间施加电压，
其中所述可变电阻层包括导通状态、关断状态和中间状态中的一者，所述关断状态下的电阻大于所述导通状态下的所述电阻，所述中间状态下的电阻大于所述导通状态下的电阻，以及
当所述控制电路施加第一电压脉冲时，所述可变电阻层转变到所述导通状态，当所述控制电路施加与所述第一电压脉冲极性不同的第二电压脉冲时，处于所述导通状态的所述可变电阻层转变到所述中间状态，
当所述控制电路施加第三电压脉冲时，处于所述中间状态的所述可变电阻层转变到所述关断状态，所述第三电压脉冲的脉冲幅度和脉冲宽度中的至少一者大于所述第二电压脉冲的脉冲幅度和脉冲宽度中的至少一者，以及
当所述控制电路施加第四电压脉冲时，处于所述中间状态的所述可变电阻层转变到所述导通状态，所述第四电压脉冲的脉冲幅度和脉冲宽度的乘积小于所述第一电压脉冲的脉冲幅度和脉冲宽度的乘积。
13.根据权利要求12的电阻变化存储器，其中
在读取操作期间，所述控制电路在所述第一电极与所述第二电极之间施加第五电压脉冲，所述第五电压脉冲具有与所述第一电压脉冲相同的极性，所述第五电压脉冲的脉冲幅度和脉冲宽度的乘积小于所述第一电压脉冲的脉冲幅度和脉冲宽度的乘积。
14.根据权利要求13的电阻变化存储器，其中
在所述读取操作期间，所述控制电路在施加所述第五电压脉冲之后，在所述第一电极与所述第二电极之间施加所述第二电压脉冲。
15.根据权利要求12的电阻变化存储器，其中
所述中间状态下的电阻小于或等于所述关断状态下的电阻。
16.根据权利要求12的电阻变化存储器，其中
所述可变电阻层包括设置在所述第一电极与所述第二电极之间的丝状物。
17.根据权利要求16的电阻变化存储器，其中
所述丝状物在所述导通状态下比在所述关断状态下至少更长或更粗。
18.根据权利要求12的电阻变化存储器，其中
所述可变电阻层包括绝缘体。
19.根据权利要求12的电阻变化存储器，其中
所述可变电阻层包括非晶硅、多晶硅和金属硫化物中的至少一者。
20.根据权利要求12的电阻变化存储器，进一步包括
被布置为相互交叉的字线和位线，
其中存储器单元包括所述第一电极和所述第二电极、以及所述可变电阻层，所述存储器单元被设置在所述字线与所述位线的交叉处。
CN201180068942.8A 2011-03-23 2011-09-16 电阻变化存储器 Active CN103415888B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011064933A JP5404683B2 (ja) 2011-03-23 2011-03-23 抵抗変化メモリ
JP064933/2011 2011-03-23
PCT/JP2011/071769 WO2012127718A1 (en) 2011-03-23 2011-09-16 Resistance-change memory

Publications (2)

Publication Number Publication Date
CN103415888A true CN103415888A (zh) 2013-11-27
CN103415888B CN103415888B (zh) 2016-04-20

Family

ID=46878908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180068942.8A Active CN103415888B (zh) 2011-03-23 2011-09-16 电阻变化存储器

Country Status (7)

Country Link
US (3) US9053786B2 (zh)
EP (1) EP2689423B1 (zh)
JP (1) JP5404683B2 (zh)
KR (3) KR101520565B1 (zh)
CN (1) CN103415888B (zh)
TW (2) TW201539707A (zh)
WO (1) WO2012127718A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463173A (zh) * 2014-05-07 2017-02-22 美光科技公司 用于交叉点式阵列的双向存取的设备及方法
CN108885893A (zh) * 2015-06-10 2018-11-23 东芝存储器株式会社 阻变存储器
CN111916126A (zh) * 2019-05-08 2020-11-10 爱思开海力士有限公司 电子设备、存储器件以及操作存储器件的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197420A (ja) 2012-03-21 2013-09-30 Toshiba Corp 抵抗変化メモリ素子
JP5602175B2 (ja) 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
JP5902113B2 (ja) 2013-03-13 2016-04-13 株式会社東芝 半導体記憶装置
JP5793526B2 (ja) 2013-03-15 2015-10-14 株式会社東芝 半導体記憶装置
JP2015018591A (ja) 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
JP2015060890A (ja) 2013-09-17 2015-03-30 株式会社東芝 記憶装置
TWI564898B (zh) * 2015-10-26 2017-01-01 國立中山大學 電阻式記憶體
US10998064B2 (en) 2018-03-05 2021-05-04 Crossbar, Inc. Resistive random access memory program and erase techniques and apparatus
US10755781B2 (en) * 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
TWI742347B (zh) * 2019-03-05 2021-10-11 美商橫杆股份有限公司 電阻性隨機存取記憶體程式化及抹除技術及設備
TWI751537B (zh) 2020-04-24 2022-01-01 華邦電子股份有限公司 電阻式記憶體儲存裝置及其操作方法
US11309024B2 (en) 2020-08-28 2022-04-19 Micron Technology, Inc. Memory cell programming that cancels threshold voltage drift

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
JP2007004873A (ja) * 2005-06-22 2007-01-11 Sony Corp 記憶装置の初期化方法
CN101171642A (zh) * 2005-05-27 2008-04-30 斯班逊有限公司 用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构
WO2010125805A1 (ja) * 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
WO2010143414A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP4189395B2 (ja) 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
EP1859449B1 (en) * 2005-03-07 2013-04-10 Nxp B.V. Driving of a memory matrix of resistance hysteresis elements
JP4195715B2 (ja) * 2006-07-31 2008-12-10 シャープ株式会社 半導体記憶装置
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
KR100855585B1 (ko) 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US7960224B2 (en) * 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
JP2009193627A (ja) 2008-02-13 2009-08-27 Toshiba Corp 半導体記憶装置
US7560721B1 (en) 2008-02-21 2009-07-14 International Business Machines Corporation Phase change material with filament electrode
KR101001304B1 (ko) 2008-07-08 2010-12-14 서울대학교산학협력단 저항변화기록소자, 상전이기록소자, 저항변화 랜덤 액세스메모리와 그 정보판독방법 및 상전이 랜덤 액세스 메모리와그 정보판독방법
US8107283B2 (en) * 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8279650B2 (en) 2009-04-20 2012-10-02 Sandisk 3D Llc Memory system with data line switching scheme
KR101744757B1 (ko) * 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
US8467227B1 (en) * 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032401A (ja) * 2003-06-17 2005-02-03 Sharp Corp 不揮発性半導体記憶装置及びその書き込み方法と消去方法
CN101171642A (zh) * 2005-05-27 2008-04-30 斯班逊有限公司 用于编程、擦除及读取纳米级电阻性存储装置的页缓冲器架构
JP2007004873A (ja) * 2005-06-22 2007-01-11 Sony Corp 記憶装置の初期化方法
WO2010125805A1 (ja) * 2009-04-27 2010-11-04 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法及び抵抗変化型不揮発性記憶装置
WO2010143414A1 (ja) * 2009-06-08 2010-12-16 パナソニック株式会社 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463173A (zh) * 2014-05-07 2017-02-22 美光科技公司 用于交叉点式阵列的双向存取的设备及方法
CN106463173B (zh) * 2014-05-07 2019-09-13 美光科技公司 用于交叉点式阵列的双向存取的设备及方法
CN108885893A (zh) * 2015-06-10 2018-11-23 东芝存储器株式会社 阻变存储器
CN108885893B (zh) * 2015-06-10 2022-05-06 铠侠股份有限公司 阻变存储器
CN111916126A (zh) * 2019-05-08 2020-11-10 爱思开海力士有限公司 电子设备、存储器件以及操作存储器件的方法
CN111916126B (zh) * 2019-05-08 2023-10-03 爱思开海力士有限公司 电子设备、存储器件以及操作存储器件的方法

Also Published As

Publication number Publication date
JP2012203926A (ja) 2012-10-22
KR20150024433A (ko) 2015-03-06
US9928908B2 (en) 2018-03-27
CN103415888B (zh) 2016-04-20
TWI502727B (zh) 2015-10-01
US9053786B2 (en) 2015-06-09
KR101520565B1 (ko) 2015-05-14
US20140003130A1 (en) 2014-01-02
KR20150024434A (ko) 2015-03-06
US20150155035A1 (en) 2015-06-04
WO2012127718A1 (en) 2012-09-27
KR101520600B1 (ko) 2015-05-14
US20170148516A1 (en) 2017-05-25
KR101574055B1 (ko) 2015-12-02
EP2689423A1 (en) 2014-01-29
JP5404683B2 (ja) 2014-02-05
TW201240065A (en) 2012-10-01
EP2689423A4 (en) 2015-03-04
US9601192B2 (en) 2017-03-21
EP2689423B1 (en) 2018-01-24
KR20130119493A (ko) 2013-10-31
TW201539707A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
CN103415888B (zh) 电阻变化存储器
US7411811B2 (en) Semiconductor storage device
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
KR100952088B1 (ko) 불휘발성 반도체 기억 장치
CN104221090B (zh) 电阻式器件及其操作方法
CN103282965B (zh) 电阻变化型非易失性存储装置以及电阻变化型非易失性存储装置的访问方法
CN103460295B (zh) 半导体存储器装置
CN103262171A (zh) 用于并发读取操作的电路及其方法
CN102347073B (zh) 非易失性可变电阻元件的电阻控制方法
US10644065B2 (en) Nonvolatile memory device
JP2015103271A (ja) 記憶装置及び記憶装置の制御方法
US8345460B2 (en) Semiconductor memory device
KR101361690B1 (ko) 스위칭 장치 및 이를 이용하는 가변 저항 메모리 장치
CN104145308A (zh) 非易失性半导体存储装置
US9330758B1 (en) Semiconductor memory device
JP2012164384A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170728

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220110

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right