CN111916126B - 电子设备、存储器件以及操作存储器件的方法 - Google Patents

电子设备、存储器件以及操作存储器件的方法 Download PDF

Info

Publication number
CN111916126B
CN111916126B CN201911065070.4A CN201911065070A CN111916126B CN 111916126 B CN111916126 B CN 111916126B CN 201911065070 A CN201911065070 A CN 201911065070A CN 111916126 B CN111916126 B CN 111916126B
Authority
CN
China
Prior art keywords
polarity
amorphization
variable
memory cell
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911065070.4A
Other languages
English (en)
Other versions
CN111916126A (zh
Inventor
李承润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111916126A publication Critical patent/CN111916126A/zh
Application granted granted Critical
Publication of CN111916126B publication Critical patent/CN111916126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明技术提供了一种电子设备、存储器件以及操作存储器件的方法。该存储器件包括：存储单元阵列，其包括与第一导线和第二导线耦接的可变电阻存储单元；以及外围电路，其被配置为通过第一导线向可变电阻存储单元提供写入脉冲或读取脉冲。写入脉冲被控制为具有彼此相反的第一极性与第二极性中的一种。读取脉冲被控制为具有与可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性，第一非晶化起始电流值由具有第一极性的第一脉冲来确定，第二非晶化起始电流值由具有第二极性的第二脉冲来确定。

Description

电子设备、存储器件以及操作存储器件的方法
相关申请的交叉引用
本申请要求2019年5月8日提交的申请号为10-2019-0053877的韩国专利申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开涉及一种电子设备、可变电阻存储器件以及操作该可变电阻存储器件的方法。
背景技术
诸如计算机、数码相机和智能电话的电子设备使用存储系统来处理数据。所述存储系统可以包括其中储存数据的存储器件和控制该存储器件的控制器。
存储器件正在根据高性能、小型化和低功耗的趋势而进行各种开发。作为下一代存储器件的示例，已经提出了可变电阻存储器件。可变电阻存储器件可以根据施加到存储单元的电压或电流而具有不同的电阻状态中的一种，并且可以在没有电源的情况下保持存储单元中所储存的电阻状态。像这样的可变电阻存储器件，有相变随机存取存储器(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)和电熔丝等。
发明内容
根据本公开的实施例的电子设备可以包括存储器件和被配置为控制所述存储器件的存储器控制器。所述存储器件可以包括存储单元阵列，所述存储单元阵列包括被耦接至并设置在彼此交叉的第一导线与第二导线之间的可变电阻存储单元。所述存储器件还可以包括外围电路，所述外围电路被配置为通过第一导线向所述可变电阻存储单元提供写入脉冲或读取脉冲。所述外围电路可以控制写入脉冲以具有彼此相反的第一极性与第二极性中的一种，并且可以控制读取脉冲以具有与所述可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性，第一非晶化起始电流值由具有第一极性的第一脉冲来确定，第二非晶化起始电流值由具有第二极性的第二脉冲来确定。
根据本公开的实施例的存储器件可以包括存储单元阵列，所述存储单元阵列包括被耦接至并设置在彼此交叉的第一导线与第二导线之间的可变电阻存储单元。所述存储器件还可以包括外围电路，所述外围电路被配置为通过第一导线向所述可变电阻存储单元提供写入脉冲或读取脉冲。所述写入脉冲可以被控制为具有彼此相反的第一极性与第二极性中的一种，所述读取脉冲可以被控制为具有与可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性，第一非晶化起始电流值由具有第一极性的第一脉冲来确定，第二非晶化起始电流值由具有第二极性的第二脉冲来确定。
根据本公开的实施例的操作存储器件的方法可以包括：将写入脉冲施加到与彼此交叉的第一导线和第二导线耦接的可变电阻存储单元。所述写入脉冲可以具有彼此相反的第一极性与第二极性中的一种，并且可以被施加到第一导线。所述方法还可以包括将具有与所述可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性的读取脉冲施加到第一导线，以读取被写入到所述可变电阻存储单元的数据。第一非晶化起始电流值可以通过将具有第一极性的第一脉冲施加到所述可变电阻存储单元来获得，以及第二非晶化起始电流值可以通过将具有第二极性的第二脉冲施加到所述可变电阻存储单元来获得，第二极性与第一极性相反。
读取脉冲可以用于读取所述可变电阻存储单元的设置状态。
附图说明
图1A和图1B示出根据本公开的实施例的电子设备。
图2示出根据本公开的实施例的存储器件。
图3A至图3C是示意性示出可变电阻存储单元的相变的截面图。
图4是示出根据施加到可变电阻存储单元的电流的电阻变化和阈值电压变化的曲线图。
图5示出根据本公开的实施例的可变电阻存储单元。
图6A至图6C示出根据本公开的一个实施例的操作存储器件的方法。
图7A至图7C示出根据本公开的一个实施例的操作存储器件的方法。
图8A至图8C是示出根据本公开的实施例的操作存储器件的方法的流程图。
图9和图10示出根据本公开的各种实施例的存储系统。
图11示出根据本公开的实施例的计算系统。
具体实施方式
本文公开的具体的结构或功能的描述仅是说明性的，目的是用于描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施，并且不能被解释为限于本文阐述的实施例。
本公开的实施例提供了一种能够提高操作可靠性的电子设备、存储器件以及操作该存储器件的方法。
图1A和图1B示出根据本公开的实施例的电子设备。
参考图1A，电子设备10可以包括处理器11、存储器控制器13、存储器件15、输入/输出(I/O)设备17以及功能模块20。
存储器控制器13可以在处理器11的控制下控制存储器件15的数据处理操作(例如，写入操作或读取操作等)。在一个实施例中，存储器控制器13可以被实施为处理器11的一部分。在另一实施例中，存储器控制器13与处理器11被分开地实施。
存储器件15可以是非易失性存储器件。例如，存储器件15可以包括具有可变电阻元件的非易失性存储器件。
储存在存储器件15中的数据可以在处理器11和存储器控制器13的控制下通过输入/输出设备17被输出。为此目的，输入/输出设备17可以包括显示设备和扬声器等。
输入/输出设备17可以包括输入设备，该输入设备能够接收用于控制处理器11的操作的控制信号或要由处理器11处理的数据。例如，输入设备可以包括触摸板、计算机鼠标、指向设备、小键盘和键盘等中的一种或更多种。
功能模块20被配置为执行根据电子设备10的类型而选定的功能。
在一个实施例中，电子设备10可以是蜂窝电话、智能电话、个人数字助理(PDA)或无线互联网设备。在这种情况下，功能模块20可以包括通信模块21以使得电子设备10提供如下的通信环境，在该通信环境中，可以通过访问有线或无线通信网络来交换数据和控制信号。
在另一实施例中，电子设备10可以是数码相机或数码摄像机。在又一实施例中，电子设备10可以是连接有数码相机或数码摄像机的个人计算机(PC)、笔记本电脑或移动通信终端等。在这些实施例中，功能模块20可以包括图像传感器23。图像传感器23将光学图像转换成数字图像信号，并且将数字图像信号传输到处理器11和存储器控制器13。在另一实施例中，电子设备10可以包括通信模块21与图像传感器23两者。
参考图1B，电子设备30可以由存储卡来配置，所述存储卡诸如PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SMC)、记忆棒、多媒体卡(MMC)、小尺寸多媒体卡(RS-MMC)、MMC微型卡、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD卡)、安全数字高容量(SDHC)卡或通用闪存设备(UFS)等。
电子设备30可以包括卡接口31、存储器控制器33和存储器件35。
卡接口31根据主机Host的协议来对主机Host与存储器控制器33之间的数据交换进行接口。在一个实施例中，卡接口31可以用可支持主机Host的协议的硬件和/或可支持主机Host的协议的软件来实施。卡接口31可以执行信号传输方法。
存储器控制器33控制存储器件35与卡接口31之间的数据交换。
存储器件35可以是非易失性存储器件。例如，存储器件35可以包括具有可变电阻元件的非易失性存储器件。
根据本公开的实施例的电子设备不限于以上参考图1A和图1B描述的那些。分别在图1A和图1B中示出的存储器件15和存储器件35可以包括以下参考图2、图4和图5所描述的结构和特性。
在下文中，将会更详细地描述根据本公开的实施例的存储器件。
图2示出根据本公开的实施例的存储器件100。存储器件100可以对应于分别在图1A和图1B中示出的电子设备10和电子设备30中所包括的存储器件15和存储器件35中的每一个。
参考图2，存储器件100可以包括存储单元阵列110和控制存储单元阵列110的操作的外围电路。外围电路可以包括行解码器120、列解码器130、读取/写入电路140和控制逻辑160。
存储单元阵列110可以包括以二维或三维结构布置的多个存储单元。每个存储单元可以被配置为利用相变的可变电阻存储单元。存储单元被设置在字线WL与位线BL的交叉处，并被连接到字线WL和位线BL。
行解码器120可以通过字线WL连接到存储单元阵列110。行解码器120可以响应于基于输入到控制逻辑160的地址ADDR所产生的行地址，将电压施加到字线WL。
列解码器130可以通过位线BL连接到存储单元阵列110。列解码器130可以响应于基于输入到控制逻辑160的地址ADDR所产生的列地址，将电压施加到位线BL。
读取/写入电路140可以对从存储单元阵列110中选定的存储单元执行写入操作和读取操作。读取/写入电路140可以通过列解码器130耦接到位线BL。读取/写入电路140可以包括读取电路，所述读取电路被配置为通过在位线BL之中选定的位线来读取储存在选定的存储单元中的数据Data。读取/写入电路140还可以包括写入电路，所述写入电路被配置为通过将写入脉冲通过选定的位线提供给选定的存储单元来执行写入操作。
写入操作可以包括设置操作和复位操作。设置操作被定义为沿着选定的存储单元的电阻减小的方向对选定的存储单元进行编程的操作，而复位操作被定义为沿着选定的存储单元的电阻增大的方向对选定的存储单元进行编程的操作。
基于从外部(例如，从存储器控制器)接收到的命令CMD、地址ADDR和控制信号CTRL，控制逻辑160可以输出用于将数据Data写入存储单元阵列110或从存储单元阵列110读取数据Data的各种信号。从控制逻辑160输出的信号可以被提供给读取/写入电路140、行解码器120和列解码器130，并且通常可以控制包括写入操作和读取操作的多种操作。例如，控制逻辑160可以基于命令CMD和控制信号CTRL来产生操作控制信号，并且可以将所产生的操作控制信号提供给读取/写入电路140。控制逻辑160可以基于非晶化起始电流值来设置读取脉冲的极性，所述非晶化起始电流值根据施加到位线的脉冲的极性而变化。例如，在读取操作期间当非晶化起始电流值增大时，控制逻辑160可以设置被提供给选定的位线的读取脉冲的极性。随后将参考图6A至图6C所示的实施例以及图7A至图7C所示的实施例来描述在读取操作期间设置被施加到选定的位线的读取脉冲的极性的步骤。
图3A至图3C是示意性示出可变电阻存储单元的相变的截面图。
参考图3A至图3C，可变电阻存储单元可以包括设置在第一电极E1与第二电极E2之间的可变电阻层VR。第一电极E1可以是电阻电极。可变电阻层VR可以包括相变材料，在所述相变材料中可以发生非晶态与结晶态之间的相变。可变电阻层VR可以根据设置操作或复位操作来储存数据。在设置操作中，可变电阻层VR的电阻状态从高电阻非晶态变为低电阻结晶态。在复位操作中，可变电阻层VR的电阻状态从低电阻结晶态变为高电阻非晶态。相变材料可以包括基于硫属化物的材料。
可变电阻层VR可以具有如图3A所示的低电阻结晶态，或者可以具有分别如图3B或图3C所示的高电阻非晶态A1或A2。
图4是示出根据施加到可变电阻存储单元的电流的电阻变化和阈值电压变化的曲线图。将参考图3A至图3C来描述图4。
图4所示的设置电流I_set可以被施加到可变电阻存储单元中的可变电阻层VR，使得可变电阻层VR储存具有与如图3A所示的低电阻结晶态相对应的设置状态的数据。通过设置电流I_set被转变为设置状态的可变电阻层VR的电阻R和阈值电压Vth各自具有与设置状态相对应的值。
当等于或大于图4中所示的非晶化起始电流I_melt的电流被施加到图3A所示的处于设置状态的可变电阻层VR时，等于或大于临界点的热量可以通过所施加的电流而产生，并从第一电极E1与可变电阻层VR的接触表面被施加到可变电阻层VR。因此，如图3B所示，可变电阻层VR的一部分熔化，因此在可变电阻层VR中形成非晶化区域A1。非晶化起始电流I_melt对应于可变电阻层VR中所包括的相变材料的熔点，并且具有比设置电流I_set更大的值。
当施加到可变电阻层VR的电流从非晶化起始电流I_melt增大到图4所示的复位电流I_reset时，如图3C所示，在可变电阻层VR中形成的非晶化区域可以扩大为比图3B所示的非晶化区域A1更宽的非晶化区域A2。因此，可变电阻层VR通过复位电流I_reset被转变为复位状态。此时，可变电阻层VR的电阻R和阈值电压Vth各自具有与复位状态相对应的值。
根据本公开的实施例的可变电阻存储单元可以包括具有上述特性的可变电阻层VR。
图5示出根据本公开的实施例的可变电阻存储单元MC。
参考图5，可变电阻存储单元MC可以设置在沿彼此交叉的方向延伸的第一导线211与第二导线223的交叉处。可变电阻存储单元MC被耦接到第一导线211和第二导线223。在一个实施例中，第一导线211可以配置为图2中所示的位线BL并且第二导线223可以配置为图2中所示的字线WL。
为了驱动可变电阻存储单元MC，可以向第一导线211和第二导线223施加电压，因此电流可以流过可变电阻存储单元MC。例如，可以通过在与可变电阻存储单元MC耦接的第一导线211与第二导线223之间形成的电场将数据写入可变电阻存储单元MC。另外，可以通过测量流过第一导线211的电流来读取与可变电阻存储单元MC的电阻相对应的数据。
在一个实施例中，第一导线211与第二导线223中的每一个可以由金属、导电金属氮化物、导电金属氧化物、其合金、或者它们的组合来形成。例如，第一导线211与第二导线223中的每一个可以包括：W、Ti、Ta、Al、Cu、C、CN、TiN、TiAlN、TiSiN、TiCN、TiCSiN、WN、CoSiN、WSiN、TaN、TaCN、TaSiN、Au、Ag、Ir、Pt、Pd、Ru、Zr、Rh、Ni、Co、Cr、Sn、Zn、ITO、其合金、或者它们的组合。
在另一实施例中，第一导线211与第二导线223中的每一个可以包括金属层和导电阻挡层(conductive barrier layer)。导电阻挡层可以由Ti、TiN、Ta、TaN或其组合形成。
可变电阻存储单元MC可以包括：设置在第一导线211与第二导线223之间的可变电阻层215，设置在可变电阻层215与第一导线211之间的电阻电极213，以及设置在可变电阻层215与第二导线223之间的选择元件SE。
如图5所示，第一导线211、电阻电极213、可变电阻层215、选择元件SE和第二导线223相对于图5的定向而言沿垂直方向顺序地层叠。
第一导线211、电阻电极213、可变电阻层215、选择元件SE和第二导线223的布置不限于图5中所示的布置，并且可以进行各种改变。
选择元件SE可以是能够控制电流流动的电流调整元件。选择元件SE可以包括：选择元件层219、设置在选择元件层219与可变电阻层215之间的中间电极217、以及设置在第二导线223与选择元件层219之间的上电极221。
在一个实施例中，选择元件层219可以包括基于硫属化物的双向阈值开关(OTS)材料。例如，选择元件层219可以包括砷(As)，并且可以包括化合物，该化合物包含有硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、硒(Se)、铟和锡(Sn)等中的两种或更多种。
在另一实施例中，选择元件层219可以包括具有整流特性的二极管。例如，选择元件层219可以包括其中P型杂质掺杂的多晶硅层与N型杂质掺杂的多晶硅层接触的硅二极管，或者可以包括其中p-NiOx层与n-TiOx层彼此接触或p-CuOx层与n-TiOx层彼此接触的氧化物二极管。
在又一实施例中，选择元件层219可以包括氧化物。因此，选择元件层219在被施加小于特定电压的电压时具有高电阻从而防止电流在其中流动，而在被施加大于特定电压的电压时具有低电阻从而允许电流在其中流动。例如，选择元件层219可以包括ZnOx、MgOx或AlOx等。
上电极221与中间电极217中的每一个可以由金属、导电金属氮化物、导电金属氧化物、包含碳的导电材料、或它们的组合来形成。例如，上电极221与中间电极217中的每一个可以由W、WN、WC、SiN、SiCN、TiN、TiON、Al、AlN、Ta、TaN、其合金、或者它们的组合来形成。
可变电阻层215的相可以通过由施加到第一导线211和第二导线223的电压所产生的焦耳热而可逆地改变，并且可变电阻层215可以包括其电阻可以因相变而改变的相变材料。例如，可变电阻层215可以包括基于硫属化物的材料。基于硫属化物的材料可以是基于GST的材料，其中锗(Ge)、锑(Sb)和碲(Te)以预定比例组合。
电阻电极213可以包括能够产生足以在可变电阻层215中引起相变的热量的导电材料。电阻电极213可以由金属、导电金属氮化物、导电金属氧化物、包含碳的导电材料、或者其组合来形成。例如，电阻电极213可以由W、WN、WC、SiN、SiCN、TiN、TiON、Al、AlN、Ta、TaN、其合金、以及它们的组合来形成。
可变电阻层215的非晶化起始电流可以根据施加到第一导线211或第二导线223的电压脉冲的极性而变化。这是由在可变电阻层215与接触可变电阻层215的电阻电极213之间的界面处或者在可变电阻层215与接触可变电阻层215的中间电极217之间的界面处发生的热电效应所导致的。在由D.Tio Castro等人撰写的题为“热电汤姆森效应的证据以及对相变存储单元中的编程条件和单元优化的影响(Evidence of the Thermo-ElectricThomson Effect and Influence on the Program Conditions and Cell Optimizationin Phase-Change Memory Cells)”的论文(2007IEEE国际电子设备会议，第315-318页)中公开了这种现象。
通过控制可变电阻层215与电阻电极213之间的界面特性和可变电阻层215与中间电极217之间的界面特性中的至少一者，可变电阻层215的非晶化起始电流可以根据施加到可变电阻层215的电场的极性而增大或减小。
上述界面特性可以通过用不同的导电材料形成中间电极217和电阻电极213来进行各种改变。可选地，当中间电极217和电阻电极213包含相同的导电材料时，所述界面特性可以通过将杂质注入到中间电极217与电阻电极213中的至少一个中来进行各种改变。作为另一示例，当中间电极217和电阻电极213包含相同的导电材料时，所述界面特性可以通过对中间电极217与电阻电极213中的至少一个进行热处理来进行各种改变。作为又一示例，当中间电极217和电阻电极213包含相同的导电材料时，所述界面特性可以通过在中间电极217与电阻电极213中的至少一个的表面上引起物理性质变化来进行各种改变。
即，可变电阻层215与电阻电极213之间的界面特性以及可变电阻层215与中间电极217之间的界面特性可以使用上述各种方法来进行各种改变。
在读取储存在可变电阻存储单元MC中的数据时，由于各种原因可能发生读取干扰。特别地，在读取可变电阻存储单元MC的设置状态的过程中，在导通选择元件SE时可变电阻层215可能被施加过高的电流，因此具有设置状态的可变电阻层215的一部分可能被改变为非晶态。因此，可变电阻存储单元MC中储存的数据可能从设置状态改变为复位状态。在D.Ielmini等人撰写的题为“硫属化物相变存储器的编程瞬变中的寄生电容和阈值切换的影响(Effects of threshold switching and parasitic capacitance in theprogramming transient of chalcogenide phase-change memories)”的论文(ICMTD-2005，第195-198页)中公开了这种现象。
在本公开的实施例中，在增大可变电阻层215的非晶化起始电流值的条件下，对储存在可变电阻存储单元MC中的数据进行读取。因此，可以抑制在读取操作期间当可变电阻层215被施加过量电流时在可变电阻层215中可能发生的这种相变现象。
特别地，在读取可变电阻存储单元MC的设置状态时，在增大可变电阻层215的非晶化起始电流值的条件下对可变电阻存储单元MC执行读取操作。结果，可以抑制可变电阻层215的设置状态或结晶态被改变为复位状态或非晶态的现象，从而可以改善读取干扰。
图6A至图6C示出根据本公开的一个实施例的操作存储器件的方法。图7A至图7C示出根据本公开的一个实施例的操作存储器件的方法。
图6A和图7A每一个是示出可变电阻层的非晶化起始电流值PI_melt和NI_melt的曲线图，所述非晶化起始电流值PI_melt和NI_melt根据施加到图5中所示的第一导线211的脉冲的极性而变化。
参考图6A和图7A，可以通过分别向图5中所示的第一导线211施加具有第一极性的第一写入脉冲和具有第二极性的第二写入脉冲来获得非晶化起始电流值NI_melt和PI_melt。第二极性与第一极性相反。在图6A和图7A中，具有第一极性的第一写入脉冲可以是由虚线表示的正脉冲，而具有第二极性的第二写入脉冲可以是由实线表示的负脉冲。参考图5，当将第一写入脉冲施加到第一导线211时，电流从第一导线211流到第二导线223。当将第二写入脉冲施加到第一导线211时，电流从第二导线223流到第一导线211。
如上所述，非晶化起始电流值NI_melt和PI_melt可以根据可变电阻层215与电阻电极213之间的界面特性以及可变电阻层215与中间电极217之间的界面特性来进行各种改变。
在图6A中，与具有第一极性的第一写入脉冲相对应的第一非晶化起始电流值PI_melt可以大于与具有第二极性的第二写入脉冲相对应的第二非晶化起始电流值NI_melt。另一方面，在图7A中，与具有第二极性的第二写入脉冲相对应的第二非晶化起始电流值NI_melt可以大于与具有第一极性的第一写入脉冲相对应的第一非晶化起始电流值PI_melt。
图6B和图6C示出了在对具有图6A所示的特性的存储单元执行写入操作和读取操作时被施加到配置为位线BL的第一导线211的脉冲的极性。
参考图6B和图6C，在读取操作期间，施加到第一导线211的读取脉冲的极性可以被控制为具有与第一非晶化起始电流值PI_melt相关联的第一极性，如图6A所示所述第一非晶化起始电流值PI_melt具有比第二非晶化起始电流值NI_melt更大的值。因此，在执行读取操作时，可以抑制在可变电阻层215中可能发生的相变现象，因此可以改善读取干扰。所述读取操作在所述写入操作之后执行。
施加到第一导线211以用于执行写入操作的写入脉冲可以被控制为具有第一极性与第二极性中的任何一种。例如，如图6B所示，在写入操作期间施加到第一导线211的写入脉冲的极性可以是与在读取操作期间施加到第一导线211的读取脉冲的极性相同的第一极性。另一方面，如图6C所示，在写入操作期间施加到第一导线211的写入脉冲的极性可以是与在读取操作期间施加到第一导线211的读取脉冲的极性相反的第二极性。即，根据本公开的实施例的读取脉冲的极性由第一非晶化起始电流值PI_melt与第二非晶化起始电流值NI_melt中具有更大的值的一个来确定，而不是由写入脉冲的极性来确定。
参照图6A至图6C，由于第一非晶化起始电流值PI_melt具有比第二非晶化起始电流值NI_melt更大的值，因此如图6B和图6C所示，不管用于执行写入操作的写入脉冲的极性如何，用于执行读取操作的读取脉冲都被设置为第一极性，并且具有第一极性的读取脉冲被施加到第一导线211。
图7B和图7C示出了在对具有图7A中所示的特性的存储单元执行写入操作和读取操作时被施加到配置为位线BL的第一导线211的脉冲的极性。
参考图7B和图7C，在读取操作期间，施加到第一导线211的读取脉冲的极性可以被控制为具有与第二非晶化起始电流值NI_melt相关联的第二极性，如图7A所示所述第二非晶化起始电流值NI_melt具有比第一非晶化起始电流值PI_melt更大的值。因此，当执行读取操作时，可以抑制在可变电阻层215中可能发生的相变现象，因此可以改善读取干扰。所述读取操作在所述写入操作之后执行。
如图7B所示，在写入操作中施加到第一导线211的写入脉冲可以具有与施加到第一导线211的读取脉冲的极性相反的极性。可选地，如图7C所示，在写入操作中施加到第一导线211的写入脉冲可以具有与施加到第一导线211的读取脉冲的极性相同的极性。
也就是说，在写入操作中施加到第一导线211的写入脉冲可以被控制为第一极性与第二极性中的任何一种。然而，读取脉冲被控制为具有由第一非晶化起始电流值PI_melt与第二非晶化起始电流值NI_melt中具有更高的值的一个所确定的极性，而非由写入脉冲的极性所确定的极性。
参考图7A至7C，由于第二非晶化起始电流值NI_melt具有比第一非晶化起始电流值PI_melt更高的值，因此如图7B和图7C所示，不管用于执行写入操作的写入脉冲的极性如何，用于执行读取操作的读取脉冲都被设置为第二极性，并且具有第二极性的读取脉冲被施加到第一导线211。
图8A至图8C是示出根据本公开的实施例的操作存储器件的方法的流程图。
如上参考图6A和图7A所述，读取脉冲的极性可以基于非晶化起始电流值的比较结果来确定，所述非晶化起始电流值是根据施加到第一导线211的正脉冲和负脉冲的每个的极性来确定的。可以根据存储单元特性将读取脉冲的极性确定为第一极性与第二极性中的一种，从而增大非晶化起始电流值。
存储单元特性在制造存储单元时被确定。可以在存储单元制造阶段评估存储单元特性，或者可以在存储单元操作中评估存储单元特性。结果，在存储单元制造阶段或在存储单元操作中，读取脉冲的极性可以被确定为第一极性与第二极性中的一种。
图8A和图8B示出了在存储单元操作中确定读取脉冲的极性的步骤。图8C示出了在存储单元制造阶段确定读取脉冲的极性并将所确定的读取脉冲的极性储存在图1A中所示的存储器控制器13或图1B所示的存储器控制器33中。
参考图8A，在ST1处，可以执行用于将数据写入存储单元的写入操作。可以通过将具有第一极性与第二极性之中的选定极性的写入脉冲施加到与存储单元耦接的第一导线来执行写入操作。
随后，在ST3处，读取脉冲可以被确定为具有第一极性与第二极性中的一种极性，所述极性与第一非晶化起始电流值和第二非晶化起始电流值中的更大的一个值相关联。图1A中的存储器控制器13或图1B中的存储器控制器33可以具有关于与第一非晶化起始电流值和第二非晶化起始电流值相关联的第一极性和第二极性的信息。可以基于从图1A中的存储器控制器13或图1B中的存储器控制器33提供的信息来确定读取脉冲。
在ST5处，在读取操作中，不管在写入操作ST1中使用的写入脉冲的选定极性如何，都可以使用具有所确定的极性的读取脉冲来读取储存在存储单元中的数据。
参考图8B，在ST11处，可以通过评估存储单元特性来确定读取脉冲的极性。读取脉冲的极性可以根据存储单元特性被确定为第一极性与第二极性中的一种，所述存储单元特性确定第一极性与第二极性之间的、引起更大的非晶化起始电流值的极性。与该更大的非晶化起始电流值相关联的存储单元特性可以通过使用以上参考图6A和图7A所描述的第一写入脉冲和第二写入脉冲来进行评估。
在ST13处，可以通过将具有第一极性与第二极性之中的选定极性的写入脉冲施加到与存储单元耦接的第一导线来执行用于将数据写入存储单元的写入操作。
随后，在ST15处可以利用在ST11处确定的读取脉冲的极性来读取储存在存储单元中的数据。
一旦在ST11处确定了读取脉冲的极性，就可以在对存储单元重复执行读取操作时不变地使用所确定的极性。另外，在ST11处确定的读取脉冲的极性可以在针对每个其他存储单元的读取操作中使用。
参考图8C，在ST21处，可以执行用于将数据写入存储单元的写入操作。可以通过将具有第一极性与第二极性之中的选定极性的写入脉冲施加到与存储单元耦接的第一导线来执行写入操作。
随后，在ST23处，可以利用具有特定极性的读取脉冲来读取储存在存储单元中的数据，该特定极性储存在诸如图1A中的存储器控制器13或图1B中的存储器控制器33中。在该实施例中，读取脉冲的特定极性在存储单元制造阶段被确定并被储存在存储器控制器中。之后，当对存储单元执行读取操作时，具有存储器控制器中所储存的特定极性的读取脉冲被施加到与存储单元耦接的第一导线。在图8A所示的实施例中，在每次读取数据时重复执行确定读取脉冲的极性的步骤。另一方面，因为在图8B和图8C所示的实施例中不需要在每次读取数据时重复执行确定读取脉冲的极性的步骤，所以可以提高读取操作的速度。
图9和图10示出了根据各种实施例的存储系统。
参考图9，存储系统1000包括存储器件1200和控制器1100。
控制器1100耦接到主机和存储器件1200。控制器1100被配置为响应于主机的请求来访问存储器件1200。例如，控制器1100被配置为控制存储器件1200的读取操作、写入操作和后台操作。控制器1100可以被配置为通过储存根据存储单元特性所确定的读取脉冲的极性来控制读取操作。
控制器1100提供存储器件1200与主机之间的接口。控制器1100驱动用于控制存储器件1200的固件。
控制器1100包括随机存取存储器(RAM)1110、处理单元1120、主机接口1130、存储器接口1140和错误校正块1150。
RAM 1110被用作处理单元1120的操作存储器、存储器件1200与主机之间的高速缓冲存储器、以及存储器件1200与主机之间的缓冲存储器中的至少一种。处理单元1120控制控制器1100的所有操作。此外，控制器1100可以在编程操作期间临时储存从主机提供的编程数据。
主机接口1130包括用于在主机与控制器1100之间执行数据交换的协议。该协议可以是诸如外围组件互连(PCI)、外围组件互连快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机小型接口(SCSI)、串行附接的SCSI(SAS)、通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)等等协议中的一种。
存储器接口1140提供控制器1100与存储器件1200之间的接口。例如，存储器接口1140包括NAND接口或NOR接口。
错误校正块1150被配置为使用错误校正码(ECC)来检测和校正从存储器件1200接收的数据的错误。处理单元1120根据错误校正块1150的错误检测结果来控制存储器件1200以调整读取电压并执行读取操作。
控制器1100和存储器件1200可以集成到一个半导体器件中。在一个实施例中，控制器1100和存储器件1200可以被集成到一个半导体器件中以形成存储卡，例如PC卡(例如，个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存卡(CF)、智能媒体卡(SM或SMC)、记忆棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)等等。
控制器1100和存储器件1200可以被集成到一个半导体器件中以形成半导体驱动器(例如，固态驱动器(SSD))。当将存储系统1000用作半导体驱动器(SSD)时，连接到存储系统1000的主机的操作速度大大地提高。
例如，存储系统1000被提供作为电子设备的各种组件之一。该电子设备可以是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话，智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航设备、黑匣子、数码相机、三维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器和数字视频播放器中之一，可以是能够在无线环境中发送和接收信息的各种电子设备之一，可以是配置家庭网络的各种电子设备之一，可以是配置计算机网络的各种电子设备之一，或者可以是配置远程信息处理网络的各种电子设备之一，可以是RFID设备或配置计算系统的各种组件之一。
在一个实施例中，存储器件1200或存储系统1000可以被安装为各种类型的封装。例如，存储器件1200或存储系统1000可以以诸如如下的方法来封装和安装：封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)，塑料双列直插式封装(PDIP)、华夫封装裸片(die in waffle pack)、晶圆形式裸片(die in wafer form)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小轮廓(SOIC)、收缩小轮廓封装(SSOP)、薄小轮廓(TSOP)、薄四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)或晶圆级处理堆叠封装(WSP)。
参考图10，存储系统2000包括存储器件2100和控制器2200。存储器件2100包括多个半导体存储芯片。所述多个半导体存储芯片被分成多个组。
所述多个组可以分别通过第一信道CH1至第k信道CHk与控制器2200通信，k是正整数。所述多个半导体存储芯片中的每一个可以对应于参考图9所描述的存储器件1200。
所述多个组中的每一组中的半导体存储芯片通过一个公共信道(例如，第一信道CH1至第k信道CHk中的对应的一个信道)与控制器2200通信。控制器2200与参考图9所描述的控制器1100类似地配置，并且控制存储器件2100的多个半导体存储芯片。
图11示出了根据本公开的实施例的计算系统3000。
计算系统3000包括中央处理单元(CPU)3100、随机存取存储器(RAM)3200、用户界面3300、电源3400、系统总线3500和存储系统2000。
存储系统2000通过系统总线3500电耦接到CPU 3100、RAM 3200、用户界面3300和电源3400。通过用户界面3300提供的数据或由CPU 3100处理的数据被储存在存储系统2000中。
存储系统2000包括存储器件2100和控制器2200。存储器件2100可以通过控制器2200耦接到系统总线3500。可选地，存储器件2100可以被直接连接到系统总线3500。此时，控制器2200的功能在CPU 3100的控制下执行并利用RAM 3200来执行。
图11示出包括了与参考图10所描述的存储系统2000相对应的存储系统2000的计算系统3000。但是，本公开的实施例不限于此。
在另一实施例中，计算系统3000的存储系统2000可以用参考图9所描述的存储系统1000代替。在又一实施例中，计算系统3000可以包括分别参考图9和图10所描述的存储系统1000和存储系统2000两者。
本公开的实施例可以基于非晶化起始电流值来设置用于读取数据并且被施加到与存储单元耦接的导线的读取脉冲的极性。因此，本公开的实施例可以减少在读取操作期间由于过量电流在可变电阻存储单元中流动所引起的在可变电阻存储单元中的意外相变的发生。结果，本公开的实施例可以减少读取干扰并提高存储器件的操作可靠性。
本文已经公开了示例实施例，并且尽管采用了特定术语，但是仅以通用的和描述性的意义来使用和解释它们，而不是出于限制的目的。在某些情况下，自本申请的提交起对于本领域普通技术人员来说明显的是，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或要素可以单独使用，或与结合其他实施例描述的特征、特性和/或要素组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中所阐述的本公开的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1. 一种电子设备，其包括存储器件和存储器控制器，所述存储器控制器被配置为控制所述存储器件，所述存储器件包括：
存储单元阵列，其包括可变电阻存储单元，所述可变电阻存储单元被耦接至并设置在彼此交叉的第一导线与第二导线之间；和
外围电路，其被配置为通过所述第一导线向所述可变电阻存储单元提供写入脉冲或读取脉冲，
其中，所述外围电路控制所述写入脉冲以具有彼此相反的第一极性与第二极性中的一种，并且控制所述读取脉冲以具有与所述可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性，所述第一非晶化起始电流值由具有所述第一极性的第一写入脉冲来确定，所述第二非晶化起始电流值由具有所述第二极性的第二写入脉冲来确定。
2.根据权利要求1所述的电子设备，其中，所述读取脉冲用于读取所述可变电阻存储单元的设置状态。
3.根据权利要求1所述的电子设备，其中，当所述第一非晶化起始电流值大于所述第二非晶化起始电流值时，所述读取脉冲具有所述第一极性，以及当所述第二非晶化起始电流值大于所述第一非晶化起始电流值时，所述读取脉冲具有所述第二极性。
4.根据权利要求3所述的电子设备，其中，不管用于对所述可变电阻存储单元执行写入操作的写入脉冲的极性如何，所述外围电路在读取操作中向所述可变电阻存储单元提供具有与所述第一非晶化起始电流值和所述第二非晶化起始电流值之中的更大的值相对应的极性的读取脉冲。
5.根据权利要求1所述的电子设备，其中，所述读取脉冲的极性被储存在所述存储器控制器中，并且所述外围电路基于储存在所述存储器控制器中的所述极性来控制所述读取脉冲。
6.一种存储器件，包括：
存储单元阵列，其包括可变电阻存储单元，所述可变电阻存储单元被耦接至并设置在彼此交叉的第一导线与第二导线之间；和
外围电路，其被配置为通过所述第一导线向所述可变电阻存储单元提供写入脉冲或读取脉冲，
其中，所述写入脉冲被控制为具有彼此相反的第一极性与第二极性中的一种，以及
其中，所述读取脉冲被控制为具有与所述可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性，所述第一非晶化起始电流值由具有所述第一极性的第一写入脉冲来确定，所述第二非晶化起始电流值由具有所述第二极性的第二写入脉冲来确定。
7.根据权利要求6所述的存储器件，其中，所述读取脉冲用于读取所述可变电阻存储单元的设置状态。
8.根据权利要求6所述的存储器件，其中，当所述第一非晶化起始电流值大于所述第二非晶化起始电流值时，所述读取脉冲具有所述第一极性，以及当所述第二非晶化起始电流值大于所述第一非晶化起始电流值时，所述读取脉冲具有所述第二极性。
9.根据权利要求8所述的存储器件，其中，不管用于对所述可变电阻存储单元执行写入操作的写入脉冲的极性如何，所述外围电路在读取操作中向所述可变电阻存储单元提供具有与所述更大的非晶化起始电流值相对应的极性的读取脉冲。
10.根据权利要求6所述的存储器件，其中，所述可变电阻存储单元包括：
可变电阻层；
电阻电极，其设置在所述可变电阻层与所述第一导线之间；
选择元件层，其设置在所述可变电阻层与所述第二导线之间；和
中间电极，其设置在所述可变电阻层与所述选择元件层之间。
11.根据权利要求10所述的存储器件，其中，所述可变电阻存储单元的非晶化起始电流是通过控制所述可变电阻层与所述电阻电极之间的界面特性和所述可变电阻层与所述中间电极之间的界面特性中的至少一者来调整的。
12.根据权利要求10所述的存储器件，其中，所述电阻电极与所述中间电极中的每一个包括：W、WN、WC、SiN、SiCN、TiN、TiON、Al、AlN、Ta、TaN、其合金、以及它们的组合。
13.根据权利要求12所述的存储器件，其中，所述电阻电极与所述中间电极包括不同的导电材料。
14.一种操作存储器件的方法，所述方法包括：
将写入脉冲施加到可变电阻存储单元，所述可变电阻存储单元与彼此交叉的第一导线和第二导线耦接，其中，所述写入脉冲具有彼此相反的第一极性与第二极性中的一种，并且被施加到所述第一导线；以及
将读取脉冲施加到所述第一导线以读取被写入到所述可变电阻存储单元的数据，所述读取脉冲具有与所述可变电阻存储单元的第一非晶化起始电流值和第二非晶化起始电流值之中的更大的值相对应的极性，
其中，通过将具有所述第一极性的第一写入脉冲施加到所述可变电阻存储单元来获得所述第一非晶化起始电流值，以及
其中，通过将具有所述第二极性的第二写入脉冲施加到所述可变电阻存储单元来获得所述第二非晶化起始电流值，所述第二极性与所述第一极性相反。
15.根据权利要求14所述的方法，其中，所述读取脉冲用于读取所述可变电阻存储单元的设置状态。
16.根据权利要求14所述的方法，其中，当所述第一非晶化起始电流值大于所述第二非晶化起始电流值时，所述读取脉冲具有所述第一极性，以及当所述第二非晶化起始电流值大于所述第一非晶化起始电流值时，所述读取脉冲具有所述第二极性。
17.根据权利要求16所述的方法，其中，不管用于对所述可变电阻存储单元执行写入操作的写入脉冲的极性如何，在读取操作中将具有与所述第一非晶化起始电流值和所述第二非晶化起始电流值之中的更大的值相对应的极性的读取脉冲施加到所述可变电阻存储单元。
18.根据权利要求14所述的方法，其中，所述读取脉冲的极性由设置在所述存储器件外部的存储器控制器来提供。
19.根据权利要求14所述的方法，还包括：
在施加所述写入脉冲之前确定所述读取脉冲的极性；以及
使用具有所确定的极性的读取脉冲对所述可变电阻存储单元重复地执行读取操作。
20.根据权利要求14所述的方法，还包括在施加所述写入脉冲之后来确定所述读取脉冲的极性。
CN201911065070.4A 2019-05-08 2019-11-04 电子设备、存储器件以及操作存储器件的方法 Active CN111916126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190053877A KR20200129453A (ko) 2019-05-08 2019-05-08 전자장치, 메모리 소자, 및 메모리 소자의 동작방법
KR10-2019-0053877 2019-05-08

Publications (2)

Publication Number Publication Date
CN111916126A CN111916126A (zh) 2020-11-10
CN111916126B true CN111916126B (zh) 2023-10-03

Family

ID=73047226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911065070.4A Active CN111916126B (zh) 2019-05-08 2019-11-04 电子设备、存储器件以及操作存储器件的方法

Country Status (3)

Country Link
US (1) US10991424B2 (zh)
KR (1) KR20200129453A (zh)
CN (1) CN111916126B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302390B2 (en) 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415888A (zh) * 2011-03-23 2013-11-27 株式会社东芝 电阻变化存储器
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
US7859896B2 (en) * 2006-02-02 2010-12-28 Renesas Electronics Corporation Semiconductor device
JP5291248B2 (ja) * 2010-03-30 2013-09-18 パナソニック株式会社 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
WO2013121792A1 (ja) * 2012-02-17 2013-08-22 パナソニック株式会社 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置
JP2014063549A (ja) * 2012-09-21 2014-04-10 Sharp Corp 半導体記憶装置
JP2016167326A (ja) * 2015-03-09 2016-09-15 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2016170848A (ja) * 2015-03-16 2016-09-23 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US10446226B2 (en) * 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10354729B1 (en) * 2017-12-28 2019-07-16 Micron Technology, Inc. Polarity-conditioned memory cell write operations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415888A (zh) * 2011-03-23 2013-11-27 株式会社东芝 电阻变化存储器
US9799381B1 (en) * 2016-09-28 2017-10-24 Intel Corporation Double-polarity memory read

Also Published As

Publication number Publication date
US20200357464A1 (en) 2020-11-12
CN111916126A (zh) 2020-11-10
US10991424B2 (en) 2021-04-27
KR20200129453A (ko) 2020-11-18

Similar Documents

Publication Publication Date Title
US10770139B2 (en) Variable resistance memory device and operating method thereof
KR102630957B1 (ko) 메모리 소자 및 이를 포함하는 전자장치
CN110827913A (zh) 用于检测电阻存储器器件的劣化的方法和系统
CN112993155B (zh) 电子器件及其制造方法
US10083744B2 (en) Memory device with reduced neighbor memory cell disturbance
CN111916126B (zh) 电子设备、存储器件以及操作存储器件的方法
US11626161B2 (en) Selection scheme for crosspoint memory
CN115295036A (zh) 存储器装置
CN111883554B (zh) 电子设备
US9183909B2 (en) Non-volatile semiconductor memory device
CN112310040B (zh) 存储器件
KR102298604B1 (ko) 저항성 메모리 장치의 제어 방법
CN112614934A (zh) 电子设备及电子设备的操作方法
US11410723B2 (en) Semiconductor device and method of operating the same
US11864394B2 (en) Semiconductor device
US10056138B1 (en) Electronic device
KR20210153275A (ko) 전자 장치
CN112447789A (zh) 电子器件和用于制造电子器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant