CN115295036A - 存储器装置 - Google Patents

存储器装置 Download PDF

Info

Publication number
CN115295036A
CN115295036A CN202210440198.XA CN202210440198A CN115295036A CN 115295036 A CN115295036 A CN 115295036A CN 202210440198 A CN202210440198 A CN 202210440198A CN 115295036 A CN115295036 A CN 115295036A
Authority
CN
China
Prior art keywords
voltage
memory cell
word line
bit line
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210440198.XA
Other languages
English (en)
Inventor
曹成奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115295036A publication Critical patent/CN115295036A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

提供了存储器装置。所述存储器装置包括：单元区域，包括多条字线、多条位线以及连接到设置在其中的所述多条字线和所述多条位线的多个存储器单元，其中，所述多个存储器单元中的每个包括在相应字线与相应位线之间彼此串联连接的开关元件和存储器元件；以及外围电路区域，包括控制逻辑，控制逻辑被配置为：在针对所述多个存储器单元之中的选择的存储器单元的读取命令从外部控制器被接收到时，在读取选择的存储器单元的数据之前将预电压输入到选择的存储器单元。控制逻辑被配置为：参照对选择的存储器单元进行编程之后经过的时间，确定预电压的电平。

Description

存储器装置
本申请要求于2021年5月4日提交到韩国知识产权局的第10-2021-0057715号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。
技术领域
本公开的示例实施例涉及存储器装置。
背景技术
存储器装置可提供写入数据和擦除数据以及读取写入的数据的功能。存储器装置可包括多个存储器单元，并且可通过调整每个存储器单元的阈值电压来对数据进行编程或擦除。存储器单元的阈值电压分布可以是读取存储在存储器单元中的数据的重要因素。
发明内容
本公开的示例实施例是用于提供存储器装置及其操作方法，所述存储器装置可通过考虑包括将从其读取数据的选择的存储器单元的稳定时间的各种参数来确定在读取操作之前执行的初始化操作中输入到选择的存储器单元的电压的电平，通过改善阈值电压分布而提高读取操作的可靠性。
根据本公开的示例实施例，一种存储器装置包括：单元区域，包括多条字线、多条位线以及连接到所述多条字线和所述多条位线的多个存储器单元，其中，所述多个存储器单元中的每个包括在相应字线与相应位线之间彼此串联连接的开关元件和存储器元件；以及外围电路区域，包括控制逻辑，控制逻辑被配置为：在针对所述多个存储器单元之中的选择的存储器单元的读取命令从外部控制器被接收到时，在读取选择的存储器单元的数据之前将预电压输入到选择的存储器单元。控制逻辑被配置为：参照对选择的存储器单元进行编程之后经过的时间，确定预电压的电平。
根据本公开的示例实施例，一种存储器装置包括：单元区域，包括连接到多条字线和多条位线的多个存储器单元；字线解码器，连接到所述多条字线，并且被配置为将字线偏置电压输入到所述多条字线之中的选择的字线；位线解码器，连接到所述多条位线，并且被配置为将位线偏置电压输入到所述多条位线之中的选择的位线；以及控制逻辑，被配置为：控制字线解码器和位线解码器，通过将字线偏置电压和位线偏置电压输入到连接到选择的字线和选择的位线的选择的存储器单元来执行读取操作，以及通过在选择的存储器单元的读取操作之前将预电压输入到选择的存储器单元来执行刷新操作。控制逻辑被配置为：基于选择的存储器单元的物理位置、对选择的存储器单元的访问次数和所述存储器装置的操作温度中的至少一者，确定预电压的电平。
根据本公开的示例实施例，一种存储器装置包括：多条字线，在第一方向上延伸；多条位线，在与第一方向相交的第二方向上延伸；多个存储器单元，在与第一方向和第二方向相交的第三方向上设置在所述多条字线与所述多条位线之间；以及外围电路区域，包括控制逻辑，并且在第三方向上设置在所述多个存储器单元下方。控制逻辑被配置为：控制所述多个存储器单元，当读取命令从外部控制器被接收到时，参照包括在读取命令中的地址从所述多个存储器单元之中确定选择的存储器单元，并且确定连接到选择的存储器单元的选择的字线和选择的位线，在第一时间段期间，将第一字线偏置电压输入到选择的字线，并且将第一位线偏置电压输入到选择的位线，在第一时间段之后的第二时间段期间，将第二字线偏置电压输入到选择的字线，并且将第二位线偏置电压输入到选择的位线，以及基于读取命令被接收到的时间点来确定第一字线偏置电压和第一位线偏置电压中的每个的电平。
附图说明
从下面的结合附图的详细描述，本公开的以上和其他方面、特征和优点将更加清楚，其中：
图1是示出根据本公开的示例实施例的存储器装置的框图；
图2A至图2C是示出根据本公开的示例实施例的存储器装置的存储器单元的电路图；
图3A和图3B是示出根据本公开的示例实施例的存储器装置中的存储器单元的阈值电压分布的示图；
图4是示出根据本公开的示例实施例的存储器装置的框图；
图5是示出根据本公开的示例实施例的存储器装置的操作的流程图；
图6是示出根据本公开的示例实施例的存储器装置的操作的示图；
图7A至图7C、图8A至图8C和图9A至图9C是示出根据本公开的示例实施例的存储器装置的操作的示图；
图10是示出根据本公开的示例实施例的存储器装置的示图；
图11和图12A至图12C是示出根据本公开的示例实施例的存储器装置的操作的示图；
图13是示出根据本公开的示例实施例的存储器装置的操作的示图；
图14是示出根据本公开的示例实施例的存储器装置的操作的流程图；
图15A至图15C是示出根据本公开的示例实施例的存储器装置的操作的示图；
图16是示出根据本公开的示例实施例的存储器装置的结构的示图；
图17是示出根据本公开的示例实施例的存储器装置的存储器单元阵列的示图；
图18和图19是示出根据本公开的示例实施例的存储器装置的框图；
图20A和图20B是示出根据本公开的示例实施例的存储器装置的结构的示图；
图21是示出根据本公开的示例实施例的存储器装置的示图；以及
图22是示出根据本公开的示例实施例的包括存储器装置的系统的框图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。
图1是示出根据示例实施例的存储器装置的框图。
示例实施例中的存储器装置10可包括外围电路区域20和单元区域(cell region)30。外围电路区域20可包括字线解码器21、位线解码器22、读取/写入电路23和控制逻辑24。单元区域30可包括多个存储器单元。
字线解码器21可通过字线WL连接到多个存储器单元，位线解码器22可通过位线BL连接到多个存储器单元。字线解码器21、位线解码器22和读取/写入电路23的操作可由控制逻辑24控制。
在一个示例实施例中，读取/写入电路23可包括编程电路和读出电路，编程电路用于将数据写入由字线解码器21和位线解码器22指定的至少一个选择的存储器单元，读出电路用于从选择的存储器单元读取数据。例如，读取/写入电路23可电连接到字线解码器21、位线解码器22和控制逻辑24，以将数据写入单元区域30的选择的存储器单元或从单元区域30的选择的存储器单元读取数据。
控制逻辑24可通过字线解码器21和位线解码器22从包括在单元区域30中的存储器单元之中确定选择的存储器单元。例如，控制逻辑24可将行地址提供给字线解码器21，使得字线解码器21可基于行地址来确定选择的字线。控制逻辑24可将列地址提供给位线解码器22，使得位线解码器22可基于列地址来确定选择的位线。控制逻辑24可通过将预定偏置输入到连接到选择的存储器单元的选择的字线和选择的位线中的每条来对选择的存储器单元执行编程操作、读取操作、刷新操作等。
例如，在存储器装置10中，字线解码器21和位线解码器22可设置在单元区域30下方。例如，单元区域30可设置在字线解码器21和位线解码器22上方。使用上述结构，可简化用于连接字线WL与字线解码器21以及连接位线BL与位线解码器22的布线设计。在示例实施例中，读取/写入电路23还可与字线解码器21和位线解码器22一起设置在单元区域30下方。
图2A至图2C是示出根据示例实施例的存储器装置的存储器单元的电路图。
参照图2A至图2C，示例实施例中的存储器装置的存储器单元可包括具有可变电阻器的特性的元件作为存储器元件ME，可变电阻器中的电阻可在外围电路区域中的控制逻辑的控制下改变。在图2A中示出的示例实施例中，存储器单元可包括具有可变电阻器特性的存储器元件ME，并且存储器元件ME可连接在位线BL与字线WL之间。例如，可通过将电压输入到位线BL和字线WL来调整存储器元件ME的电阻而将数据写入存储器单元。
参照图2B，存储器单元可包括存储器元件ME和开关元件SW。开关元件SW在附图中可被实现为二极管，或者可被实现为双向二极管。在一个示例实施例中，开关元件SW可被实现为双向阈值开关元件。
参照图2C，存储器单元可包括存储器元件ME和被实现为晶体管的开关元件SW。开关元件SW可作为选择器元件进行操作，用于根据字线WL的电压供应或阻断至存储器元件ME的电流。开关元件SW可连接在存储器元件ME与源极线SL之间，存储器元件ME可连接在位线BL与开关元件SW之间。根据示例实施例，开关元件SW和存储器元件ME的位置可被彼此交换。
存储器元件ME可以以各种形式来实现。例如，存储器元件ME可包括因电压而发生相变的材料(诸如，以Ge-Sb-Te(GST)为例)。在这种情况下，存储器装置可被称为相变随机存取存储器(PRAM)。当存储器元件ME包括一对电极和设置在一对电极间的过渡金属氧化物时，存储器装置可被称为电阻式RAM(ReRAM)。此外，当存储器元件ME包括磁性材料和介电材料并且磁性材料的磁化方向因电压而改变时，存储器装置可被称为磁RAM(MRAM)。
图3A和图3B是示出根据示例实施例的存储器装置中的存储器单元的阈值电压分布的示图。在图3A和图3B中，横轴表示存储器单元的阈值电压，纵轴表示存储器单元的数量。存储器单元可对应于图2A至图2C的存储器单元中的一个。
参照图3A，存储器单元可具有第一状态S1或第二状态S2。例如，处于第一状态S1的存储器单元可具有第一电压范围ΔV1中的阈值电压，处于第二状态S2的存储器单元可具有比第一电压范围ΔV1中的阈值电压大的第二电压范围ΔV2中的阈值电压。在一个示例实施例中，当存储器单元的电阻相对低时，相应的存储器单元可被定义为处于第一状态S1，当存储器单元的电阻相对高时，相应的存储器单元可被定义为处于第二状态S2。例如，当存储器单元包括相变材料(诸如，GST)时，相变材料可在第一状态S1下具有晶相，并且相变材料可在第二状态S2下具有非晶相。在一个示例实施例中，第一状态S1可被定义为置位状态(setstate)，第二状态S2可被定义为复位状态(reset state)。
预定的电压窗口ΔVW可存在于第一状态S1的阈值电压与第二状态S2的阈值电压之间，并且存储器装置的读取操作可通过将包括在电压窗口中的读取电压VRD输入到选择的存储器单元而进行操作。当选择的存储器单元处于第一状态S1时，选择的存储器单元可由读取电压VRD导通，而当选择的存储器单元处于第二状态S2时，选择的存储器单元可不会由读取电压VRD导通。因此，当第一状态S1的阈值电压与第二状态S2的阈值电压之间的电压窗口ΔVW减小时，或者第一电压范围ΔV1和/或第二电压范围ΔV2无意地增大或减小时，读取操作的准确性可被劣化。
例如，每个存储器单元的阈值电压可根据编程之后经过的时间、操作温度(例如，内部温度)、与存储器单元的编程/读取次数对应的访问次数等而无意地增大或减小。例如，如图3B中所示，当第一电压范围ΔV1'和第二电压范围ΔV2'无意地增大时，读取电压VRD可超出电压窗口ΔVW'。此外，读取电压VRD可落入第一电压范围ΔV1'内，在这种情况下，可能由于选择的存储器单元的阈值电压而发生在读取操作中错误地读取数据的错误。
在一个示例实施例中，为了充分地确保电压窗ΔVW'并且为了提高存储器装置的可靠性，可在读取操作之前对选择的存储器单元执行刷新操作。例如，刷新操作可以是在将读取电压VRD输入到选择的存储器单元之前优先地将预定的预电压(pre-voltage)输入到选择的存储器单元。电压窗口ΔVW'可因预电压增大，并且读取操作的准确性可提高。
在一个示例实施例中，控制逻辑24可基于对选择的存储器单元编程之后经过的时间、选择的存储器单元的物理位置、对选择的存储器单元的访问次数和存储器装置的操作温度中的至少一者来确定预电压的电平。
可根据选择的存储器单元中产生的阈值电压的变化量来动态地确定预电压的电平。例如，选择的存储器单元的阈值电压可随着编程之后经过的时间增加而显著增大。因此，输入到“在编程之后经过长的时间的选择的存储器单元”的预电压的电平可大于输入到“在编程之后经过短的时间的选择的存储器单元”的预电压的电平。除了编程之后经过的时间之外，还可考虑可影响阈值电压的变化量的各种参数来确定预电压的电平。
图4是示出根据示例实施例的存储器装置的框图。
参照图4，示例实施例中的存储器装置100可包括单元区域110、位线解码器120、字线解码器130和感测放大器140。位线解码器120、字线解码器130以及感测放大器140可被包括在外围电路区域中。例如，图1中的读取/写入电路23可包括感测放大器140。单元区域110可包括多个存储器单元MC，并且每个存储器单元MC可包括开关元件SW和存储器元件ME。例如，存储器单元MC可对应于图2B的存储器单元。多个存储器单元MC可连接到位线BL1至BL4以及字线WL1至WL4。图4中示出的存储器单元MC、位线BL1至BL4以及字线WL1至WL4仅是示例，并且每个元件的数量可在示例实施例中被变化。
位线解码器120可包括连接到位线BL1至BL4的位线选择器电路121和位线充电电路122。位线选择器电路121可从位线BL1至BL4之中确定选择的位线和未选择的位线。在编程操作、读取操作和刷新操作中，可将不同的电压输入到选择的位线和未选择的位线。输入到选择的位线和未选择的位线的电压可由位线选择器电路121和位线充电电路122确定。
字线解码器130可包括连接到字线WL1至WL4的字线选择器电路131和字线充电电路132。字线选择器电路131可从字线WL1至WL4之中确定选择的字线和未选择的字线。在编程操作、读取操作和刷新操作中，输入到选择的字线和未选择的字线的电压可由字线选择器电路131和字线充电电路132确定。
示例实施例中的存储器装置100可在执行读取操作之前执行刷新操作。存储器装置100可响应于从外部控制器接收的读取命令而执行读取操作，并且可参照包括在读取命令中的地址对从存储器单元MC之中选择的选择的存储器单元执行读取操作。存储器装置100可在执行读取操作之前执行将预定的预电压输入到选择的存储器单元的刷新操作。
在一个示例实施例中，预电压的电平可等于或大于在读取操作中输入到选择的存储器单元的读取电压的电平。此外，可基于在对选择的存储器单元进行编程之后经过的时间、存储器装置100的操作温度、选择的存储器单元的地址和针对选择的存储器单元计数的访问次数中的至少一者来确定预电压的电平。在一个示例实施例中，预电压的电平可不被固定，并且可考虑各种参数而被动态地确定。
例如，随着编程之后经过的时间增加，选择的存储器单元的阈值电压可相对增大，并且如以上参照图3A和图3B所述，读取操作中可发生错误。在示例实施例中的刷新操作中，随着编程之后经过的时间增加，可在对选择的存储器单元执行读取操作之前将更高电平的预电压输入到选择的存储器单元。预电压的电平可等于或大于读取电压的电平，可仅作用于处于置位状态的选择的存储器单元，并且可减小选择的存储器单元的阈值电压。因此，置位状态与复位状态之间的电压窗口可增大，并且在读取操作中错误可被减少。
在示例实施例中，读取电压的电平还可与刷新操作一起被动态地调整。例如，随着编程之后经过的时间增加，读取电压的电平可增大。因此，使用最佳读取电压的读取操作可根据选择的存储器单元的阈值电压的增大而被自适应地执行，并且读取操作的准确性可提高且存储器装置100的性能可改进。
图5是示出根据示例实施例的存储器装置的操作的流程图。
参照图5，可通过接收读取命令来开始示例实施例中的存储器装置的操作(S10)。存储器装置可从外部控制器接收读取命令，并且可通过参照包括在读取命令中的地址来确定选择的存储器单元(S11)。例如，存储器装置可从应用处理器(AP)、中央处理器(CPU)、固态驱动器(SSD)控制器等接收读取命令。
当接收到读取命令时，存储器装置可确定在对选择的存储器单元进行编程之后经过的时间(S12)。例如，可从“用于命令对选择的存储器单元进行编程操作的编程命令的时间点”、“选择的存储器单元的编程操作的开始时间点”和“选择的存储器单元的编程操作的结束时间点”之一至“读取命令被接收到的时间点”来确定编程之后经过的时间。然而，在示例实施例中，可根据其他标准不同地确定用于确定编程之后经过的时间的时间点。在示例实施例中，编程之后经过的时间可以是存储器装置接收到用于将数据写入选择的存储器单元的写入命令的时间点与存储器装置接收到读取命令的时间点之间的时间。
当确定编程之后经过的时间时，存储器装置可基于编程之后经过的时间来确定预电压的电平(S13)。可在读取操作之前执行的刷新操作中将预电压输入到选择的存储器单元。例如，编程之后经过的时间越短，预电压的电平可被确定得越低，并且编程之后经过的时间越长，预电压的电平可被确定得越高。
存储器装置可通过将具有确定后的电平的预电压输入到选择的存储器单元来执行刷新操作(S14)，并且可在刷新操作被完成时执行读取操作(S15)。在一个示例实施例中，可在刷新操作被完成的时间点与读取操作开始的时间点之间设置预定的延迟时间。
图6是示出根据示例实施例的存储器装置的操作的示图。
如上所述，示例实施例中的存储器装置可包括单元区域和外围电路区域，并且单元区域可包括多个存储器单元。多个存储器单元可通过多条字线和多条位线连接到外围电路区域。外围电路区域中的控制逻辑可通过调整多个存储器单元中的每个的电阻而改变多个存储器单元中的每个的阈值电压来写入数据。例如，通过用于写入数据的编程操作，多个存储器单元中的每个可具有置位状态或复位状态，置位状态具有第一电压范围中的多个阈值电压，复位状态具有比第一电压范围中的阈值电压大的第二电压范围中的多个阈值电压。
参照图6，存储器装置可依序执行第一操作和第二操作。第一操作可以是用于通过将预电压VPRE输入到作为读取操作的目标存储器单元的选择的存储器单元来确保在第一电压范围与第二电压范围之间的电压窗口的刷新操作。第二操作可以是通过将读取电压VRD输入到选择的存储器单元来将选择的存储器单元的状态确定为置位状态和复位状态之一的读取操作。
例如，第一操作可在与预时间TPRE对应的第一时间段被执行，第二操作可在与读取时间TREAD对应的第二时间段被执行。在示例实施例中，预电压被输入到选择的存储器单元的时间段TPRE可短于读取电压被输入到选择的存储器单元的时间段TREAD。在第一操作中，输入到选择的存储器单元的预电压VPRE的电平可等于或大于第一电压范围中的最大阈值电压并且小于第二电压范围中的最小电压。在一个示例实施例中，预电压VPRE的电平可大于读取电压VRD的电平。
在一个示例实施例中，预电压VPRE的电平可不被固定，并且可考虑各种参数而被动态地确定。在图6中示出的示例实施例中，预电压VPRE的电平可被确定为第一电平LV1至第三电平LV3中的一个。存储器装置可参照在对选择的存储器单元进行编程之后经过的时间、选择的存储器单元的地址、对选择的存储器单元的访问次数和存储器装置的操作温度中的至少一者来确定预电压VPRE的电平。例如，存储器装置的操作温度可以是由实现在外围电路区域中的温度传感器感测的存储器装置的内部温度。
例如，随着在对选择的存储器单元进行编程之后经过的时间增加，外围电路区域中的预电压VPRE的电平可被确定为高。当在对选择的存储器单元进行编程之后经过的时间等于或小于第一参考时间时，控制逻辑可将预电压VPRE的电平确定为第一电平LV1。当编程之后经过的时间等于或大于第二参考时间时，预电压VPRE的电平可被确定为第三电平LV3。当编程之后经过的时间长于第一参考时间并且短于第二参考时间时，预电压VPRE的电平可被确定为第二电平LV2。
此外，存储器装置可基于选择的存储器单元的地址来确定外围电路区域的感测放大器与选择的存储器单元之间的距离，并且距离越长，预电压VPRE的电平可被确定得越高。在外围电路区域中，存储器装置的操作温度越高，预电压VPRE的电平可被确定得越低。此外，在外围电路区域中，针对选择的存储器单元计数的访问次数越大，预电压VPRE的电平可被确定得越低。
如图6中所示，可在第一操作与第二操作之间设置预定的延迟时间。参照图6，示出了延迟时间可长于预时间TPRE并且短于读取时间TREAD，但是其示例实施例不限于此。例如，延迟时间可短于预时间TPRE。可选地，类似于预电压VPRE，延迟时间也可被动态地确定。例如，可参照预电压VPRE来确定延迟时间。
在下文中，将参照图7A至图7C、图8A至图8C、图9A至图9C以及图6一起详细描述存储器装置的操作。
图7A至图7C、图8A至图8C和图9A至图9C是示出根据示例实施例的存储器装置的操作的示图。
在参照图7A至图7C描述的示例实施例中，可通过以下项中的至少一者将预电压VPRE的电平确定为第一电平LV1：在对选择的存储器单元进行编程之后经过的时间、选择的存储器单元的地址、存储器装置的内部温度和对选择的存储器单元的访问次数。图7A可以是示出紧接在对选择的存储器单元的编程操作被终止之后的选择的存储器单元的阈值电压分布的示图。紧接在编程操作的终止之后，选择的存储器单元的阈值电压可落入与第一状态S1对应的第一电压范围ΔV1或与第二状态S2对应的第二电压范围ΔV2内。电压窗口ΔVW可存在于第一电压范围ΔV1与第二电压范围ΔV2之间，并且读取电压VRD可具有落入电压窗口ΔVW内的电平。
选择的存储器单元的阈值电压可能由于在编程之后随着时间经过而发生的漂移现象(drift phenomenon)而增大。参照图7B，第一电压范围ΔV1'和第二电压范围ΔV2'二者可随着编程之后经过的时间而增大。在这种情况下，电压窗口ΔVW'可不同于图7A的电压窗口ΔVW。第一电压范围ΔV1'和第二电压范围ΔV2'的增大的程度可根据编程之后经过的时间而被变化，也可根据存储器装置的内部温度、对选择的存储器单元的访问次数等而被变化。
在一些示例中，图7B的第一电压范围ΔV1'的量可类似于图7A的第一电压范围ΔV1的量。在这种情况下，包括在第一电压范围ΔV1中的阈值电压可移位到包括在第一电压范围ΔV1'中的更高的阈值电压，使得包括在第一电压范围ΔV1'中的一些存储器单元的阈值电压可大于包括在第一电压范围ΔV1中的存储器单元的阈值电压。
当按原样使用读取电压VRD执行读取操作时，在读取操作中可能发生错误。在一个示例实施例中，可在执行读取操作之前执行使用预电压VPRE的刷新操作。如上所述，在刷新操作中输入到选择的存储器单元的预电压VPRE的电平可大于读取电压VRD的电平，并且可小于第二电压范围ΔV2'的最小电压的电平。因此，如图7C中所示，第一电压范围ΔV1可通过刷新操作减小(即，初始化)，电压窗口ΔVW”可被充分地确保，并且读取操作的准确性可被提高。例如，图7C的电压窗口ΔVW”可大于图7A的电压窗口ΔVW和图7B的电压窗口ΔVW'。在图7C中示出的示例实施例中，预电压VPRE的电平可以是参照图6描述的第一电平LV1。
在参照图8A至图8C描述的示例实施例中，与参照图7A至图7C描述的示例实施例相比，在编程之后选择的存储器单元的阈值电压可相对显著地增大。这是因为在编程之后经过的时间可相对长，所以存储器装置的内部温度可相对低，或对选择的存储器单元的访问次数可相对少。
参照图8B，第一电压范围ΔV1'和第二电压范围ΔV2'二者可随着编程之后经过的时间而增大。在图8B中示出的示例实施例中，第一电压范围ΔV1'和第二电压范围ΔV2'可相对大地增大，使得读取电压VRD的电平可落入第一电压范围ΔV1'内。因此，当原样使用读取电压VRD执行读取操作时，在读取操作中可能容易发生错误。
在一个示例实施例中，为了防止在读取操作中发生错误，可在读取操作之前执行使用预电压VPRE的刷新操作。如图8C中所示，第一电压范围ΔV1可通过刷新操作减小(即，初始化)，电压窗口ΔVW”可被充分地确保，并且读取操作的准确性可提高。例如，图8C的电压窗口ΔVW”可大于图8A的电压窗口ΔVW和图8B的电压窗口ΔVW'。在图8C中示出的示例实施例中，预电压VPRE的电平可以是参照图6描述的第二电平LV2。
在参照图9A至图9C描述的示例实施例中，与参照图7A至图7C以及图8A至图8C描述的示例实施例相比，在编程之后选择的存储器单元的阈值电压可相对显著地增大。因此，读取电压VRD的电平可落入第一电压范围ΔV1内，并且当原样使用读取电压VRD执行读取操作时，在读取操作中可能更频繁地发生错误。例如，当选择的存储器单元处于第一状态S1时，选择的存储器单元可不由读取电压VRD导通，并且选择的存储器单元的状态可被错误地确定为第二状态S2。
因此，如图9C中所示，第一电压范围ΔV1可通过刷新操作而被减小(即，初始化)，电压窗口ΔVV”可被充分地确保，并且读取操作的准确性可提高。例如，图9C的电压窗口ΔVW”可大于图9A的电压窗口ΔVW和图9B的电压窗口ΔVW'。在图9C中示出的示例实施例中，预电压VPRE的电平可以是参照图6描述的第三电平LV3。因此，与参照图7C和图8C描述的示例实施例相比，与第一状态S1对应的第一电压范围ΔV1可显著减小，并且读取电压VRD的电平可落入电压窗口ΔVW”内。
在示例实施例中，读取电压VRD的电平可与预电压VPRE的电平一起被调整。可考虑预电压VPRE的电平来确定读取电压VRD的电平。例如，随着预电压VPRE的电平增大，读取电压VRD的电平也可增大。因此，在图7C、图8C和图9C中示出的示例实施例中，读取电压VRD的电平可被调整为类似于电压窗口ΔVW的中值的电平，并且读取操作的准确性可有效地提高。
图10是示出根据示例实施例的存储器装置的示图。
参照图10，示例实施例中的存储器装置200可包括单元区域210、位线解码器220、字线解码器230和感测放大器240。如参照图4所述，位线解码器220、字线解码器230和感测放大器240可被包括在外围电路区域中。感测放大器240可被包括在读取/写入电路23中。
在图10的示例实施例中，仅两条字线WL1至WL2以及四条位线BL1至BL4被示出，但是其示例实施例不限于此，并且字线和位线的数量可被变化。单元区域210可包括分别连接到字线WL1至WL2以及位线BL1至BL4的存储器单元MC1至MC8。
位线解码器220可将位线BL1至BL4之一确定为选择的位线，并且可输入位线偏置电压。例如，控制逻辑24可将列地址提供给位线解码器220，使得位线解码器220可基于列地址来确定选择的位线。类似地，字线解码器230可将字线WL1至WL2之一确定为选择的字线。例如，控制逻辑24可将行地址提供给字线解码器230，使得字线解码器230可基于行地址来确定选择的字线。字线解码器230可将字线偏置电压输入到选择的字线。例如，控制逻辑24可控制位线解码器220和字线解码器230，以分别将位线偏置电压输入到选择的位线并将字线偏置电压输入到选择的字线。
感测放大器240可将通过选择的字线检测的选择的存储器单元的阈值电压与参考电压VREF进行比较，并且选择的字线的状态可基于感测放大器240的输出电压VOUT而被确定为置位状态或复位状态。感测放大器240可包括比较器SA，比较器SA的第一输入端子可电连接到字线WL1至WL2，并且第二输入端子可连接到参考电压VREF。
字线WL1至WL2中的每条可连接到包括在字线解码器230中的至少一个开关元件。例如，第一字线WL1可通过第一局部开关元件LX1和全局开关元件GX连接到感测放大器240的第一输入端子。第二字线WL2可通过第二局部开关元件LX2和全局开关元件GX连接到感测放大器240的第一输入端子。例如，第一字线WL1和第二字线WL2可共享单个全局开关元件GX和感测放大器240。尽管未示出，但是字线偏置电压可被提供给字线解码器230，使得字线解码器230可将字线偏置电压输入到选择的字线。例如，当第一字线WL1被选择时，字线偏置电压可通过全局开关元件GX和第一局部开关元件LX1而被输入到第一字线WL1。在示例实施例中，全局开关元件GX可接收全局开关元件控制信号GXL，第一局部开关元件LX1可接收第一局部开关元件控制信号LXL1，第二局部开关元件LX2可接收第二局部开关元件控制信号LXL2。在示例实施例中，字线解码器230可包括电阻器R1和R2以及电容器C12、C11、C22和C21。
在示例实施例中，从选择的存储器单元到感测放大器240的距离可被定义为选择的存储器单元与比较器SA的第一输入端子之间的距离，并且可根据选择的存储器单元的地址而被变化。例如，当选择的存储器单元是第四存储器单元MC4时，到感测放大器240的距离可短于当选择的存储器单元是第五存储器单元MC5时到感测放大器240的距离。例如，第四存储器单元MC4与感测放大器240之间的第一字线WL1的长度可短于第五存储器单元MC5与感测放大器240之间的第二字线WL2的长度。因此，不同于其中选择的存储器单元是第四存储器单元MC4的示例，当选择的存储器单元是第五存储器单元MC5时，相对更大的电阻分量可作用到比较器SA的第一输入端子。在示例实施例中，选择的存储器单元的物理位置可对应于选择的存储器单元与感测放大器的输入端子之间的选择的字线的长度。
在一个示例实施例中，为了减小由于以上描述的电阻分量的差而导致的因刷新操作的阈值电压的减小的变化的程度，在刷新操作中输入到选择的存储器单元的预电压的电平可根据选择的存储器单元的地址而被不同地确定。例如，在第四存储器单元MC4是选择的存储器单元时的预电压的电平可低于在第五存储器单元MC5是选择的存储器单元时的预电压的电平。
取决于选择的存储器单元的地址的预电压的电平的差可根据字线WL1至WL2以及位线BL1至BL4而被变化。例如，在第一存储器单元MC1是选择的存储器单元时的预电压的电平可高于在第三存储器单元MC3是选择的存储器单元时的预电压的电平。
将参照位线解码器220描述将位线偏置电压输入到选择的位线的操作。位线BL1至BL4中的每条可连接到一对开关元件。参照第一位线BL1作为示例，第一位线BL1可连接到第一选择开关元件LYP1和第一非选择开关元件LYN1。当第一位线BL1被确定为被选择的位线时，第一选择开关元件LYP1可导通，并且当第一位线BL1被确定为未选择的位线时，第一非选择开关元件LYN1可导通。例如，当第一位线BL1被确定为选择的位线时，公共选择开关元件GYP和第一选择开关元件LYP1可基于来自控制逻辑24的列地址来导通。
第一选择开关元件LYP1和第一非选择开关元件LYN1可被实现为不同类型的晶体管。例如，第一选择开关元件LYP1可被实现为PMOS晶体管，第一非选择开关元件LYN1可被实现为NMOS晶体管。第一选择开关元件LYP1和第一非选择开关元件LYN1的栅极端子可共同接收第一位线控制信号LBL1。
位线BL1至BL4可共享单个公共选择开关元件GYP和单个公共非选择开关元件GYN。公共选择开关元件GYP可被实现为PMOS晶体管，公共非选择开关元件GYN可被实现为NMOS晶体管。公共选择开关元件GYP和公共非选择开关元件GYN的栅极端子可共同接收公共位线控制信号GBL。
由位线解码器220输入到选择的位线的位线偏置电压可以是正电压。当第一位线BL1被确定为选择的位线时，位线解码器220可通过公共选择开关元件GYP和第一选择开关元件LYP1将具有正电压的位线偏置电压提供给第一位线BL1。由字线解码器230输入到选择的字线的字线偏置电压可以是负电压。当第一字线WL1被确定为选择的字线时，字线解码器230可通过全局开关元件GX和第一局部开关元件LX1将具有负电压的字线偏置电压提供给第一字线WL1。“在刷新操作中输入到选择的存储器单元的预电压”和“在读取操作中输入到选择的存储器单元的读取电压”中的每个的电平可由位线偏置电压与字线偏置电压之间的差而被确定。在示例实施例中，位线解码器220可包括晶体管M1和M2，晶体管M1可由激活信号ENB激活，位线解码器220可接收箝位电压VCLAMP。
在以下描述中，将参照图11和图12A至图12C一起描述存储器装置200的读取操作和刷新操作。
图11和图12A至图12C是示出根据示例实施例的存储器装置的操作的示图。
将参照图11描述存储器装置200的读取操作。参照图11，字线解码器230可对连接到选择的存储器单元的选择的字线进行预充电，以执行读取操作。例如，选择的字线可由字线解码器230用可以是负电压的第一偏置电压VB1进行预充电。当选择的字线的电压VWL达到第一偏置电压VB1时，字线解码器230可浮置选择的字线。
当选择的字线的预充电被完成时，位线解码器220可对连接到选择的存储器单元的选择的位线进行预充电。例如，位线解码器220可用可以是正电压的第二偏置电压VB2对选择的位线进行预充电。因此，如图11中所示，选择的位线的电压VBL可增大到第二偏置电压VB2。在一个示例实施例中，第一偏置电压VB1和第二偏置电压VB2可具有相同的绝对值(大小)。
在图11中示出的示例实施例中，在读取操作期间输入到选择的存储器单元的读取电压VRD的电平可由位线电压VBL与字线电压VWL之间的差来确定。当选择的存储器单元具有作为置位状态的第一状态S1时，选择的存储器单元可由读取电压VRD导通，并且浮置的选择的字线的电压VWL可增大位线电压VBL。当选择的存储器单元处于作为复位状态的第二状态S2时，选择的存储器单元可不会由读取电压VRD导通，并且浮置的选择的字线的电压VWL的电平可不会显著地改变并且可被保持在与偏置电压VB1的电平类似的电平。
在使能时间点TEN，感测放大器240中的连接到选择的字线的比较器SA可由激活信号EN激活。比较器可在使能时间点TEN或在使能时间点TEN之后将选择的字线的电压VWL与参考电压VREF进行比较，并且可输出输出电压VOUT。
当由读取电压VRD导通处于第一状态S1的选择的存储器单元并且未导通处于第二状态S2的选择的存储器单元时，可通过参照图11描述的读取操作准确地读取选择的存储器单元的数据。当处于第一状态S1的选择的存储器单元由于选择的存储器单元的阈值电压的无意改变而不由读取电压VRD导通时，选择的存储器单元的数据可被错误地确定。
为了解决以上问题，在一个示例实施例中，可在读取操作之前执行将预电压输入到选择的存储器单元的刷新操作。刷新操作可以是当选择的存储器单元处于第一状态S1时通过将预定的偏置电压输入到选择的字线和选择的位线来减小选择的存储器单元的阈值电压。在刷新操作中，可不必确定选择的存储器单元的数据，从而感测放大器240的比较器SA可不被激活。
图12A至图12C可以是示出在读取操作之前执行的刷新操作中输入到选择的字线和选择的位线的偏置电压的示图。首先，参照图12A，在刷新操作中，第一偏置电压VB1可被输入到选择的字线，第三偏置电压VB3可被输入到选择的位线。例如，当第一字线WL1被确定为选择的字线时，字线解码器230可通过全局开关元件GX和第一局部开关元件LX1将第一偏置电压VB1提供给第一字线WL1。例如，当第一位线BL1被确定为选择的位线时，位线解码器220可通过公共选择开关元件GYP和第一选择开关元件LYP1将第三偏置电压VB3提供给第一位线BL1。第三偏置电压VB3的电平可大于在读取操作中输入到选择的位线的第二偏置电压VB2的电平。因此，在刷新操作中，输入到选择的存储器单元的预电压VPRE的电平可大于读取电压VRD的电平。
参照图12B，在刷新操作中，第四偏置电压VB4可被输入到选择的字线，第二偏置电压VB2可被输入到选择的位线。例如，当第一字线WL1被确定为选择的字线时，字线解码器230可通过全局开关元件GX和第一局部开关元件LX1将第四偏置电压VB4提供给第一字线WL1。例如，当第一位线BL1被确定为选择的位线时，位线解码器220可通过公共选择开关元件GYP和第一选择开关元件LYP1将第二偏置电压VB2提供给第一位线BL1。第四偏置电压VB4的电平可大于在读取操作中输入到选择的位线的第一偏置电压VB1的电平。因此，预电压VPRE的电平可大于读取电压VRD的电平。
参照图12C，在刷新操作中，第四偏置电压VB4可被输入到选择的字线，第三偏置电压VB3可被输入到选择的位线。例如，当第一字线WL1被确定为选择的字线时，字线解码器230可通过全局开关元件GX和第一局部开关元件LX1将第四偏置电压VB4提供给第一字线WL1。例如，当第一位线BL1被确定为选择的位线时，位线解码器220可通过公共选择开关元件GYP和第一选择开关元件LYP1将第三偏置电压VB3提供给第一位线BL1。第三偏置电压VB3的电平可大于在读取操作中输入到选择的位线的第二偏置电压VB2的电平，第四偏置电压VB4的电平可大于在读取操作中输入到选择的位线的第一偏置电压VB1的电平。因此，预电压VPRE的电平可大于读取电压VRD的电平。
如参照图12A至图12C所述，为了将预电压VPRE的电平确定为大于读取电压VRD的电平，可在刷新操作和读取操作中的每个中不同地确定输入到选择的字线的字线偏置电压和输入到选择的位线的位线偏置电压中的至少一个的电平。
图13是示出根据示例实施例的存储器装置的操作的示图。
在图13中示出的曲线图中，横轴可对应于时间，纵轴可对应于电压。详细地，横轴上的时间可表示在对选择的存储器单元进行编程之后经过的时间，纵轴上的电压可表示在刷新操作中输入到选择的存储器单元的预电压的电平。
参照图13，在与一般方法对应的对比示例中，具有恒定电平VCON的预电压可被输入到选择的存储器单元，而不管编程之后经过的时间如何。然而，在一个示例实施例中，随着编程之后经过的时间从第一参考时间t1增加到第五参考时间t5，预电压的电平也可增大。例如，当编程之后经过的时间等于或小于第二参考时间t2时，第一电平LV1的预电压可被输入到选择的存储器单元，并且当编程之后经过的时间是第三参考时间t3时，大于第一电平LV1的第二电平LV2的预电压可被输入到选择的存储器单元。类似地，当编程之后经过的时间是第四参考时间t4时，大于第二电平LV2的第三电平LV3的预电压可被输入到选择的存储器单元，并且当编程之后经过的时间是第五参考时间t5时，大于第三电平LV3的第四电平LV4的预电压可被输入到选择的存储器单元。
因此，可基于根据编程之后经过的时间的阈值电压的增大来用具有最佳电平的预电压来执行刷新操作，并且选择的存储器单元的电压窗口可被充分地确保，使得读取操作的准确性可提高。此外，当选择的存储器单元的阈值电压的增大预计不会大时(例如，当编程之后经过的时间等于或小于第二参考时间t2时)，可用低电平的预电压执行刷新操作，使得存储器装置的功耗可被有效地管理。
图14是示出根据示例实施例的存储器装置的操作的流程图。
参照图14，示例实施例中的存储器装置的操作可从存储器装置接收读取命令的操作开始(S20)。存储器装置可包括单元区域和外围电路区域，并且可通过包括在外围电路区域中的输入/输出接口从外部控制器接收读取命令。存储器装置可参照包括在读取命令中的地址来确定选择的存储器单元(S21)。
在对选择的存储器单元执行刷新操作之前，存储器装置可确定用于确定在刷新操作中输入到选择的存储器单元的预电压的电平的参数。例如，存储器装置可确定在对选择的存储器单元进行编程之后经过的时间、根据选择的存储器单元的地址的物理位置、存储器装置的内部温度和对选择的存储器单元的访问次数中的至少一者(S22)。存储器装置可参照在操作S22中确定的参数中的至少一个来确定预电压的电平(S23)，并且可执行将预电压施加到选择的存储器单元的刷新操作(S24)。当刷新操作被完成时，存储器装置可通过对选择的存储器单元执行读取操作来从选择的存储器单元读取数据(S25)。
可基于选择的存储器单元的读取命令被接收到的时间点来执行操作S22中的确定。换句话说，可基于读取命令的接收时间来确定在对选择的存储器单元进行编程之后经过的时间、根据选择的存储器单元的地址的物理位置、存储器装置的内部温度和对选择的存储器单元的访问次数中的至少一者。因此，存储器装置可基于读取命令的接收时间来确定字线偏置电压的电平和位线偏置电压的电平，以确定预电压的电平。
图15A至图15C是示出根据示例实施例的存储器装置的操作的示图。
在图15A中示出的曲线图中，横轴可指示存储器装置的操作温度，纵轴可指示在刷新操作中输入到选择的存储器单元的预电压的电平。
参照图15A，与对应于一般方法的对比示例不同，在示例实施例中，在刷新操作中输入到选择的存储器单元的预电压的电平可根据操作温度而被变化。例如，随着存储器装置的第一内部温度t1增大到第六内部温度t6，预电压的电平可减小。
在图15B中示出的曲线图中，横轴可指示从选择的存储器单元到感测放大器的距离，纵轴可指示在刷新操作中输入到选择的存储器单元的预电压的电平。如上所述，从选择的存储器单元到感测放大器的距离可根据连接到选择的存储器单元的选择的字线和选择的位线而被变化。
参照图15B，随着到感测放大器的第一距离D1增大到第六距离D6，预电压的电平可增大。这是因为，即使相同电平的预电压被输入，对选择的存储器单元的阈值电压的影响也可根据选择的存储器单元的物理位置而不同。例如，当相同电平的预电压被输入时，邻近于感测放大器的选择的存储器单元的阈值电压的变化量可大于与感测放大器远离的选择的存储器单元的阈值电压的变化量。因此，如图15B中所示，当到感测放大器的距离短时，相对低电平的预电压可被输入，使得读取操作的准确性可提高，并且存储器装置的功耗的增加可被降低。
在图15C中所示的曲线图中，横轴可指示参照选择的存储器单元计数的访问次数，纵轴可指示在刷新操作中输入到选择的存储器单元的预电压的电平。对选择的存储器单元的访问次数可以是从存储器装置的第一次使用开始计数的使用次数或从特定时间点开始计数的使用次数。访问次数可以是编程和/或读取操作的计数次数。参照图15C，随着访问次数从第一次数N1增大到第六次数N6，预电压的电平可减小。
图16是示出根据示例实施例的存储器装置的结构的示图。
参照图16，示例实施例中的存储器装置300可包括单元区域310、外围电路区域320和垫(pad)区域330。存储器单元以及连接到存储器单元的字线和位线可被包括在单元区域310中，并且单元区域310可包括多个单位区域。包括在单元区域310中的存储器单元可设置在多个层(例如，垂直层)中。例如，设置在不同的层(例如，不同的垂直层)中的存储器单元的至少一部分可共享字线或位线。
垫区域330可包括用于输入和输出控制命令和数据的多个垫，外围电路区域320可包括位线解码器、字线解码器、读取/写入电路和控制逻辑。控制逻辑可通过控制位线解码器和字线解码器来从存储器单元之中确定选择的存储器单元，并且可通过控制读取/写入电路来执行用于读取选择的存储器单元的数据的读取操作和用于将数据写入选择的存储器单元的编程操作。
参照图16，在示例实施例中的存储器装置300中，外围电路区域320的至少一部分可设置在单元区域310下方。例如，连接到字线的字线解码器和连接到位线的位线解码器以及用于读取或写入数据的读取/写入电路可设置在单元区域310下方。例如，在单元区域310中，存储器单元、字线和位线可以以交叉点结构彼此连接。
在一个示例实施例中，下部存储器单元可连接到下部字线，并且设置在下部存储器单元上方的上部存储器单元可连接到上部字线。下部字线和上部字线可共享包括在读取/写入电路中的单个感测放大器，或者下部字线可连接到第一感测放大器，上部字线可连接到第二感测放大器。在示例实施例中，上部字线和下部字线可共享单个字线解码器，或者可连接到不同的字线解码器。
作为示例，单元区域310可包括按顺序堆叠在外围电路区域320上的下部字线、下部存储器单元、位线、上部存储器单元和上部字线。由于其他字线、位线和存储器单元不存在于下部字线与外围电路区域320之间，因此下部字线在没有特别的限制的情况下可连接到外围电路区域320。
位线可需要连接到外围电路区域320以避免来自下部存储器单元的干扰，并且上部字线可需要连接到外围电路区域320以避免来自存储器单元、位线和下部字线的干扰。与下部存储器单元相比，连接到上部字线的上部存储器单元可设置为相对远离感测放大器。因此，在刷新操作中，当选择的存储器单元是上部存储器单元中的一个时，预电压的电平可被确定高于当选择的存储器单元是下部存储器单元中的一个时的预电压的电平。
图17是示出根据示例实施例的存储器装置的存储器单元阵列的示图。
参照图17，单元区域310可包括在第一方向(Y轴方向)上延伸的位线BL1至BLn以及在第二方向(X轴方向)上延伸的字线LWL1至LWLm和UWL1至UWLm。第一方向和第二方向可彼此相交，并且可例如彼此垂直。
下部存储器单元LMC可设置在位线BL1至BLn与下部字线LWL1至LWLm之间，上部存储器单元UMC可设置在位线BL1至BLn与上部字线UWL1至UWLm之间。下部存储器单元LMC和上部存储器单元UMC可具有相同结构。
例如，下部存储器单元LMC和上部存储器单元UMC中的每个存储器单元可包括开关元件SW和存储器元件ME。在一个示例实施例中，开关元件SW可以是双向阈值开关OTS。在一个示例实施例中，存储器元件ME可由包括硫属化物材料和超晶格的相变材料形成。例如，存储器元件ME可包括能够根据加热时间和温度在非晶相与晶相之间进行相变的相变材料。
在存储器单元LMC和UMC中的每个存储器单元中，存储器元件ME和开关元件SW可彼此串联连接。存储器元件ME和开关元件SW的连接顺序不被限于图17中示出的示例，并且可被变化。例如，存储器元件ME和开关元件SW可依次地连接在字线LWL1至LWLm和UWL1至UWLm与位线BL1至BLn之间。
在图17中示出的示例实施例中，位线BL1至BLn可在第三方向(Z轴方向)上设置在下部存储器单元LMC与上部存储器单元UMC之间，并且可由下部存储器单元LMC和上部存储器单元UMC共享。然而，其示例实施例不限于此，并且单元区域310的结构可被变化。例如，字线可设置在下部存储器单元LMC与上部存储器单元UMC之间，使得下部存储器单元LMC和上部存储器单元UMC可共享字线。在这种情况下，下部存储器单元LMC可连接到下部位线，上部存储器单元UMC可连接到上部位线。
图18和图19是示出根据示例实施例的存储器装置的框图。
参照图18，示例实施例中的存储器装置400的单元区域410可包括多个单元层。例如，多个单元层可包括第一单元层411和第二单元层412。包括在第一单元层411中的下部存储器单元LMC可连接到下部字线LWL，包括在第二单元层412中的上部存储器单元UMC可连接到上部字线UWL。
如上参照图17所述，上部存储器单元UMC和下部存储器单元LMC可共享位线BL。例如，上部存储器单元UMC可连接到每条位线BL的上部，下部存储器单元LMC可连接到每条位线BL的下部。尽管位线BL被共享，但是上部存储器单元UMC和下部存储器单元LMC可被独立地控制。例如，当位线解码器430选择第一位线BL1并且上部字线解码器422选择第一上部字线UWL1时，下部字线解码器421可不会选择第一下部字线LWL1。因此，可控制连接在第一位线BL1与第一上部字线UWL1之间的上部存储器单元UMC。
在图18中示出的示例实施例中，上部字线UWL的数量可与下部字线LWL的数量相同，但是其示例实施例不限于此。例如，上部字线UWL的数量可大于下部字线LWL的数量，因此，上部存储器单元UMC的数量可大于下部存储器单元LMC的数量。
参照图19，示例实施例中的存储器装置500的单元区域510可包括多个单元层。多个单元层可包括按顺序堆叠的第一单元层511、第二单元层512、第三单元层513和第四单元层514。在一个示例实施例中，包括在第一单元层511和第三单元层513中的奇数存储器单元OMC可通过奇数字线OWL(例如，奇数字线OWL1至OWLm)连接到奇数字线解码器521。包括在第二单元层512和第四单元层514中的偶数存储器单元EMC可通过偶数字线EWL(例如，偶数字线EWL1至EWLm)连接到偶数字线解码器522。然而，在示例实施例中，单元层511至514可一个接一个地连接到不同的字线解码器。
在图19中示出的示例实施例中，位线BL(例如，奇数位线OBL1至OBLn以及偶数位线EBL1至EBLn)可由奇数存储器单元OMC和偶数存储器单元EMC共享。例如，位线BL可包括设置在第一单元层511与第二单元层512之间的下部位线，以及设置在第三单元层513与第四单元层514之间的上部位线。例如，设置在垂直于单元层511至514的堆叠方向的平面上的相同位置中的下部位线和上部位线可彼此电连接。因此，当位线解码器530选择位线BL之一时，下部位线和上部位线可被同时地选择。然而，在示例实施例中，下部位线和上部位线可彼此电分离并且可由不同的位线解码器分别地选择。
在具有参照图18和图19描述的结构的存储器装置中，感测放大器的数量可被变化。例如，参照图18，第一感测放大器SA1可连接到下部字线解码器421，第二感测放大器SA2可连接到上部字线解码器422。然而，其示例实施例不限于此，并且下部字线解码器421和上部字线解码器422可共享单个感测放大器。在图19中示出的示例实施例中，第一感测放大器SA1可连接到奇数字线解码器521，第二感测放大器SA2可连接到偶数字线解码器522，或者奇数字线解码器521和偶数字线解码器522可共同连接到单个感测放大器。
如上参照图16所述，字线解码器可设置在单元区域下方作为外围电路区域。因此，设置得相对靠上的存储器单元可被设置为远离感测放大器。在一个示例实施例中，考虑到结构方面，可不同地确定输入到选择的存储器单元的预电压的电平。
在图18中示出的示例实施例中，当选择的存储器单元设置在第一单元层411中时，第一感测放大器SA1与选择的存储器单元之间的距离可短于当选择的存储器单元设置在第二单元层412上时第二感测放大器SA2与选择的存储器单元之间的距离。因此，当选择的存储器单元设置在第一单元层411中时，预电压的电平可被确定为低于当选择的存储器单元设置在第二单元层412上时的预电压的电平。
类似地，在图19中示出的示例实施例中，当选择的存储器单元设置在第一单元层511中时，预电压的电平可被确定为低于当选择的存储器单元设置在第三单元层513上时的预电压的电平。然而，可选地，可考虑选择的存储器单元被包括在单元层511至514之中的位置以及从感测放大器的输入端子到选择的存储器单元的距离来确定预电压的电平。在这种情况下，当选择的存储器单元设置在第二单元层512中时的预电压的电平可低于当选择的存储器单元设置在第一单元层511上时的预电压的电平。
图20A和图20B是示出根据示例实施例的存储器装置的结构的示图。
图20A可以是示出设置在存储器装置600中的存储器单元下方的外围电路区域的一部分的平面图。参照图20A，外围电路区域可被划分为单位区域(unit area)UA。单位区域UA可布置在第一方向(Y轴方向)和第二方向(X轴方向)上。如图20B中所示，包括存储器单元、位线BL和字线WL的单元区域可在第三方向(Z轴方向)上设置在外围电路区域上方。在下文中，可假设单元区域可包括位线BL、在第三方向上设置在位线BL与外围电路区域之间的下部字线、以及设置在位线上方的上部字线。
外围电路区域可包括位线解码器区域601、下部字线解码器区域602、上部字线解码器区域603、电路区域604、字线接触区域605和位线接触区域606。字线接触区域605可设置在单位区域UA之间，并且每个单位区域UA可包括通过位线接触区域606在第一方向上彼此分开的第一单位区域和第二单位区域。
通过位线触连接件到位线的位线解码器可设置在位线解码器区域601中。在一个示例实施例中，位线可在第三方向上设置在外围电路区域上方，并且可在第一方向上延伸。如上参照图10所述，位线解码器可包括连接到位线BL的开关元件，并且位线中的至少一条可根据开关元件的导通/截止而被选择。
连接到位线BL的位线接触件可设置在位线接触区域606中。此外，连接到设置在位线解码器区域601中的元件的电路布线可在位线解码器区域601与位线接触区域606之间延伸。
设置在下部字线解码器区域602中的下部字线解码器可通过下部字线触件连接到下部字线，并且设置在上部字线解码器区域603中的上部字线解码器可通过与下部字线触件不同的上部字线触件连接到上部字线。
包括下部字线和上部字线的字线WL可在第二方向上延伸。下部字线解码器和上部字线解码器可包括连接到字线触件的开关元件，并且下部字线和上部字线中的至少一条可根据开关元件的导通/截止而被选择。
假设下部字线可共享单个第一感测放大器并且上部字线可共享单个第二感测放大器，则第一感测放大器和第二感测放大器可分别设置在下部字线解码器区域602和上部字线解码器区域603上，或者可设置在电路区域604中。在图20A中示出的结构中，“用于将下部字线连接到下部字线解码器的下部字线接触件的长度”可短于“用于将上部字线连接到上部字线解码器的上部字线接触件的长度”。这是因为，与设置在字线接触区域605中并绕过(bypass)位线BL的上部字线接触件不同，下部字线接触件可直接连接到下部字线解码器区域602上方的下部字线。
因此，第一感测放大器的输入端子与下部字线之间的距离可短于第二感测放大器的输入端子与上部字线之间的距离。因此，当上部存储器单元中的一个是选择的存储器单元时执行的刷新操作中的电阻可比当下部存储器单元中的一个是选择的存储器单元时执行的刷新操作中的电阻更大。因此，当上部存储器单元中的一个是选择的存储器单元时，用于刷新操作的预电压的电平可被确定为更高。
图21是示出根据示例实施例的存储器装置的示图。
参照图21，存储器装置700可包括外围电路区域P和单元区域C，外围电路区域P包括形成在半导体基底710上的多个电路元件711，单元区域C包括多个存储器单元730和750。单元区域C可包括在第一方向(Y轴方向)上延伸的多条位线740以及在第二方向(X轴方向)上延伸的多条字线720和760。
例如，单元区域C可包括在第三方向(Z轴方向)上设置在位线740下方的下部字线720和设置在位线740上方的上部字线760。下部存储器单元730可设置在位线740与下部字线720之间，上部存储器单元750可设置在位线740与上部字线760之间。
电路元件711可在第一方向和第二方向中的至少一者上与装置隔离膜(deviceisolation film)712相邻，并且可通过装置接触件713连接到电路布线714。电路元件711可被层间绝缘层715覆盖。例如，图21中示出的电路元件711可设置连接到下部字线720的下部字线解码器。
下部字线720可连接到加热电极层721。在图5中示出的示例实施例中，加热电极层721可连接到在第二方向上相邻的一对下部存储器单元730，但是其示例实施例不限于此。例如，每个下部存储器单元730可连接到单个加热电极层721。在形成加热电极层721和下部字线720的工艺中，可形成凹进(recess)717。
加热电极层721可通过下部绝缘图案722彼此分开。绝缘间隔件723以及内部绝缘层724和725可设置在加热电极层721中。下部绝缘图案722、绝缘间隔件723以及内部绝缘层724和725可由氧化硅或氮化硅形成。
每个下部存储器单元730可包括与加热电极层721接触的可变电阻器层731、按顺序堆叠在可变电阻器层731上的第一电极层732和选择元件层734、以及第二电极层736。在示例实施例中，第一接口层733可设置在选择元件层734与第一电极层732之间，第二接口层735可设置在选择元件层734与第二电极层736之间。
可变电阻器层731可由可通过从加热电极层721传送的热而引起相变的材料形成。例如，可变电阻器层731可包括Ge-Sb-Te(GST)，Ge-Sb-Te(GST)是硫属化物材料。可选地，可变电阻器层731可由包括从Si、Ge、Sb、Te、Bi、In、Sn和Se中选择的至少两种元素的硫属化物材料形成。
选择元件层734可包括电阻根据施加到其两端的电压的大小而改变的材料，并且可包括例如双向阈值开关(OTS)材料。OTS材料可包括硫属化物切换材料。在一个示例实施例中，选择元件层734可包括Si、Te、As、Ge和In或这些元素的组合，或者还可包括氮。选择元件层734的材料不限于以上示例，并且可包括用于选择元件的各种材料。
上部存储器单元750、加热电极层761和上部字线760可设置在位线740上。参照图21，加热电极层761可连接到上部字线760，并且加热电极层761可通过上部绝缘图案762彼此分开。绝缘间隔件763以及内部绝缘层764和765可设置在加热电极层761中。
上部存储器单元750可具有与下部存储器单元730的结构相同的结构。例如，每个上部存储器单元750可包括与加热电极层761接触的可变电阻器层751、按顺序设置在可变电阻器层751下方的第一电极层752和选择元件层754、以及第二电极层756。类似于下部存储器单元730，第一接口层753和第二接口层755可分别设置在选择元件层754与第一电极层752之间以及选择元件层754与第二电极层756之间。
图22是示出根据示例实施例的包括存储器装置的系统的框图。
参照图22，系统1000可包括相机1100、显示器1200、音频处理单元1300、调制解调器1400、动态随机存取存储器(DRAM)1500a和1500b、闪存装置1600a和1600b、输入/输出装置1700a和1700b以及应用处理器1800(在下文中，被称为“AP”)。在一个示例实施例中，系统1000可被设置为膝上型计算机、便携式终端、智能电话、平板PC、可穿戴装置、医疗保健装置或物联网(IoT)装置，或者被设置为服务器或个人计算机。
相机1100可根据用户的控制拍摄静止图像或视频。系统1000可使用由相机1100控制的静止图像/视频来获得信息，或者可将静止图像/视频转换为其他类型的数据(诸如，文本)，并且可存储数据。可选地，系统1000可识别包括在由相机1100拍摄的静止图像/视频中的字符串，并且可识别与字符串对应的文本或音频翻译。
显示器1200可以以各种形式来实现，诸如，液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵有机发光二极管(AM-OLED)、等离子体显示面板(PDP)、场发射显示器(FED)、电子纸等。在一个示例实施例中，显示器1200可提供触摸屏功能，并且还可用作系统1000的输入装置。此外，显示器1200可与指纹传感器集成，并且可提供移动系统1000的安全功能。
音频处理单元1300可处理存储在闪存装置1600a和1600b中的音频数据，或包括在通过调制解调器1400或输入/输出装置1700a和1700b从外部实体接收的内容中的音频数据。例如，音频处理单元1300可对音频数据执行各种处理(诸如，编码/解码、放大和噪声滤波)。
调制解调器1400可调制用于发送和接收有线/无线数据的信号并可发送信号，并且还可解调从外部实体接收的信号并可恢复原始信号。输入/输出装置1700a和1700b可被配置为提供数字输入/输出，并且可包括连接到外部记录介质的端口、输入装置(诸如，触摸屏或机械按钮键)、用于以触觉方式输出振动的输出装置。在示例实施例中，输入/输出装置1700a和1700b可通过端口(诸如，USB、闪电数据线(lightning cable)、SD卡、微型SD卡、DVD、网络适配器等)连接到外部记录介质。
AP 1800可控制系统1000的整体操作。具体地，AP 1800可控制显示器1200在屏幕上显示存储在闪存装置1600a和1600b中的内容的一部分。此外，当用户输入通过输入/输出装置1700a和1700b而被接收到时，AP 1800可执行与用户输入对应的控制操作。
AP 1800可被设置为用于驱动应用程序、操作系统(OS)等的片上系统(SoC)。此外，AP 1800可与包括在移动系统1000中的其他装置(诸如，以DRAM 1500a、闪存1620和/或存储器控制器1610为例)一起被包括在单个半导体封装件中。
在一个示例实施例中，AP 1800可包括加速器块1820，加速器块1820可以是用于AI数据操作的专用电路。可选地，在示例实施例中，单独的加速器芯片可与AP 1800被分开设置，并且DRAM 1500b可附加地连接到加速器块1820或加速器芯片。加速器块1820可以是可执行AP 1800的特定功能的功能块，并且可包括可以是执行图形数据处理的功能块的图形处理器(GPU)、可以是执行AI计算和推断的块的神经处理器(NPU)、可以是执行数据传输的块的数据处理器(DPU)。
根据示例实施例，系统1000可包括多个DRAM 1500a和1500b。在一个示例实施例中，AP 1800可包括用于控制DRAM 1500a和1500b的控制器1810，并且DRAM 1500a可直接连接到AP 1800。尽管仅DRAM 1500a和1500b在图22中被示出，但是系统1000的配置不必限于该示例，并且根据AP 1800或加速器块1820的带宽、反应速度和电压条件，除了DRAM 1500a和1500b之外的其他存储器可被包括在系统1000中。例如，控制器1810和/或加速器块1820可控制各种存储器(诸如，PRAM、静态RAM(SRAM)、MRAM、电阻式RAM(RRAM)、铁电RAM(FRAM)和混合RAM)。可选地，DRAM1500a和1500b的至少一部分可用PRAM、MRAM或RRAM代替。例如，各种存储器可包括以上分别在图1、图4、图10、图16、图18、图19、图20A和图21中公开的存储器装置10、存储器装置100、存储器装置200、存储器装置300、存储器装置400、存储器装置500、存储器装置600和存储器装置700中的一者。在示例实施例中，AP 1800可包括接口1830。
系统1000可包括多个存储设备或多个闪存装置1600a和1600b，闪存装置1600a和1600b的容量大于DRAM 1500a和1500b的容量。闪存装置1600a和1600b可包括控制器1610和闪存1620。控制器1610可从AP 1800接收控制命令和数据，并且可将数据写入闪存1620，或者可读取存储在闪存1620中的数据，并且可响应于控制命令将数据发送到AP 1800。在示例实施例中，闪存装置1600a和1600b的至少一部分也可用PRAM、MRAM和RRAM代替。
根据前述示例实施例，可基于影响选择的存储器单元的阈值电压分布的各种参数中的至少一者而在读取操作之前的初始化操作中确定输入到选择的存储器单元的电压的电平。因此，阈值电压分布可改进，使得存储器装置的可靠性和性能可提高。
虽然以上已经示出并描述了示例实施例，但是对本领域技术人员将清楚的是，在不脱离如所附权利要求限定的本公开的范围的情况下，可进行修改和改变。

Claims (20)

1.一种存储器装置，包括：
单元区域，包括多条字线、多条位线以及连接到所述多条字线和所述多条位线的多个存储器单元，其中，所述多个存储器单元中的每个包括在相应字线与相应位线之间彼此串联连接的开关元件和存储器元件；以及
外围电路区域，包括控制逻辑，控制逻辑被配置为：在针对所述多个存储器单元之中的选择的存储器单元的读取命令从外部控制器被接收到时，在读取选择的存储器单元的数据之前将预电压输入到选择的存储器单元，
其中，控制逻辑被配置为：参照对选择的存储器单元进行编程之后经过的时间，确定预电压的电平。
2.根据权利要求1所述的存储器装置，其中，控制逻辑被配置为：随着所述编程之后经过的时间增加，增大预电压的电平。
3.根据权利要求1所述的存储器装置，其中，所述编程之后经过的时间是所述存储器装置接收到用于将数据写入选择的存储器单元的写入命令的时间点与所述存储器装置接收到所述读取命令的时间点之间的时间。
4.根据权利要求1所述的存储器装置，其中，控制逻辑被配置为：
将预电压输入到选择的存储器单元，
在从输入预电压起经过预定的延迟时间之后，将读取电压输入到选择的存储器单元，以及
基于读取电压从选择的存储器单元读取数据。
5.根据权利要求4所述的存储器装置，其中，预电压的电平等于或大于读取电压的电平。
6.根据权利要求4所述的存储器装置，其中，预电压被输入到选择的存储器单元的时间段短于读取电压被输入到选择的存储器单元的时间段。
7.根据权利要求1至权利要求6中的任一项所述的存储器装置，
其中，所述多个存储器单元中的每个基于存储器元件的电阻而具有第一状态或第二状态，第一状态具有第一范围内的阈值电压，第二状态具有比第一范围内的阈值电压大的第二范围内的阈值电压，并且
其中，预电压的电平等于或大于第一范围内的最大阈值电压。
8.根据权利要求1所述的存储器装置，其中，控制逻辑被配置为：随着所述存储器装置的操作温度增大，将预电压的电平确定为更低。
9.根据权利要求1所述的存储器装置，
其中，外围电路区域包括通过所述多条字线连接到所述多个存储器单元的至少一个感测放大器，并且
其中，控制逻辑被配置为：随着从感测放大器的输入端子到选择的存储器单元的距离增大，增大预电压的电平。
10.根据权利要求1所述的存储器装置，其中，控制逻辑被配置为：随着使用选择的存储器单元的次数增大，减小预电压的电平。
11.一种存储器装置，包括：
单元区域，包括连接到多条字线和多条位线的多个存储器单元；
字线解码器，连接到所述多条字线，并且被配置为将字线偏置电压输入到所述多条字线之中的选择的字线；
位线解码器，连接到所述多条位线，并且被配置为将位线偏置电压输入到所述多条位线之中的选择的位线；以及
控制逻辑，被配置为：
控制字线解码器和位线解码器，
通过将字线偏置电压和位线偏置电压输入到连接到选择的字线和选择的位线的选择的存储器单元，执行读取操作，以及
通过在选择的存储器单元的读取操作之前将预电压输入到选择的存储器单元，执行刷新操作，
其中，控制逻辑被配置为：基于选择的存储器单元的物理位置、对选择的存储器单元的访问次数和所述存储器装置的操作温度中的至少一者，确定预电压的电平。
12.根据权利要求11所述的存储器装置，还包括：
读取/写入电路，包括通过字线解码器连接到所述多条字线的感测放大器，
其中，选择的存储器单元的物理位置对应于选择的存储器单元与感测放大器的输入端子之间的选择的字线的长度。
13.根据权利要求12所述的存储器装置，其中，所述存储器装置被配置使得感测放大器在刷新操作期间被去激活。
14.根据权利要求11至权利要求13中的任一项所述的存储器装置，其中，字线偏置电压是负电压，位线偏置电压是正电压。
15.根据权利要求14所述的存储器装置，
其中，刷新操作中的字线偏置电压的电平等于读取操作中的字线偏置电压的电平，并且
其中，刷新操作中的位线偏置电压的电平大于读取操作中的位线偏置电压的电平。
16.根据权利要求14所述的存储器装置，
其中，刷新操作中的字线偏置电压的电平大于读取操作中的字线偏置电压的电平，并且
其中，刷新操作中的位线偏置电压的电平等于读取操作中的位线偏置电压的电平。
17.根据权利要求14所述的存储器装置，
其中，刷新操作中的字线偏置电压的电平不同于读取操作中的字线偏置电压的电平，并且
其中，刷新操作中的位线偏置电压的电平不同于读取操作中的位线偏置电压的电平。
18.一种存储器装置，包括：
多条字线，在第一方向上延伸；
多条位线，在与第一方向相交的第二方向上延伸；
多个存储器单元，在与第一方向和第二方向相交的第三方向上设置在所述多条字线与所述多条位线之间；以及
外围电路区域，包括控制逻辑，并且在第三方向上设置在所述多个存储器单元下方，控制逻辑被配置为：
控制所述多个存储器单元，
当读取命令从外部控制器被接收到时，参照包括在读取命令中的地址从所述多个存储器单元之中确定选择的存储器单元，并且确定连接到选择的存储器单元的选择的字线和选择的位线，
在第一时间段期间，将第一字线偏置电压输入到选择的字线，并且将第一位线偏置电压输入到选择的位线，
在第一时间段之后的第二时间段期间，将第二字线偏置电压输入到选择的字线，并且将第二位线偏置电压输入到选择的位线，以及
基于读取命令被接收到的时间点来确定第一字线偏置电压和第一位线偏置电压中的每个的电平。
19.根据权利要求18所述的存储器装置，其中，控制逻辑还被配置为：基于包括在读取命令中的地址，确定第一字线偏置电压和第一位线偏置电压中的每个的电平。
20.根据权利要求18所述的存储器装置，
其中，控制逻辑还被配置为：
使用读取命令被接收到的时间点和选择的存储器单元被执行最后的写入操作的时间点，确定对选择的存储器单元进行编程之后经过的时间，以及
基于在所述编程之后经过的时间，确定第一字线偏置电压和第一位线偏置电压中的每个的电平。
CN202210440198.XA 2021-05-04 2022-04-25 存储器装置 Pending CN115295036A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210057715A KR20220151056A (ko) 2021-05-04 2021-05-04 메모리 장치
KR10-2021-0057715 2021-05-04

Publications (1)

Publication Number Publication Date
CN115295036A true CN115295036A (zh) 2022-11-04

Family

ID=83692544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210440198.XA Pending CN115295036A (zh) 2021-05-04 2022-04-25 存储器装置

Country Status (4)

Country Link
US (1) US20220359007A1 (zh)
KR (1) KR20220151056A (zh)
CN (1) CN115295036A (zh)
DE (1) DE102022104661A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020100541A1 (de) * 2020-01-13 2021-07-15 Infineon Technologies Ag Bestimmung eines resultierenden datenworts beim zugriff auf einen speicher
US11955173B2 (en) * 2022-05-27 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. First fire operation for ovonic threshold switch selector

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627055B1 (en) * 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US9824767B1 (en) * 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin

Also Published As

Publication number Publication date
KR20220151056A (ko) 2022-11-14
US20220359007A1 (en) 2022-11-10
DE102022104661A1 (de) 2022-11-10

Similar Documents

Publication Publication Date Title
US7830705B2 (en) Multi-level phase change memory device and related methods
US9455032B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
US10770138B2 (en) Method of operating resistive memory device reducing read disturbance
KR102238647B1 (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102161739B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US10811094B2 (en) Memory devices and operation methods thereof
US8988929B2 (en) Nonvolatile memory device and related operating method
CN115295036A (zh) 存储器装置
US11520652B2 (en) Memory device and operating method of the same
US10998038B2 (en) Memory device and method of operating the same
US10839903B2 (en) Resistive memory devices
US20210090651A1 (en) Memory device and operating method of memory device
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
CN110610734A (zh) 包括补偿电路的电阻式存储设备
CN110838311B (zh) 半导体存储器装置及其操作方法
CN108074610A (zh) 阻变存储装置及其读取电路和方法
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
TWI736650B (zh) 半導體記憶裝置及其操作方法
CN116230050A (zh) 半导体器件
CN112582003B (zh) 电子设备
US11631458B2 (en) Memory device including an ovonic threshold switch element and a method of operating thereof
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination