DE102022104661A1

DE102022104661A1 - Speichervorrichtung

Info

Publication number: DE102022104661A1
Application number: DE102022104661.3A
Authority: DE
Inventors: Sungkyu Jo
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2021-05-04
Filing date: 2022-02-28
Publication date: 2022-11-10
Also published as: CN115295036A; KR20220151056A; US20220359007A1

Abstract

Eine Speichervorrichtung enthält einen Zellenbereich (30), der eine Mehrzahl an Wortleitungen (WL), eine Mehrzahl an Bitleitungen (BL) und eine Mehrzahl an Speicherzellen (MC), die mit der Mehrzahl an Wortleitungen (WL) und der Mehrzahl an Bitleitungen (BL) verbunden sind, enthält, wobei jede der Mehrzahl an Speicherzellen (MC) ein Schaltelement (SW) und ein Speicherelement (ME) enthält, die in Reihe zwischen eine entsprechende Wortleitung und eine entsprechende Bitleitung geschaltet sind, und einen Peripherieschaltungsbereich (20), der eine Steuerlogik (24) enthält, die konfiguriert ist, wenn ein Lesebefehl für eine ausgewählte Speicherzelle unter den Speicherzellen (MC) von einem externen Controller empfangen wird, eine Vorspannung in die ausgewählte Speicherzelle einzugeben, bevor Daten der ausgewählten Speicherzelle gelesen werden. Die Steuerlogik (24) ist konfiguriert, einen Pegel der Vorspannung mit Bezug auf eine verstrichene Zeit nach einem Programmieren der ausgewählten Speicherzelle zu bestimmen.

Description

Hintergrund
Ausführungsbeispiele der vorliegenden Offenbarung beziehen sich auf eine Speichervorrichtung.
Eine Speichervorrichtung kann eine Funktion zum Schreiben und Löschen von Daten und Lesen von geschriebenen Daten bereitstellen. Eine Speichervorrichtung kann eine Mehrzahl an Speicherzellen enthalten und kann Daten durch Einstellen einer Schwellenspannung einer jeden der Speicherzellen programmieren oder löschen. Eine Schwellenspannungsverteilung der Speicherzellen kann ein wichtiger Faktor beim Lesen von in den Speicherzellen gespeicherten Daten sein.
Kurzfassung
Ein Ausführungsbeispiel der vorliegenden Offenbarung ist das Bereitstellen einer Speichervorrichtung, die durch Bestimmen eines Pegels einer Spannungseingabe in eine ausgewählte Speicherzelle in einer Initialisierungsoperation, die vor einer Leseoperation durchgeführt wird, mit Rücksicht auf verschiedene Parameter, die eine Stabilisierungszeit einer ausgewählten Speicherzelle, aus der Daten gelesen werden sollen, enthalten, eine Zuverlässigkeit einer Leseoperation durch Verbessern der Schwellenspannungsverteilung verbessern kann, und eines Verfahrens zum Betreiben derselben.
Nach einem Ausführungsbeispiel der vorliegenden Offenbarung enthält eine Speichervorrichtung einen Zellenbereich, der eine Mehrzahl an Wortleitungen, eine Mehrzahl an Bitleitungen und eine Mehrzahl an Speicherzellen, die mit der Mehrzahl an Wortleitungen und der Mehrzahl an Bitleitungen verbunden sind, enthält, wobei jede der Mehrzahl an Speicherzellen ein Schaltelement und ein Speicherelement enthält, die in Reihe zwischen eine entsprechende Wortleitung und eine entsprechende Bitleitung geschaltet sind, und einen Peripherieschaltungsbereich, der eine Steuerlogik enthält, die konfiguriert ist, wenn ein Lesebefehl für eine ausgewählte Speicherzelle unter der Mehrzahl an Speicherzellen von einem externen Controller empfangen wird, eine Vorspannung in die ausgewählte Speicherzelle einzugeben, bevor Daten der ausgewählten Speicherzelle gelesen werden. Die Steuerlogik ist konfiguriert, einen Pegel der Vorspannung mit Bezug auf eine verstrichene Zeit nach einer Programmierung der ausgewählten Speicherzelle zu bestimmen.
Nach einem Ausführungsbeispiel der vorliegenden Offenbarung enthält eine Speichervorrichtung einen Zellenbereich, der eine Mehrzahl an Speicherzellen enthält, die mit einer Mehrzahl an Wortleitungen und einer Mehrzahl an Bitleitungen verbunden sind, einen Wortleitungsdekodierer, welcher mit der Mehrzahl an Wortleitungen verbunden ist und konfiguriert ist, eine Wortleitungs-Bias-Spannung an eine ausgewählte Wortleitung unter der Mehrzahl an Wortleitungen anzulegen, einen Bitleitungsdekodierer, welcher mit der Mehrzahl an Bitleitungen verbunden ist und konfiguriert ist, eine Bitleitungs-Bias-Spannung an eine ausgewählte Bitleitung unter der Mehrzahl an Bitleitungen anzulegen, und eine Steuerlogik, die konfiguriert ist, den Wortleitungsdekodierer und den Bitleitungsdekodierer zu steuern, eine Leseoperation durch Eingeben der Wortleitungs-Bias-Spannung und der Bitleitungs-Bias-Spannung in eine ausgewählte Speicherzelle, die mit der ausgewählten Wortleitung und der ausgewählten Bitleitung verbunden ist, durchzuführen, und eine Wiederauffrischungsoperation durch Eingeben einer Vorspannung in die ausgewählte Speicherzelle vor der Leseoperation der ausgewählten Speicherzelle durchzuführen. Die Steuerlogik ist konfiguriert, einen Pegel der Vorspannung basierend auf mindestens einem von einer physischen Position der ausgewählten Speicherzelle, der Anzahl an Zugriffen auf die ausgewählte Speicherzelle und einer Betriebstemperatur der Speichervorrichtung zu bestimmen.
Nach einem Ausführungsbeispiel der vorliegenden Offenbarung enthält eine Speichervorrichtung eine Mehrzahl an Wortleitungen, die sich in eine erste Richtung erstrecken, eine Mehrzahl an Bitleitungen, die sich in eine zweite Richtung erstrecken, welche die erste Richtung schneidet, eine Mehrzahl an Speicherzellen, die zwischen der Mehrzahl an Wortleitungen und der Mehrzahl an Bitleitungen in einer dritten Richtung angeordnet sind, welche die erste Richtung und die zweite Richtung schneidet, und einen Peripherieschaltungsbereich, der eine Steuerlogik enthält und unterhalb der Mehrzahl an Speicherzellen in der dritten Richtung angeordnet ist. Die Steuerlogik ist konfiguriert, die Mehrzahl an Speicherzellen zu steuern, wenn ein Lesebefehl von einem externen Controller empfangen wird, eine ausgewählte Speicherzelle aus der Mehrzahl an Speicherzellen mit Bezug auf eine Adresse, die im Lesebefehl enthalten ist, zu bestimmen und eine ausgewählte Wortleitung und eine ausgewählte Bitleitung, die mit der ausgewählten Speicherzelle verbunden sind, zu bestimmen, während eines ersten Zeitraums eine erste Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung einzugeben und eine erste Bitleitungs-Bias-Spannung in die ausgewählte Bitleitung einzugeben, während eines zweiten Zeitraums nach dem ersten Zeitraum eine zweite Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung einzugeben und eine zweite Bitleitungs-Bias-Spannung in die ausgewählte Bitleitung einzugeben, und einen Pegel von sowohl der ersten Wortleitungs-Bias-Spannung als auch der ersten Bitleitungs-Bias-Spannung basierend auf einem Zeitpunkt zu bestimmen, zu dem der Lesebefehl empfangen wird.
Figurenliste
Für ein deutlicheres Verständnis der oben genannten und weiteren Aspekte, Merkmale und Vorteile der vorliegenden Offenbarung sorgt die folgende, ausführliche Beschreibung in Verbindung mit den beigefügten Zeichnungen, wobei:

1 ein Blockdiagramm ist, das eine Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
2A bis 2C Schaltpläne sind, die eine Speicherzelle einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellen;
3A und 3B Diagramme sind, die eine Schwellenspannungsverteilung von Speicherzellen in einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellen;
4 ein Blockdiagramm ist, das eine Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
5 ein Flussdiagramm ist, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
6 ein Diagramm ist, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
7A bis 7C, 8A bis 8C und 9A bis 9C Diagramme sind, die Operationen einer Speichervorrichtung nach Ausführungsbeispielen der vorliegenden Offenbarung darstellen;
10 ein Diagramm ist, das eine Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
11 und 12A bis 12C Diagramme sind, die Operationen einer Speichervorrichtung nach Ausführungsbeispielen der vorliegenden Offenbarung darstellen;
13 ein Diagramm ist, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
14 ein Flussdiagramm ist, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
15A bis 15C Diagramme sind, die Operationen einer Speichervorrichtung nach Ausführungsbeispielen der vorliegenden Offenbarung darstellen;
16 ein Diagramm ist, das eine Struktur einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
17 ein Diagramm ist, das ein Speicherzellenarray einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt;
18 und 19 Blockdiagramme sind, die eine Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellen;
20A und 20B Diagramme sind, die eine Struktur einer Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellen;
21 ein Diagramm ist, das eine Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung darstellt; und
22 ein Blockdiagramm ist, das ein System darstellt, das eine Speichervorrichtung nach einem Ausführungsbeispiel der vorliegenden Offenbarung enthält.

Ausführliche Beschreibung
Nachfolgend werden Ausführungsformen der vorliegenden Offenbarung mit Bezug auf die beigefügten Zeichnungen wie folgt beschrieben.
1 ist ein Blockdiagramm, das eine Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Eine Speichervorrichtung 10 kann in einem Ausführungsbeispiel einen Peripherieschaltungsbereich 20 und einen Zellenbereich 30 enthalten. Der Peripherieschaltungsbereich 20 kann einen Wortleitungsdekodierer 21, einen Bitleitungsdekodierer 22, eine Lese/Schreib-Schaltung 23 und eine Steuerlogik 24 enthalten. Der Zellenbereich 30 kann eine Mehrzahl an Speicherzellen enthalten.
Der Wortleitungsdekodierer 21 kann die Mehrzahl an Speicherzellen durch Wortleitungen WL verbinden und der Bitleitungsdekodierer 22 kann die Mehrzahl an Speicherzellen durch Bitleitungen BL verbinden. Operationen des Wortleitungsdekodierers 21, des Bitleitungsdekodierers 22 und der Lese/Schreib-Schaltung 23 können durch die Steuerlogik 24 gesteuert werden.
In einem Ausführungsbeispiel kann die Lese/Schreib-Schaltung 23 eine Programmierschaltung zum Schreiben von Daten in mindestens eine ausgewählte Speicherzelle, die durch den Wortleitungsdekodierer 21 und den Bitleitungsdekodierer 22 spezifiziert wird, und eine Ausleseschaltung zum Lesen von Daten aus der ausgewählten Speicherzelle enthalten. Zum Beispiel kann die Lese/Schreib-Schaltung 23 den Wortleitungsdekodierer 21, den Bitleitungsdekodierer 22 und die Steuerlogik 24 zum Schreiben oder Lesen von Daten in die oder aus der ausgewählten Speicherzelle des Zellenbereichs 30 elektrisch verbinden.
Die Steuerlogik 24 kann eine ausgewählte Speicherzelle aus den im Zellenbereich 30 enthaltenen Speicherzellen durch den Wortleitungsdekodierer 21 und den Bitleitungsdekodierer 22 bestimmen. Zum Beispiel kann die Steuerlogik 24 eine Zeilenadresse derart an den Wortleitungsdekodierer 21 übermitteln, dass der Wortleitungsdekodierer 21 eine ausgewählte Wortleitung basierend auf der Zeilenadresse bestimmen kann. Die Steuerlogik 24 kann eine Spaltenadresse derart an den Bitleitungsdekodierer 22 übermitteln, dass der Bitleitungsdekodierer 22 eine ausgewählte Bitleitung basierend auf der Spaltenadresse bestimmen kann. Die Steuerlogik 24 kann durch Eingeben einer vorbestimmten Bias-Spannung in sowohl die ausgewählte Wortleitung als auch die ausgewählte Bitleitung, die mit der ausgewählten Speicherzelle verbunden sind, eine Programmieroperation, eine Leseoperation, eine Wiederauffrischungsoperation oder dergleichen an der ausgewählten Speicherzelle durchführen.
Zum Beispiel können in der Speichervorrichtung 10 der Wortleitungsdekodierer 21 und der Bitleitungsdekodierer 22 unterhalb des Zellenbereichs 30 angeordnet sein. Zum Beispiel kann der Zellenbereich 30 über dem Wortleitungsdekodierer 21 und dem Bitleitungsdekodierer 22 angeordnet sein. Unter Verwendung der oben beschriebenen Struktur kann eine Verdrahtungsstruktur zum Verbinden der Wortleitungen WL und des Wortleitungsdekodierers 21 und der Bitleitungen BL und des Bitleitungsdekodierers 22 vereinfacht werden. In Ausführungsbeispielen kann die Lese/Schreib-Schaltung 23 außerdem zusammen mit dem Wortleitungsdekodierer 21 und dem Bitleitungsdekodierer 22 unterhalb des Zellenbereichs 30 angeordnet sein.
2A bis 2C sind Schaltpläne, die eine Speicherzelle einer Speichervorrichtung nach einem Ausführungsbeispiel darstellen.
Bezugnehmend auf 2A bis 2C kann die Speicherzelle der Speichervorrichtung in einem Ausführungsbeispiel ein Element, das Eigenschaften eines variablen Widerstands aufweist, in dem sich ein Widerstand unter Steuerung der Steuerlogik im Peripherieschaltungsbereich verändern kann, als ein Speicherelement ME enthalten. In dem in 2A dargestellten Ausführungsbeispiel kann die Speicherzelle das Speicherelement ME mit Eigenschaften eines variablen Widerstands enthalten und das Speicherelement ME kann zwischen der Bitleitung BL und der Wortleitung WL verbunden sein. Zum Beispiel können Daten durch Einstellen eines Widerstands des Speicherelements ME durch Eingeben einer Spannung in die Bitleitung BL und die Wortleitung WL in die Speicherzelle geschrieben werden.
Bezugnehmend auf 2B kann die Speicherzelle ein Speicherelement ME und ein Schaltelement SW enthalten. Das Schaltelement SW kann als eine Diode in der Zeichnung umgesetzt sein oder kann als eine bidirektionale Diode umgesetzt sein. In einem Ausführungsbeispiel kann das Schaltelement SW als ein Ovonic-Schwellenschaltelement umgesetzt sein.
Bezugnehmend auf 2C kann eine Speicherzelle ein Speicherelement ME und ein Schaltelement SW, das als ein Transistor umgesetzt ist, enthalten. Das Schaltelement SW kann als ein Auswählelement zum Zuführen oder Blockieren eines Stroms an das Speicherelement ME gemäß der Spannung der Wortleitung WL operieren. Das Schaltelement SW kann zwischen das Speicherelement ME und die Source-Leitung SL geschaltet sein und das Speicherelement ME kann zwischen die Bitleitung BL und das Schaltelement SW geschaltet sein. Nach einem Ausführungsbeispiel können die Positionen des Schaltelements SW und des Speicherelements ME miteinander ausgetauscht werden.
Das Speicherelement ME kann in verschiedenen Formen umgesetzt sein. Zum Beispiel kann das Speicherelement ME ein Material enthalten, in dem durch eine Spannung eine Phasenveränderung auftritt, wie zum Beispiel Ge-Sb-Te (GST). In diesem Fall kann die Speichervorrichtung als ein Phasenübergangsdirektzugriffsspeicher (PRAM) bezeichnet werden. Wenn das Speicherelement ME ein Paar an Elektroden und ein dazwischen angeordnetes Übergangsmetall enthält, kann die Speichervorrichtung als ein resistiver RAM (ReRAM) bezeichnet werden. Außerdem, wenn das Speicherelement ME ein Magnetmaterial und ein Dielektrikummaterial enthält und sich die Magnetisierungsrichtung des Magnetmaterials durch eine Spannung verändert, kann die Speichervorrichtung als ein magnetischer RAM (MRAM) bezeichnet werden.
3A und 3B sind Diagramme, die eine Schwellenspannungsverteilung von Speicherzellen in einer Speichervorrichtung nach einem Ausführungsbeispiel darstellen. In 3A und 3B stellt eine horizontale Achse eine Schwellenspannung der Speicherzellen dar und eine vertikale Achse stellt die Anzahl an Speicherzellen dar. Jede Speicherzelle kann einer der Speicherzellen aus 2A bis 2C entsprechen.
Bezugnehmend auf 3A können Speicherzellen einen ersten Zustand S1 oder einen zweiten Zustand S2 aufweisen. Zum Beispiel können die Speicherzellen im ersten Zustand S1 Schwellenspannungen eines ersten Spannungsbereichs ΔV1 aufweisen und die Speicherzellen im zweiten Zustand S2 können Schwellenspannungen eines zweiten Spannungsbereichs ΔV2 aufweisen, die größer sind als jene des ersten Spannungsbereichs ΔV1. In einem Ausführungsbeispiel kann die entsprechende Speicherzelle, wenn der Widerstand der Speicherzelle relativ niedrig ist, als im ersten Zustand S1 definiert werden, und wenn der Widerstand der Speicherzelle relativ hoch ist, kann die entsprechende Speicherzelle als im zweiten Zustand S2 definiert werden. Wenn die Speicherzelle zum Beispiel ein Phasenveränderungsmaterial, wie GST, enthält, kann das Phasenveränderungsmaterial eine amorphe Phase im zweiten Zustand S2 aufweisen. In einem Ausführungsbeispiel kann der erste Zustand S1 als ein Einstellungszustand definiert sein und der zweite Zustand S2 kann als ein Zurücksetzungszustand definiert sein.
Ein vorbestimmtes Spannungsfenster ΔVW kann zwischen der Schwellenspannung des ersten Zustands S1 und der Schwellenspannung des zweiten Zustands S2 vorliegen und die Leseoperation der Speichervorrichtung kann durch Eingeben einer im Spannungsfenster enthaltenen Lesespannung V_RD in die ausgewählte Speicherzelle operieren. Wenn die ausgewählte Speicherzelle im ersten Zustand S1 ist, kann die ausgewählte Speicherzelle durch die Lesespannung V_RD eingeschaltet werden, wohingegen, wenn die ausgewählte Speicherzelle im zweiten Zustand S2 ist, die ausgewählte Speicherzelle womöglich nicht durch die Lesespannung V_RD eingeschaltet wird. Dementsprechend, wenn sich das Spannungsfenster ΔVW zwischen der Schwellenspannung des ersten Zustands S1 und der Schwellenspannung des zweiten Zustands S2 verringert, oder sich der erste Spannungsbereich ΔV1 und/oder der zweite Spannungsbereich ΔV2 unabsichtlich erhöhen oder verringern, kann die Genauigkeit der Leseoperation verschlechtert sein.
Zum Beispiel kann sich die Schwellenspannung einer jeden der Speicherzellen gemäß einer verstrichenen Zeit nach einer Programmierung, einer Betriebstemperatur, der Anzahl an Zugriffen, die der Anzahl an Programmierungen/Lesungen der Speicherzelle entspricht, oder dergleichen unabsichtlich erhöhen oder verringern. Wie zum Beispiel in 3B dargestellt, wenn sich ein erster Spannungsbereich ΔV1' und ein zweiter Spannungsbereich ΔV2' unabsichtlich erhöhen, kann die Lesespannung V_RD über ein Spannungsfenster ΔVW hinausgehen. Außerdem kann die Lesespannung V_RD innerhalb des ersten Spannungsbereichs ΔV1' fallen und in diesem Fall kann ein Fehler, in dem Daten in einer Leseoperation fehlerhaft gelesen werden, gemäß der Schwellenspannung der ausgewählten Speicherzelle auftreten.
In einem Ausführungsbeispiel, um das Spannungsfenster ΔVW' ausreichend sicherzustellen und eine Zuverlässigkeit der Speichervorrichtung zu verbessern, kann vor der Leseoperation eine Wiederauffrischungsoperation an der ausgewählten Speicherzelle durchgeführt werden. Zum Beispiel kann die Wiederauffrischungsoperation ein bevorzugtes Eingeben einer vorbestimmten Vorspannung in die ausgewählte Speicherzelle vor einer Eingabe der Lesespannung V_RD in die ausgewählte Speicherzelle aufweisen. Das Spannungsfenster ΔVW' kann sich durch eine Vorspannung erhöhen und eine Genauigkeit der Leseoperation kann sich verbessern.
In Ausführungsbeispielen kann die Steuerlogik 24 einen Pegel der Vorspannung basierend auf mindestens einem von einer verstrichenen Zeit nach einer Programmierung an der ausgewählten Speicherzelle, einer physischen Position der ausgewählten Speicherzelle, der Anzahl an Zugriffen auf die ausgewählte Speicherzelle und einer Betriebstemperatur der Speichervorrichtung bestimmen.
Der Pegel der Vorspannung kann gemäß der Menge an Veränderungen in der in der ausgewählten Speicherzelle erzeugten Schwellenspannung dynamisch bestimmt werden. Zum Beispiel kann sich die Schwellenspannung der ausgewählten Speicherzelle mit der Zunahme der verstrichenen Zeit nach einer Programmierung deutlich erhöhen. Dementsprechend kann der Pegel der Vorspannung, welche in die ausgewählte Speicherzelle mit einer langen verstrichenen Zeit nach einer Programmierung eingegeben wird, größer sein als der Pegel der Vorspannung, welche in die ausgewählte Speicherzelle mit einer kurzen verstrichenen Zeit nach einer Programmierung eingegeben wird. Der Pegel der Vorspannung kann in Anbetracht verschiedener Parameter bestimmt werden, welche die Menge an Veränderung in der Schwellenspannung zusätzlich zu der verstrichenen Zeit nach der Programmierung beeinflussen können.
4 ist ein Blockdiagramm ist, das eine Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 4 kann eine Speichervorrichtung 100 in einem Ausführungsbeispiel einen Zellenbereich 110, einen Bitleitungsdekodierer 120, einen Wortleitungsdekodierer 130 und einen Leseverstärker 140 enthalten. Der Bitleitungsdekodierer 120, der Wortleitungsdekodierer 130 und der Leseverstärker 140 können im Peripherieschaltungsbereich enthalten sein. Zum Beispiel kann die Lese/Schreib-Schaltung 23 in 1 den Leseverstärker 140 enthalten. Der Zellenbereich 110 kann Speicherzellen MC enthalten und jede der Speicherzellen MC kann ein Schaltelement SW und ein Speicherelement ME enthalten. Zum Beispiel können die Speicherzellen MC der Speicherzelle aus 2B entsprechen. Die Speicherzellen MC können mit den Bitleitungen BL1 bis BL4 und den Wortleitungen WL1 und WL4 verbunden sein. Die Speicherzellen MC, die Bitleitungen BL1-BL4 und die Wortleitungen WL1-WL4, die in 4 dargestellt werden, sind lediglich Beispiele und die Anzahl von jedem Element kann in Ausführungsbeispielen variiert werden.
Der Bitleitungsdekodierer 120 kann eine Bitleitungs-Ladeschaltung 122 und eine Bitleitungs-Auswählschaltung 121, die mit den Bitleitungen BL1-BL4 verbunden ist, enthalten. Die Bitleitungs-Auswählschaltung 121 kann eine ausgewählte Bitleitung und eine nicht ausgewählte Bitleitung aus den Bitleitungen BL1-BL4 bestimmen. In einer Programmieroperation, einer Leseoperation und einer Wiederauffrischungsoperation können unterschiedliche Spannungen in die ausgewählte Bitleitung und die nicht ausgewählte Bitleitung eingegeben werden. Die in die ausgewählte Bitleitung und die nicht ausgewählte Bitleitung eingegebenen Spannungen können durch die Bitleitungs-Auswählschaltung 121 und die Bitleitungs-Ladeschaltung 122 bestimmt werden.
Der Wortleitungsdekodierer 130 kann eine Wortleitungs-Ladeschaltung 132 und eine Wortleitungs-Auswählschaltung 131, die mit den Wortleitungen WL1-WL4 verbunden ist, enthalten. Die Wortleitungs-Auswählschaltung 131 kann eine ausgewählte Wortleitung und eine nicht ausgewählte Wortleitung aus den Wortleitungen WL1-WL4 bestimmen. In einer Programmieroperation, einer Leseoperation und einer Wiederauffrischungsoperation können in die ausgewählte Wortleitung und in die nicht ausgewählte Wortleitung eingegebene Spannungen durch die Wortleitungs-Auswählschaltung 131 und die Wortleitungs-Ladeschaltung 132 bestimmt werden.
Die Speichervorrichtung 100 kann in einem Ausführungsbeispiel eine Wiederauffrischungsoperation durchführen, bevor eine Leseoperation durchgeführt wird. Die Speichervorrichtung 100 kann eine Leseoperation als Reaktion auf einen von einem externen Controller empfangenen Lesebefehl durchführen und die Leseoperation kann an einer ausgewählten Speicherzelle, die aus den Speicherzellen MC ausgewählten wird, mit Bezug auf eine im Lesebefehl enthaltene Adresse durchgeführt werden. Die Speichervorrichtung 100 kann eine Wiederauffrischungsoperation zum Eingeben einer vorbestimmten Vorspannung in die ausgewählte Speicherzelle vor dem Durchführen der Leseoperation durchführen.
In einem Ausführungsbeispiel kann der Pegel der Vorspannung gleich oder größer sein als der Pegel der in der Leseoperation in die ausgewählte Speicherzelle eingegebenen Lesespannung. Außerdem kann der Pegel der Vorspannung basierend auf mindestens einem von einer verstrichenen Zeit nach einer Programmierung der ausgewählten Speicherzelle, einer Betriebstemperatur der Speichervorrichtung 100 einer Adresse der ausgewählten Speicherzelle und der Anzahl an Zugriffen, die in Bezug auf die ausgewählte Speicherzelle gezählt werden, bestimmen. In einem Ausführungsbeispiel ist der Pegel der Vorspannung womöglich nicht festgelegt und kann in Anbetracht verschiedener Parameter dynamisch bestimmt werden.
Zum Beispiel kann sich mit Zunahme der verstrichenen Zeit nach einer Programmierung die Schwellenspannung der ausgewählten Speicherzelle relativ erhöhen und, wie oben mit Bezug auf 3A und 3B beschrieben, ein Fehler kann in einer Leseoperation auftreten. In der Wiederauffrischungsoperation in einem Ausführungsbeispiel kann mit Zunahme der verstrichenen Zeit nach der Programmierung ein höherer Pegel der Vorspannung in die ausgewählte Speicherzelle eingegeben werden, bevor eine Leseoperation an der ausgewählten Speicherzelle durchgeführt wird. Der Pegel der Vorspannung kann gleich oder größer sein als der Pegel der Lesespannung und kann lediglich auf eine ausgewählte Speicherzelle im eingestellten Zustand wirken und kann die Schwellenspannung der ausgewählten Speicherzelle verringern. Dementsprechend kann sich das Spannungsfenster zwischen dem eingestellten Zustand und dem zurückgesetzten Zustand erhöhen und Fehler können in der Leseoperation reduziert werden.
In Ausführungsbeispielen kann der Pegel der Lesespannung außerdem zusammen mit der Wiederauffrischungsoperation dynamisch eingestellt werden. Zum Beispiel kann sich mit Zunahme der verstrichenen Zeit nach der Programmierung der Pegel der Lesespannung erhöhen. Dementsprechend kann die Leseoperation, die eine optimale Lesespannung verwendet, gemäß einer Erhöhung der Schwellenspannung der ausgewählten Speicherzelle adaptiv durchgeführt werden und eine Genauigkeit der Leseoperation kann sich erhöhen und eine Performance der Speichervorrichtung 100 kann sich verbessern.
5 ist ein Flussdiagramm, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 5 kann ein Betrieb der Speichervorrichtung in einem Ausführungsbeispiel durch Empfangen eines Lesebefehls gestartet werden (S10). Die Speichervorrichtung kann einen Lesebefehl von einem externen Controller empfangen und kann eine ausgewählte Speicherzelle durch Bezugnahme auf eine im Lesebefehl enthaltene Adresse bestimmen (S11). Zum Beispiel kann die Speichervorrichtung einen Lesebefehl von einem Anwendungsprozessor (AP), einer zentralen Verarbeitungseinheit (CPU), einem Festkörperlaufwerk(SSD)-Controller oder dergleichen empfangen.
Wenn der Lesebefehl empfangen wird, kann die Speichervorrichtung eine verstrichene Zeit nach einer Programmierung für die ausgewählte Speicherzelle bestimmen (S12). Zum Beispiel kann die verstrichene Zeit nach der Programmierung von einem Zeitpunkt, zu dem ein Programmierbefehl, der eine Programmieroperation für die ausgewählte Speicherzelle befiehlt, und entweder einem Startzeitpunkt oder einem Endzeitpunkt der Programmieroperation für die ausgewählte Speicherzelle bis zu einem Zeitpunkt, zu dem der Lesebefehl empfangen wird, bestimmt werden. in Ausführungsbeispielen können die Zeitpunkte zum Bestimmen der verstrichenen Zeit nach der Programmierung jedoch gemäß anderen Kriterien verschiedenartig bestimmt werden.
Wenn die verstrichene Zeit nach der Programmierung bestimmt wird, kann die Speichervorrichtung den Pegel der Vorspannung basierend auf der verstrichenen Zeit nach der Programmierung bestimmen (S13). Die Vorspannung kann in einer Wiederauffrischungsoperation, die vor einer Leseoperation durchgeführt wird, in die ausgewählte Speicherzelle eingegeben werden. Zum Beispiel gilt: Je kürzer die verstrichene Zeit nach der Programmierung, desto niedriger kann der Pegel der Vorspannung bestimmt werden, und je länger die verstrichene Zeit nach der Programmierung, desto höher kann der Pegel der Vorspannung bestimmt werden.
Die Speichervorrichtung kann eine Wiederauffrischungsoperation durch Eingeben der Vorspannung mit dem bestimmten Pegel in die ausgewählte Speicherzelle durchführen (S14) und kann eine Leseoperation durchführen, wenn die Wiederauffrischungsoperation abgeschlossen ist (S15). In einem Ausführungsbeispiel kann eine vorbestimmte Verzögerungszeit zwischen einem Zeitpunkt, zu dem die Wiederauffrischungsoperation abgeschlossen ist, und einem Zeitpunkt, zu dem die Leseoperation startet, eingestellt werden.
6 ist ein Diagramm, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Wie oben beschrieben, kann die Speichervorrichtung in einem Ausführungsbeispiel einen Zellenbereich und einen Peripherieschaltungsbereich enthalten und der Zellenbereich kann eine Mehrzahl an Speicherzellen enthalten. Die Mehrzahl an Speicherzellen kann durch eine Mehrzahl an Wortleitungen und eine Mehrzahl an Bitleitungen mit dem Peripherieschaltungsbereich verbunden sein. Die Steuerlogik im Peripherieschaltungsbereich kann Daten durch Verändern einer Schwellenspannung einer jeden der Mehrzahl an Speicherzellen durch Einstellen eines Widerstands einer jeden der Mehrzahl an Speicherzellen schreiben. Zum Beispiel kann jede der Mehrzahl an Speicherzellen durch eine Programmieroperation zum Schreiben von Daten einen eingestellten Zustand mit einer Mehrzahl an Schwellenspannungen des ersten Spannungsbereichs oder einen zurückgesetzten Zustand mit einer Mehrzahl an Schwellenspannungen des zweiten Spannungsbereichs, die größer sind als jene des ersten Spannungsbereichs, aufweisen.
Bezugnehmend auf 6 kann die Speichervorrichtung eine erste Operation und eine zweite Operation nacheinander durchführen. Die erste Operation kann eine Wiederauffrischungsoperation sein zum Sicherstellen eines Spannungsfensters zwischen dem ersten Spannungsbereich und dem zweiten Spannungsbereich durch Eingeben einer Vorspannung V_PRE in die ausgewählte Speicherzelle, die eine Ziel-Speicherzelle der Leseoperation ist. Die zweite Operation kann eine Leseoperation sein zum Bestimmen, durch Eingeben einer Lesespannung V_RD in die ausgewählte Speicherzelle, dass der Zustand der ausgewählten Speicherzelle entweder ein eingestellter Zustand oder ein zurückgesetzter Zustand ist.
Zum Beispiel kann die erste Operation für einen ersten Zeitraum, der einer Vorzeit T_PRE entspricht, durchgeführt werden und die zweite Operation kann für einen zweiten Zeitraum, der einer Lesezeit T_READ entspricht, durchgeführt werden. In der ersten Operation kann ein Pegel der in die ausgewählte Speicherzelle eingegebenen Vorspannung V_PRE größer sein als der maximale Schwellenwert des ersten Spannungsbereichs und kleiner sein als eine minimale Spannung des zweiten Spannungsbereichs. In einem Ausführungsbeispiel kann ein Pegel der Vorspannung V_PRE größer sein als ein Pegel der Lesespannung V_RD.
In einem Ausführungsbeispiel ist der Pegel der Vorspannung V_PRE womöglich nicht festgelegt und kann in Anbetracht verschiedener Parameter dynamisch bestimmt werden. In dem in 6 dargestellten Ausführungsbeispiel kann der Pegel der Vorspannung V_PRE als ein erster bis dritter Pegel LV1-LV3 bestimmt werden. Die Speichervorrichtung kann den Pegel der Vorspannung V_PRE mit Bezug auf mindestens eines von einer verstrichenen Zeit nach einer Programmierung der ausgewählten Speicherzelle, einer Adresse der ausgewählten Speicherzelle, der Anzahl an Zugriffen auf die ausgewählte Speicherzelle und einer Betriebstemperatur der Speichervorrichtung bestimmen. Zum Beispiel kann die Betriebstemperatur der Speichervorrichtung eine interne Temperatur der Speichervorrichtung sein, die von einem im Peripherieschaltungsbereich umgesetzten Temperatursensor erfasst wird.
Zum Beispiel kann mit Zunahme der verstrichenen Zeit nach der Programmierung der ausgewählten Speicherzelle der Pegel der Vorspannung V_PRE im Peripherieschaltungsbereich als hoch bestimmt werden. Wenn die verstrichene Zeit nach der Programmierung der ausgewählten Speicherzelle gleich oder kleiner ist als eine erste Bezugszeit, kann die Steuerlogik den Pegel der Vorspannung V_PRE als einen ersten Pegel LV1 bestimmen. Wenn die verstrichene Zeit nach der Programmierung gleich oder größer ist als eine zweite Bezugszeit, kann der Pegel der Vorspannung V_PRE als der dritte Pegel LV3 bestimmt werden. Wenn die verstrichene Zeit nach der Programmierung länger ist als die erste Bezugszeit und kürzer ist als die zweite Bezugszeit, kann der Pegel der Vorspannung V_PRE als der zweite Pegel LV2 bestimmt werden.
Außerdem kann die Speichervorrichtung einen Abstand zwischen einem Leseverstärker des Peripherieschaltungsbereichs und der ausgewählten Speicherzelle basierend auf der Adresse der ausgewählten Speicherzelle bestimmen, und je länger der Abstand, desto höher kann der Pegel der Vorspannung V_PRE bestimmt werden. Im Peripherieschaltungsbereich gilt: Je höher die Betriebstemperatur der Speichervorrichtung, desto niedriger kann der Pegel der Vorspannung V_PRE bestimmt werden. Außerdem gilt im Peripherieschaltungsbereich: Je größer die Anzahl an Zugriffen, die in Bezug auf die ausgewählte Speicherzelle gezählt werden, desto niedriger kann der Pegel der Vorspannung V_PRE bestimmt werden.
Wie in 6 dargestellt, kann eine vorbestimmte Verzögerungszeit zwischen der ersten Operation und der zweiten Operation eingestellt sein. Bezugnehmend auf 6 ist dargestellt, dass die Verzögerungszeit länger als die Vorzeit T_PRE und kürzer als die Lesezeit T_READ sein kann, ein Ausführungsbeispiel davon ist jedoch nicht darauf beschränkt. Zum Beispiel kann die Verzögerungszeit kürzer sein als die Vorzeit T_PRE. Alternativ, ähnlich der Vorspannung V_PRE, kann die Verzögerungszeit außerdem dynamisch bestimmt werden. Zum Beispiel kann die Verzögerungszeit mit Bezug auf die Vorspannung V_PRE bestimmt werden.
Nachfolgend wird der Betrieb der Speichervorrichtung mit Bezug auf 7A bis 7C, 8A bis 8C und 9A bis 9C zusammen mit 6 ausführlich beschrieben.
7A bis 7C, 8A bis 8C und 9A bis 9C sind Diagramme, die Operationen einer Speichervorrichtung nach Ausführungsbeispielen darstellen.
In mit Bezug auf 7A bis 7C beschriebenen Ausführungsbeispielen kann der Pegel der Vorspannung V_PRE durch mindestens eines von einer verstrichenen Zeit nach einer Programmierung der ausgewählten Speicherzelle, einer Adresse der ausgewählten Speicherzelle, einer internen Temperatur der Speichervorrichtung und der Anzahl an Zugriffen auf die ausgewählte Speicherzelle als der erste Pegel LV1 bestimmt werden. 7A kann ein Diagramm sein, das eine Schwellenspannungsverteilung der ausgewählten Speicherzelle darstellt, unmittelbar nachdem eine Programmieroperation an der ausgewählten Speicherzelle beendet worden ist. Unmittelbar nach der Beendigung der Programmieroperation kann die Schwellenspannung der ausgewählten Speicherzelle innerhalb eines ersten Spannungsbereichs ΔV1, der dem ersten Zustand S1 entspricht, oder eines zweiten Spannungsbereichs ΔV2, der dem zweiten Zustand entspricht, fallen. Ein Spannungsfenster ΔVW kann zwischen dem ersten Spannungsbereich ΔV1 und dem zweiten Spannungsbereich ΔV2 vorliegen und die Lesespannung V_RD kann einen Pegel aufweisen, der innerhalb des Spannungsfensters ΔVW fällt.
Die Schwellenspannung der ausgewählten Speicherzelle kann sich aufgrund eines Driftphänomens, das mit Verstreichen einer Zeit nach der Programmierung auftritt, erhöhen. Bezugnehmend auf 7B können sich sowohl der erste Spannungsbereich ΔV1' als auch der zweite Spannungsbereich ΔV2' mit Verstreichen einer Zeit nach der Programmierung erhöhen. In diesem Fall kann sich ein Spannungsfenster ΔVW' vom Spannungsfenster ΔVW aus 7A unterscheiden. Der Erhöhungsgrad des ersten Spannungsbereichs ΔV1' und des zweiten Spannungsbereichs ΔV2' kann abhängig von der verstrichenen Zeit nach der Programmierung und außerdem abhängig von der internen Temperatur der Speichervorrichtung, der Anzahl an Zugriffen auf die ausgewählte Speicherzelle und dergleichen variiert werden.
In einigen Beispielen kann eine Menge des ersten Spannungsbereichs ΔV1' aus 7B ähnlich einer Menge des ersten Spannungsbereichs ΔV1 aus 7A sein. In diesem Fall können sich im ersten Spannungsbereich ΔV1 enthaltene Schwellenspannungen derart zu im ersten Spannungsbereich ΔV1' enthaltenen höheren Schwellenspannungen verändern, dass die Schwellenspannungen von einigen im ersten Spannungsbereich ΔV1' enthaltenen Speicherzellen größer sein können als Schwellenspannungen von im ersten Spannungsbereich ΔV1 enthaltenen Speicherzellen.
Wenn eine Leseoperation unter Verwendung der Lesespannung V_RD im Ist-Zustand durchgeführt wird, kann ein Fehler in der Leseoperation auftreten. In einem Ausführungsbeispiel kann eine Widerauffrischungsoperation, welche die Vorspannung V_PRE verwendet, vor dem Durchführen der Leseoperation durchgeführt werden. Wie oben beschrieben, kann der Pegel der in die ausgewählte Speicherzelle in der Wiederauffrischungsoperation eingegebenen Vorspannung V_PRE größer sein als der Pegel der Lesespannung V_RD und kann kleiner sein als der Pegel der minimalen Spannung des zweiten Spannungsbereichs ΔV2'. Dementsprechend, wie in 7C dargestellt, kann sich der erste Spannungsbereich ΔV1 durch die Wiederauffrischungsoperation erhöhen (z.B. initialisiert werden), ein Spannungsfenster ΔVW'' kann ausreichend sichergestellt werden und eine Genauigkeit der Leseoperation kann sich verbessern. Zum Beispiel kann das Spannungsfenster ΔVW'' aus 7C größer sein als das Spannungsfenster ΔVW aus 7A und das Spannungsfenster ΔVW' aus 7B. In dem in 7C dargestellten Ausführungsbeispiel kann der Pegel der Vorspannung V_PRE der mit Bezug auf 6 beschriebene erste Pegel LV1 sein.
In mit Bezug auf 8A bis 8C beschriebenen Ausführungsbeispielen, verglichen mit dem mit Bezug auf 7A bis 7C beschriebenen Ausführungsbeispiel, kann sich die Schwellenspannung der ausgewählten Speicherzelle nach einer Programmierung relativ deutlich erhöhen. Das heißt, da die verstrichene Zeit nach der Programmierung relativ lang sein kann, kann die interne Temperatur der Speichervorrichtung relativ niedrig sein oder die Anzahl an Zugriffen auf die ausgewählte Speicherzelle kann relativ klein sein.
Bezugnehmend auf 8B können sich sowohl ein erster Spannungsbereich ΔV1' als auch ein zweiter Spannungsbereich ΔV2' mit Verstreichen einer Zeit nach der Programmierung erhöhen. In einem in 8B dargestellten Ausführungsbeispiel können sich der erste Spannungsbereich ΔV1' und der zweite Spannungsbereich ΔV2' derart relativ stark erhöhen, dass der Pegel der Lesespannung V_RD innerhalb des ersten Spannungsbereichs ΔV1' fallen kann. Somit, wenn eine Leseoperation unter Verwendung der Lesespannung V_RD im Ist-Zustand durchgeführt wird, kann ein Fehler in der Leseoperation einfach auftreten.
In einem Ausführungsbeispiel, um zu verhindern, dass ein Fehler in einer Leseoperation auftritt, kann eine Wiederauffrischungsoperation, welche die Vorspannung V_PRE verwendet, vor der Leseoperation durchgeführt werden. Wie in 8C dargestellt, kann sich der erste Spannungsbereich ΔV1 durch die Wiederauffrischungsoperation verringern (z.B. initialisiert werden), ein Spannungsfenster ΔVW'' kann ausreichend sichergestellt werden und eine Genauigkeit der Leseoperation kann sich verbessern. Zum Beispiel kann das Spannungsfenster ΔVW'' aus 8C größer sein als das Spannungsfenster ΔVW aus 8A und das Spannungsfenster ΔVW' aus 8B. In dem in 8C dargestellten Ausführungsbeispiel kann der Pegel der Vorspannung V_PRE der mit Bezug auf 6 beschriebene zweite Pegel LV2 sein.
In mit Bezug auf 9A bis 9C beschriebenen Ausführungsbeispielen, verglichen mit den mit Bezug auf 7A bis 7C und 8A bis 8C beschriebenen Ausführungsbeispielen, kann sich die Schwellenspannung der ausgewählten Speicherzelle nach einer Programmierung relativ deutlich erhöhen. Dementsprechend kann der Pegel der Lesespannung V_RD innerhalb eines ersten Spannungsbereichs ΔV1 fallen, und wenn die Leseoperation unter Verwendung der Lesespannung V_RD im Ist-Zustand durchgeführt wird, kann ein Fehler in der Leseoperation häufiger auftreten. Wenn zum Beispiel die ausgewählte Speicherzelle im ersten Zustand S1 ist, wird die ausgewählte Speicherzelle womöglich nicht durch die Lesespannung V_RD eingeschaltet und der Zustand der ausgewählten Speicherzelle kann fälschlicherweise als der zweite Zustand S2 bestimmt werden.
Dementsprechend, wie in 9C dargestellt, kann der erste Spannungsbereich ΔV1 durch die Wiederauffrischungsoperation verringert werden (z.B. initialisiert werden), ein Spannungsfenster ΔVW'' kann ausreichend sichergestellt werden und eine Genauigkeit der Leseoperation kann sich verbessern. Zum Beispiel kann das Spannungsfenster ΔVW'' aus 9C größer sein als das Spannungsfenster ΔVW aus 9A und das Spannungsfenster ΔVW' aus 9B. In dem in 9C dargestellten Ausführungsbeispiel kann der Pegel der Vorspannung V_PRE der mit Bezug auf 6 beschriebene dritte Pegel LV3 sein. Dementsprechend, verglichen mit dem mit Bezug auf 7C und 8C beschriebenen Ausführungsbeispiel, kann sich der erste Spannungsbereich ΔV1, der dem ersten Zustand S1 entspricht, deutlich verringern und der Pegel der Lesespannung V_RD kann innerhalb des Spannungsfensters ΔVW'' fallen.
In Ausführungsbeispielen kann der Pegel der Lesespannung V_RD zusammen mit dem Pegel der Vorspannung V_PRE eingestellt werden. Der Pegel der Lesespannung V_RD kann in Anbetracht des Pegels der Vorspannung V_PRE bestimmt werden. Zum Beispiel kann sich mit Zunahme des Pegels der Vorspannung V_PRE auch der Pegel der Lesespannung V_RD erhöhen. Dementsprechend kann in den in 7C, 8C und 9C dargestellten Ausführungsbeispielen der Pegel der Lesespannung V_RD als ein Pegel eingestellt werden, der einem Mittlerwert des Spannungsfensters ΔVW ähnlich ist, und eine Genauigkeit der Leseoperation kann sich effektiv verbessern.
10 ist ein Diagramm, das eine Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 10 kann eine Speichervorrichtung 200 in einem Ausführungsbeispiel einen Zellenbereich 210, einen Bitleitungsdekodierer 220, einen Wortleitungsdekodierer 230 und einen Leseverstärker 240 enthalten. Wie mit Bezug auf 4 beschrieben, können der Bitleitungsdekodierer 220, der Wortleitungsdekodierer 230 und der Leseverstärker 240 im Peripherieschaltungsbereich enthalten sein. Der Leseverstärker 240 kann in der Lese/Schreib-Schaltung 23 enthalten sein.
In dem Ausführungsbeispiel aus 10 sind lediglich zwei Wortleitungen WL1-WL2 und vier Bitleitungen BL1-BL4 dargestellt, ein Ausführungsbeispiel davon ist jedoch nicht darauf beschränkt und die Anzahl der Wortleitungen und der Bitleitungen kann variiert werden. Der Zellenbereich 210 kann Speicherzellen MC1-MC8 enthalten, die jeweils mit den Wortleitungen WL1-WL2 und den Bitleitungen BL1-BL4 verbunden sind.
Der Bitleitungsdekodierer 220 kann eine der Bitleitungen BL1-BL4 als eine ausgewählte Bitleitung bestimmen und kann eine Bitleitungs-Bias-Spannung eingeben. Zum Beispiel kann die Steuerlogik 24 eine Spaltenadresse derart an den Bitleitungsdekodierer 220 übermitteln, dass der Bitleitungsdekodierer 220 die ausgewählte Bitleitung basierend auf der Spaltenadresse bestimmen kann. Gleichermaßen kann der Wortleitungsdekodierer 230 eine der Wortleitungen WL1-WL2 als eine ausgewählte Wortleitung bestimmen. Zum Beispiel kann die Steuerlogik 24 eine Zeilenadresse derart an den Wortleitungsdekodierer 230 übermitteln, dass der Wortleitungsdekodierer 230 die ausgewählte Wortleitung basierend auf der Zeilenadresse bestimmen kann. Der Wortleitungsdekodierer 230 kann eine Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung eingeben. Zum Beispiel kann die Steuerlogik 24 den Bitleitungsdekodierer 220 und den Wortleitungsdekodierer 230 derart steuern, dass diese jeweils die Bitleitungs-Bias-Spannung in die ausgewählte Bitleitung und die Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung eingeben.
Der Leseverstärker 240 kann eine Schwellenspannung der ausgewählten Speicherzelle, welche durch die ausgewählte Wortleitung erfasst wird, mit einer Bezugsspannung V_REF vergleichen und der Zustand der ausgewählten Wortleitung kann basierend auf einer Ausgabespannung V_OUT des Leseverstärkers 240 als ein eingestellter Zustand oder ein zurückgesetzter Zustand bestimmt werden. Der Leseverstärker 240 kann eine Vergleichsvorrichtung SA enthalten, ein erster Eingabeanschluss der Vergleichsvorrichtung SA kann mit den Wortleitungen WL1-WL2 elektrisch verbunden sein und ein zweiter Eingabeanschluss kann mit der Bezugsspannung V_REF verbunden sein.
Jede der Wortleitungen WL1-WL2 kann mit mindestens einem im Wortleitungsdekodierer 230 enthaltenen Schaltelement verbunden sein. Zum Beispiel kann die erste Wortleitung WL1 durch ein erstes lokales Schaltelement LX1 und ein globales Schaltelement GX mit dem ersten Eingabeanschluss des Leseverstärkers 240 verbunden sein. Die zweite Wortleitung WL2 kann durch ein zweites lokales Schaltelement LX2 und das globale Schaltelement GX mit dem ersten Eingabeanschluss des Leseverstärkers 240 verbunden sein. Zum Beispiel können die erste Wortleitung WL1 und die zweite Wortleitung WL2 das einzelne globale Schaltelement GX und den Leseverstärker 240 gemeinsam nutzen. Obwohl nicht gezeigt, kann die Wortleitungs-Bias-Spannung derart an den Wortleitungsdekodierer 230 übermittelt werden, dass der Wortleitungsdekodierer 230 die Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung eingeben kann. Wenn zum Beispiel die erste Wortleitung WL1 ausgewählt wird, kann die Wortleitungs-Bias-Spannung durch das globale Schaltelement GX und das erste lokale Schaltelement LX1 in die erste Wortleitung WL1 eingegeben werden.
In einem Ausführungsbeispiel kann ein Abstand von der ausgewählten Speicherzelle zum Leseverstärker 240 als ein Abstand zwischen der ausgewählten Speicherzelle und dem ersten Eingabeanschluss der Vergleichsvorrichtung SA definiert sein und kann abhängig von der Adresse der ausgewählten Speicherzelle variiert werden. Wenn zum Beispiel die ausgewählte Speicherzelle die vierte Speicherzelle MC4 ist, kann der Abstand zum Leseverstärker 240 kürzer sein als der Abstand zum Leseverstärker 240, wenn die ausgewählte Speicherzelle die fünfte Speicherzelle MC5 ist. Zum Beispiel kann eine Länge der ersten Wortleitung WL1 zwischen der vierten Speicherzelle MC4 und dem Leseverstärker 240 kürzer sein als eine Länge der zweiten Wortleitung WL2 zwischen der fünften Speicherzelle MC5 und dem Leseverstärker 240. Dementsprechend, wenn die ausgewählte Speicherzelle die fünfte Speicherzelle MC5 ist, kann eine relativ größere Widerstandskomponente auf den ersten Eingabeanschluss der Vergleichsvorrichtung SA einwirken, anders als in dem Beispiel, in dem die ausgewählte Speicherzelle die vierte Speicherzelle MC4 ist.
In einem Ausführungsbeispiel, um den Variationsgrad in der Reduzierung der Schwellenspannung durch die Wiederauffrischungsoperation aufgrund des oben beschriebenen Unterschieds in der Widerstandskomponente zu reduzieren, kann der Pegel der in der Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung abhängig von der Adresse der ausgewählten Speicherzelle anders bestimmt werden. Zum Beispiel kann der Pegel der Vorspannung, wenn die vierte Speicherzelle MC4 die ausgewählte Speicherzelle ist, niedriger sein als der Pegel der Vorspannung, wenn die fünfte Speicherzelle MC5 die ausgewählte Speicherzelle ist.
Ein Unterschied des Pegels der Vorspannung abhängig von der Adresse der ausgewählten Speicherzelle kann abhängig von den Wortleitungen WL1-WL2 und außerdem den Bitleitungen BL1-BL4 variiert werden. Zum Beispiel kann der Pegel der Vorspannung, wenn die erste Speicherzelle MC1 die ausgewählte Speicherzelle ist, niedriger sein als der Pegel der Vorspannung, wenn die dritte Speicherzelle MC3 die ausgewählte Speicherzelle ist.
Eine Operation zum Eingeben einer Bitleitungs-Bias-Spannung in die ausgewählte Bitleitung wird mit Bezug auf den Bitleitungsdekodierer 220 beschrieben. Jede der Bitleitungen BL1-BL4 kann mit einem Paar an Schaltelementen verbunden sein. Mit Bezug auf die erste Bitleitung BL1, zum Beispiel, kann die erste Bitleitung BL1 mit einem ersten Auswählschaltelement LYP1 und einem ersten Nicht-Auswählschaltelement LYN1 verbunden sein. Das erste Auswählschaltelement LYP1 kann eingeschaltet werden, wenn die erste Bitleitung BL1 als die ausgewählte Bitleitung bestimmt wird, und das erste Nicht-Auswählschaltelement LYN1 kann eingeschaltet werden, wenn die erste Bitleitung BL1 als die nicht ausgewählte Bitleitung bestimmt wird. Wenn zum Beispiel die erste Bitleitung BL1 als die ausgewählte Bitleitung bestimmt wird, können das gemeinsame Auswählelement GYP und das erste Auswählschaltelement LYP1 basierend auf einer Spaltenadresse von der Steuerlogik 24 eingeschaltet werden.
Das erste Auswählschaltelement LYP1 und das erste Nicht-Auswählschaltelement LYN1 können als unterschiedliche Arten von Transistoren umgesetzt werden. Zum Beispiel kann das erste Auswählschaltelement LYP1 als ein PMOS-Transistor umgesetzt werden und das erste Nicht-Auswählschaltelement LYN1 kann als ein NMOS-Transistor umgesetzt werden. Gate-Anschlüsse des ersten Auswählschaltelements LYP1 und des ersten Nicht-Auswählschaltelements LYN1 können das erste Bitleitungssteuersignal LBL1 gemeinsam empfangen.
Die Bitleitungen BL1 bis BL4 können ein einzelnes gemeinsames Auswählschaltelement GYP und ein einzelnes gemeinsames Nicht-Auswählschaltelement GYN gemeinsam nutzen. Das gemeinsame Auswählschaltelement GYP kann als ein PMOS-Transistor umgesetzt werden und das gemeinsame Nicht-Auswählschaltelement GYN kann als ein NMOS-Transistor umgesetzt werden. Die Gate-Anschlüsse des gemeinsamen Auswählelements GYP und des gemeinsamen Nicht-Auswählelements GYN können ein gemeinsames Bitleitungssteuersignal GBL gemeinsam empfangen.
Die durch den Bitleitungsdekodierer 220 in die ausgewählte Bitleitung eingegebene Bitleitungs-Bias-Spannung kann eine positive Spannung sein. Wenn die erste Bitleitung BL1 als die ausgewählte Bitleitung bestimmt wird, kann der Bitleitungsdekodierer 220 die Bitleitungs-Bias-Spannung mit einer positiven Spannung durch das gemeinsame Auswählelement GYP und das erste Auswählschaltelement LYP1 an die erste Bitleitung BL1 übermitteln. Die durch den Wortleitungsdekodierer 230 in die ausgewählte Wortleitung eingegebene Wortleitungs-Bias-Spannung kann eine negative Spannung sein. Wenn die erste Wortleitung WL1 als die ausgewählte Wortleitung bestimmt wird, kann der Wortleitungsdekodierer 230 die Wortleitungs-Bias-Spannung mit einer negativen Spannung durch das globale Schaltelement GX und das erste lokale Schaltelement LX1 an die erste Wortleitung WL1 übermitteln. Der Pegel von sowohl der in der Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung als auch der in der Leseoperation in die ausgewählte Speicherzelle eingegebenen Lesespannung kann durch einen Unterschied zwischen der Bitleitungs-Bias-Spannung und der Wortleitungs-Bias-Spannung bestimmt werden.
In der Beschreibung unten werden die Leseoperation und die Wiederauffrischungsoperation der Speichervorrichtung 200 mit Bezug auf 11 und 12A bis 12C zusammen beschrieben.
11 und 12A bis 12C sind Diagramme, die Operationen einer Speichervorrichtung nach Ausführungsbeispielen darstellen.
Eine Leseoperation der Speichervorrichtung 200 wird mit Bezug auf 11 beschrieben. Bezugnehmend auf 11 kann der Wortleitungsdekodierer 230 eine mit einer ausgewählten Speicherzelle verbundene ausgewählte Wortleitung vorladen, um eine Leseoperation durchzuführen. Zum Beispiel kann die ausgewählte Wortleitung durch den Wortleitungsdekodierer 230 mit einer ersten Bias-Spannung V_B1, die eine negative Spannung sein kann, vorgeladen werden. Wenn die Spannung V_WL der ausgewählten Wortleitung die erste Bias-Spannung V_B1 erreicht, kann der Wortleitungsdekodierer 230 die ausgewählte Wortleitung potentialfrei werden lassen.
Wenn das Vorladen der ausgewählten Wortleitung abgeschlossen ist, kann der Bitleitungsdekodierer 220 die mit der ausgewählten Speicherzelle verbundene ausgewählte Bitleitung vorladen. Zum Beispiel kann der Bitleitungsdekodierer 220 die ausgewählte Bitleitung mit einer zweiten Bias-Spannung V_B2, die eine positive Spannung sein kann, vorladen. Dementsprechend, wie in 11 dargestellt, kann sich die Spannung V_BL der ausgewählten Bitleitung bis zur zweiten Bias-Spannung V_B2 erhöhen. In einem Ausführungsbeispiel können die erste Bias-Spannung V_B1 und die zweite Bias-Spannung V_B2 denselben absoluten Wert (Stärke) aufweisen.
In dem in 11 dargestellten Ausführungsbeispiel kann der Pegel der während der Leseoperation in die ausgewählte Speicherzelle eingegebenen Lesespannung V_RD durch einen Unterschied zwischen der Bitleitungsspannung V_BL und der Wortleitungsspannung V_WL bestimmt werden. Wenn die ausgewählte Speicherzelle den ersten Zustand S1 aufweist, welcher der eingestellte Zustand ist, kann die ausgewählte Speicherzelle durch die Lesespannung V_RD eingeschaltet werden und die Spannung V_WL der potentialfreien ausgewählten Wortleitung kann sich durch die Bitleitungsspannung V_BL erhöhen. Wenn die ausgewählte Speicherzelle im zurückgesetzten Zustand S2 ist, der ein zurückgesetzter Zustand ist, wird die ausgewählte Speicherzelle womöglich nicht durch die Lesespannung V_RD eingeschaltet und der Pegel der Spannung V_WL der potentialfreien ausgewählten Wortleitung verändert sich womöglich nicht deutlich und kann bei einem Pegel aufrechterhalten werden, der jenem der Bias-Spannung V_B1 ähnlich ist.
Zum Aktivierungszeitpunkt TEN kann die mit der ausgewählten Wortleitung im Leseverstärker 240 verbundene Vergleichsvorrichtung SA durch das Aktivierungssignal EN aktiviert werden. Die Vergleichsvorrichtung kann die Spannung V_WL der ausgewählten Wortleitung mit der Bezugsspannung V_REF zum Aktivierungszeitpunkt TEN oder nach dem Aktivierungszeitpunkt T_EN vergleichen und kann die Ausgabespannung V_OUT ausgeben.
Wenn die ausgewählte Speicherzelle im ersten Zustand S1 eingeschaltet wird und die ausgewählte Speicherzelle im zweiten Zustand S2 nicht eingeschaltet wird, durch die Lesespannung V_RD, können Daten der ausgewählten Speicherzelle durch die mit Bezug auf 11 beschriebene Leseoperation genau gelesen werden. Wenn die ausgewählte Speicherzelle im ersten Zustand S1 aufgrund einer unbeabsichtigten Veränderung in der Schwellenspannung der ausgewählten Speicherzelle nicht durch die Lesespannung V_RD eingeschaltet wird, können Daten der ausgewählten Speicherzelle falsch bestimmt werden.
Um das oben beschriebene Problem anzugehen, kann in einem Ausführungsbeispiel eine Wiederauffrischungsoperation zum Eingeben einer Vorspannung in die ausgewählte Speicherzelle vor der Leseoperation durchgeführt werden. Die Wiederauffrischungsoperation kann zum Reduzieren einer Schwellenspannung der ausgewählten Speicherzelle durch Eingeben einer vorbestimmten Bias-Spannung in die ausgewählte Wortleitung und die ausgewählte Bitleitung sein, wenn die ausgewählte Speicherzelle im ersten Zustand S1 ist. In der Wiederauffrischungsoperation ist es womöglich nicht notwendig, die Daten der ausgewählten Speicherzelle zu bestimmen, und somit wird die Vergleichsvorrichtung SA des Leseverstärkers 240 womöglich nicht aktiviert.
12A bis 12C können Diagramme sein, die Bias-Spannungen darstellen, die in einer Wiederauffrischungsoperation, die vor einer Leseoperation durchgeführt wird, in eine ausgewählte Wortleitung und eine ausgewählte Bitleitung eingegeben werden. Zunächst, bezugnehmend auf 12A, kann in der Wiederauffrischungsoperation eine erste Bias-Spannung V_B1 in eine ausgewählte Wortleitung eingegeben werden und eine dritte Bias-Spannung V_B3 kann in eine ausgewählte Bitleitung eingegeben werden. Wenn zum Beispiel die erste Wortleitung WL1 als die ausgewählte Wortleitung bestimmt wird, kann der Wortleitungsdekodierer 230 die erste Bias-Spannung V_B1 durch das globale Schaltelement GX und das erste lokale Schaltelement LX1 an die erste Wortleitung WL1 übermitteln. Wenn zum Beispiel die erste Bitleitung BL1 als die ausgewählte Bitleitung bestimmt wird, kann der Bitleitungsdekodierer 220 die dritte Bias-Spannung V_B3 durch das gemeinsame Auswählelement GYP und das erste Auswählschaltelement LYP1 an die erste Bitleitung BL1 übermitteln. Der Pegel der dritten Bias-Spannung V_B3 kann größer sein als der Pegel der in der Leseoperation in die ausgewählte Bitleitung eingegebenen zweiten Bias-Spannung V_B2. Dementsprechend kann in der Wiederauffrischungsoperation der Pegel der in die ausgewählte Speicherzelle eingegebenen Vorspannung V_PRE größer sein als der Pegel der Lesespannung V_RD.
Bezugnehmend auf 12B kann in der Wiederauffrischungsoperation die vierte Bias-Spannung V_B4 in die ausgewählte Wortleitung eingegeben werden und die zweite Bias-Spannung V_B2 kann in die ausgewählte Bitleitung eingegeben werden. Wenn zum Beispiel die erste Wortleitung WL1 als die ausgewählte Wortleitung bestimmt wird, kann der Wortleitungsdekodierer 230 die vierte Bias-Spannung V_B4 durch das globale Schaltelement GX und das erste lokale Schaltelement LX1 an die erste Wortleitung WL1 übermitteln. Wenn zum Beispiel die erste Bitleitung BL1 als die ausgewählte Bitleitung bestimmt wird, kann der Bitleitungsdekodierer 220 die zweite Bias-Spannung V_B2 durch das gemeinsame Auswählelement GYP und das erste Auswählschaltelement LYP1 an die erste Bitleitung BL1 übermitteln. Der Pegel der vierten Bias-Spannung V_B4 kann größer sein als der Pegel der in der Leseoperation in die ausgewählte Bitleitung eingegebenen ersten Bias-Spannung V_B1. Dementsprechend kann der Pegel der Vorspannung V_PRE größer sein als der Pegel der Lesespannung V_RD.
Bezugnehmend auf 12C kann in der Wiederauffrischungsoperation die vierte Bias-Spannung V_B4 in eine ausgewählte Wortleitung eingegeben werden und die dritte Bias-Spannung V_B3 kann in eine ausgewählte Bitleitung eingegeben werden. Wenn zum Beispiel die erste Wortleitung WL1 als die ausgewählte Wortleitung bestimmt wird, kann der Wortleitungsdekodierer 230 die vierte Bias-Spannung V_B4 durch das globale Schaltelement GX und das erste lokale Schaltelement LX1 an die erste Wortleitung WL1 übermitteln. Wenn zum Beispiel die erste Bitleitung BL1 als die ausgewählte Bitleitung bestimmt wird, kann der Bitleitungsdekodierer 220 die dritte Bias-Spannung V_B3 durch das gemeinsame Auswählelement GYP und das erste Auswählschaltelement LYP1 an die erste Bitleitung BL1 übermitteln. Der Pegel der dritten Bias-Spannung V_B3 kann größer sein als der Pegel der in der Leseoperation in die ausgewählte Bitleitung eingegebenen zweiten Bias-Spannung V_L2 und der Pegel der vierten Bias-Spannung V_L4 kann größer sein als der Pegel der in der Leseoperation in die ausgewählte Bitleitung eingegebenen ersten Bias-Spannung V_B1. Dementsprechend kann der Pegel der Vorspannung V_PRE größer sein als der Pegel der Lesespannung V_RD.
Wie mit Bezug auf 12A bis 12C beschrieben, kann der Pegel von mindestens einer von der in die ausgewählte Wortleitung eingegebenen Wortleitungs-Bias-Spannung und der in die ausgewählte Bitleitung eingegebenen Bitleitungs-Bias-Spannung in sowohl der Wiederauffrischungsoperation als auch der Leseoperation unterschiedlich bestimmt werden, um zu bestimmen, dass der Pegel der Vorspannung V_PRE größer ist als der Pegel der Lesespannung V_RD.
13 ist ein Diagramm, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
In einem in 13 dargestellten Graph kann die horizontale Achse einer Zeit entsprechen und die vertikale Achse kann einer Spannung entsprechen. Ausführlich kann die Zeit auf der horizontalen Achse die verstrichene Zeit nach einer Programmierung der ausgewählten Speicherzelle darstellen und die Spannung auf der vertikalen Achse kann den Pegel einer in einer Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung darstellen.
Bezugnehmend auf 13 kann in einem Vergleichsbeispiel, das einem allgemeinen Verfahren entspricht, eine Vorspannung mit einem konstanten Pegel V_CON unabhängig von der verstrichenen Zeit nach der Programmierung in die ausgewählte Speicherzelle eingegeben werden. In einem Ausführungsbeispiel kann sich der Pegel der Vorspannung jedoch mit Zunahme der verstrichenen Zeit nach der Programmierung von einer ersten Bezugszeit t1 zu einer fünften Bezugszeit t5 erhöhen. Wenn zum Beispiel die verstrichene Zeit nach der Programmierung gleich oder kleiner ist als die zweite Bezugszeit t2, kann die Vorspannung des ersten Pegels LV1 in die ausgewählte Speicherzelle eingegeben werden, und wenn die verstrichene Zeit nach der Programmierung die dritte Bezugszeit t3 ist, kann die Vorspannung des zweiten Pegels LV2, der größer ist als der erste Pegel LV1, in die ausgewählte Speicherzelle eingegeben werden. Gleichermaßen, wenn die verstrichene Zeit nach der Programmierung die vierte Bezugszeit t4 ist, kann die Vorspannung des dritten Pegels LV3, der größer ist als der zweite Pegel LV2, in die ausgewählte Speicherzelle eingegeben werden, und wenn die verstrichene Zeit nach der Programmierung die fünfte Bezugszeit t5 ist, kann die Vorspannung des vierten Pegels LV4, der größer ist als der dritte Pegel LV3, in die ausgewählte Speicherzelle eingegeben werden.
Dementsprechend kann die Wiederauffrischungsoperation mit der Vorspannung mit einem optimalen Pegel basierend auf der Erhöhung der Schwellenspannung gemäß der verstrichenen Zeit nach der Programmierung durchgeführt werden und das Spannungsfenster der ausgewählten Speicherzelle kann derart ausreichend sichergestellt werden, dass die Genauigkeit der Leseoperation sich verbessern kann. Außerdem, wenn die Erhöhung der Schwellenspannung der ausgewählten Speicherzelle nicht als groß erwartet wird, wenn zum Beispiel die verstrichene Zeit nach der Programmierung gleich oder kleiner ist als die zweite Bezugszeit t2, kann die Wiederauffrischungsoperation mit einer Vorspannung eines niedrigen Pegels derart durchgeführt werden, dass der Leistungsverbrauch der Speichervorrichtung effizient verwaltet werden kann.
14 ist ein Flussdiagramm, das einen Betrieb einer Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 14 können Operationen der Speichervorrichtung in einem Ausführungsbeispiel mit einer Operation gestartet werden, in der die Speichervorrichtung einen Lesebefehl empfängt (S20). Die Speichervorrichtung kann einen Zellenbereich und einen Peripherieschaltungsbereich enthalten und kann einen Lesebefehl von einem externen Controller durch eine im Peripherieschaltungsbereich enthaltene Eingabe/Ausgabe-Schnittstelle empfangen. Die Speichervorrichtung kann die ausgewählte Speicherzelle mit Bezug auf eine im Lesebefehl enthaltene Adresse bestimmen (S21).
Die Speichervorrichtung kann Parameter zum Bestimmen des Pegels der Vorspannung, die in einer Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegeben wird, bestimmen, bevor die Wiederauffrischungsoperation an der ausgewählten Speicherzelle durchgeführt wird. Zum Beispiel kann die Speichervorrichtung eine verstrichene Zeit nach einer Programmierung einer ausgewählten Speicherzelle, eine physische Position gemäß einer Adresse der ausgewählten Speicherzelle, eine interne Temperatur der Speichervorrichtung und die Anzahl an Zugriffen auf die ausgewählte Speicherzelle bestimmen (S22). Die Speichervorrichtung kann den Pegel der Vorspannung mit Bezug auf mindestens einen der in Operation S22 bestimmten Parameter bestimmen (S23) und kann die Wiederauffrischungsoperation zum Anlegen der Vorspannung an die ausgewählte Speicherzelle durchführen (S24). Wenn die Wiederauffrischungsoperation abgeschlossen ist, kann die Speichervorrichtung Daten durch Durchführen einer Leseoperation an der ausgewählten Speicherzelle aus der ausgewählten Speicherzelle lesen (S25).
Die Bestimmung in Operation S22 kann basierend auf einem Zeitpunkt durchgeführt werden, in dem ein Lesebefehl für die ausgewählte Speicherzelle empfangen wird. Mit anderen Worten können eine verstrichene Zeit nach der Programmierung der ausgewählten Speicherzelle, eine physische Position gemäß einer Adresse der ausgewählten Speicherzelle, eine interne Temperatur der Speichervorrichtung und die Anzahl an Zugriffen auf die ausgewählte Speicherzelle basierend auf der Empfangszeit des Lesebefehls bestimmt werden. Dementsprechend kann die Speichervorrichtung die Pegel der Wortleitungs-Bias-Spannung und der Bitleitungs-Bias-Spannung zum Bestimmen des Pegels der Vorspannung basierend auf der Empfangszeit des Lesebefehls bestimmen.
15A bis 15C sind Diagramme, die Operationen einer Speichervorrichtung nach Ausführungsbeispielen darstellen.
In einem in 15A dargestellten Graph kann die horizontale Achse eine Betriebstemperatur der Speichervorrichtung angeben und die vertikale Achse kann einen Pegel der in der Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung angeben.
Bezugnehmend auf 15A kann der Pegel der in der Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung, anders als in dem Vergleichsbeispiel, das dem allgemeinen Verfahren entspricht, gemäß der Betriebstemperatur variiert werden. Zum Beispiel kann sich der Pegel der Vorspannung mit Zunahme einer ersten internen Temperatur t1 der Speichervorrichtung auf eine sechste interne Temperatur t6 verringern.
In dem in 15B dargestellten Graph kann die horizontale Achse einen Abstand von der ausgewählten Speicherzelle zum Leseverstärker angeben und die vertikale Achse kann einen Pegel der in der Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung angeben. Wie oben beschrieben, kann der Abstand von der ausgewählten Speicherzelle zum Leseverstärker abhängig von der ausgewählten Wortleitung und der ausgewählten Bitleitung, die mit der ausgewählten Speicherzelle verbunden ist, variiert werden.
Bezugnehmend auf 15 kann sich der Pegel der Vorspannung mit Zunahme eines ersten Abstands D1 zum Leseverstärker auf einen sechsten Abstand D6 erhöhen. Dies ist, weil, selbst wenn der gleiche Pegel einer Vorspannung eingegeben wird, sich der Effekt auf die Schwellenspannung der ausgewählten Speicherzelle abhängig von der physischen Position der ausgewählten Speicherzelle unterscheiden kann. Wenn zum Beispiel eine Vorspannung des gleichen Pegels eingegeben wird, kann die Menge an Veränderung in einer Schwellenspannung einer ausgewählten Speicherzelle, die benachbart zum Leseverstärker ist, größer sein als die Menge an Veränderung in einer Schwellenspannung einer ausgewählten Speicherzelle, die vom Leseverstärker beabstandet ist. Dementsprechend, wie in 15B dargestellt, da der Abstand zum Leseverstärker kurz ist, kann die Vorspannung eines relativ niedrigen Pegels derart eingegeben werden, dass sich die Genauigkeit der Leseoperation erhöhen kann und die Erhöhung eines Leistungsverbrauchs der Speichervorrichtung kann reduziert werden.
Im in 15C dargestellten Graph kann die horizontale Achse die Anzahl an Zugriffen angeben, die mit Bezug auf die ausgewählte Speicherzelle gezählt werden, und die vertikale Achse kann einen Pegel einer in einer Wiederauffrischungsoperation in die ausgewählte Speicherzelle eingegebenen Vorspannung angeben. Die Anzahl an Zugriffen auf die ausgewählte Speicherzelle kann die Anzahl an Malen einer Verwendung sein, die von der ersten Verwendung der Speichervorrichtung an gezählt wird, oder kann die Anzahl an Malen einer Verwendung sein, die von einem spezifischen Zeitpunkt aus gezählt wird. Die Anzahl an Zugriffen kann die gezählte Anzahl an Programmier- und/oder Schreiboperationen sein. Bezugnehmend auf 15C kann sich der Pegel der Vorspannung mit Zunahme der Anzahl an Zugriffen von einer ersten Anzahl an Malen N1 auf eine sechste Anzahl an Malen N6 verringern.
16 ist ein Diagramm, das eine Struktur einer Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 16 kann die Speichervorrichtung 300 in einem Ausführungsbeispiel einen Zellenbereich 310, einen Peripherieschaltungsbereich 320 und einen Pad-Bereich 330 enthalten. Speicherzellen und mit den Speicherzellen verbundene Wortleitungen und Bitleitungen können im Zellenbereich 310 enthalten sein und der Zellenbereich 310 kann eine Mehrzahl an Einheitsbereichen enthalten. Die im Zellenbereich 310 enthaltenen Speicherzellen können in einer Mehrzahl an Schichten (z.B. vertikalen Schichten) angeordnet sein. Zum Beispiel kann mindestens ein Teil der in unterschiedlichen Schichten (z.B. unterschiedlichen vertikalen Schichten) angeordneten Speicherzellen Wortleitungen und Bitleitungen gemeinsam nutzen.
Der Pad-Bereich 330 kann eine Mehrzahl an Pads zum Eingeben und Ausgeben von Steuerbefehlen und Daten enthalten und der Peripherieschaltungsbereich 320 kann einen Bitleitungsdekodierer, einen Wortleitungsdekodierer, eine Lese/Schreib-Schaltung und eine Steuerlogik enthalten. Die Steuerlogik kann eine ausgewählte Speicherzelle aus den Speicherzellen durch Steuern des Bitleitungsdekodierers und des Wortleitungsdekodierers bestimmen und kann eine Leseoperation zum Lesen von Daten der ausgewählten Speicherzelle und eine Programmieroperation zum Schreiben von Daten in die ausgewählte Speicherzelle durch Steuern der Lese/Schreib-Schaltung durchführen.
Bezugnehmend auf 16 kann in der Speichervorrichtung 300 in einem Ausführungsbeispiel mindestens ein Abschnitt des Peripherieschaltungsbereichs 320 unterhalb des Zellenbereichs 310 angeordnet sein. Zum Beispiel können der mit Wortleitungen verbundene Wortleitungsdekodierer und der mit Bitleitungen verbundene Bitleitungsdekodierer und die Lese/Schreib-Schaltung zum Lesen oder Schreiben von Daten unterhalb des Zellenbereichs 310 angeordnet sein. Zum Beispiel können im Zellenbereich 310 Speicherzellen, Wortleitungen und Bitleitungen in einer Kreuzpunktstruktur miteinander verbunden sein.
In einem Ausführungsbeispiel können untere Speicherzellen mit unteren Wortleitungen verbunden sein und über den unteren Speicherzellen angeordnete obere Speicherzellen können mit oberen Wortleitungen verbunden sein. Die unteren Wortleitungen und die oberen Wortleitungen können einen in der Lese/Schreib-Schaltung enthaltenen einzelnen Leseverstärker gemeinsam nutzen oder die unteren Wortleitungen können mit einem ersten Leseverstärker verbunden sein und die oberen Wortleitungen können mit einem zweiten Leseverstärker verbunden sein. In Ausführungsbeispielen können die oberen Wortleitungen und die unteren Wortleitungen einen einzelnen Wortleitungsdekodierer gemeinsam nutzen oder können mit unterschiedlichen Wortleitungsdekodierern verbunden sein.
Zum Beispiel kann der Zellenbereich 310 untere Wortleitungen, untere Speicherzellen, Bitleitungen, obere Speicherzellen und obere Wortleitungen enthalten, die in Reihenfolge auf dem Peripherieschaltungsbereich 320 gestapelt sind. Da die anderen Wortleitungen, Bitleitungen und Speicherzellen nicht zwischen den unteren Wortleitungen und dem Peripherieschaltungsbereich 320 vorliegen, können die unteren Wortleitungen ohne besondere Beschränkung mit dem Peripherieschaltungsbereich 320 verbunden sein.
Die Bitleitungen müssen womöglich mit dem Peripherieschaltungsbereich 320 verbunden werden, um eine Störung von den unteren Speicherzellen zu vermeiden, und die oberen Wortleitungen müssen womöglich mit dem Peripherieschaltungsbereich 320 verbunden werden, um eine Störung von den Speicherzellen, den Bitleitungen und den unteren Wortleitungen zu vermeiden. Die mit den oberen Wortleitungen verbundenen oberen Speicherzellen können, vergleichen mit den unteren Speicherzellen, derart angeordnet sein, dass sie vom Leseverstärker relativ beabstandet sind. Dementsprechend kann der Pegel der Vorspannung in der Wiederauffrischungsoperation, wenn die ausgewählte Speicherzelle eine der oberen Speicherzellen ist, derart bestimmt werden, dass er höher ist, als wenn die ausgewählte Speicherzelle eine der unteren Speicherzellen ist.
17 ist ein Diagramm, das ein Speicherzellenarray einer Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 17 kann ein Zellenbereich 310 Bitleitungen BL1-BLn, die sich in eine erste Richtung (Y-Achsenrichtung) erstrecken, und Wortleitungen LWL1 - LWLn und UWL1-UWLm, die sich in eine zweite Richtung (X-Achsenrichtung) erstrecken, enthalten. Die erste Richtung und die zweite Richtung können einander überschneiden und können zum Beispiel senkrecht zueinander sein.
Untere Speicherzellen LMC können zwischen den Bitleitungen BL1-BLn und den unteren Wortleitungen LWL1-LWLm angeordnet sein und obere Speicherzellen UMC können zwischen den Bitleitungen BL1-BLn und den oberen Wortleitungen UWL1-UWLm angeordnet sein. Die unteren Speicherzellen LMC und die oberen Speicherzellen UMC können dieselbe Struktur aufweisen.
Zum Beispiel kann jede Speicherzelle der unteren Speicherzellen LMC und der oberen Speicherzellen UMC ein Schaltelement SW und ein Speicherelement ME enthalten. In einem Ausführungsbeispiel kann das Schaltelement SW ein Ovonic-Schwellenschalter OTS sein. In einem Ausführungsbeispiel kann das Speicherelement ME aus einem Phasenübergangsmaterial ausgebildet sein, das ein Chalkogenid und ein Übergitter enthält. Zum Beispiel kann das Speicherelement ME ein Phasenübergangsmaterial enthalten, das zu einer Phasenumwandlung zwischen einer amorphen Phase und einer kristallinen Phase abhängig von einer Erwärmungszeit und -temperatur imstande ist.
In jeder Speicherzelle der Speicherzellen LMC und UMC können das Speicherelement ME und das Schaltelement SW in Reihe miteinander verbunden sein. Die Reihenfolge zum Verbinden des Speicherelements ME und des Schaltelements SW ist nicht auf das in 17 dargestellte Beispiel beschränkt und kann variiert werden. Zum Beispiel können das Speicherelement ME und das Schaltelement SW zwischen den Wortleitungen LWL1-LWLm und UWL1-UWLm und den Bitleitungen BL1-BLn nacheinander verbunden sein.
In dem in 17 dargestellten Ausführungsbeispiel können die Bitleitungen BL1-BLn zwischen den unteren Speicherzellen LMC und den oberen Speicherzellen UMC in einer dritten Richtung (Z-Achsenrichtung) angeordnet sein und können von den unteren Speicherzellen LMC und den oberen Speicherzellen UMC gemeinsam genutzt werden. Ein Ausführungsbeispiel davon ist jedoch nicht darauf beschränkt und die Struktur des Zellenbereichs 310 kann variiert werden. Zum Beispiel können Wortleitungen zwischen den unteren Speicherzellen LMC und den oberen Speicherzellen UMC derart angeordnet sein, dass die unteren Speicherzellen LMC und die oberen Speicherzellen UMC Wortleitungen gemeinsam nutzen. In diesem Fall können die unteren Speicherzellen LMC mit unteren Bitleitungen verbunden sein und die oberen Speicherzellen UMC können mit oberen Bitleitungen verbunden sein.
18 und 19 sind Blockdiagramme, die eine Speichervorrichtung nach einem Ausführungsbeispiel darstellen.
Bezugnehmend auf 18 kann ein Zellenbereich 410 in einer Speichervorrichtung 400 in einem Ausführungsbeispiel eine Mehrzahl an Zellschichten enthalten. Zum Beispiel kann die Mehrzahl an Zellschichten eine erste Zellschicht 411 und eine zweite Zellschicht 412 enthalten. In der ersten Zellschicht 411 enthaltene untere Speicherzellen LMC können mit unteren Wortleitungen LWL verbunden sein und in der zweiten Zellschicht 412 enthaltene obere Speicherzellen UMC können mit oberen Wortleitungen UWL verbunden sein.
Wie oben mit Bezug auf 17 beschrieben, können die oberen Speicherzellen UMC und die unteren Speicherzellen LMC Bitleitungen BL gemeinsam nutzen. Zum Beispiel können die oberen Speicherzellen UMC mit einem oberen Abschnitt einer jeden der Bitleitungen BL verbunden sein und die unteren Speicherzellen LMC können mit einem unteren Abschnitt einer jeden der Bitleitungen BL verbunden sein. Obwohl die Bitleitungen BL gemeinsam genutzt werden, können die oberen Speicherzellen UMC und die unteren Speicherzellen LMC unabhängig gesteuert werden. Wenn zum Beispiel der Bitleitungsdekodierer 430 die erste Bitleitung BL1 auswählt und der obere Wortleitungsdekodierer 422 die erste obere Wortleitung UWL1 auswählt, wählt der untere Wortleitungsdekodierer 421 womöglich nicht die erste untere Wortleitung LWL1 aus. Dementsprechend kann die zwischen der ersten Bitleitung BL1 und der ersten oberen Wortleitung UWL1 verbundene obere Speicherzelle UMC gesteuert werden.
In dem in 18 dargestellten Ausführungsbeispiel kann die Anzahl an oberen Wortleitungen UWL dieselbe sein wie die Anzahl an unteren Wortleitungen LWL, ein Ausführungsbeispiel davon ist jedoch nicht darauf beschränkt. Zum Beispiel kann die Anzahl an oberen Wortleitungen UWL größer sein als die Anzahl an unteren Wortleitungen LWL und dementsprechend kann die Anzahl an oberen Speicherzellen UMC größer sein als die Anzahl an unteren Speicherzellen LMC.
Bezugnehmend auf 19 kann ein Zellenbereich 510 der Speichervorrichtung 500 in einem Ausführungsbeispiel eine Mehrzahl an Zellschichten enthalten. Die Mehrzahl an Zellschichten kann eine erste Zellschicht 511, eine zweite Zellschicht 512, eine dritte Zellschicht 513 und eine vierte Zellschicht 514 enthalten, die in Reihenfolge gestapelt sind. In einem Ausführungsbeispiel können die in der ersten Zellschicht 511 und der dritten Zellschicht 513 enthaltenen ungeradzahligen Speicherzellen OMC durch die ungeradzahligen Wortleitungen OWL mit dem ungeradzahligen Wortleitungsdekodierer 521 verbunden sein. Die in der zweiten Zellschicht 512 und der vierten Zellschicht 514 enthaltenen geradzahligen Speicherzellen EMC können durch die geradzahligen Wortleitungen EWL mit dem geradzahligen Wortleitungsdekodierer 522 verbunden sein. In Ausführungsbeispielen können die Zellschichten 511-514 jedoch einzeln mit unterschiedlichen Wortleitungsdekodierern verbunden sein.
In dem in 19 dargestellten Ausführungsbeispiel können die Bitleitungen BL von den ungeradzahligen Speicherzellen OMC und den geradzahligen Speicherzellen EMC gemeinsam genutzt werden. Zum Beispiel können die Bitleitungen BL zwischen der ersten Zellschicht 511 und der zweiten Zellschicht 512 angeordnete untere Bitleitungen und zwischen der dritten Zellschicht 513 und der vierten Zellschicht 514 angeordnete obere Bitleitungen enthalten. Zum Beispiel können die untere Bitleitung und die obere Bitleitung, die in derselben Position auf einer Ebene senkrecht zu der Stapelrichtung der Zellschichten 511-514 angeordnet sind, elektrisch miteinander verbunden sein. Dementsprechend, wenn der Bitleitungsdekodierer 530 eine der Bitleitungen BL auswählt, können die untere Bitleitung und die obere Bitleitung gleichzeitig ausgewählt werden. In Ausführungsbeispielen können die unteren Bitleitungen und die oberen Bitleitungen jedoch elektrisch voneinander getrennt sein und können durch unterschiedliche Bitleitungsdekodierer individuell ausgewählt werden.
In der Speichervorrichtung mit der Struktur, die mit Bezug auf 18 und 19 beschrieben wird, kann die Anzahl an Leseverstärken variiert werden. Zum Beispiel, bezugnehmend auf 18, kann ein erster Leseverstärker SA1 mit dem unteren Wortleitungsdekodierer 421 verbunden sein und ein zweiter Leseverstärker SA2 kann mit dem oberen Wortleitungsdekodierer 422 verbunden sein. Ein Ausführungsbeispiel davon ist jedoch nicht darauf beschränkt und der untere Wortleitungsdekodierer 421 und der obere Wortleitungsdekodierer 422 können einen einzelnen Leseverstärker gemeinsam nutzen. In dem in 19 dargestellten Ausführungsbeispiel kann der erste Leseverstärker SA1 mit dem ungeradzahligen Wortleitungsdekodierer 521 verbunden sein und der zweite Leseverstärker SA2 kann mit dem geradzahligen Wortleitungsdekodierer 522 verbunden sein oder der ungeradzahlige Wortleitungsdekodierer 521 und der geradzahlige Wortleitungsdekodierer 522 können gemeinsam mit einem einzelnen Leseverstärker verbunden sein.
Wie oben mit Bezug auf 16 beschrieben, kann der Wortleitungsdekodierer unterhalb des Zellenbereichs als ein Peripherieschaltungsbereich angeordnet sein. Dementsprechend können relativ darüber angeordnete Speicherzellen derart angeordnet sein, dass sie vom Leseverstärker beabstandet sind. In einem Ausführungsbeispiel kann der Pegel der in die ausgewählte Speicherzelle eingegebenen Vorspannung in Anbetracht der strukturellen Aspekte anders bestimmt werden.
In dem in 18 dargestellten Ausführungsbeispiel, wenn die ausgewählte Speicherzelle in der ersten Zellschicht 411 angeordnet ist, kann der Abstand zwischen dem ersten Leseverstärker SA1 und der ausgewählten Speicherzelle kürzer sein als der Abstand zwischen dem zweiten Leseverstärker SA2 und der ausgewählten Speicherzelle, wenn die ausgewählte Speicherzelle auf der zweiten Zellschicht 412 angeordnet ist. Dementsprechend, wenn die ausgewählte Speicherzelle in der ersten Zellschicht 411 angeordnet ist, kann der Pegel der Vorspannung derart bestimmt werden, dass er niedriger ist als der Pegel der Vorspannung, wenn die ausgewählte Speicherzelle auf der zweiten Zellschicht 412 angeordnet ist.
Gleichermaßen kann der Pegel der Vorspannung in dem in 19 dargestellten Ausführungsbeispiel, wenn die ausgewählte Speicherzelle in der ersten Zellschicht 511 angeordnet ist, derart bestimmt werden, dass er niedriger ist als der Pegel der Vorspannung, wenn die ausgewählte Speicherzelle auf der dritten Zellschicht 513 angeordnet ist. Alternativ kann der Pegel der Vorspannung jedoch in Anbetracht der Position, an der die ausgewählte Speicherzelle unter den Zellschichten 511-514 enthalten ist, und auch des Abstands vom Eingabeanschluss des Leseverstärkers zu der ausgewählten Speicherzelle bestimmt werden. In diesem Fall kann der Pegel der Vorspannung, wenn die ausgewählte Speicherzelle in der zweiten Zellschicht 512 angeordnet ist, niedriger sein als der Pegel der Vorspannung, wenn die ausgewählte Speicherzelle auf der ersten Zellschicht 511 angeordnet ist.
20A und 20B sind Diagramme, die eine Struktur einer Speichervorrichtung nach einem Ausführungsbeispiel darstellen.
20A kann eine Draufsicht sein, die einen Abschnitt eines unterhalb von Speicherzellen angeordneten Peripherieschaltungsbereichs in einer Speichervorrichtung 600 darstellt. Bezugnehmend auf 20A kann der Peripherieschaltungsbereich in Einheitsbereiche UA unterteilt sein. Die Einheitsbereiche UA können in einer ersten Richtung (Y-Achsenrichtung) und einer zweiten Richtung (X-Achsenrichtung) angeordnet sein. Wie in 20B dargestellt, kann ein Zellenbereich, der Speicherzellen, Bitleitungen BL und Wortleitungen WL enthält, über dem Peripherieschaltungsbereich in einer dritten Richtung (Z-Achsenrichtung) angeordnet sein. Nachfolgend wird angenommen, dass der Zellenbereich die Bitleitungen BL, die zwischen den Bitleitungen BL und dem Peripherieschaltungsbereich in der dritten Richtung angeordneten unteren Wortleitungen und die über den Bitleitungen angeordneten oberen Wortleitungen enthalten kann.
Der Peripherieschaltungsbereich kann einen Bitleitungsdekodiererbereich 601, einen unteren Wortleitungsdekodiererbereich 602, einen oberen Wortleitungsdekodiererbereich 603, einen Schaltungsbereich 604, einen Wortleitungskontaktbereich 605 und einen Bitleitungskontaktbereich 606 enthalten. Der Wortleitungskontaktbereich 605 kann zwischen Einheitsbereichen UA angeordnet sein und jeder der Einheitsbereiche UA kann einen ersten Einheitsbereich und einen zweiten Einheitsbereich enthalten, die durch den Bitleitungskontaktbereich 606 in der ersten Richtung voneinander getrennt sind.
Ein durch Bitleitungskontakte mit Bitleitungen verbundener Bitleitungsdekodierer kann im Bitleitungsdekodiererbereich 601 angeordnet sein. In einem Ausführungsbeispiel können die Bitleitungen über dem Peripherieschaltungsbereich in der dritten Richtung angeordnet sein und können sich in die erste Richtung erstrecken. Wie oben mit Bezug auf 10 beschrieben, kann der Bitleitungsdekodierer mit den Bitleitungen BL verbundene Schaltelemente enthalten und mindestens eine der Bitleitungen kann gemäß einem Ein/Aus-Schalten der Schaltelemente ausgewählt werden.
Mit den Bitleitungen BL verbundene Bitleitungskontakte können im Bitleitungskontaktbereich 606 angeordnet sein. Außerdem können sich mit den im Bitleitungsdekodiererbereich 601 angeordneten Elementen verbundene Schaltungsverdrahtungen zwischen dem Bitleitungsdekodiererbereich 601 und dem Bitleitungskontaktbereich 606 erstrecken.
Der im unteren Wortleitungsdekodiererbereich 602 angeordnete untere Wortleitungsdekodierer kann durch die unteren Wortleitungskontakte mit den unteren Wortleitungen verbunden sein und der im oberen Wortleitungsdekodiererbereich 603 angeordnete obere Wortleitungsdekodierer kann durch die oberen Wortleitungskontakte, die sich von den unteren Wortleitungskontakten unterscheiden, mit den oberen Wortleitungen verbunden sein.
Die Wortleitungen WL, welche die unteren Wortleitungen und die oberen Wortleitungen enthalten, können sich in die zweite Richtung erstrecken. Der untere Wortleitungsdekodierer und der obere Wortleitungsdekodierer können mit den Wortleitungskontakten verbundene Schaltelemente enthalten und mindestens eine der unteren Wortleitungen und der oberen Wortleitungen kann gemäß dem Ein/Aus-Schalten der Schaltelemente ausgewählt werden.
Angenommen, dass die unteren Wortleitungen einen einzelnen ersten Leseverstärker gemeinsam nutzen können und die oberen Wortleitungen einen einzelnen zweiten Leseverstärker gemeinsam nutzen können, können der erste Leseverstärker und der zweite Leseverstärker jeweils auf dem unteren Wortleitungsdekodiererbereich 602 und dem oberen Wortleitungsdekodiererbereich 603 angeordnet sein oder können im Schaltungsbereich 604 angeordnet sein. In der in 20A dargestellten Struktur kann die Länge der unteren Wortleitungskontakte zum Verbinden der unteren Wortleitungen mit dem unteren Wortleitungsdekodierer kürzer sein als die Länge der oberen Wortleitungskontakte zum Verbinden der oberen Wortleitungen mit dem oberen Wortleitungsdekodierer. Dies ist, da die unteren Wortleitungskontakte, anders als die oberen Wortleitungskontakte, die im Wortleitungskontaktbereich 605 angeordnet sind und die Bitleitungen BL umgehen, mit den unteren Wortleitungen über dem unteren Wortleitungsdekodiererbereich 602 direkt verbunden sein können.
Dementsprechend kann der Abstand zwischen dem Eingabeanschluss des ersten Leseverstärkers und den unteren Wortleitungen kürzer sein als der Abstand zwischen dem Eingabeanschluss des zweiten Leseverstärkers und den oberen Wortleitungen. Dementsprechend kann ein größerer Widerstand in der Wiederauffrischungsoperation, die durchgeführt wird, wenn eine der oberen Speicherzellen die ausgewählte Speicherzelle ist, als in der Wiederauffrischungsoperation, die durchgeführt wird, wenn eine der unteren Speicherzellen die ausgewählte Speicherzelle ist, agieren. Dementsprechend, wenn eine der oberen Speicherzellen die ausgewählte Speicherzelle ist, kann der Pegel der Vorspannung für die Wiederauffrischungsoperation als höher bestimmt werden.
21 ist ein Diagramm, das eine Speichervorrichtung nach einem Ausführungsbeispiel darstellt.
Bezugnehmend auf 21 kann eine Speichervorrichtung 700 einen Peripherieschaltungsbereich P, der eine Mehrzahl an Schaltungselementen 711 enthält, die auf einem Halbleitersubstrat 710 ausgebildet sind, und einen Zellenbereich C, der eine Mehrzahl an Speicherzellen 730 und 750 enthält, enthalten. Der Zellenbereich C kann eine Mehrzahl an Bitleitungen 740, die sich in die erste Richtung (Y-Achsenrichtung) erstrecken, und eine Mehrzahl an Wortleitungen 720 und 760, die sich in die zweite Richtung (X-Achsenrichtung) erstrecken, enthalten.
Zum Beispiel kann der Zellenbereich C die unterhalb der Bitleitungen 740 in der dritten Richtung (Z-Achsenrichtung) angeordneten unteren Wortleitungen 720 und die über den Bitleitungen 740 angeordneten oberen Wortleitungen 760 enthalten. Die unteren Speicherzellen 730 können zwischen den Bitleitungen 740 und den unteren Wortleitungen 720 angeordnet sein und die oberen Speicherzellen 750 können zwischen den Bitleitungen 740 und den oberen Wortleitungen 760 angeordnet sein.
Die Schaltungselemente 711 können in mindestens einer von der ersten Richtung und der zweiten Richtung benachbart zu einer Vorrichtungsisolierschicht 712 sein und können durch einen Vorrichtungskontakt 713 mit Schaltungsverdrahtungen 714 verbunden sein. Die Schaltungselemente 711 können von einer Zwischenschicht-Isolierschicht 715 bedeckt sein. Zum Beispiel können die in 21 dargestellten Schaltungselemente 711 einen mit den unteren Wortleitungen 720 verbundenen unteren Wortleitungsdekodierer bereitstellen.
Die unteren Wortleitungen 720 können mit einer Erwärmungselektrodenschicht 721 verbunden sein. In dem in 5 dargestellten Ausführungsbeispiel kann die Erwärmungselektrodenschicht 721 mit einem Paar an unteren Speicherzellen 730 verbunden sein, die in der zweiten Richtung benachbart sind, ein Ausführungsbeispiel davon ist jedoch nicht darauf beschränkt. Zum Beispiel kann jede der unteren Speicherzellen 730 mit einer einzelnen Erwärmungselektrodenschicht 721 verbunden sein. In dem Prozess zum Ausbilden der Erwärmungselektrodenschicht 721 und der unteren Wortleitungen 720 kann eine Vertiefung 717 ausgebildet werden.
Die Erwärmungselektrodenschicht 721 kann durch ein unteres Isoliermuster 722 voneinander getrennt sein. Ein Isolierabstandshalter 723 und interne Isolierschichten 724 und 725 können in der Erwärmungselektrodenschicht 721 angeordnet sein. Das untere Isoliermuster 722, der Isolierabstandshalter 723 und die internen Isolierschichten 724 und 725 können aus Siliziumoxid oder Siliziumnitrid ausgebildet sein.
Jede der unteren Speicherzellen 730 kann eine variable Widerstandsschicht 731 in Berührung mit der Erwärmungselektrodenschicht 721, eine erste Elektrodenschicht 732 und eine Auswählelementschicht 734, die in Reihenfolge auf der variablen Widerstandsschicht 731 gestapelt sind, und eine zweite Elektrodenschicht 736 enthalten. In Ausführungsbeispielen können eine erste Schnittstellenschicht 733 und eine zweite Schnittstellenschicht 733 und eine zweite Schnittstellenschicht 733 zwischen der Auswählelementschicht 734 und der ersten Elektrodenschicht 732 und zwischen der Auswählelementschicht 734 und der zweiten Elektrodenschicht 736 angeordnet sein.
Die variable Widerstandsschicht 731 kann aus einem Material ausgebildet sein, das einen Phasenübergang durch eine Wärme verursachen kann, die von der Erwärmungselektrodenschicht 721 übertragen wird. Zum Beispiel kann die variable Widerstandsschicht 731 Ge-Sb-Te (GST) enthalten, das ein Chalkogenidmaterial ist. Alternativ kann die variable Widerstandsschicht 731 aus einem Chalkogenidmaterial ausgebildet sein, das mindestens zwei Elemente enthält, die aus Si, Ge, Sb, Te, Bi, In, Sn und Se ausgewählt werden.
Die Auswählelementschicht 734 kann ein Material enthalten, dessen Widerstand sich gemäß der Stärke der an beiden Enden davon angelegten Spannung verändert, und kann zum Beispiel ein Ovonic-Schwellenumschalt(OTS)-Material enthalten. Das OTS-Material kann ein Chalkogenidumschaltmaterial enthalten. In einem Ausführungsbeispiel kann die Auswählelementschicht 734 Si, Te, As, Ge und In oder eine Kombination dieser Elemente enthalten und kann ferner Stickstoff enthalten. Das Material der Auswählelementschicht 734 ist nicht auf das obige Beispiel beschränkt und kann verschiedene Materialien zum Auswählen eines Elements enthalten.
Obere Speicherzellen 750, eine Erwärmungselektrodenschicht 761 und obere Wortleitungen 760 können auf den Bitleitungen 740 angeordnet sein. Bezugnehmend auf 21 kann die Erwärmungselektrodenschicht 761 mit den oberen Wortleitungen 760 verbunden sein und die Erwärmungselektrodenschicht 761 kann durch ein oberes Isoliermuster 762 voneinander getrennt sein. Ein Isolierabstandshalter 763 und interne Isolierschichten 764 und 765 können in der Erwärmungselektrodenschicht 761 angeordnet sein.
Die oberen Speicherzellen 750 können dieselbe Struktur aufweisen wie jene der unteren Speicherzellen 730. Zum Beispiel kann jede der oberen Speicherzellen 750 eine variable Widerstandsschicht 751 in Berührung mit der Erwärmungselektrodenschicht 761, eine erste Elektrodenschicht 752 und eine Auswählelementschicht 754, die in Reihenfolge unterhalb der variablen Widerstandsschicht 751 angeordnet sind, und eine zweite Elektrodenschicht 756 enthalten. Ähnlich zu den unteren Speicherzellen 730 können die erste Schnittstellenschicht 753 und die zweite Schnittstellenschicht 755 zwischen der Auswählelementschicht 754 und der ersten Elektrodenschicht 752 und zwischen der Auswählelementschicht 754 und der zweiten Elektrodenschicht 756 angeordnet sein.
22 ist ein Blockdiagramm, das ein System darstellt, das eine Speichervorrichtung nach einem Ausführungsbeispiel enthält.
Bezugnehmend auf 22 kann ein System 1000 enthalten: eine Kamera 1100, eine Anzeige 1200, eine Audioverarbeitungseinheit 1300, ein Modem 1400, dynamische Direktzugriffsspeicher (DRAMs) 1500a und 1500b, Flash-Speichervorrichtungen 1600a und 1600b, Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b und einen Anwendungsprozessor 1800 (nachfolgend „AP“). In einem Ausführungsbeispiel kann das System 1000 als folgendes bereitgestellt sein: ein Laptop, ein tragbares Terminal, ein Smartphone, ein Tablet, eine Wearable-Vorrichtung, eine medizinische Vorrichtung oder eine Internet-der-Dinge(IoT)-Vorrichtung oder als ein Server oder ein Personal Computer.
Die Kamera 1100 kann ein Standbild oder ein Video gemäß einer Steuerung eines Nutzers aufnehmen. Das System 1000 kann Informationen unter Verwendung eines von der Kamera 1100 aufgenommenen Standbildes/Videos erhalten oder kann das Standbild/Video in andere Datentypen umwandeln, wie einen Text, und kann die Daten speichem. Alternativ kann das System 1000 einen im von der Kamera 1100 aufgenommenen Standbild/Video enthaltenen Zeichen-String erkennen und kann einen Text oder eine Audioübersetzung, die dem Zeichen-String entspricht, erkennen.
Die Anzeige 1200 kann in verschiedenen Formen umgesetzt sein, wie einer Flüssigkristallanzeige (LCD), einer organischen Lichtemissionsdioden(OLED)-Anzeige, einer organischen Aktivmatrix-Lichtemissionsdiode (AM-OLED), einem Plasmaanzeigenpanel (PDP), einer Feldemissionsanzeige (FED), einem elektronischen Papier oder dergleichen. In einem Ausführungsbeispiel kann die Anzeige 1200 eine Touchscreen-Funktion bereitstellen und kann außerdem als eine Eingabevorrichtung des Systems 1000 verwendet werden. Außerdem kann die Anzeige 1200 mit einem Fingerabdrucksensor integriert sein und kann eine Sicherheitsfunktion des mobilen Systems 1000 bereitstellen.
Die Audioverarbeitungseinheit 1300 kann in den Flash-Speichervorrichtungen 1600a und 1600b gespeicherte Audiodaten oder Audiodaten, die im von einer externen Einheit durch das Modem 1400 oder die Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b empfangenen Inhalt enthalten sind, verarbeiten. Zum Beispiel kann die Audioverarbeitungseinheit 1300 verschiedene Prozesse an den Audiodaten durchführen, wie Kodieren/Dekodieren, Verstärken und Geräuschfiltern.
Das Modem 1400 kann ein Signal zum Senden und Empfangen von verdrahteten/drahtlosen Daten modulieren und kann das Signal senden und kann außerdem ein von einer externen Einheit empfangenes Signal demodulieren und kann das ursprüngliche Signal wiederherstellen. Die Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b können konfiguriert sein, eine digitale Eingabe/Ausgabe bereitzustellen, und können einen Port, der mit einem externen Aufzeichnungsmedium verbunden ist, eine Eingabevorrichtung, wie einen Touchscreen oder einen mechanischen Tastenschlüssel, und eine Ausgabevorrichtung zum Ausgeben von Vibrationen auf eine haptische Weise enthalten. In Ausführungsbeispielen können die Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b durch einen Port, wie USB, ein Lightning-Kabel, eine SD-Karte, eine Mikro-SD-Karte, eine DVD, einen Netzwerkadapter oder dergleichen, mit einem externen Aufzeichnungsmedium verbunden sein.
Der AP 1800 kann einen Gesamtbetrieb des Systems 1000 steuern. Konkret kann der AP 1800 die Anzeige 1200 derart steuern, dass sie einen Teil des in den Flash-Speichervorrichtungen 1600a und 1600b gespeicherten Inhalts auf dem Bildschirm anzeigt. Außerdem, wenn eine Nutzereingabe durch die Eingabe/Ausgabe-Vorrichtungen 1700a und 1700b empfangen wird, kann der AP 1800 eine Steueroperation durchführen, die der Nutzereingabe entspricht.
Der AP 1800 kann als ein Ein-Chip-System (SoC) zum Antreiben des Anwendungsprogramms, eines Betriebssystems (OS) oder dergleichen bereitgestellt sein. Außerdem kann der AP 1800 zusammen mit anderen im mobilen System 1000 enthaltenen Vorrichtungen, wie zum Beispiel dem DRAM 1500a, dem Flash-Speicher 1620 und/oder dem Speichercontroller 1610, in einem einzelnen Halbleiter-Package enthalten sein.
In einem Ausführungsbeispiel kann der AP 1800 einen Beschleunigerblock 1820 enthalten, der eine dedizierte Schaltung für eine KI-Datenoperation sein kann. Alternativ kann in Ausführungsbeispielen ein separater Beschleunigerchip getrennt vom AP 1800 bereitgestellt sein und ein DRAM 1500b kann zusätzlich mit dem Beschleunigerblock 1820 oder dem Beschleunigerchip verbunden sein. Der Beschleunigerblock 1820 kann ein Funktionsblock sein, der eine spezifische Funktion des AP 1800 durchführen kann, und kann enthalten: eine Grafikverarbeitungseinheit (GPU), die ein Funktionsblock sein kann, der eine Grafikdatenverarbeitung durchführt, eine neuronale Verarbeitungseinheit (NPU), die ein Block sein kann, der eine KI-Berechnung und -inferenz durchführt, eine Datenverarbeitungseinheit (DPU), die ein Block sein kann, der eine Datenübertragung durchführt.
Nach einem Ausführungsbeispiel kann das System 1000 die Mehrzahl an DRAMs 1500a und 1500b enthalten. In einem Ausführungsbeispiel kann der AP 1800 einen Controller 1810 zum Steuern der DRAMs 1500a und 1500b enthalten und der DRAM 1500a kann mit dem AP 1800 direkt verbunden sein. Obwohl lediglich die DRAMs 1500a und 1500b in 22 dargestellt sind, ist die Konfiguration des Systems 1000 nicht zwangsläufig auf das Beispiel beschränkt und andere Speicher als die DRAMs 1500a und 1500b können abhängig von einer Bandbreite, einer Reaktionsgeschwindigkeit und Spannungsbedingungen des AP 1800 oder des Beschleunigerblocks 1820 im System 1000 enthalten sein. Zum Beispiel können der Controller 1810 und/oder der Beschleunigerblock 1820 verschiedene Speicher steuern, wie einen PRAM, einen statischen RAM (SRAM), einen MRAM, einen resistiven RAM (RRAM), einen ferroelektrischen RAM (FRAM) und einen Hybrid-RAM. Alternativ kann mindestens ein Teil der DRAMs 1500a und 1500b durch einen PRAM, MRAM oder RRAM ersetzt werden. Zum Beispiel können die verschiedenen Speicher eine der oben in 1, 4, 10, 16, 18, 19, 20A und 21 jeweils offenbarten Speichervorrichtungen 10, 100, 200, 300, 400, 500, 600 und 700 enthalten.
Das System 1000 kann eine Mehrzahl an Speichern oder eine Mehrzahl an Flash-Speichervorrichtungen 1600a und 1600b mit einer größeren Kapazität als jene der DRAMs 1500a und 1500b enthalten. Die Flash-Speichervorrichtungen 1600a und 1600b können einen Controller 1610 und einen Flash-Speicher 1620 enthalten. Der Controller 1610 kann einen Steuerbefehl und Daten vom AP 1800 empfangen und kann Daten in den Flash-Speicher 1620 schreiben oder kann im Flash-Speicher 1620 gespeicherte Daten lesen und kann die Daten als Reaktion auf den Steuerbefehl an den AP 1800 übertragen. Mindestens ein Teil der Flash-Speichervorrichtungen 1600a und 1600b kann in Ausführungsbeispielen ebenfalls durch einen PRAM, MRAM und RRAM ersetzt werden.
Nach den oben genannten Ausführungsbeispielen kann ein Pegel der in die ausgewählte Speicherzelle eingegebenen Spannung basierend auf mindestens einem von verschiedenen Parametern, welche die Schwellenspannungsverteilung der ausgewählten Speicherzelle beeinflussen, in einer Initialisierungsoperation vor der Leseoperation bestimmt werden. Dementsprechend kann sich die Schwellenspannungsverteilung derart verbessern, dass sich eine Zuverlässigkeit und Performance der Speichervorrichtung verbessern können.
Obwohl Ausführungsbeispiele oben aufgezeigt und beschrieben worden sind, ist für einen Fachmann deutlich, dass Modifikationen und Variationen vorgenommen werden können, ohne dabei vom Umfang der vorliegenden Offenbarung, wie sie in den beigefügten Ansprüchen definiert ist, abzuweichen.

Claims

Speichervorrichtung, aufweisend: einen Zellenbereich (30; 110; 210; 310; 410; 510), der eine Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm), eine Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn) und eine Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC), die mit der Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) und der Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn) verbunden sind, enthält, wobei jede der Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) ein Schaltelement (SW) und ein Speicherelement (ME) enthält, die in Reihe zwischen eine entsprechende Wortleitung und eine entsprechende Bitleitung geschaltet sind; und einen Peripherieschaltungsbereich (20; 320), der eine Steuerlogik (24) enthält, die konfiguriert ist, wenn ein Lesebefehl für eine ausgewählte Speicherzelle unter der Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) von einem externen Controller empfangen wird, eine Vorspannung in die ausgewählte Speicherzelle einzugeben, bevor Daten der ausgewählten Speicherzelle gelesen werden, wobei die Steuerlogik (24) konfiguriert ist, einen Pegel der Vorspannung mit Bezug auf eine verstrichene Zeit nach einem Programmieren der ausgewählten Speicherzelle zu bestimmen.
Speichervorrichtung nach Anspruch 1, wobei die Steuerlogik (24) konfiguriert ist, einen Pegel der Vorspannung zu erhöhen mit Zunahme der verstrichene Zeit nach dem Programmieren.
Speichervorrichtung nach Anspruch 1 oder 2, wobei die verstrichene Zeit nach dem Programmieren eine Zeit ist zwischen einem Zeitpunkt, zu dem die Speichervorrichtung (10; 100; 200; 300; 400; 500; 600) einen Schreibbefehl zum Schreiben von Daten in die ausgewählte Speicherzelle empfängt, und einem Zeitpunkt, zu dem die Speichervorrichtung (10; 100; 200; 300; 400; 500; 600) den Lesebefehl empfängt.
Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Steuerlogik (24) konfiguriert ist: die Vorspannung in die ausgewählte Speicherzelle einzugeben, nachdem eine vorbestimmte Verzögerungszeit nach dem Eingeben der Vorspannung verstrichen ist, eine Lesespannung in die ausgewählte Speicherzelle einzugeben, und Daten basierend auf der Lesespannung aus der ausgewählten Speicherzelle zu lesen.
Speichervorrichtung nach Anspruch 4, wobei ein Pegel der Vorspannung gleich oder größer ist als ein Pegel der Lesespannung.
Speichervorrichtung nach Anspruch 4 oder 5, wobei ein Zeitraum, für den die Vorspannung in die ausgewählte Speicherzelle eingegeben wird, kürzer ist als ein Zeitraum, für den die Lesespannung in die ausgewählte Speicherzelle eingegeben wird.
Speichervorrichtung nach einem der Ansprüche 1 bis 6, wobei jede der Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) einen ersten Zustand (S1) mit einer Schwellenspannung innerhalb eines ersten Bereichs oder einen zweiten Zustand (S2) mit einer Schwellenspannung innerhalb eines zweiten Bereichs, die größer ist als die Schwellenspannung des ersten Bereichs, basierend auf einem Widerstand des Speicherelements (ME) aufweist, und wobei ein Pegel der Vorspannung gleich oder größer ist als die maximale Schwellenspannung des ersten Bereichs.
Speichervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Steuerlogik (24) konfiguriert ist, einen Pegel der Vorspannung derart zu bestimmen, dass er niedriger ist, wenn sich eine Betriebstemperatur der Speichervorrichtung (10; 100; 200; 300; 400; 500; 600) erhöht.
Speichervorrichtung nach einem der Ansprüche 1 bis 8, wobei der Peripherieschaltungsbereich (20; 320) mindestens einen Leseverstärker (140; 240; SA1, SA2) enthält, der durch die Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) mit der Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) verbunden ist, und wobei die Steuerlogik (24) konfiguriert ist, einen Pegel der Vorspannung zu verringern, wenn sich ein Abstand von einem Eingabeanschluss des Leseverstärkers (140; 240; SA1, SA2) zu der ausgewählten Speicherzelle erhöht.
Speichervorrichtung nach einem der Ansprüche 1 bis 9, wobei die Steuerlogik (24) konfiguriert ist, einen Pegel der Vorspannung zu verringern, wenn sich die Anzahl an Malen einer Verwendung der ausgewählten Speicherzelle erhöht.
Speichervorrichtung, aufweisend: einen Zellenbereich (30; 110; 210; 310; 410; 510), der eine Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) enthält, die mit einer Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) und einer Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn) verbunden sind, einen Wortleitungsdekodierer (21; 130; 230; 421, 422; 521, 522), welcher mit der Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) verbunden ist und konfiguriert ist, eine Wortleitungs-Bias-Spannung an eine ausgewählte Wortleitung unter der Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) anzulegen; einen Bitleitungsdekodierer (22; 120; 220; 430; 530), welcher mit der Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn) verbunden ist und konfiguriert ist, eine Bitleitungs-Bias-Spannung an eine ausgewählte Bitleitung unter der Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn) anzulegen; und eine Steuerlogik (24), die konfiguriert ist: den Wortleitungsdekodierer (21; 130; 230; 421, 422; 521, 522) und den Bitleitungsdekodierer (22; 120; 220; 430; 530) zu steuern, eine Leseoperation durch Eingeben der Wortleitungs-Bias-Spannung und der Bitleitungs-Bias-Spannung in eine ausgewählte Speicherzelle, die mit der ausgewählten Wortleitung und der ausgewählten Bitleitung verbunden ist, durchzuführen, und eine Wiederauffrischungsoperation durch Eingeben einer Vorspannung in die ausgewählte Speicherzelle vor der Leseoperation der ausgewählten Speicherzelle durchzuführen, wobei die Steuerlogik (24) konfiguriert ist, einen Pegel der Vorspannung basierend auf mindestens einem von einer physischen Position der ausgewählten Speicherzelle, der Anzahl an Zugriffen auf die ausgewählte Speicherzelle und einer Betriebstemperatur der Speichervorrichtung (10; 100; 200; 300; 400; 500; 600) zu bestimmen.
Speichervorrichtung nach Anspruch 11, ferner aufweisend: eine Lese/Schreib-Schaltung (23), die einen Leseverstärker (140; 240; SA1, SA2) enthält, der durch den Wortleitungsdekodierer (21; 130; 230; 421, 422; 521, 522) mit der Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) verbunden ist, wobei die physische Position der ausgewählten Speicherzelle einer Länge der ausgewählten Wortleitung zwischen der ausgewählten Speicherzelle und einem Eingabeanschluss des Leseverstärkers (140; 240; SA1, SA2) entspricht.
Speichervorrichtung nach Anspruch 12, wobei die Speichervorrichtung (10; 100; 200; 300; 400; 500; 600) derart konfiguriert ist, dass der Leseverstärker (140; 240; SA1, SA2) während der Wiederauffrischungsoperation deaktiviert wird.
Speichervorrichtung nach einem der Ansprüche 11 bis 13, wobei die Wortleitungs-Bias-Spannung eine negative Spannung ist und die Bitleitungs-Bias-Spannung eine positive Spannung ist.
Speichervorrichtung nach Anspruch 14, wobei ein Pegel der Wortleitungs-Bias-Spannung in der Wiederauffrischungsoperation gleich einem Pegel der Wortleitungs-Bias-Spannung in der Leseoperation ist, und wobei ein Pegel der Bitleitungs-Bias-Spannung in der Wiederauffrischungsoperation größer ist als ein Pegel der Bitleitungs-Bias-Spannung in der Leseoperation.
Speichervorrichtung nach Anspruch 14, wobei ein Pegel der Wortleitungs-Bias-Spannung in der Wiederauffrischungsoperation größer ist als ein Pegel der Wortleitungs-Bias-Spannung in der Leseoperation, und wobei ein Pegel der Bitleitungs-Bias-Spannung in der Wiederauffrischungsoperation gleich einem Pegel der Bitleitungs-Bias-Spannung in der Leseoperation ist.
Speichervorrichtung nach Anspruch 14, wobei sich ein Pegel der Wortleitungs-Bias-Spannung in der Wiederauffrischungsoperation von einem Pegel der Wortleitungs-Bias-Spannung in der Leseoperation unterscheidet, und wobei sich ein Pegel der Bitleitungs-Bias-Spannung in der Wiederauffrischungsoperation von einem Pegel der Bitleitungs-Bias-Spannung in der Leseoperation unterscheidet.
Speichervorrichtung, aufweisend: eine Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm), die sich in eine erste Richtung erstrecken; eine Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn), die sich in eine zweite Richtung erstrecken, welche die erste Richtung schneidet; eine Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC), die zwischen der Mehrzahl an Wortleitungen (WL; WL1-WL4; LWL1-LWLm, UWL1-UWLm) und der Mehrzahl an Bitleitungen (BL; BL1-BL4; BL1-BLn) in einer dritten Richtung angeordnet sind, welche die erste Richtung und die zweite Richtung schneidet; und einen Peripherieschaltungsbereich (20; 320), der eine Steuerlogik (24) enthält und unterhalb der Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) in der dritten Richtung angeordnet ist, wobei die Steuerlogik konfiguriert ist: die Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) zu steuern, wenn ein Lesebefehl von einem externen Controller empfangen wird, eine ausgewählte Speicherzelle aus der Mehrzahl an Speicherzellen (MC; MC1-MC8; LMC, UMC; OMC, EMC) mit Bezug auf eine Adresse, die im Lesebefehl enthalten ist, zu bestimmen und eine ausgewählte Wortleitung und eine ausgewählte Bitleitung, die mit der ausgewählten Speicherzelle verbunden sind, zu bestimmen, während eines ersten Zeitraums eine erste Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung einzugeben und eine erste Bitleitungs-Bias-Spannung in die ausgewählte Bitleitung einzugeben, während eines zweiten Zeitraums nach dem ersten Zeitraum eine zweite Wortleitungs-Bias-Spannung in die ausgewählte Wortleitung einzugeben und eine zweite Bitleitungs-Bias-Spannung in die ausgewählte Bitleitung einzugeben, und einen Pegel von sowohl der ersten Wortleitungs-Bias-Spannung als auch der ersten Bitleitungs-Bias-Spannung basierend auf einem Zeitpunkt zu bestimmen, zu dem der Lesebefehl empfangen wird.
Speichervorrichtung nach Anspruch 18, wobei die Steuerlogik (24) ferner konfiguriert ist, einen Pegel von sowohl der ersten Wortleitungs-Bias-Spannung als auch der ersten Bitleitungs-Bias-Spannung basierend auf einer Adresse zu bestimmen, die im Lesebefehl enthalten ist.
Speichervorrichtung nach Anspruch 18 oder 19, wobei die Steuerlogik (24) ferner konfiguriert ist, folgendes zu bestimmen: eine verstrichene Zeit nach einem Programmieren der ausgewählten Speicherzelle unter Verwendung eines Zeitpunkts, zu dem der Lesebefehl empfangen wird, und eines Zeitpunkts, zu dem eine letzte Schreiboperation an der ausgewählten Speicherzelle durchgeführt wird, und einen Pegel von sowohl der ersten Wortleitungs-Bias-Spannung als auch der ersten Bitleitungs-Bias-Spannung basierend auf der verstrichenen Zeit nach dem Programmieren.