CN112447789A - 电子器件和用于制造电子器件的方法 - Google Patents

电子器件和用于制造电子器件的方法 Download PDF

Info

Publication number
CN112447789A
CN112447789A CN202010572692.2A CN202010572692A CN112447789A CN 112447789 A CN112447789 A CN 112447789A CN 202010572692 A CN202010572692 A CN 202010572692A CN 112447789 A CN112447789 A CN 112447789A
Authority
CN
China
Prior art keywords
layer
resistance
low
memory
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010572692.2A
Other languages
English (en)
Inventor
柳时正
金泰勋
李炯东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190109131A external-priority patent/KR102683301B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112447789A publication Critical patent/CN112447789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电子器件，包括半导体存储器，该半导体存储器包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层，与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层，穿过绝缘层和低电阻区域的导电柱，位于凸起之间的导电层以及插设于低电阻区域和导电层之间的可变电阻层。

Description

电子器件和用于制造电子器件的方法
相关申请的交叉引用
本申请要求2019年9月3日提交的韩国申请10-2019-0109131的优先权，其全部内容通过引用合并于此。
技术领域
本公开的各个实施例总体而言涉及一种电子器件，更具体而言，涉及一种包括半导体存储器的电子器件及该电子器件的制造方法。
背景技术
近来，随着电子器件的小型化、低功耗、高性能和多样化的要求，在诸如计算机和便携式通信设备之类的各类电子器件中都需要用于储存信息的半导体器件。因此，已经进行了关于被配置为利用根据所施加的电压或电流在不同电阻状态之间切换的特性来储存数据的半导体器件的研究。此类半导体器件的示例包括电阻性随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁随机存取存储器(MRAM)、电熔丝等等。
发明内容
各个实施例针对能够改善存储单元的操作特性和可靠性的电子器件及该电子器件的制造方法。
根据一个实施例，一种电子器件可以包括半导体存储器，该半导体存储器包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与该材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱、位于凸起之间的导电层、以及插设于低电阻区域和导电层之间的可变电阻层。
根据一个实施例，一种制造电子器件的方法，其中该电子器件包括半导体存储器，可以包括：形成包括彼此交替层叠的牺牲层和绝缘层的层叠结构，形成穿过该层叠结构的导电柱，形成穿过该层叠结构的狭缝，通过经由狭缝部分地去除牺牲层形成缺口，在缺口中形成可变电阻层，在缺口中形成导电层，以及通过向牺牲层局部施加电场来形成包括低电阻区域的材料层。
根据一个实施例，一种电子器件可以包括半导体存储器，该半导体存储器包括在第一方向上延伸的导电层；在与第一方向交叉的第二方向上延伸的导电柱；在第一方向上延伸的材料层，该材料层包括第一低电阻区域、第二低电阻区域和高电阻区域，第一低电阻区域与第二低电阻区域在第一方向上相邻设置，高电阻区域设置在第一低电阻区域和第二低电阻区域之间，导电柱耦接到第一低电阻区域；存储单元设置在导电层与导电柱之间的交叉点处，并包括第一低电阻区域。
附图说明
图1A和图1B是示出本公开的实施例的电子器件的结构的视图；
图2是示出根据本公开的实施例的电子器件的结构的立体图；
图3A和图3B是示出根据本公开的实施例的半导体器件的结构的视图；
图4A至图8A和图4B至图8B是示出根据本公开的实施例的制造电子器件的方法的视图；
图9是示出采用根据本公开的实施例的存储器件的微处理器的配置的图；
图10是示出采用根据本公开的实施例的存储器件的处理器的配置的图；
图11是示出采用根据本公开的实施例的存储器件的系统的配置的图；
图12是示出采用根据本公开的实施例的存储器件的数据储存系统的配置的图；和
图13是示出采用根据本公开的实施例的存储器件的存储系统的配置的图。
具体实施方式
根据在本说明书中公开的概念的实施例的示例的具体结构或功能描述仅被示出用于说明根据这些概念的实施例的示例，并且根据这些概念的实施例的示例可以通过各种形式来实现，但是该描述不限于本说明书中描述的实施例的示例。
在下文中，将参考附图详细描述本公开的实施例，以使本领域技术人员能够容易地实现本公开的技术精神。
图1A和图1B各自示出根据本公开的实施例的电子器件的存储单元阵列。
参照图1A，根据实施例的电子器件可以包括半导体存储器，该半导体存储器包括字线WL和与字线WL交叉的位线BL。字线WL和位线BL可以彼此相关。例如，字线WL可以是位线，而位线BL可以是字线。
半导体存储器可以包括耦接在字线WL和位线BL之间的存储单元MC。多个存储单元MC可以共享一条位线BL。共享一条位线BL的存储单元MC可以耦接到不同的字线WL。
参照图1B，半导体存储器可以包括奇数字线O_WL、偶数字线E_WL、垂直位线V_BL和存储单元MC。奇数字线O_WL和偶数字线E_WL各自可以在第一方向I上延伸。
垂直位线V_BL各自可以在第三方向III上延伸。耦接在垂直位线V_BL和奇数字线O_WL之间的存储单元MC可以被称为奇数存储单元，并且耦接在垂直位线V_BL和偶数字线E_WL之间的存储单元MC可以被称为偶数存储单元。在第三方向III上位于相同水平并且在第二方向II上彼此相邻的偶数存储单元和奇数存储单元可以共享相同的垂直位线V_BL。在第三方向III上位于相同水平并且在第一方向I上彼此相邻的偶数存储单元可以共享偶数字线E_WL。在第三方向III上位于相同水平并且在第一方向I上彼此相邻的奇数存储单元可以共享奇数字线O_WL。第二方向II可以与第一方向I交叉。第三方向III可以与第一方向I和第二方向II交叉，并且与由第一方向I和第二方向II限定的平面正交。
半导体存储器可以进一步包括用于选择垂直位线BL的开关SW。垂直位线V_BL和位线BL之间的连接可以使用开关SW来控制。每个开关SW可以包括晶体管、垂直晶体管、二极管等。另外，半导体存储器可以包括用于选择性地驱动开关SW的字线WL。
可以使用字线WL和位线BL来选择开关SW。例如，可以从多条字线WL中选择一条字线WL，并且可以从多条位线BL中选择一条位线BL，从而可以从多个开关SW中选择一个开关SW。
可以使用开关SW来选择垂直位线V_BL。通过接通所选择的开关SW，位线BL和垂直位线BL可以彼此耦接。结果，可以从多条垂直位线V_BL中选择一条垂直位线V_BL。另外，可以从这些奇数字线O_WL中选择一条奇数字线O_WL，或者可以从这些偶数字线E_WL中选择一条偶数字线E_WL。结果，可以选择耦接在所选择的垂直位线V_BL和所选择的字线O_WL或E_WL之间的一个存储单元MC。
图2是示出根据本公开的实施例的电子器件的结构的立体图。
参照图2，根据实施例的电子器件可以包括半导体存储器，该半导体存储器包括奇数字线16_O、偶数字线16_E和垂直位线13。
奇数字线16_O可以包括各自在第一方向I上延伸的线图案，并且线图案的端部可以彼此耦接。奇数字线16_O可以在第三方向III上层叠，并且绝缘材料可以填充在层叠的奇数字线16_O之间。
偶数字线16_E可以包括各自在第一方向I上延伸的线图案，并且线图案的端部可以彼此耦接。偶数字线16_E可以在第三方向III上层叠，并且绝缘材料可以填充在层叠的偶数字线16_E之间。奇数字线16_O的线图案和偶数字线16_E的线图案可以在第二方向II上交替布置。
垂直位线13可各自在第三方向III上延伸。垂直位线13可以布置在第一方向I和第二方向II上。垂直位线13可以位于在第二方向II上彼此相邻的偶数字线16_E和奇数字线16_O之间。例如，垂直位线13可以设置在偶数字线16_E的第一线图案和奇数字线16_O的第二线图案之间。第一线图案和第二线图案中的每个在第一方向I上延伸，并且第一线图案在第二方向II上与第二线图案相邻地设置。绝缘材料可以填充在第一方向I上彼此相邻的垂直位线13之间的空间S。绝缘材料可以包括非晶碳、氮化硅、过渡金属氧化物或其组合。
存储单元可以位于垂直位线13与字线16_E和16_O之间的交叉处。存储单元可以沿着垂直位线13在第三方向III上层叠。在第二方向II上彼此相邻并且耦接到不同的字线16_E和16_O的存储单元可以共享垂直位线13。
每个存储单元可以包括第一电极层11的一部分、可变电阻层14的一部分和第二电极层15的一部分。第一电极层11、可变电阻层14第二电极层15可以被插设于第二方向II上彼此相邻的垂直位线13和字线16_E或16_O之间。可变电阻层14可以在第一方向I上延伸。在第三方向III上位于相同水平并且在第一方向I上彼此相邻的存储单元可以共享可变电阻层14。第二电极层15可以被插设于可变电阻层14与字线16_E或16_O之间，并且在第一方向I上延伸。在第三方向III上位于相同水平并且在第一方向I上彼此相邻的存储单元可以共享第二电极层15。第一电极层11可以被插设于可变电阻层14和垂直位线13之间。在第三方向III上位于相同的水平并且在第一方向I上彼此相邻的存储单元的第一电极层11可以彼此绝缘。
图3A和图3B是各自示出根据本公开的实施例的半导体器件的结构的视图。图3A是平面图，图3B是沿图3A的第二方向II上的线A-A’的剖视图。
参照图3A和3B，根据实施例的半导体器件可以包括材料层21、绝缘层22、导电柱23、可变电阻层24和导电层26。此外，半导体器件可以进一步包括电极层25和狭缝绝缘层27。
材料层21可以在第三方向III上层叠。每个材料层21可以是包括一个或多个低电阻区域21A和一个或多个高电阻区域21B的单层。每个材料层21可以包括在第一方向I上交替布置的低电阻区域21A和高电阻区域21B。高电阻区域21B可以设置在一对相邻的低电阻区域21A之间。材料层21可以包括非晶碳、氮化硅、过渡金属氧化物或其组合。
导电柱23可以各自在第三方向III上延伸并且穿过绝缘层22和低电阻区域21A。导电柱23可以在第一方向I上布置。导电柱23可以分别位于与低电阻区域21A对应的位置。导电柱23可以是垂直位线。
绝缘层22可以在第三方向III上层叠。绝缘层22和材料层21可以彼此交替地层叠。绝缘层22可以包括诸如氧化物和氮化物的绝缘材料。绝缘层22可以包括在第二方向II上延伸超过材料层21的凸起P1和P2。更具体地，当从图3A的平面图看时，每个绝缘层22可以包括从每个材料层21的一侧突出的第一凸起P1和从每个材料层21的另一侧突出的第二凸起P2。另外，第一凸起P1和第二凸起P2中的每个可以在第三方向III上布置在相邻的可变电阻层24之间。
导电层26可以在第三方向III上位于相邻的凸起Pl和P2之间。导电层26可以是字线，例如，奇数字线或偶数字线。
可变电阻层24可以被插设于低电阻区域21A和导电层26之间。可变电阻层24可以被插设于材料层21和导电层26之间并且在第一方向I上延伸。每个可变电阻层24可以在导电层26和绝缘层22之间延伸。每个可变电阻层24可以具有C形横截面。
可变电阻层24可以根据施加的电压或电流在不同的电阻状态之间可逆地转换。当可变电阻层24包括电阻材料时，可变电阻层24可以包括过渡金属氧化物或诸如钙钛矿基材料的金属氧化物。因此，可以通过在可变电阻层24中生成电路径或使电路径消失来储存数据。
当可变电阻层24具有MTJ结构时，可变电阻层24可以包括磁化固定层、磁化自由层以及插设于其间的隧道阻挡层。例如，磁化固定层和磁化自由层可以包括磁性材料，并且隧道阻挡层可以包括诸如镁(Mg)、铝(Al)、锌(Zn)或钛(Ti)的氧化物。磁化自由层的磁化方向可以通过所施加电流中的电子的转矩来改变。因此，可以根据磁化自由层的磁化方向相对于磁化固定层的磁化方向的变化来储存数据。
可变电阻层24可以包括相变材料和硫属化合物基材料。可变电阻层24可以包括硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)、铟(In)、锡(Sn)、硒(Se)或其组合。例如，可变电阻层24可以是Ge-Sb-Te(GST)，例如Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、Ge1Sb4Te7等。可变电阻层24的物相(phase)可以通过编程操作来改变。通过置位操作，可变电阻层24可以具有低电阻的晶体状态。通过复位操作，可变电阻层24可以具有高电阻的非晶态。因此，存储单元MC可以使用基于可变电阻层24的物相的电阻差来储存数据。
可变电阻层24可以包括在不改变物相的情况下改变其电阻的可变电阻材料，并且可以包括硫属化合物基材料。可变电阻层24可以包括锗(Ge)、锑(Sb)、碲(Te)、砷(As)、硒(Se)、硅(Si)、铟(In)、锡(Sn)、硫(S)、镓(Ga)或其组合。可变电阻层24可以具有单一状态并且在编程操作期间保持其物相。例如，可变电阻层24可以具有非晶态并且在编程操作期间可以不改变为晶体状态。因此，存储单元MC的阈值电压可以基于施加到存储单元MC的编程脉冲而改变，并且存储单元MC可以被编程为至少两个编程状态。可变电阻层24可以通过复位操作而具有高电阻非晶态，并且存储单元MC可以被编程为具有高阈值电压的复位状态。可变电阻层24可以通过置位操作而具有低电阻的非晶态，并且存储单元MC可以被编程为具有低阈值电压的置位状态。
电极层25可以被插设于可变电阻层24和导电层26之间。每个电极层25可以在导电层26和绝缘层22之间延伸。每个电极层25可以具有C形横截面。
电极层25可以包括钨(W)、氮化钨(WNx)、硅化钨(WSix)、钛(Ti)、氮化钛(TiNx)、氮化钛硅(TiSiN)、氮化钛铝(TiAlN)、钽(Ta)、氮化钽(TaN)、氮化硅钽(TaSiN)、氮化铝钽(TaAlN)、碳(C)、碳化硅(SiC)、氮化硅碳(SiCN)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pd)、铂(Pt)或其组合。例如，电极层25可以是碳电极。
根据上述结构，存储单元MC1和MC2可以位于导电柱23和导电层26之间的交叉点处。每个存储单元MC1和MC2可以包括电极层25、可变电阻层24和低电阻区域21A。低电阻区域21A可以用作电极层。
第一存储单元MCl可以位于第一凸起Pl之间，第二存储单元MC2可以位于第二凸起P2之间。例如，每个第一存储单元MC1可以位于在第三方向III上一对相邻的第一凸起P1之间，并且每个第二存储单元MC2可以位于在第三方向III上一对相邻的第二凸起P2之间。第一存储单元MC1可以在第一方向I上布置，并且位于相同水平的第一存储单元MC1可以共享导电层26。第二存储单元MC2可以在第一方向I上布置，并且位于相同水平的第二存储单元MC2可以共享导电层26。另外，在第二方向II上彼此相邻的第一存储单元MC1和第二存储单元MC2可以分别耦接到不同的导电层26，并且可以共享导电柱23。
可变电阻层24可以包括诸如硫属化合物的可变电阻，并且不管编程状态如何都保持非晶态。通过高电阻非晶态变为低电阻非晶态的置位操作或者低电阻非晶态变为高电阻非晶态的复位操作，可以将数据储存在存储单元MC1和MC2中。存储单元MC1和MC2各自可以被编程为高电阻非晶态或低电阻非晶态。
作为参考，存储单元MC1和MC2中的每个可以进一步包括选择装置。可以根据所施加的电压或电流的幅度来接通或关断选择装置。选择装置的示例可以包括金属-绝缘体转变(MIT，metal-insulator transition)器件、离子电子混合导电(MIEC)或双向阈值开关(OTS)。
图4A至图8A和图4B至图8B是示出根据本公开的实施例的制造电子器件的方法的视图。图4A至图8A是平面图，而图4B至图8B是沿图4A至8A的线A-A’截取的剖视图。在下面的描述中，为简洁起见，上面讨论的某些元件的描述不再赘述。
参照图4A和图4B，牺牲层41和绝缘层42可以交替地层叠以形成层叠结构ST。通过在基底(未示出)上交替沉积牺牲层41和绝缘层42，可以形成层叠结构ST。基底可以是半导体衬底，并且可以包括次级结构(lower structure)，诸如开关、字线和位线。
牺牲层41可设置于用于在后续工艺期间保护电极和行线的区域。牺牲层41可以包括相对于绝缘层42具有高蚀刻选择性的材料。另外，牺牲层41可以包括场诱导电阻切换材料。牺牲层41可以包括在初始沉积期间具有绝缘特性并且在施加强场时电阻减小的材料。牺牲层41可以包括非晶碳、氮化硅、过渡金属氧化物或其组合。例如，非晶碳可以是掺杂氮的碳。绝缘层42可以包括氧化物层或氮化物层。
导电柱43可以穿过层叠结构ST形成。导电柱43可以布置在第一方向I和第二方向II上。另外，导电柱43可以在第三方向III上穿过层叠结构ST。导电柱43可以是垂直位线。
狭缝SL可以穿过层叠结构ST形成。狭缝SL可以位于在第二方向II上彼此相邻的导电柱43之间，并且其在第一方向I上延伸。
参照图5A和5B，牺牲层41可以经由狭缝SL被部分地去除，以形成缺口OP。每个牺牲层41可以从狭缝SL被蚀刻到预定深度。另外，可以选择性地蚀刻牺牲层41。因此，每个绝缘层42可以包括一个或多个凸起P，每个凸起延伸超过每个牺牲层41。此外，缺口OP可以各自在第三方向III上形成在相邻的凸起之间。
参照图6A和图6B，可变电阻材料44可以形成在狭缝SL和缺口OP中。可变电阻材料44可以沿着狭缝SL和缺口OP的内表面形成。可以在其上形成电极材料45。电极材料45可以形成在可变电阻材料44上并且沿着可变电阻材料44的轮廓形成。可变电阻材料44和电极材料45的每个都可以具有不填充(fill)狭缝SL和缺口OP的厚度。电极材料45可以包括碳。
然后可以形成导电材料46。导电材料46可以形成在狭缝SL和缺口OP中。导电材料46可以具有填充缺口OP并且不填充狭缝SL的厚度。导电材料46可以包括多晶硅或诸如钨的金属。
参照图7A和图7B，可以蚀刻狭缝SL中的导电材料46、电极材料45和可变电阻材料44。结果，可以在缺口OP中分别形成导电层46A、电极层45A和可变电阻层44A。导电层46A可以是字线，例如，奇数字线或偶数字线。绝缘层47可以形成在狭缝SL中。绝缘层47可以是狭缝绝缘层。
参照图8A和图8B，低电阻区域41A可以形成在牺牲层41中，以形成材料层41’。通过在牺牲层41中局部施加强电场，可以形成低电阻区域41A。
牺牲层41可以包括第一区域R1和第二区域R2。第一区域R1可以与导电柱43相邻，并且第二区域R2可以位于第一区域R1之间。通过向第一区域R1施加强电场以减小第一区域R1的电阻，可以形成低电阻区域41A，并可以形成包括低电阻区域41A和高电阻区域41B的材料层41’。通过施加偏压到导电柱43和导电层46A，可以将强电场施加到第一区域R1。偏压可以大于具有复位状态的存储单元的阈值电压且小于10V。例如，当将偏压施加到导电柱43和导电层46A时，在牺牲层中产生电场，使得牺牲层41的第一区域R1中的电场强度可以等于或大于给定阈值。结果，与施加偏压之前相比，可以减小牺牲层41的第一区域R1中的材料的电阻率，从而形成材料层41’的低电阻区域41A。
不施加电场的第二区域R2可以保持在沉积时的电阻。例如，牺牲层41的第二区域R2中的电场强度可以小于给定的阈值。结果，牺牲层41的第二区域R2中的材料的电阻率可以保持与沉积时的电阻率基本相同，从而形成材料层41’的高电阻区域41B。因此，第二区域R2可以具有比第一区域R1大的电阻，并且可以是高电阻区域41B。每个材料层41’可以包括一个或多个低电阻区域41A和一个或多个高电阻区域41B。例如，多个低电阻区域41A和多个高电阻区域41B可以在第一方向I上彼此交替地布置。低电阻区域41A可以是导电的。由于高电阻区域41B保持绝缘特性，因此在第一方向I上彼此相邻的低电阻区域41A可以彼此电绝缘。
根据上述制造方法，存储单元MC1和MC2可以位于导电柱43和导电层46A之间的交叉处。每个存储单元MC1和MC2可包括电极层45A、可变电阻层44和低电阻区域41A。低电阻区域41A可以用作电极。与形成电极的常规工艺相比，由于可以使用相对简单的工艺来形成用作电极的低电阻区域41A，因此可以使用相对简单的方法来制造根据本公开的实施例的电子器件，从而在增加电子器件的集成度的同时，降低了制造成本。
图9是示出采用根据本公开的实施例的存储器件的微处理器1000的配置的图。
参照图9，微处理器1000可以控制和调整从各类外部设备接收数据、处理该数据以及将结果发送到外部设备的一系列过程。微处理器1000可以包括存储器1010、运算部件1020和控制器1030。微处理器1000可以是各类数据处理单元中的一种，例如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储器1010可以是处理器寄存器或寄存器，并且可以将数据储存在微处理器1000中。存储器1010可以包括各种类型的寄存器，包括数据寄存器、地址寄存器和浮点寄存器。存储器1010可以临时储存地址，在该地址处储存用于在运算部件1020中执行操作的数据、执行结果的数据以及用于执行的数据。
存储器1010可以包括上述电子器件的一个或多个实施例。例如，存储器1010可以包括：各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；以及插设于低电阻区域和导电层之间的可变电阻层。因此，可以改善存储器1010的读取操作特性。结果，存储器1000的读取操作特性得以改善。
运算部件1020可以根据通过控制器1030对指令进行解码而获得的结果来执行各种算术运算或逻辑运算。运算部件1020可以包括至少一个算术和逻辑单元(ALU)。
控制器1030可以从微处理器1000的存储器1010、运算部件1020和外部设备接收信号，提取或解码命令，控制微处理器1000的信号输入及输出，并且执行由程序表示的处理。
根据本公开，除了存储器1010之外，微处理器1000还可以包括临时储存从外部设备输入的数据或要输出到外部设备的数据的高速缓冲存储器1040。高速缓冲存储器1040可以通过总线接口1050与存储器1010、运算部件1020和控制器1030交换数据。
图10是示出采用根据本公开的实施例的存储器件的处理器1100的配置的图。
参照图10，除了微处理器控制和调整从各种外部设备接收数据和处理数据并将其结果发送到外部设备的一系列处理的功能之外，处理器1100还可以提高性能并执行多种功能。处理器1100可以包括用作微处理器的核心单元1110、临时储存数据的高速缓冲存储器1120、以及用于内外部设备之间的数据传输的总线接口1130。处理器1100可以包括各类片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
根据本公开的实施例，核心单元1110可以对从外部设备输入的数据执行算术和逻辑运算，并且可以包括存储器1111、运算部件1112和控制器1113。
存储器1111可以是处理器寄存器或寄存器，并且可以将数据储存在处理器1100中。存储器1111可以包括各类寄存器，这些寄存器包括数据寄存器、地址寄存器和浮点寄存器。存储器1111可以临时储存地址，在该地址处储存用于在运算部件1112中执行操作的数据、执行结果的数据以及用于执行的数据。运算部件1112可以在处理器1100中执行操作。更具体地，运算部件1112可以根据对指令解码的结果来执行各种基本算术运算或逻辑运算。运算部件1112可以包括至少一个算术和逻辑单元(ALU)。控制器1113可以从处理器1100的存储器1111、运算部件1112和外部设备接收信号，提取或解码命令，控制该处理器1100的信号输入及输出，并且执行由程序表示的处理。
高速缓冲存储器1120可以临时储存数据，以便补偿高速操作的核心单元1110与低速操作的外部设备之间的数据处理速度差异。高速缓冲存储器1120可以包括一级储存部分1121、二级储存部分1122和三级储存部分1123。通常，高速缓冲存储器1120可以包括一级和二级储存部分1121和1122。但是，当需要大容量时高速缓冲存储器1120可以进一步包括三级储存部分1123。如果需要，高速缓冲存储器1120可以包括更多的储存部分。换言之，包括在高速缓冲存储器1120中的储存部分的个数可以根据设计而变化。一级、二级和三级储存部分1121、1122和1123用于储存和判断数据的处理速度可以相同或不同。当各个储存部分具有不同的处理速度时，一级储存部分1121可以在一级、二级和三级储存部分1121、1122和1123中具有最高的处理速度。一级、二级和三级储存部分1121、1122和1123中的至少一个可以包括上述半导体器件的实施例中的至少一个。例如，高速缓冲存储器1120可以包括均具有一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠的绝缘层并且包括延伸超过材料层的凸起、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；和插设于低电阻区域和导电层之间的可变电阻层。因此，可以改善高速缓冲存储器1120的读取操作特性。结果，处理器1100的读取操作特性得以改善。
如图10所示，高速缓存存储器1120中可以包括所有的一级、二级和三级储存部分1121、1122和1123。但是，可以在核心单元1110以外提供高速缓存存储器1120的第一、第二和三级储存部分1121、1122和1123，以补偿核心单元1110和外部设备的处理速度的差异。备选地，高速缓存存储器1120的一级储存部分1121可以位于核心单元1110中，并且二级储存部分1122和三级储存部分1123可以设于核心单元1110以外，以增强补充数据处理速度差异的功能。在另一实施例中，一级储存部分1121和二级储存部分1122可以位于核心单元1110中，三级储存部分1123可以位于核心单元1110以外。
总线接口1130可以连接核心单元1110、高速缓冲存储器1120和外部设备，从而可以在它们之间有效地传输数据。
根据本公开的实施例，处理器1100可以包括可以共享高速缓冲存储器1120的多个核心单元1110。多个核心单元1110和高速缓冲存储器1120可以彼此直接耦接，或通过总线接口1130耦接。多个核心单元1110中的每个可以具有与上述核心单元相同的配置。当处理器1100包括多个核心单元1110时，高速缓冲存储器1120的一级储存部分1121的数量可以对应于核心单元1110的数量。每个一级储存部分1121可以被包括在每个核心单元1110中。此外，二级储存部分1122和三级储存部分1123可以设于多个核心单元1110以外，并且可以通过总线接口1130由多个核心单元1110共享。一级储存部分1121可以具有比二级和三级储存部分1122和1123快的处理速度。在另一个实施例中，一级储存部分1121的数量和二级储存部分1122的数量可以对应于核心单元1110的数量。每个一级储存部分1121和每个二级储存部分1122可以被包括在每个核心单元1110中。三级储存部分1123可以设于多个核心单元1110以外，并由多个核心单元1110通过总线接口1130共享。
根据本公开的实施例，处理器1100可以包括存储数据的嵌入式存储器1140、向或从外部设备有线或无线地发送或接收数据的通信模块1150、驱动外部存储器器件的存储器控制器1160、以及处理或将由处理器1100处理或从外部输入设备输入的数据输出到外部接口设备的媒体处理器1170。处理器1100可以进一步包括各种其他模块和装置。所添加的模块可以通过总线接口1130彼此交换数据以及与核心单元1110和高速缓冲存储器1120交换数据。
嵌入式存储器1140可以包括非易失性存储器以及易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)等。非易失性存储器可以包括只读存储器(ROM)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
通信模块1150可以包括连接至有线网络的模块、连接至无线网络的模块或所述两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)等，其通过传输线发送和接收数据。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等，其无需通过传输线来发送和接收数据。
存储器控制器1160可以包括各种控制器，用于处理和管理在处理器1100和根据与处理器1100的通信标准不同的通信标准进行操作的外部存储器件之间传送的数据。例如，存储器控制器1160可以包括控制集成电路设备(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、独立磁盘冗余阵列(RAID)、固态硬盘(SSD)、外部SATA(eSATA)、国际个人计算机存储卡协会(PCMCIA)、USB、安全数字(SD)卡、迷你安全数字(mSD)卡、微型SD卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体卡(SM)、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的控制器。
媒体处理器1170可以处理由处理器1100处理的数据，或者是从外部输入设备输入的、视频或音频形式或另一形式的数据，并且可以将处理后的数据输出到外部接口设备。媒体处理器1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频(HD音频)、高清多媒体接口(HDMI)控制器等。
图11是示出采用根据本公开的实施例的存储器件的系统1200的配置的图。
参照图11，系统1200可以指被配置为处理数据的装置。为了对数据执行一系列操控，系统1200可以执行输入、处理、输出、通信、储存等，以对数据执行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230和接口设备1240。根据本公开的实施例，系统1200可以是计算机、服务器、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、便携式多媒体播放器(PMP)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统或智能电视。
处理器1210可以控制输入命令的解码以及系统1200中储存的数据的处理，例如数据的操作和比较。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等中的一个或多个。
主存储器件1220可以指代储存来自辅助存储器件1230的程序代码和/或数据并在执行程序时实施执行的储存器。即使没有电源，也可以保留所储存的程序代码和数据。主存储器件1220可以包括上述电子器件的一个或多个实施例。例如，主存储器件1220可以包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；和插设于低电阻区域和导电层之间的可变电阻层。因此，可以改善主存储器件1220的读取操作特性。结果，系统1200的读取操作特性得以改善。
此外，主存储器件1220还可包括在电源被阻断时会丢失所有数据的易失性动态随机存取存储器(DRAM)或易失性静态随机存取存储器(SRAM)。在另一个示例中，主存储器件1220可以不包括根据上述实施例的电子器件，而可以包括易失性存储器，例如电源关闭时丢失储存在其中的所有数据的动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)。
辅助存储器件1230可以指被设计来储存程序代码或数据的存储器件。尽管辅助存储器件1230比主存储器件1220慢，但是辅助存储器件1230可以储存比主存储器件1220更多的数据。辅助存储器件1230可以包括上述电子器件的实施例中的一个或多个。例如，辅助存储器件1230可以包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；和插设于低电阻区域和导电层之间的可变电阻层。因此，可以改善主存储器件1220的读取操作特性。结果，系统1200的读取操作特性得以改善。
另外，辅助存储器件1230还可包括如图12所示的数据储存系统1300，例如利用磁性的磁带、磁盘、利用光学的激光盘、同时利用磁性和光学的磁光盘、固态硬盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。然而，与此相反，辅助存储器件1230可以不包括根据任何实施例的存储器件，并且可以包括数据储存系统，例如利用磁性的磁带、磁盘、利用光学的激光盘、同时利用磁性和光学的磁光盘、固态硬盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
可以提供接口设备1240，以执行该实施例的系统1200与外部设备之间的命令和数据交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)、通信设备等。通信设备可以包括连接到有线网络的模块和连接到无线网络的模块之一或两者都包括。有线网络模块可以包括以与通过传输线发送和接收数据的各种装置方式相同的局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)。无线网络模块可以包括以与在没有传输线的情况下发送和接收数据的各种装置方式相同的红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)等。
图12是示出采用根据本公开的实施例的存储器件的数据储存系统1300的配置的图。
参照图12，数据储存系统1300可以包括作为用于储存数据的组件的存储器件1310(其具有非易失性特性)、控制存储器件1310的控制器1320、用于与外部设备连接的接口1330、以及用于临时储存数据的临时储存器件1340。数据储存系统1300可以是盘型器件和卡型器件，该盘型器件为诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字多功能盘(DVD)和固态盘(SSD)，该卡型器件为例如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡。
储存器件1310可以包括非易失性存储器，其半永久地储存数据。非易失性存储器可以包括只读存储器(ROM)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)。
控制器1320可以控制储存器件1310和接口1330之间的数据交换。控制器1320可以包括处理器1321，用于执行用于处理通过接口1330从数据储存系统1300的外部设备输入的命令的操作。
可以提供接口1330以在外部设备之间交换命令和数据。在数据储存系统1300是卡型器件的情况下，接口1330可以与诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡等器件中使用的接口兼容，或者可以与类似于上述器件的装置中使用的接口兼容。在数据储存系统1300是盘型器件的情况下，接口1330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(国际个人计算机存储卡协会)、USB(通用串行总线)等接口兼容。接口1330可以与类似于这些接口的接口兼容。接口1330可以与具有不同类型的一个或多个接口兼容。
临时储存器件1340可以根据与外部设备、控制器和系统的接口的多样性和高性能来临时储存数据，用于在接口1330和储存器件1310之间有效地传输数据。临时储存器件1340可以包括电子器件的上述实施例中的一个或多个。例如，临时储存装置1340可以包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；和插设于低电阻区域和导电层之间的可变电阻层。因此，可以改善临时储存器件1340的读取操作特性。结果，数据储存系统1300的读取操作特性得以改善。
图13是示出采用根据本公开的实施例的存储器件的存储系统1400的配置的图。
参照图13，存储系统1400可以包括作为用于储存数据的组件的存储器1410(其具有非易失性特性)、控制存储器1410的存储器控制器1420、以及用于与外部设备连接的接口1430。存储系统1400可以是卡型器件，例如固态盘(SSD)、通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
存储数据的存储器1410可以包括上述电子器件的实施例中的至少一个。例如，存储器1410可以包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；和插设于低电阻区域和导电层之间的可变电阻层。因此，可以改善存储器1410的读取操作特性。结果，存储系统1400的读取操作特性得以改善。
根据该实施例的存储器可以包括只读存储器(ROM)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)。
存储器控制器1420可以控制存储器1410和接口1430之间的数据交换。存储器控制器1420可以包括处理器1421，用于执行处理从数据系统1400的外部设备通过接口1430输入的命令的操作。
可以提供接口1430，以在存储系统1400与外部设备之间交换命令和数据。接口1430可以与诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等器件中使用的接口兼容，或者可以是与类似于上述器件的装置中使用的接口兼容。接口1430可以与具有不同类型的一个或多个接口兼容。
根据该实施例，存储系统1400可以进一步包括缓冲存储器1440，用于根据与外部设备、存储器控制器和存储系统接口的多样性和高性能将在接口1430和存储器1410之间输入和输出的数据有效地传输。储存数据的缓冲存储器1440可以包括上述电子器件的实施例中的至少一个。例如，缓冲存储器1440可以包括各自包括一个或多个低电阻区域和一个或多个高电阻区域的材料层、与材料层交替层叠并且包括延伸超过材料层的凸起的绝缘层、穿过绝缘层和低电阻区域的导电柱；位于凸起之间的导电层；和插设于低电阻区域和导电层之间的可变电阻层。结果，存储系统1400的读取操作特性得以改善。
另外，根据本实施例，缓冲存储器1440还可以包括具有易失性特性的静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)，以及具有非易失性特性的只读存储器(ROM)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)或磁性随机存取存储器(MRAM)。在另一个实施例中，缓冲存储器1440可以不包括根据上述任何实施例的存储器件，而可以包括具有易失性特性的静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)，以及具有非易失特性的只读存储器(ROM)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移矩随机存取存储器(STTRAM)或磁性随机存取存储器(MRAM)。
可以改善存储单元的操作特性和可靠性。
尽管出于说明性目的已经公开了本公开的实施例，但是本领域技术人员将理解，各种修改、添加和替换是可能的。因此，本发明旨在覆盖所有落在所附权利要求及其等效物的范围内的这些修改。

Claims (24)

1.一种电子器件，其包括半导体存储器，所述半导体存储器包括：
材料层，每个所述材料层都包括一个或多个低电阻区域和一个或多个高电阻区域；
绝缘层，所述绝缘层与所述材料层交替地层叠并且包括延伸超过所述材料层的凸起；
导电柱，其穿过所述绝缘层和所述低电阻区域；
导电层，其位于所述凸起之间；和
可变电阻层，其插设于所述低电阻区域和所述导电层之间。
2.根据权利要求1所述的电子器件，还包括电极层，其插设于所述可变电阻层和所述导电层之间。
3.根据权利要求2所述的电子器件，其中，所述电极层包括碳。
4.根据权利要求1所述的电子器件，其中，每个所述材料层包括非晶碳、氮化硅、过渡金属氧化物或其组合。
5.根据权利要求1所述的电子器件，其中，每个所述材料层是包括所述低电阻区域和所述高电阻区域彼此间交替布置的单层。
6.根据权利要求1所述的电子器件，其中，所述低电阻区域是导电的，并且相邻的低电阻区域通过所述高电阻区域彼此电绝缘。
7.根据权利要求1所述的电子器件，其中，存储单元位于所述导电柱和所述导电层之间的交叉点处。
8.根据权利要求7所述的电子器件，其中，所述存储单元被编程为高电阻非晶态或低电阻非晶态。
9.根据权利要求7所述的电子器件，其中，所述可变电阻层在置位操作中保持非晶态。
10.根据权利要求1所述的电子器件，其中，每个所述绝缘层包括从所述材料层的一侧突出的第一凸起和从所述材料层的另一侧突出的第二凸起。
11.根据权利要求10所述的电子器件，其中，第一存储单元位于相邻的一对所述第一凸起之间，第二存储单元位于相邻的一对所述第二凸起之间，并且所述第一存储单元和所述第二存储单元共享所述导电柱。
12.一种存储器件，包括：
导电层，其在第一方向上延伸；
导电柱，其在与所述第一方向交叉的第二方向上延伸；
材料层，其在所述第一方向上延伸，所述材料层包括第一低电阻区域、第二低电阻区域和高电阻区域，所述第一低电阻区域与所述第二低电阻区域在第一方向上相邻设置，所述高电阻区域设置在所述第一低电阻区域和所述第二低电阻区域之间，导电柱耦接到所述第一低电阻区域；和
存储单元，其设置在导电层与导电柱之间的交叉点处，并且包括所述第一低电阻区域。
13.根据权利要求12所述的存储器件，其中，所述材料层包括非晶碳、氮化硅、过渡金属氧化物或其组合。
14.根据权利要求12所述的存储器件，其中，所述第一低电阻区域和所述第二低电阻区域中的每个均具有第一电阻率，并且所述高电阻区域具有第二电阻率，所述第二电阻率大于所述第一电阻率。
15.根据权利要求12所述的存储器件，其中，所述存储单元还包括可变电阻层和电极层，所述可变电阻层设置在所述第一低电阻区域和所述导电层之间，所述电极层设置在所述可变电阻层和所述导电层之间。
16.一种制造电子器件的方法，所述电子器件包括半导体存储器，所述方法包括：
形成包括彼此交替层叠的牺牲层和绝缘层的层叠结构；
形成穿过所述层叠结构的导电柱；
形成穿过所述层叠结构的狭缝；
通过经由所述狭缝部分地去除所述牺牲层形成缺口；
在所述缺口中形成可变电阻层；
在所述缺口中形成导电层；以及
通过向所述牺牲层施加电场来形成包括低电阻区域的材料层。
17.根据权利要求16所述的方法，还包括在所述可变电阻层上形成电极层。
18.根据权利要求17所述的方法，其中，所述电极层包括碳。
19.根据权利要求16所述的方法，其中，所述牺牲层包括第一区域和第二区域，所述第一区域与所述导电柱相邻，每个所述第二区域设置在相邻的一对所述第一区域之间，以及
其中，所述电场被施加到与所述导电柱相邻的所述第一区域。
20.根据权利要求19所述的方法，其中，通过所述电场减小所述第一区域的电阻，以及通过所述第二区域使所述第一区域彼此电绝缘。
21.根据权利要求16所述的方法，其中，所述牺牲层包括场诱导电阻切换材料。
22.根据权利要求16所述的方法，其中，所述牺牲层包括非晶碳层、氮化硅层、过渡金属氧化物层或其组合。
23.根据权利要求16所述的方法，其中，存储单元位于所述导电柱和所述导电层之间的交叉点处，并且被编程为高电阻非晶态或低电阻非晶态。
24.根据权利要求23所述的方法，其中，所述可变电阻层在置位操作中保持非晶态。
CN202010572692.2A 2019-09-03 2020-06-22 电子器件和用于制造电子器件的方法 Pending CN112447789A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0109131 2019-09-03
KR1020190109131A KR102683301B1 (ko) 2019-09-03 전자 장치 및 전자 장치의 제조 방법

Publications (1)

Publication Number Publication Date
CN112447789A true CN112447789A (zh) 2021-03-05

Family

ID=74681839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010572692.2A Pending CN112447789A (zh) 2019-09-03 2020-06-22 电子器件和用于制造电子器件的方法

Country Status (2)

Country Link
US (2) US11437437B2 (zh)
CN (1) CN112447789A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066075A (zh) * 2011-09-01 2013-04-24 三星电子株式会社 半导体器件及其制造方法
US20140247647A1 (en) * 2013-03-04 2014-09-04 SK Hynix Inc. Electronic device and method for fabricating the same
US20150001460A1 (en) * 2013-06-27 2015-01-01 Taekyung Kim Semiconductor device
CN106449691A (zh) * 2015-08-06 2017-02-22 三星电子株式会社 半导体器件
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
US20170244030A1 (en) * 2016-02-23 2017-08-24 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US10381559B1 (en) * 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831856B2 (en) 2002-09-23 2004-12-14 Ovonyx, Inc. Method of data storage using only amorphous phase of electrically programmable phase-change memory element
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
US9620514B2 (en) 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US10840300B2 (en) 2015-11-24 2020-11-17 Fu-Chang Hsu 3D vertical memory array cell structures with individual selectors and processes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066075A (zh) * 2011-09-01 2013-04-24 三星电子株式会社 半导体器件及其制造方法
US20140247647A1 (en) * 2013-03-04 2014-09-04 SK Hynix Inc. Electronic device and method for fabricating the same
US20150001460A1 (en) * 2013-06-27 2015-01-01 Taekyung Kim Semiconductor device
CN106449691A (zh) * 2015-08-06 2017-02-22 三星电子株式会社 半导体器件
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
US20170244030A1 (en) * 2016-02-23 2017-08-24 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US10381559B1 (en) * 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same

Also Published As

Publication number Publication date
US20220367567A1 (en) 2022-11-17
US20210066393A1 (en) 2021-03-04
US11930647B2 (en) 2024-03-12
US11437437B2 (en) 2022-09-06
KR20210027984A (ko) 2021-03-11

Similar Documents

Publication Publication Date Title
US10998499B2 (en) Chalcogenide material and electronic device including the same
CN112993155B (zh) 电子器件及其制造方法
CN112635516B (zh) 电子器件及其制造方法
CN111952333B (zh) 电子器件和用于制造电子器件的方法
US20230284459A1 (en) Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same
CN114864540A (zh) 半导体器件和制造半导体器件的方法
CN111883554B (zh) 电子设备
CN112614934A (zh) 电子设备及电子设备的操作方法
CN115734618A (zh) 电子器件以及用于制造电子器件的方法
US11930647B2 (en) Electronic device and method for manufacturing electronic device
KR20210145940A (ko) 전자 장치 및 그 제조방법
KR102683301B1 (ko) 전자 장치 및 전자 장치의 제조 방법
US11864394B2 (en) Semiconductor device
CN112216792B (zh) 电子设备及制造电子设备的方法
US11049556B2 (en) Electronic device and manufacturing method of electronic device
CN114255804A (zh) 半导体器件及其操作方法
CN114530548A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination