CN114864540A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN114864540A
CN114864540A CN202111119583.6A CN202111119583A CN114864540A CN 114864540 A CN114864540 A CN 114864540A CN 202111119583 A CN202111119583 A CN 202111119583A CN 114864540 A CN114864540 A CN 114864540A
Authority
CN
China
Prior art keywords
electrode
opening
insulating layer
variable resistance
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111119583.6A
Other languages
English (en)
Inventor
安俊九
郑光先
李钟豪
黄旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114864540A publication Critical patent/CN114864540A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请公开了半导体器件和制造半导体器件的方法。一种半导体器件可以包括：第一电极；第二电极；绝缘层，置于第一电极和第二电极之间并包括具有倾斜侧壁的开口；形成在开口中的可变电阻层，可变电阻层包括第一表面和第二表面，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有与第一面积不同的第二面积，可变电阻层在编程操作期间保持非晶态；以及衬垫，置于可变电阻层和绝缘层之间以及可变电阻层和第一电极之间。

Description

半导体器件和制造半导体器件的方法
相关申请的交叉引用
本申请要求于2021年2月5日提交韩国知识产权局的韩国专利申请第10-2021-0017026号的优先权，其整体内容通过引用合并且于此。
技术领域
本公开涉及一种电子器件，更具体地，涉及半导体器件和制造该半导体器件的方法。
背景技术
半导体器件的集成度主要由单位存储单元占据的面积决定。近来，随着在衬底上以单层形成存储单元的半导体器件的集成度达到极限，正在提出其中存储单元堆叠在衬底上的三维半导体器件。此外，为了提高半导体器件的操作可靠性，正在开发各种结构和制造方法。
发明内容
本公开的实施方式提供了具有稳定结构和改进特性的半导体器件，以及制造该半导体器件的方法。
根据本公开的实施方式，一种半导体器件可以包括：第一电极；第二电极；绝缘层，置于第一电极和第二电极之间并包括具有倾斜侧壁的开口；形成在开口中的可变电阻层，可变电阻层包括第一表面和第二表面，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有不同于第一面积的第二面积，可变电阻层在编程操作期间保持非晶态；以及衬垫，置于可变电阻层和绝缘层之间以及可变电阻层和第一电极之间。
根据本公开的实施方式，一种半导体器件可以包括：第一电极；第二电极；第一绝缘层，置于第一电极与第二电极之间并包括具有第一倾斜侧壁的第一开口；第二绝缘层，置于第一绝缘层与第二电极之间并包括具有第二倾斜侧壁的第二开口；可变电阻层，包括形成在第一开口中的第一部分和形成在第二开口中的第二部分，第一部分具有第一侧壁斜率，第二部分具有不同于第一侧壁斜率的第二侧壁斜率，可变电阻层在编程操作期间保持非晶态；以及衬垫，置于可变电阻层与第一绝缘层和第二绝缘层之间。
根据本公开的实施方式，一种制造半导体器件的方法可以包括：形成第一电极；在第一电极上形成绝缘层；形成穿过绝缘层且具有倾斜侧壁的开口；在开口的侧壁和下表面上形成衬垫；在其中形成有衬垫的开口中形成可变电阻层；以及在可变电阻层上形成第二电极，其中，可变电阻层包括第一表面和第二表面，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有不同于第一面积的第二面积，可变电阻层在编程操作期间保持非晶态。
根据本公开的实施方式，一种制造半导体器件的方法可以包括：形成第一电极；在第一电极上形成第一绝缘层；在第一绝缘层上形成第二绝缘层，第二绝缘层的刻蚀速率不同于第一绝缘层的刻蚀速率；形成穿过第二绝缘层并具有第二倾斜侧壁的第二开口；形成穿过第一绝缘层并具有第一倾斜侧壁的第一开口；在第一开口和第二开口中形成衬垫；形成可变电阻层，该可变电阻层包括形成在第一开口中的第一部分和形成在第二开口中的第二部分，第一部分具有第一侧壁斜率，第二部分具有不同于第一侧壁斜率的第二侧壁斜率，可变电阻层在编程操作期间保持非晶态；以及在可变电阻层上形成第二电极。
可以提高半导体器件的集成度。此外，可以提供具有稳定结构和提高的可靠性的半导体器件。
附图说明
图1A和图1B是示出根据本公开的实施方式的半导体器件的结构的示图。
图2A和图2B是示出根据本公开的实施方式的半导体器件的结构的示图。
图3A和图3B是示出根据本公开的实施方式的半导体器件的结构的示图。
图4是示出了根据本公开的实施方式的半导体器件的结构的示图。
图5A、图5B、图5C和图5D是示出根据本公开的实施方式的制造半导体器件的方法的示图。
图6A、图6B、图6C和图6D是示出根据本公开的实施方式的制造半导体器件的方法的示图。
图7A、图7B、图7C和图7D是示出根据本公开的实施方式的制造半导体器件的方法的示图。
图8是实现根据本公开的实施方式的存储器件的微处理器的配置图的一个示例。
图9是实现根据本公开的实施方式的存储器件的处理器的配置图的一个示例。
图10是实现根据本公开的实施方式的存储器件的系统的配置图的一个示例。
图11是实现根据本公开的实施方式的存储器件的存储器系统的配置图的一个示例。
具体实施方式
根据本说明书或申请中公开的构思的实施方式的具体结构或功能描述仅用于描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式实施，不应被解释为限于本说明书或本申请中描述的实施方式。
图1A和图1B是各自示出根据本公开的实施方式的半导体器件的结构的示图。
参照图1A和图1B，半导体器件可以包括第一电极11、第二电极12、绝缘层13、衬垫14和可变电阻层15。第一电极11可以是字线或位线的一部分，或者可以电连接到字线或位线。第一电极11可以包括导电材料，诸如多晶硅或金属。作为一个实施方式，第一电极11可以包括多晶硅、钨(W)、氮化钨(WNx)、硅化钨(WSix)、钛(Ti)、氮化钛(TiNx)、氮化硅钛(TiSiN)、氮化铝钛(TiAlN)、钽(Ta)、氮化钽(TaN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、碳(C)、碳化硅(SiC)、碳氮化硅(SiCN)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pd)、铂(Pt)、钼(Mo)或钌(Ru)等，以及可以包括它们的组合。
第二电极12可以是位线或字线的一部分，或者可以与位线或字线电连接。例如，当第一电极11电连接到字线时，第二电极12可以电连接到位线。第二电极12可以包括导电材料，诸如多晶硅或金属。作为一个实施方式，第二电极12可以包括多晶硅、钨(W)、氮化钨(WNx)、硅化钨(WSix)、钛(Ti)、氮化钛(TiNx)、氮化硅钛(TiSiN)、氮化铝钛(TiAlN)、钽(Ta)、氮化钽(TaN)、氮化钽硅(TaSiN)、氮化钽铝(TaAlN)、碳(C)、碳化硅(SiC)、碳氮化硅(SiCN)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pd)、铂(Pt)、钼(Mo)或钌(Ru)等，以及可以包括它们的组合。
绝缘层13可以置于第一电极11和第二电极12之间。绝缘层13可以包括从第一电极11穿过绝缘层13到第二电极12的开口OP。开口OP可以具有孔形，并且可以具有圆形、椭圆形、或多边形等的平面。开口OP的截面可以具有非对称结构。开口OP可以具有倾斜的侧壁。作为一个实施方式，与第一电极11接触的开口OP的宽度可以不同于与第二电极12接触的开口OP的宽度。例如，与第二电极12接触的开口OP的宽度可以大于与第一电极11接触的开口OP的宽度。
绝缘层13可以使第一电极11和第二电极12彼此绝缘。绝缘层13可以包括诸如氧化物、氧化硅、氮化物和氮化硅的绝缘材料。绝缘层13可以是单层或多层。
衬垫14可以置于可变电阻层15和绝缘层13之间以及可变电阻层15和第一电极11之间。作为一个实施方式，衬垫14可以置于可变电阻层15和绝缘层13之间，并且可以在可变电阻层15和第一电极11之间延伸。衬垫14可以具有围绕可变电阻层15的下表面的杯形。衬垫14的截面可以具有U形或V形。
衬垫14可以具有基本均匀的厚度或者可以根据部位具有不同的厚度。作为一个实施方式，衬垫14可以在开口OP的下表面和侧壁处具有基本均匀的厚度。例如，当衬垫14包括包裹可变电阻层15的侧壁15_SW的第一部分和从可变电阻层15的下表面延伸到第一电极11的上表面的第二部分时，衬垫14可以具有第一部分的在第一方向(例如，图1A的水平方向)上的第一厚度并且具有第二部分的在第二方向(例如，图1A的竖直方向)上的第二厚度，使得第一厚度和第二厚度之差等于或小于给定值(例如，第一和第二厚度的平均值)的1％、3％或5％。作为一个实施方式，在开口OP的下表面处，衬垫14可以具有比在侧壁上更厚的厚度。作为一个实施方式，衬垫14在开口OP的下表面处可以具有基本均匀的厚度，以及可以具有与侧壁处的部分不同的厚度。衬垫14可以在可变电阻层15和第一电极11之间具有1至20埃的厚度。衬垫14可以包括氮化物或氮化硅。
可变电阻层15可以形成在开口OP中。可变电阻层15的截面可以具有非对称结构。可变电阻层15可以具有侧壁15_SW，并且侧壁15_SW可以具有预定角度θ的斜率。侧壁15_SW的斜率可以基本一致或局部不同。
可变电阻层15可以包括面对第一电极11的第一表面15_S1和面对第二电极12的第二表面15_S2。根据侧壁15_SW的斜率，第一表面15_S1的面积和第二表面15_S2的面积可以不同。作为一个实施方式，第二表面15_S2的面积可以大于第一表面15_S1的面积。
第一表面15_Sl可以接触衬垫14，并且第二表面15_S2可以接触第二电极12。因此，第一表面15_Sl的面积可以是可变电阻层15和衬垫14之间的第一接触面积ARl，而第二表面15_S2的面积可以是可变电阻层15和第二电极12之间的第二接触面积AR2。
由于可变电阻层15的非对称结构，第一接触面积ARl可以不同于第二接触面积AR2。此外，第一接触面积AR1和第二接触面积AR2之差可以根据侧壁15_SW的斜率而增大或减小。当侧壁15_SW的斜率较大时，第一接触面积AR1和第二接触面积AR2之差可以相对较小。当侧壁15_SW的斜率相对较小时，第一接触面积AR1和第二接触面积AR2之差可以相对较大。因此，可以通过调整侧壁15_SW的斜率来调整第一接触面积AR1与第二接触面积AR2之差。
可变电阻层15可以包括电阻材料，并且可以具有根据被施加的电压或电流而在不同电阻状态之间可逆转变的特性。
作为一个实施方式，可变电阻层15可以包括过渡金属氧化物或诸如钙钛矿材料的金属氧化物。因此，可以通过在可变电阻层15中产生或消除电路径来将数据存储在存储单元中。
作为一个实施方式，可变电阻层15可以具有MTJ(磁性隧道结)结构，并且可以包括磁化钉扎层(magnetization pinned layer)、磁化自由层和置于它们之间的隧道势垒层。例如，磁化钉扎层和磁化自由层可以包括磁性材料，而隧道势垒层可以包括诸如镁(Mg)、铝(Al)、锌(Zn)和钛(Ti)的氧化物。这里，磁化自由层的磁化方向可以通过被施加的电流中的电子的自旋矩而改变。因此，可以根据磁化自由层的磁化方向相对于磁化钉扎层的磁化方向的变化而将数据存储在存储单元中。
作为一个实施方式，可变电阻层15可以包括相变材料并且可以包括硫属化物。可变电阻层15可以包括硫属化物玻璃或硫属化物合金等。可变电阻层15可以包括硅(Si)、锗(Ge)、锑(Sb)、碲(Te)、铋(Bi)、铟(In)、锡(Sn)或硒(Se)等，以及可以包括它们的组合。作为一个实施方式，可变电阻层15可以是Ge-Sb-Te(GST)，并且可以是Ge2Sb2Te5、Ge2Sb2Te7、Ge1Sb2Te4、或Ge1Sb4Te7等。可变电阻层15可以根据编程操作改变相态。作为一个实施方式，可变电阻层15可以通过置位操作而具有低电阻结晶态。作为一个实施方式，可变电阻层15可以通过复位操作而具有高电阻非晶态。因此，可以通过使用根据可变电阻层15的相态的电阻差异将数据存储在存储单元中。
作为一个实施方式，可变电阻层15可以包括其中电阻改变而没有相变的可变电阻材料，并且可以包括硫属化物材料。可变电阻层15可以包括锗(Ge)、锑(Sb)、碲(Te)、砷(As)、硒(Se)、硅(Si)、铟(In)、锡(Sn)、硫(S)或镓(Ga)等，或者可以包括它们的组合。可变电阻层15可以包括保持非晶态的硫属化物。可变电阻层15可以具有非晶态，并且在编程操作期间可以不改变为结晶态。因此，存储单元的阈值电压可以根据施加到存储单元的编程电压来改变，并且存储单元可以被编程为至少两种状态。作为一个实施方式，当负编程电压被施加到存储单元时，可变电阻层15可以具有高电阻非晶态，并且存储单元可以具有相对高的阈值电压。作为一个实施方式，当正编程电压被施加到存储单元时，可变电阻层15可以具有低电阻非晶态，并且存储单元可以具有相对低的阈值电压。因此，可以利用存储单元的阈值电压差异将数据存储在存储单元中。
根据如上所述的结构，第一电极11、第二电极12、衬垫14和可变电阻层15可以构成存储单元。在编程操作期间，电流可以流过衬垫14，并且通过执行编程操作可以将数据存储在存储单元中。
此外，由于倾斜的侧壁，可变电阻层15可具有非对称结构。因此，在编程操作期间，可以在衬垫14和可变电阻层15中局部地形成电流路径。因此，阈值电压的变化宽度可以增大，并且可以确保读取窗口裕度。例如，阈值电压的变化宽度可以对应于分别与高电阻非晶态和低电阻非晶态相关联的相对高的阈值电压和相对低的阈值电压之差，并且与常规存储单元相比，在根据本公开的实施方式的包括可变电阻层15和衬垫14的存储单元中变化宽度可以增大。
作为参考，在图1A和图1B所示的实施方式中，描述了可变电阻层15具有非对称结构的情况，但是第一电极11或第二电极12也可以具有非对称结构。在这种情况下，可以通过调整第一电极11或第二电极12的形状或侧壁斜率来实现其中第一电极11与可变电阻层15的接触面积和第二电极12与可变电阻层15的接触面积彼此不同的存储单元。
图2A和图2B是各自示出根据本公开的实施方式的半导体器件的结构的示图。在下文中，为了简洁起见，可以省略与先前描述的内容重复的内容。
参照图2A和图2B，半导体器件可以包括第一电极21、第二电极22、绝缘层23、衬垫24和可变电阻层25。绝缘层23可以包括第一绝缘层23A和第二绝缘层23B。第一绝缘层23A可以置于第一电极21和第二电极22之间。第二绝缘层23B可以置于第一绝缘层23A和第二电极22之间。第一绝缘层23A和第二绝缘层23B可以包括具有不同刻蚀速率的材料。作为一个实施方式，第一绝缘层23A可以包括氮化物或氮化硅等，而第二绝缘层23B可以包括氧化物或氧化硅等。
开口OP可以包括穿过第一绝缘层23A的第一开口OP1和穿过第二绝缘层23B的第二开口OP2。第一开口OP1的第一侧壁(例如，第一倾斜侧壁)和第二开口OP2的第二侧壁(例如，第二倾斜侧壁)可以具有基本相同的斜率或不同的斜率。第一开口OP1的侧壁斜率可以根据第一绝缘层23A的刻蚀速率进行调整，而第二开口OP2的侧壁斜率可以根据第二绝缘层23B的刻蚀速率进行调整。在一个实施方式中，第二开口OP2的侧壁斜率可以大于第一开口OP1的侧壁斜率。
衬垫24可以位于开口OP中，并且可变电阻层25可以位于衬垫24中。可变电阻层25可以包括形成在第一开口OP1中的第一部分25_P1和形成在第二开口OP2中的第二部分25_P2。第一部分25_P1可以包括具有第一侧壁斜率(例如，第一角度θ1)的第一侧壁25P1_SW，并且第二部分25_P2可以包括具有第二侧壁斜率(例如，第二角度θ2)的第二侧壁25P2_SW。第一角度θ1和第二角度θ2可以基本相同或不同。作为一个实施方式，第二侧壁25P2_SW的第二侧壁斜率可以大于第一侧壁25P1_SW的第一侧壁斜率。
根据如上所述的结构，第一侧壁25P1_SW的斜率可以对应于第一开口OP1的侧壁斜率，并且第二侧壁25P2_SW的斜率可以对应于第二开口OP2的侧壁斜率。因此，可变电阻层25的侧壁斜率可以根据绝缘层23的配置进行调整。可变电阻层25的侧壁斜率可以根据绝缘层23中包括的多个层的刻蚀速率进行部分调整。
图3A和图3B是各自示出根据本公开的实施方式的半导体器件的结构的示图。在下文中，为了简洁起见，可以省略与先前描述的内容重复的内容。
参照图3A和图3B，半导体器件可以包括第一电极31、第二电极32、绝缘层33、衬垫34和可变电阻层35。衬垫34可以位于绝缘层33中，并且可变电阻层35可以位于衬垫34中。衬垫34可以具有厚度不同的多个部分。衬垫34的与第一电极31相邻的第一部分的第一厚度34_T1和衬垫34的与第二电极32相邻的第二部分的第二厚度34_T2可以不同。作为一个实施方式，第二厚度34_T2可以比第一厚度34_T1厚。
衬垫34可以包括与可变电阻层35接触的第一侧壁34_SW1和与绝缘层33接触的第二侧壁34_SW2。第一侧壁34_SW1可以具有第一角度θ1的斜率，并且第二侧壁34_SW2可以具有第二角度θ2的斜率。第一侧壁34_SW1和第二侧壁34_SW2可以具有不同的斜率。作为一个实施方式，第一角度θ1可以大于第二角度θ2。
可变电阻层35的侧壁可以具有与第一侧壁34_SW1对应的斜率，并且绝缘层33的侧壁33_SW可以具有与第二侧壁34_SW2对应的斜率。因此，绝缘层33的侧壁33_SW的斜率可以不同于可变电阻层35的侧壁35_SW的斜率。可变电阻层35的侧壁35_SW的斜率可以大于绝缘层33的侧壁33_SW的斜率。
根据如上所述的结构，可变电阻层35的侧壁35_SW的斜率可以根据衬垫34的厚度进行调整。因此，可变电阻层35的底表面与第一电极31之间的交叠区域的第一面积和可变电阻层35的顶表面与第二电极32之间的交叠区域的第二面积可以通过调整衬垫34的厚度来调整。例如，当俯视观察时，第一面积可以设置在第二面积之内。
图4是示出了根据本公开的实施方式的半导体器件的结构的示图。在下文中，为了简洁起见，可以省略与先前描述的内容重复的内容。
参照图4，半导体器件可以包括第一电极41、第二电极42、绝缘层43、衬垫图案44和可变电阻层45。衬垫图案44可以形成为围绕可变电阻层45的侧壁，并且可变电阻层45可以穿过衬垫图案44并接触第一电极41。
由于倾斜的侧壁，可变电阻层45可具有非对称结构。绝缘层43可以由单层形成或者可以由具有不同刻蚀速率的多个层形成。衬垫图案44可具有基本均匀的厚度或可具有局部不同的厚度。
图5A、图5B、图5C和图5D是示出根据本公开的实施方式的制造半导体器件的方法的示图。在下文中，为了简洁起见，可以省略与先前描述的内容重复的内容。
参照图5A，形成第一电极51。作为一个实施方式，可以形成多个第一电极51，每个第一电极51在特定方向上平行延伸。间隙填充层(未示出)可以填充在第一电极51之间。间隙填充层可以包括诸如氧化物、氮化物和气隙的绝缘材料。
随后，在第一电极51上形成绝缘层53。随后，形成穿过绝缘层53的开口OP。可以刻蚀绝缘层53使得每个开口OP具有倾斜的侧壁OP_SW。每个开口OP可以暴露第一电极51。
参照图5B，形成衬垫层54。衬垫层54可以形成在开口OP的侧壁和下表面上，并且可以进一步形成在绝缘层53的上表面上。作为一个实施方式，衬垫层54可以沿着开口OP的内表面和绝缘层53的上表面沉积。
衬垫层54可以形成为具有基本均匀的厚度。替选地，衬垫层54可形成为具有局部不同的厚度。作为一个实施方式，衬垫层54可以形成为在通过开口OP暴露的第一电极51的表面上具有基本均匀的厚度。衬垫层54可以形成为与在绝缘层53的侧壁上相比在第一电极51的表面上具有更大的厚度。在绝缘层53的侧壁上，衬垫层54可以形成为具有基本均匀的厚度或朝向上部增大厚度。衬垫层54可以形成为在绝缘层53的上表面上具有基本均匀的厚度。衬垫层54可以形成为在绝缘层53的上表面上具有大于在绝缘层53的侧壁上的厚度。衬垫层54可以形成为在开口OP的下表面上具有1至20埃的厚度。例如，衬垫层54可以形成为在开口OP的下表面(对应于图5A的第一电极51的暴露表面)上按图5B的竖直方向具有1至20埃的厚度。
随后，形成可变电阻材料层55。可变电阻材料层55可以沉积在衬垫层54上。由此，可变电阻材料层55可以形成为填充其中形成有衬垫层54的开口OP的内部。可变电阻材料层55也可以形成在绝缘层53的上表面上。
参照图5C，形成可变电阻层55A。作为一个实施方式，可变电阻层55A可以通过平坦化可变电阻材料层55直到绝缘层53或衬垫层54的表面暴露来形成。可变电阻材料层55可以通过化学机械抛光(CMP)方法来平坦化。作为一个实施方式，可变电阻层55A可以通过以回蚀方法刻蚀可变电阻材料层55来形成。当形成可变电阻层55A时，衬垫层54也可以被平坦化或刻蚀，并且可以形成衬垫54A。形成在每个开口OP中的衬垫54A可以彼此分离。在这种情况下，相邻存储单元的衬垫54A可以彼此分离。替选地，衬垫层54可以保留在绝缘层53的上表面上。在这种情况下，相邻的存储单元可以共享衬垫层54。
可变电阻层55A可以分别位于开口OP中，并且可以彼此分离。每个可变电阻层55A可以具有倾斜的侧壁。可变电阻层55A的侧壁斜率可以反映绝缘层53的侧壁斜率或衬垫54A的侧壁斜率。
参照图5D，在可变电阻层55A上形成第二电极52。第二电极52可以在与第一电极51交叉的方向上平行延伸。
根据以上参照图5A至图5D描述的制造方法，可以通过使用绝缘层53的侧壁斜率来形成具有倾斜侧壁的可变电阻层55A。另外，可以形成均包括具有倾斜侧壁的可变电阻层55A的存储单元。每个可变电阻层55A可以包括面对第一电极51的第一表面和面对第二电极52的第二表面。第二表面的面积可以不同于第一表面的面积。第二表面的面积可以大于第一表面的面积。可变电阻层55A可以在编程操作期间保持非晶态。
图6A、图6B、图6C和图6D是示出根据本公开的实施方式的制造半导体器件的方法的示图。在下文中，为了简洁起见，可以省略与先前描述的内容重复的内容。
参照图6A，形成第一电极61。随后，在第一电极61上形成绝缘层63。绝缘层63可以具有多层结构。作为一个实施方式，在第一电极61上形成第一绝缘层63A之后，在第一绝缘层63A上形成第二绝缘层63B。第二绝缘层63B可以包括刻蚀速率与第一绝缘层63A的刻蚀速率不同的材料。
随后，形成穿过绝缘层63的开口OP。作为一个实施方式，形成穿过第二绝缘层63B并暴露第一绝缘层63A的第二开口OP2。随后，形成穿过第一绝缘层63A并暴露第一电极61的第一开口OP1。由此，可以形成均包括第一开口OP1和第二开口OP2的开口OP。
第一开口OP1可以具有第一侧壁OP1_SW，并且第二开口OP2可以具有第二侧壁OP2_SW。第一侧壁OP1_SW和第二侧壁OP2_SW可以具有不同的斜率。第一侧壁OP1_SW和第二侧壁OP2_SW之间的斜率差异可以由第一绝缘层63A和第二绝缘层63B之间的刻蚀速率差异引起。作为一个实施方式，第二绝缘层63B的刻蚀速率可以大于第一绝缘层63A的刻蚀速率，并且第二侧壁OP2_SW的斜率可以大于第一侧壁OP1_SW的斜率。
参照图6B，随后，形成衬垫层64。衬垫层64可以形成在开口OP的侧壁和下表面上，并且可以进一步形成在第二绝缘层63B的上表面上。作为一个实施方式，衬垫层64可以沿着第一开口OP1的内表面、第二开口OP2的内表面和第二绝缘层63B的上表面沉积。衬垫层64可以形成为具有基本均匀的厚度。替选地，衬垫层64可形成为具有局部不同的厚度。
随后，形成可变电阻材料层65。可变电阻材料层65可以形成在其中形成有衬垫层64的第一开口OP1和第二开口OP2中。可变电阻材料层65也可以形成在第二绝缘层63B的上表面上。
参照图6C，形成可变电阻层65A。可变电阻层65A可以通过平坦化或刻蚀可变电阻材料层65来形成。每个可变电阻层65A可以包括位于第一开口OP1中的第一部分65A_P1和位于第二开口OP2中的第二部分65A_P2。第一部分65A_P1的侧壁和第二部分65A_P2的侧壁可以具有不同的斜率。第一部分65A_P1的侧壁斜率可以反映第一绝缘层63A的侧壁斜率。第二部分65A_P2的侧壁斜率可以反映第二绝缘层63B的侧壁斜率。当形成可变电阻层65A时，衬垫层64也可以被平坦化或刻蚀，并且可以形成衬垫64A。
参照图6D，在可变电阻层65A上形成第二电极62。
根据以上参照图6A至图6D描述的制造方法，可以通过使用第一绝缘层63A和第二绝缘层63B之间的刻蚀速率差异来局部地调整可变电阻层65A的斜率。
图7A、图7B、图7C和图7D是示出根据本公开的实施方式的制造半导体器件的方法的示图。在下文中，为了简洁起见，可以省略与先前描述的内容重复的内容。
参照图7A，形成第一电极71。随后，在第一电极71上形成绝缘层73。绝缘层73可以具有单层结构或多层结构。随后，形成穿过绝缘层73的开口OP。每个开口OP可以具有倾斜的侧壁。随后，形成衬垫层74。衬垫层74可以形成在每个开口OP的侧壁和下表面上，并且可以进一步形成在绝缘层73的上表面上。
参照图7B，刻蚀衬垫层74。由此，衬垫74A可以形成在开口OP的侧壁上。每个衬垫74A可具有基本均匀的厚度或可具有局部不同的厚度。作为一个实施方式，可以使用回蚀方法刻蚀衬垫层74。衬垫层74的形成在开口OP的下表面上的部分可以被刻蚀，而第一电极71可以暴露。此外，可以刻蚀衬垫层74的形成在绝缘层73的上表面上的部分。绝缘层73的上表面可以被暴露，或者衬垫层74可以局部地保留在绝缘层73的上表面上。作为参考，衬垫层74的一些可以保留在开口OP的下表面上。
参照图7C，形成可变电阻材料层75。可变电阻材料层75可以形成在其中形成有衬垫74A的开口OP中。可变电阻材料层75也可以形成在绝缘层73的上表面上。
参照图7D，形成可变电阻层75A。可变电阻层75A可以通过平坦化或刻蚀可变电阻材料层75来形成。每个可变电阻层75A可以具有倾斜的侧壁。随后，在可变电阻层75A上形成第二电极72。
根据以上参照图7A至图7D描述的制造方法，在刻蚀衬垫层74之后形成可变电阻材料层75。衬垫74A的形状或厚度可以通过刻蚀衬垫层74来调整，从而可以调整可变电阻层75A的侧壁斜率。
上述实施方式的存储器电路或半导体器件可用在各种装置或系统中。图8、图9、图10和图11示出了可以实现上述实施方式的存储器电路或半导体器件的装置或系统的一些示例。
图8是实现根据本公开的实施方式的存储器件的微处理器的配置图的一个示例。
参照图8，微处理器1000可以控制和调整从各种外部装置接收数据、处理数据以及将处理结果发送到外部装置的一系列过程，并且可以包括存储器1010、运算部件1020、以及控制器1030等。微处理器1000可以是各种数据处理装置，例如中央处理单元(CPU)、图形处理单元(GPU)、以及数字信号处理器(DSP)、应用处理器。
存储器1010可以是处理器寄存器或寄存器等，可以在微处理器1000中存储数据，可以包括各种寄存器，诸如数据寄存器、地址寄存器和浮点寄存器。存储器1010可以临时存储地址，在该地址处存储用于在运算部件1020中执行运算的数据、执行的结果的数据和用于执行的数据。
存储器1010可以包括上述半导体器件的一个或更多个实施方式。例如，存储器1010可以包括一个或更多个存储器元件。存储器元件可以包括：第一电极；第二电极；绝缘层，置于第一电极和第二电极之间并包括具有倾斜侧壁的开口；形成在开口中的可变电阻层，可变电阻层包括第一表面和第二表面并且在编程操作期间保持非晶态，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有不同于第一面积的第二面积；以及衬垫，置于可变电阻层和绝缘层之间以及可变电阻层和第一电极之间。因此，可以提高存储器1010的可靠性并且可以改进制造工艺。结果，可以改善微处理器1000的操作特性。
运算部件1020可以根据控制器1030对指令进行解码获得的结果执行各种算术运算或逻辑运算。运算部件1020可以包括一个或更多个算术逻辑单元(ALU)等。
控制器1030可以从存储器1010、运算部件1020和微处理器1000的外部装置接收信号，执行指令的提取或解码以及微处理器1000的信号输入/输出的控制等，并执行由程序指示的处理。
除了存储器1010之外，根据本实施方式的微处理器1000还可以包括能够临时存储从外部装置输入的数据或要输出到外部装置的数据的高速缓存存储器1040。在这种情况下，高速缓存存储器1040可以通过总线接口1050而与存储器1010、运算部件1020和控制器1030交换数据。
图9是实现根据本公开的实施方式的存储器件的处理器的配置图的一个示例。
参照图9，除了上述微处理器的功能之外，处理器1100还可以包括各种功能以提高性能并实现多功能。处理器1100可以包括用作微处理器的核心部1110、临时存储数据的高速缓存存储器1120和用于在内部装置和外部装置之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
本实施方式的核心部1110可以是用于对从外部装置输入的数据执行算术逻辑运算的部分，并且可以包括存储器1111、运算部件1112和控制器1113。存储器1111、运算部件1112和控制器1113可以与上述的存储器1010、运算部件1020和控制器1030基本相同。
高速缓存存储器1120临时存储数据以补偿以高速运行的核心部1110与以低速运行的外部装置之间的数据处理速度差异。高速缓存存储器1120可以包括一级存储部1121和二级存储部1122，并且当需要高容量时可以包括三级存储部1123。高速缓存存储器1120可以根据需要包括更多的存储部。即，高速缓存存储器1120中包括的存储部的数量可以根据设计而变化。这里，在一级、二级和三级存储部1121、1122和1123中用于存储和识别数据的处理速度可以相同或不同。当每个存储部的处理速度不同时，一级存储部的速度可以是最快的。高速缓存存储器1120的一级存储部1121、二级存储部1122和三级存储部1123中的一个或更多个可以包括上述半导体器件的一个或更多个实施方式。例如，高速缓存存储器1120可以包括上述半导体器件的一个或更多个实施方式。例如，高速缓存存储器1120可以包括一个或更多个存储器元件。存储器元件可以包括：第一电极；第二电极；绝缘层，置于第一电极和第二电极之间并包括具有倾斜侧壁的开口；形成在开口中的可变电阻层，可变电阻层包括第一表面和第二表面并且在编程操作期间保持非晶态，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有不同于第一面积的第二面积；以及衬垫，置于可变电阻层和绝缘层之间以及可变电阻层和第一电极之间。因此，可以提高高速缓存存储器1120的可靠性并且可以改进制造工艺。结果，可以改善处理器1100的操作特性。
本实施方式示出了一级、二级和三级存储部1121、1122和1123全部都配置在高速缓存存储器1120中的情况。然而，一级、二级和三级存储部1121、1122和1123中的一些或全部可以被配置在核心部1110的内部并且补偿核心部1110和外部装置之间的处理速度差异。
总线接口1130连接核心部1110、高速缓存存储器1120和外部装置以高效地传输数据。
根据本实施方式的处理器1100可以包括多个核心部1110，并且多个核心部1110可以共享高速缓存存储器1120。多个核心部1110和高速缓存存储器1120可以彼此直接连接或可以通过总线接口1130而彼此连接。多个核心部1110全部都可以与上述核心部相同地被配置。多个核心部1110中的每一个中的存储部可以被配置为通过总线接口1130而与核心部1110外部的存储部共享。
根据本实施方式的处理器1100可以包括存储数据的嵌入式存储器1140、可以与外部装置以有线方式或无线方式发送和接收数据的通信模块1150、驱动外部存储装置的存储器控制器1160、以及处理由处理器1100处理以及从外部输入装置输入的数据并将经处理的数据输出到外部接口装置的媒体处理器1170等。此外，处理器1100还可以包括多个模块和装置。在这种情况下，多个添加的模块可以通过总线接口1130而与核心部1110和高速缓存存储器1120交换数据。
这里，嵌入式存储器1140可以包括非易失性存储器以及易失性存储器。易失性存储器可以包括动态随机存取存储器(DRAM)、移动DRAM、静态随机存取存储器(SRAM)以及执行与这些类似的功能的存储器等。非易失性存储器可包括只读存储器(ROM)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移扭矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)以及执行与这些类似的功能的存储器等。
通信模块1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块、以及能够与有线网络连接的模块和能够与无线网络连接的模块两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、或以太网或电力线通信(PLC)等，作为通过传输线发送和接收数据的各种装置。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线局域网、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(WIBRO)、高速下行分组接入(HSDPA)、宽带CDMA(WCDMA)和超宽带(UWB)等，作为无需传输线而发送和接收数据的各种装置。
存储器控制器1160用于处理和管理在处理器1100和根据不同通信标准操作的外部存储装置之间传输的数据。存储器控制器1160可以包括各种存储器控制器，例如控制集成装置电子设备(IDE)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、独立磁盘冗余阵列(RAID)、固态硬盘(SSD)、外置SATA(eSATA)、个人计算机存储卡国际协会(PCMCIA)、通用串行总线(USB)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(microSD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡等的控制器。
媒体处理器1170可以处理由处理器1100处理的数据和作为图像、语音和其他格式从外部输入装置输入的数据，并且可以将数据输出到外部接口装置。媒体处理器1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频(HD Audio)和高清多媒体接口(HDMI)控制器等。
图10是实现根据本公开的实施方式的存储器件的系统的配置图的一个示例。
参照图10，系统1200是处理数据的装置，并且可以执行输入、处理、输出、通信、和存储等以便对数据执行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230和接口装置1240等。本实施方式的系统1200可以是使用处理器进行操作的各种电子系统，诸如计算机、服务器、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能手机、数字音乐播放器、便携式多媒体播放器(PMP)、相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听系统、或智能电视等。
处理器1210可以控制对输入命令的分析、对系统1200中存储的数据的运算和比较等的处理。处理器1210可以与上述微处理器1000或处理器1100基本相同.
主存储器件1220是能够在程序运行时移动、存储和运行来自辅助存储器件1230的程序代码或数据的存储空间，并且即使断电也可以保存存储的内容。辅助存储器件1230是指用于存储程序代码或数据的存储器件。辅助存储器件1230比主存储器件1220慢，但是可以存储大量数据。主存储器件1220或辅助存储器件1230可以包括上述电子装置的一个或更多个实施方式。例如，主存储器件1220或辅助存储器件1230可以包括一个或更多个存储器元件。存储器元件可以包括：第一电极；第二电极；绝缘层，置于第一电极和第二电极之间并包括具有倾斜侧壁的开口；形成在开口中的可变电阻层，可变电阻层包括第一表面和第二表面并且在编程操作期间保持非晶态，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有不同于第一面积的第二面积；以及衬垫，置于可变电阻层和绝缘层之间以及可变电阻层和第一电极之间。因此，可以提高主存储器件1220或辅助存储器件1230的可靠性并且可以改进制造工艺。结果，可以改善系统1200的操作特性。
此外，主存储器件1220或辅助存储器件1230可以包括如图11所示的存储器系统1300，附加包括上述实施方式的半导体器件，或者没有上述实施方式的半导体器件。
接口装置1240可以用于在本实施方式的系统1200和外部装置之间交换指令和数据等。接口装置1240可以是小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口装置(HID)和通信装置等。通信装置可以与上述通信模块1150基本相同。
图11是实现根据本公开的实施方式的存储器件的存储器系统的配置图的一个示例。
参照图11，存储器系统1300可以包括具有非易失性特性作为用于存储数据的配置的存储器1310、控制存储器1310的控制器1320、用于与外部装置连接的接口1330和用于临时存储数据以便在接口1330和存储器1310之间高效地传输数据的输入/输出的缓冲存储器1340。存储器系统1300可以简单地意指用于存储数据的存储器，并且进一步地，可以意指用于长期保存所存储的数据的数据存储装置。存储器系统1300可以是诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字通用盘(DVD)和固态盘(SSD)的盘式和诸如通用串行总线(USB)存储器、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(microSD)卡、安全数字高容量(SDHC)卡、存储器棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)和紧凑型闪存(CF)卡的卡式。
存储器1310或缓冲存储器1340可以包括上述半导体器件的一个或更多个实施方式。例如，存储器1310或缓冲存储器1340可包括一个或更多个存储器元件。存储器元件可以包括：第一电极；第二电极；绝缘层，置于第一电极和第二电极之间并包括具有倾斜侧壁的开口；形成在开口中的可变电阻层，可变电阻层包括第一表面和第二表面并且在编程操作期间保持非晶态，第一表面面对第一电极并具有第一面积，第二表面面对第二电极并具有不同于第一面积的第二面积；以及衬垫，置于可变电阻层和绝缘层之间以及可变电阻层和第一电极之间。因此，可以提高存储器1310或缓冲存储器1340的可靠性并且可以改进制造工艺。结果，可以改善存储器系统1300的操作特性。
存储器1310或缓冲存储器1340还可以包括各种易失性或非易失性存储器，附加包括上述实施方式的半导体器件或者没有上述实施方式的半导体器件。
控制器1320可以控制存储器1310和接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，其执行用于处理通过接口1330从存储器系统1300的外部输入的命令的操作等。
接口1330用于在存储器系统1300和外部装置之间交换指令和数据等。当存储器系统1300为卡式或盘式时，接口1330可以兼容卡式或盘式装置中使用的接口，或者可以兼容与这些装置类似的装置中使用的接口。接口1330可以与具有不同类型的一个或更多个接口兼容。

Claims (32)

1.一种半导体器件，包括：
第一电极；
第二电极；
绝缘层，置于所述第一电极和所述第二电极之间并包括具有倾斜侧壁的开口；
形成在所述开口中的可变电阻层，所述可变电阻层包括第一表面和第二表面，所述第一表面面对所述第一电极并具有第一面积，所述第二表面面对所述第二电极并具有不同于所述第一面积的第二面积，所述可变电阻层在编程操作期间保持非晶态；以及
衬垫，置于所述可变电阻层和所述绝缘层之间以及所述可变电阻层和所述第一电极之间。
2.如权利要求1所述的半导体器件，其中，所述第二面积大于所述第一面积。
3.如权利要求1所述的半导体器件，其中，所述衬垫在所述可变电阻层和所述第一电极之间具有1埃至20埃的厚度。
4.如权利要求1所述的半导体器件，其中，在所述编程操作期间电流流过所述衬垫。
5.如权利要求1所述的半导体器件，其中，所述绝缘层包括：
第一绝缘层；以及
第二绝缘层，置于所述第一绝缘层和所述第二电极之间。
6.如权利要求5所述的半导体器件，其中，所述第一绝缘层包括具有第一侧壁的第一开口，所述第一侧壁具有第一斜率，以及
其中，所述第二绝缘层包括具有第二侧壁的第二开口，所述第二侧壁具有不同于所述第一斜率的第二斜率。
7.如权利要求1所述的半导体器件，其中，所述衬垫的与所述第一电极相邻的第一部分具有第一厚度，并且所述衬垫的与所述第二电极相邻的第二部分具有不同于所述第一厚度的第二厚度。
8.如权利要求1所述的半导体器件，其中，所述衬垫的与所述第一电极相邻的第一部分具有第一厚度，并且所述衬垫的与所述第二电极相邻的第二部分具有比所述第一厚度厚的第二厚度。
9.一种半导体器件，包括：
第一电极；
第二电极；
第一绝缘层，置于所述第一电极与所述第二电极之间并包括具有第一倾斜侧壁的第一开口；
第二绝缘层，置于所述第一绝缘层与所述第二电极之间并包括具有第二倾斜侧壁的第二开口；
可变电阻层，包括形成在所述第一开口中的第一部分和形成在所述第二开口中的第二部分，所述第一部分具有第一侧壁斜率，所述第二部分具有不同于所述第一侧壁斜率的第二侧壁斜率，所述可变电阻层在编程操作期间保持非晶态；以及
衬垫，置于所述可变电阻层与所述第一绝缘层和所述第二绝缘层之间。
10.如权利要求9所述的半导体器件，其中，所述衬垫在所述可变电阻层和所述第一电极之间延伸。
11.如权利要求10所述的半导体器件，其中，所述衬垫在所述可变电阻层和所述第一电极之间具有1埃至20埃的厚度。
12.如权利要求9所述的半导体器件，其中，所述第一开口的第一倾斜侧壁的斜率不同于所述第二开口的第二倾斜侧壁的斜率。
13.如权利要求9所述的半导体器件，其中，所述可变电阻层包括面对所述第一电极并具有第一面积的第一表面，以及面对所述第二电极并具有不同于所述第一面积的第二面积的第二表面。
14.如权利要求13所述的半导体器件，其中，所述第二面积大于所述第一面积。
15.如权利要求9所述的半导体器件，其中，在所述编程操作期间电流流过所述衬垫。
16.如权利要求9所述的半导体器件，其中，所述衬垫的与所述第一电极相邻的第一部分具有第一厚度，并且所述衬垫的与所述第二电极相邻的第二部分具有不同于所述第一厚度的第二厚度。
17.如权利要求9所述的半导体器件，其中，所述衬垫的与所述第一电极相邻的第一部分具有第一厚度，并且所述衬垫的与所述第二电极相邻的第二部分具有比所述第一厚度厚的第二厚度。
18.一种制造半导体器件的方法，所述方法包括：
形成第一电极；
在所述第一电极上形成绝缘层；
形成穿过所述绝缘层且具有倾斜侧壁的开口；
在所述开口的侧壁和下表面上形成衬垫；
在其中形成有所述衬垫的所述开口中形成可变电阻层；以及
在所述可变电阻层上形成第二电极，
其中，所述可变电阻层包括第一表面和第二表面，所述第一表面面对所述第一电极并具有第一面积，所述第二表面面对所述第二电极并具有不同于所述第一面积的第二面积，所述可变电阻层在编程操作期间保持非晶态。
19.如权利要求18所述的方法，其中，所述第二面积大于所述第一面积。
20.如权利要求18所述的方法，其中，形成所述衬垫包括：形成所述衬垫使得所述衬垫在所述开口的下表面处具有1埃至20埃的厚度。
21.如权利要求18所述的方法，其中，在所述编程操作期间电流流过所述衬垫。
22.如权利要求18所述的方法，其中，形成所述绝缘层包括：
在所述第一电极上形成第一绝缘层；以及
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层的刻蚀速率与所述第一绝缘层的刻蚀速率不同。
23.如权利要求22所述的方法，其中，形成所述开口包括：
形成穿过所述第二绝缘层并具有第二侧壁的第二开口，所述第二侧壁具有第二斜率；以及
形成穿过所述第一绝缘层并具有第一侧壁的第一开口，所述第一侧壁具有与所述第二斜率不同的第一斜率。
24.如权利要求18所述的方法，其中，形成所述衬垫包括：沉积所述衬垫，使得所述衬垫的与所述第一电极相邻的第一部分和所述衬垫的与所述第二电极相邻的第二部分具有不同的厚度。
25.一种制造半导体器件的方法，所述方法包括：
形成第一电极；
在所述第一电极上形成第一绝缘层；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层的刻蚀速率不同于所述第一绝缘层的刻蚀速率；
形成穿过所述第二绝缘层并具有第二倾斜侧壁的第二开口；
形成穿过所述第一绝缘层并具有第一倾斜侧壁的第一开口；
在所述第一开口和所述第二开口中形成衬垫；
形成可变电阻层，所述可变电阻层包括形成在所述第一开口中的第一部分和形成在所述第二开口中的第二部分，所述第一部分具有第一侧壁斜率，所述第二部分具有不同于所述第一侧壁斜率的第二侧壁斜率，所述可变电阻层在编程操作期间保持非晶态；以及
在所述可变电阻层上形成第二电极。
26.如权利要求25所述的方法，其中，形成所述衬垫包括：在所述第一开口的下表面、所述第一开口的第一倾斜侧壁和所述第二开口的第二倾斜侧壁上形成所述衬垫。
27.如权利要求26所述的方法，其中，形成所述衬垫包括：形成所述衬垫使得所述衬垫在所述可变电阻层和所述第一电极之间具有1埃至20埃的厚度。
28.如权利要求25所述的方法，其中，形成所述第一开口包括：刻蚀所述第一绝缘层，使得所述第一开口的第一倾斜侧壁的斜率不同于所述第二开口的第二倾斜侧壁的斜率。
29.如权利要求25所述的方法，其中，所述可变电阻层包括面对所述第一电极并具有第一面积的第一表面，以及面对所述第二电极并具有不同于所述第一面积的第二面积的第二表面。
30.如权利要求29所述的方法，其中，所述第二面积大于所述第一面积。
31.如权利要求25所述的方法，其中，在所述编程操作期间电流流过所述衬垫。
32.如权利要求25所述的方法，其中，形成所述衬垫包括：沉积所述衬垫，使得所述衬垫的与所述第一电极相邻的第一部分和所述衬垫的与所述第二电极相邻的第二部分具有不同的厚度。
CN202111119583.6A 2021-02-05 2021-09-24 半导体器件和制造半导体器件的方法 Pending CN114864540A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210017026A KR20220113166A (ko) 2021-02-05 2021-02-05 반도체 장치 및 반도체 장치의 제조 방법
KR10-2021-0017026 2021-02-05

Publications (1)

Publication Number Publication Date
CN114864540A true CN114864540A (zh) 2022-08-05

Family

ID=82628086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111119583.6A Pending CN114864540A (zh) 2021-02-05 2021-09-24 半导体器件和制造半导体器件的方法

Country Status (3)

Country Link
US (1) US20220254997A1 (zh)
KR (1) KR20220113166A (zh)
CN (1) CN114864540A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809117B (zh) * 2020-06-16 2023-12-22 联华电子股份有限公司 半导体元件及其制作方法
US20230354619A1 (en) * 2022-04-29 2023-11-02 Micron Technology, Inc. Asymmetric memory cell design

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892413B2 (en) * 2017-01-17 2021-01-12 International Business Machines Corporation Integration of confined phase change memory with threshold switching material
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning

Also Published As

Publication number Publication date
US20220254997A1 (en) 2022-08-11
KR20220113166A (ko) 2022-08-12

Similar Documents

Publication Publication Date Title
US10998499B2 (en) Chalcogenide material and electronic device including the same
CN114864540A (zh) 半导体器件和制造半导体器件的方法
CN112635516B (zh) 电子器件及其制造方法
US11121178B2 (en) Electronic device and method for fabricating electronic device
US20230284459A1 (en) Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same
US20220263020A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230065033A1 (en) Electronic device and method of manufacturing the same
KR20210145940A (ko) 전자 장치 및 그 제조방법
US11974442B2 (en) Semiconductor device and manufacturing method of the semiconductor device
US11930647B2 (en) Electronic device and method for manufacturing electronic device
US11854614B2 (en) Electronic device and manufacturing method of electronic device
US11864394B2 (en) Semiconductor device
CN112216792B (zh) 电子设备及制造电子设备的方法
KR102683301B1 (ko) 전자 장치 및 전자 장치의 제조 방법
US20220068384A1 (en) Memory cell and operating method of memory cell
CN114635109A (zh) 包含碳掺杂gst的溅射靶及使用其制造电子器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination