CN114635109A - 包含碳掺杂gst的溅射靶及使用其制造电子器件的方法 - Google Patents

包含碳掺杂gst的溅射靶及使用其制造电子器件的方法 Download PDF

Info

Publication number
CN114635109A
CN114635109A CN202110766332.0A CN202110766332A CN114635109A CN 114635109 A CN114635109 A CN 114635109A CN 202110766332 A CN202110766332 A CN 202110766332A CN 114635109 A CN114635109 A CN 114635109A
Authority
CN
China
Prior art keywords
carbon
gesbte alloy
sintered
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110766332.0A
Other languages
English (en)
Other versions
CN114635109B (zh
Inventor
安俊九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114635109A publication Critical patent/CN114635109A/zh
Application granted granted Critical
Publication of CN114635109B publication Critical patent/CN114635109B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0623—Sulfides, selenides or tellurides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F5/00—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B19/00—Selenium; Tellurium; Compounds thereof
    • C01B19/02—Elemental selenium or tellurium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/05—Mixtures of metal powder with non-metallic powder
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种溅射靶以及使用该溅射靶制造电子器件的方法。溅射靶可以包括碳掺杂的GeSbTe合金，其中，对于碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径Yμm相对于烧结后的GeSbTe合金的平均粒径的第一比率可以在大于0.5且小于或等于1.5的范围内。可选地，对于碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为Xμm，烧结后的碳的平均粒径为Yμm，并且碳含量为Z at％。

Description

包含碳掺杂GST的溅射靶及使用其制造电子器件的方法
相关申请的交叉引用
本专利文件要求申请号为10-2020-0176290、标题为“包含碳掺杂的GeSbTe的溅射靶及使用其制造电子器件的方法”以及于2020年12月16日提交的韩国专利申请的优先权及权益，其全部内容通过引用合并于此。
技术领域
所公开技术的实施例涉及存储电路或存储器件及其在电子器件或系统中的应用。
背景技术
随着诸如个人计算机或移动设备等的电子设备趋向于小型化、低功耗、高性能、多功能化，一直需求能够在各种电子设备中储存数据的存储器件。因此，已经进行了研究，以开发具有切换特性的存储器件，即能够通过根据被施加的电压或电流在不同的电阻状态之间进行切换来储存数据的器件。存储器件的实例包括RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)以及电熔丝等。
发明内容
在本专利文件中公开的技术的实施例涉及存储电路或存储器件及其在电子设备或系统中的应用。所公开的技术可以用于一些实施方式，以提供溅射靶以及使用该溅射靶制造电子器件的方法，其可以改善可变电阻层的特性。
一方面，溅射靶可以包括碳掺杂的GeSbTe合金，其中，对于所述碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径(grain diameter)可以在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以在大于0.5且小于或等于1.5的范围内。
在另一方面，溅射靶可以包括碳掺杂的GeSbTe合金，其中，对于所述碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳的含量为Z(at％)。
在另一方面，一种用于制造包括半导体存储器的电子器件的方法可以包括：在衬底之上形成第一电极层；在所述第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及在所述相变材料层之上形成第二电极层，其中，通过使用溅射靶的溅射工艺形成所述相变材料层，所述溅射靶包括碳掺杂的GeSbTe合金，并且其中，对于所述碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径可以在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以在大于0.5且小于或等于1.5或更小的范围内。
在另一方面，一种用于制造包括半导体存储器的电子器件的方法可以包括：在衬底之上形成第一电极层；在所述第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及在所述相变材料层之上形成第二电极层，其中，通过使用溅射靶的溅射工艺形成所述相变材料层，所述溅射靶包括碳掺杂的GeSbTe合金，并且其中，对于所述碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳含量为Z(at％)。
在另一方面，一种用于制造包括半导体存储器的电子器件的方法可以包括：在衬底之上形成多个第一线，每个第一线在第一方向上延伸；在所述第一线之上形成多个存储单元(memory cell)；以及在所述存储单元之上形成多个第二线，每个第二线在与所述第一方向交叉的第二方向上延伸，所述第一方向和所述第二方向垂直于所述衬底的顶表面，其中，所述存储单元可以设置在所述多个第一线与所述多个第二线的各个交叉处，并且每个存储单元可以包括：可变电阻层，其根据所施加的电压或电流在不同的电阻状态之间切换；以及选择元件层，其控制对所述可变电阻层的访问，其中，形成多个存储单元的步骤包括通过使用溅射靶的溅射工艺来形成所述可变电阻层，所述溅射靶包括碳掺杂的GeSbTe合金，其中，对于碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径可以在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以在大于0.5且小于或等于1.5的范围内。
在另一方面，一种用于制造包括半导体存储器的电子器件的方法可以包括：在衬底之上形成多个第一线，每个第一线在第一方向上延伸；在所述第一线之上形成多个存储单元；以及在所述存储单元之上形成多个第二线，每个第二线在与所述第一方向交叉的第二方向上延伸，所述第一方向和所述第二方向垂直于所述衬底的顶表面，其中，所述存储单元可以设置在所述多个第一线与所述多个第二线的各个交叉处，并且每个存储单元可以包括：可变电阻层，其根据所施加的电压或电流在不同的电阻状态之间切换；和选择元件层，其控制对所述可变电阻层的访问，其中，形成多个存储单元的步骤包括：通过使用溅射靶的溅射工艺来形成所述可变电阻层，所述溅射靶包括碳掺杂的GeSbTe合金，并且其中，对于所述碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳含量为Z(at％)。
在附图、说明书和权利要求书中更详细地描述了这些和其他方面、实施方式和相关的优点。
附图说明
图1是示出根据所公开的技术的实施方式的半导体存储器的立体图。
图2A至图2D是示出根据所公开的技术的实施方式的用于制造半导体存储器的方法的截面图。
图3示出了截面图，其示出了根据所公开的技术的另一实施方式的半导体存储器和用于制造半导体存储器的方法。
图4示出了包括根据所公开的技术的实施方式的半导体存储器的微处理器。
图5示出了包括根据所公开的技术的实施方式的半导体存储器的处理器。
图6示出了包括根据所公开的技术的实施方式的半导体存储器的系统。
图7示出了包括根据所公开的技术的实施方式的半导体存储器的存储系统。
具体实施方式
下面参考附图详细描述所公开技术的各种示例和实施方式。
附图可能不一定是按比例绘制的，并且在某些情况下，附图中至少一些衬底的比例可能已被夸大，以示出所描述的示例或实施方式的某些特征。在附图或说明书中呈现具有在多层衬底中的两个或更多个层的特定示例时，如图所示的这些层的相对定位关系或这些层的布置顺序反映了所描述或示出的示例的特定实施方式，并且这些层的不同的相对定位关系或布置顺序是可能的。
作为能够利用根据被施加的电压或电流而具有不同电阻状态的特定材料来储存数据的半导体器件，已经开发了RRAM、PRAM、FRAM、MRAM和电熔丝。
PRAM包括相变材料层作为可变电阻层。相变材料层的结晶状态由于热而改变，因此其电阻也改变。相变材料层的结晶状态可以主要依据向其供应的电流的量和供应时间而改变。相变材料层可以包括含有锗(Ge)、锑(Sb)和碲(Te)(也被称为“GeSbTe”或“GST”)的硫属化物材料。包括GeSbTe合金的相变材料层通常可以通过物理气相沉积形成。例如，相变材料层可以通过使用溅射靶的溅射工艺形成，所述溅射靶由要被包括在相变材料层中的合金制成。
包括GeSbTe合金的溅射靶可以通过根据组成比例来混合Ge粉末、Sb粉末和Te粉末然后烧结该混合的粉末而形成。
近来，已经提出通过用碳对含有硫属化物材料的靶材进行溅射来形成包括碳掺杂的GeSbTe合金的相变材料层，以改善PRAM的电气特性。通过使用碳掺杂的GeSbTe合金来形成相变材料层，可以增大相变材料层的电阻并减小流过相变材料层的电流，从而降低功耗。
然而，由于碳不是金属并且不与GeSbTe形成合金，所以当使用包括碳掺杂的GeSbTe合金的溅射靶进行溅射工艺时，在溅射靶的表面上生成了异常结构，由于并入到薄膜中的颗粒，通过后加工工艺形成的薄膜的质量(例如，薄膜的均匀性)劣化，因此降低了PRAM的制造成品率。
在所公开的技术的实施方式中，当通过使用包括碳掺杂的GeSbTe合金的溅射靶的溅射工艺来形成薄膜时，可以控制碳与GeSbTe之间的固结质量(consolidation quality)。因此，可以显著减少由于溅射靶的质量导致的颗粒缺陷(particle defects)的发生，从而可以提高PRAM的制造成品率。
根据所公开的技术的实施方式，当通过使用包括碳掺杂的GeSbTe合金的溅射靶的溅射工艺来形成薄膜时，可以实现烧结的溅射靶中的碳和GeSbTe合金的晶粒尺寸(grainsize)的均匀性和细化。结果，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生。
根据所公开的技术的另一个实施方式，当通过使用包括碳掺杂的GeSbTe合金的溅射靶的溅射工艺来形成薄膜时，可以根据掺杂的碳含量来控制在烧结的溅射靶中相对于GeSbTe合金的晶粒尺寸的碳的晶粒尺寸。结果，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生。
在下文中，将描述根据所公开的技术的实施方式的溅射靶。
根据一种实施方式，溅射靶可以包括碳掺杂的GeSbTe合金。当形成碳掺杂的GeSbTe合金时，烧结后的GeSbTe合金的平均粒径X(μm)在0.5μm至5μm的范围内，并且，烧结后的碳的平均粒径(Y(μm))相对于烧结后的GeSbTe合金的平均粒径(X(μm))的比率(即，Y/X)是在大于0.5且小于或等于1.5的范围内的值。
包括碳掺杂的GeSbTe合金的溅射靶可以用于形成包括碳掺杂的GeSbTe合金的相变记录膜(phase change recording film)或相变材料层。
所述溅射靶可以满足X和Y/X的上述条件，可以设定上述条件，以细化烧结后的碳和GeSbTe合金的晶粒尺寸，并且同时提高晶粒尺寸的均匀性，从而抑制溅射工艺中颗粒的产生。
可以通过将溅射靶中包括的材料进行粉末混合并进行烧结(例如，加压烧结)来制造溅射靶。考虑到溅射靶的制造方法，碳的晶粒尺寸可以在进行粉末混合而不是进行加压烧结时确定，并且GeSbTe合金中的晶粒生长(grain growth)可以在进行加压烧结时发生。此外，在制造溅射靶的过程中，碳也可以聚集而形成聚集体，因此碳的晶粒尺寸可以增大。因此，优选的是，将聚集体和碳的颗粒的晶粒尺寸调整为与烧结后的GeSbTe合金的晶粒尺寸相同或相似，而不是无条件地调整碳的晶粒尺寸。
在所公开的技术的实施方式中，烧结后的GeSbTe合金的平均粒径(X(μm))可以在0.5μm至5μm的范围内，优选在0.5μm至3μm的范围内，或更优选在0.5μm至1.5μm的范围内。当X小于上述范围时，在靶材粉末制造工艺中吸收的气体成分例如氧气可能影响溅射靶的质量，从而使由于杂质而产生的缺陷增多，增大制造困难和制造成本。当X大于上述范围时，掺杂的碳可能在溅射靶中聚集，因此，溅射靶中的材料组成可能不均匀。
在所公开的技术的实施方式中，烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的比率Y/X可以具有这样的值，其在大于0.5并且小于或等于1.5的范围内，优选地在0.8至1.2的范围内，更优选地在0.9至1.1的范围内，最优选地约为1。当比率Y/X超出上述范围时，GeSbTe合金与碳的晶粒尺寸之间的不均匀性会增大，因此在溅射工艺中可能会产生颗粒。
在一种实施方式中，其中X为约0.5μm，Y为约0.5μm，且Y/X约为1的情况可以是优选的。
如上所述，由于在通过粉末混合和加压烧结来形成溅射靶的工艺中碳颗粒可以聚集，因此在烧结之后，碳可以以颗粒的形式和/或以聚集体的形式存在。因此，烧结后的碳的平均粒径可以指烧结后的碳颗粒的平均粒径，并且也可以指烧结后的碳聚集体的平均粒径。
在一种实施方式中，在烧结前的GeSbTe合金的平均粉末直径为X’并且烧结前的碳的平均粉末直径为Y’的情况下，考虑到紧密堆积，可能需要Y’/X’具有接近1的值。例如，Y’/X’的值可以在大于0.5且小于或等于1.5的范围内，优选地在0.8至1.2的范围内，更优选地在0.9至1.1的范围内，最优选地约为1。当Y’/X’的值接近于1时，由于在烧结工艺中粉末尺寸的均匀性，粉末可以紧密堆积，从而提高了溅射靶的质量。
在一种实施方式中，碳掺杂的GeSbTe合金可以包括5至25at％(原子百分比)的锗(Ge)，20至40at％的锑(Sb)，40至60at％的碲(Te)和0.1至20at％的碳(C)。
在一种实施方式中，碳含量可以为0.1至10at％。碳可以用来增大包括GeSbTe合金的相变材料层的电阻。相应地，当碳含量大于上述范围时，由于溅射靶的密度降低，溅射靶的机械强度减小，从而在溅射工艺中引起诸如裂纹的问题。
如上所述，可以通过粉末混合和烧结来形成溅射靶。
例如，可以根据合金组成比例来混合锗(Ge)粉末、锑(Sb)粉末和碲(Te)粉末，然后根据所需的碳含量向混合粉末中添加碳(C)粉末。
例如，可以将包含Ge、Sb和Te的合金气雾化或将其机械粉碎成粉末，然后可以根据所需的碳含量向合金粉末中添加碳(C)粉末。
综合考虑在制造过程中的GeSbTe合金的晶粒生长和碳聚集体的形成，可以控制包含锗(Ge)粉末、锑(Sb)粉末和碲(Te)粉末的混合粉末的颗粒尺寸(particle size)和碳(C)粉末的颗粒尺寸，以使烧结后的GeSbTe合金的平均粒径(X)在0.5μm至5μm的范围内，并且比率Y/X是在大于0.5且小于或等于1.5的范围内的值。
在粉末混合中，可以添加溶剂。溶剂的实例可以包括去离子水、乙醇和丙酮等。当添加溶剂时，可以通过在粉末混合之后执行干燥工艺来去除溶剂。
可以将混合粉末原样烧结。或者，混合粉末可以在被成型为预定的目标形状之后进行烧结。
烧结工艺可以包括使用炉的烧结工艺、高温加压烧结工艺、高温静压烧结工艺和反应高温加压烧结工艺中的一种。烧结工艺可以在惰性气体气氛或还原性气体气氛下进行。
应执行溅射靶的制造工艺，以满足以下条件：烧结后的GeSbTe合金的平均粒径(X)在0.5μm至5μm的范围内，且比率Y/X在0.5至1.5的范围内。
根据所公开的技术的另一个实施方式的溅射靶可以包括碳掺杂的GeSbTe合金。在烧结后的GeSbTe合金的平均粒径为X(μm)、烧结后的碳的平均粒径为Y(μm)并且碳含量为Z(at％)的情况下，可以满足Y＝X×(Z/100)的条件。
可以使用包括碳掺杂的GeSbTe合金的溅射靶来形成包括碳掺杂的GeSbTe合金的相变记录膜或相变材料层。
可以对根据所公开的技术的实施方式的溅射靶所满足的条件X(烧结后的GeSbTe合金的平均粒径)、Y(烧结后的碳的平均粒径)和Z(碳含量)进行设定，以根据碳含量来控制烧结的溅射靶中相对于GeSbTe合金的晶粒尺寸的碳的晶粒尺寸，从而抑制溅射工艺中的颗粒的产生。
在所公开的技术的实施方式中，可以根据碳含量相对于烧结后的GeSbTe合金的晶粒尺寸来确定烧结后的碳的晶粒尺寸。也就是说，X、Y和Z应满足Y＝X×(Z/100)的条件。当烧结后的碳的平均粒径(Y)大于上述条件时，所掺杂的碳的组成可能不均匀。当烧结后的碳的平均粒径(Y)小于上述条件时，碳的平均晶粒尺寸过小，因此不能实际应用。
例如，当X为1μm且Z为5at％时，Y为X×Z，即0.05μm，并且Y/X为0.05。此外，当X为1μm且Z为10at％时，Y为X×Z，即0.1μm，并且Y/X为0.1。
这样，在该实施方式中，可以根据碳含量相对于烧结后的GeSbTe合金的平均晶粒尺寸调整烧结后的碳的平均晶粒尺寸，来防止所掺杂的碳的组成被形成得不均匀并且实现均匀的分布。结果，可以提高溅射靶的质量，从而可以有效地抑制在溅射工艺中由于溅射靶的质量的劣化而产生颗粒。
如上所述，由于在通过粉末混合和加压烧结来形成溅射靶的同时碳颗粒可以聚集，因此在烧结之后，碳可以以颗粒的形式和/或以聚集体的形式存在。因此，烧结后的碳的平均粒径可以指烧结后的碳颗粒的平均粒径，也可以指烧结后的碳聚集体的平均粒径。
在一种实施方式中，烧结后的GeSbTe合金的平均粒径(X)可以在0.5μm至30μm的范围内，优选地在0.5μm至10μm的范围内，更优选地在0.5μm至5μm的范围内，最优选地为0.5μm至1.5μm。当X小于上述范围时，在靶材粉末制造过程中吸收的气体成分(例如氧气)可能会影响溅射靶的质量，从而使由于杂质而产生的缺陷增多，增大制造难度和制造成本。当X大于上述范围时，GeSbTe合金的晶粒尺寸和碳的晶粒尺寸变得太大，使得碳的组成可能形成得不均匀。
在一种实施方式中，碳掺杂的GeSbTe合金可以包括5至25at％的锗(Ge)、20至40at％的锑(Sb)、40至60at％的碲(Te)以及0.1至20at％的碳(C)。
在一种实施方式中，碳(C)含量可以为0.1至10at％。碳可以用来增大包括GeSbTe合金的相变材料层的电阻。相应地，当碳(C)的含量大于上述范围时，由于溅射靶的密度降低，溅射靶的机械强度减小，从而在溅射工艺中引起诸如裂纹的问题。
如上述实施方式中所述，可以通过粉末混合和烧结来形成溅射靶。
例如，可以根据合金组成比例来混合锗(Ge)粉末、锑(Sb)粉末和碲(Te)粉末，然后根据所需的碳含量向该混合粉末中添加碳(C)粉末。
例如，可以将包含Ge、Sb和Te的合金气雾化或机械粉碎成粉末，然后可以根据所需的碳含量向该合金粉末中添加碳(C)粉末。
综合考虑制造工艺中GeSbTe合金的晶粒生长和碳聚集体的形成，包含锗(Ge)粉末、锑(Sb)粉末和碲(Te)粉末的混合粉末的颗粒尺寸和碳(C)粉末的颗粒尺寸可以被控制为满足条件Y＝X×(Z/100)。
在粉末混合中，可以添加溶剂。溶剂的实例可以包括去离子水、乙醇和丙酮等。当添加溶剂时，可以通过在粉末混合之后执行干燥工艺来去除溶剂。
可以将混合粉末原样烧结。或者，混合粉末可以在被成型为预定的目标形状之后进行烧结。
烧结工艺可以包括使用炉的烧结工艺、高温加压烧结工艺、高温静压烧结工艺和反应高温加压烧结工艺中的一种。烧结工艺可以在惰性气体气氛或还原性气体气氛下进行。
应执行溅射靶的制造工艺，以满足Y＝X×(Z/100)的条件。
在下文中，将描述包括根据上述实施方式的通过使用溅射靶来形成的相变记录膜或相变材料层的电子器件。
图1是根据所公开的技术的实施方式的半导体存储器的立体图。
半导体存储器可以具有交叉点结构，该结构包括：第一线110，其各自在第一方向上延伸；第二线150，其位于第一线110之上并且各自在与第一方向交叉的第二方向上延伸；以及存储单元120，其位于第一线110与第二线150之间。存储单元120设置在第一线110与第二线150的各个交叉处。
图2A至图2D是示出根据所公开的技术的实施方式的半导体存储器和用于制造该半导体存储器的方法的截面图。
例如，图2D是沿着图1的线A-A’截取的半导体器件的截面图。
参考图2A，可以设置包括给定结构(未示出)的衬底100。例如，该给定结构可以包括一个或更多个晶体管，该晶体管用于控制图1和图2D的形成在衬底100之上的第一线110、第二线150、或者第一线110和第二线150。
然后，可以在衬底100之上形成各自在第一方向(例如，图2A中的水平方向)上延伸的第一线110。第一线110可以具有单层结构或多层结构，并且可以包括诸如金属或金属氮化物等的导电材料。可以通过沉积导电材料并将沉积的导电材料层图案化来形成第一线110。第一线110之间的空间可以填充有绝缘材料(未示出)。
然后，可以在第一线110之上形成多个存储单元120。在图2A所示的实施方式中，多个存储单元120中的每一个可以具有柱状形状。多个存储单元120可以布置成具有行和列的矩阵。所述行各自沿第一方向延伸，并且所述列各自沿与第一方向交叉的第二方向延伸。存储单元120可以设置在第一线110与第二线150的各个交叉区域中。例如，交叉区域是三维区域，其中第一线110和第二线150在以平面图观察时彼此重叠。在一个实施方式中，每个存储单元120的尺寸可以基本上小于或等于交叉区域的尺寸。在另一个实施方式中，每个存储单元120的尺寸可以大于交叉区域的尺寸。
存储单元120可以通过如下步骤形成：在包括第一线110和绝缘材料(未示出)的结构之上沉积多个材料层(未示出)，在所述多个材料层之上形成多个硬掩模图案130，并且使用硬掩模图案130作为刻蚀阻挡层来刻蚀所述材料层。因此，每个硬掩模图案130具有与对应的一个存储单元120的侧壁基本对齐的侧壁。
硬掩模图案130可以在刻蚀用于形成存储单元120的材料层的同时用作刻蚀阻挡层，并且包括相对于存储单元120具有刻蚀选择性的各种材料中的一种或更多种。例如，硬掩模图案130中的每一个可以具有单层结构或多层结构，并且包括诸如氧化硅、氮化硅或氮氧化硅等的绝缘材料。
此外，在图2A的该实施方式中，多个存储单元120中的每一个可以包括下电极层121、选择元件层123、中间电极层125、可变电阻层127和上电极层129，它们顺序地层叠在对应的第一线110之上。
具体地，下电极层121可以位于存储单元120的最下部分，并且用作第一线110中的对应一个与其余部分(例如，元件层123、125、127和129)之间的电压或电流的传输路径。中间电极层125可以将选择元件层123与可变电阻层127物理地分隔开，并且将选择元件层123电耦接到可变电阻层127。例如，当施加在选择元件层123上的电压的电压电平等于或大于给定的阈值电压电平时，电流流过选择元件层123、中间电极层125和可变电阻层127。
上电极层129可以位于存储单元120的最上部分，并且用作图2D的第二线150中的对应一个与其余部分(例如，元件层121、123、125和127)之间的电压或电流的传输路径。下电极层121、中间电极层125和上电极层129中的每一个可以具有单层结构或多层结构，并且包括诸如金属、金属氮化物或导电碳材料等。
选择元件层123可以控制对可变电阻层127的访问。也就是说，选择元件层123可以用作开关元件，并且具有选择元件特性，其用于：当所施加的电压或所施加的电流的幅度低于临界值(或阈值)时显著地防止电流流过选择元件层123，并且，当所施加的电压或所施加的电流的幅度基本上等于或大于该临界值时，使电流通过选择元件层123。例如，流经选择元件层123的电流的幅度与施加到选择元件层123的电压或电流的幅度成比例。
在一些实施方式中，选择元件层123可以包括：MIT(金属绝缘体转变)元件，诸如NbO2或TiO2；MIEC(混合离子电子导电)元件，诸如ZrO2(Y2O3)、Bi2O3-BaO或(La2O3)x(CeO2)1-x；OTS(双向阈值开关)元件，其包括基于硫属化物的材料，诸如Ge2Sb2Te5、As2Te3、As2或As2Se3；隧穿绝缘层，其包括诸如氧化硅、氮化硅或金属氧化物的绝缘材料并允许电子隧穿；或它们的组合。选择元件层123可以具有单层结构或利用两个或更多个层的组合显示出选择元件特性的多层结构。
根据通过上电极层129和中间电极层125施加到可变电阻层127的电压或电流，可变电阻层127可以在不同的电阻状态之间切换，从而储存具有与不同的电阻状态相对应的不同逻辑值中一个逻辑值的数据。例如，当可变电阻层127处于低电阻状态时，具有第一逻辑值‘1’的数据可以被储存在可变电阻层127中。另一方面，当可变电阻层127处于高电阻状态时，具有第二逻辑值‘0’的数据可以被储存在可变电阻层127中。
可变电阻层127可以包括在RRAM、PRAM、FRAM和MRAM等中使用的各种材料中的一种或更多种。例如，可变电阻层127可以包括以下中的一种或更多种：金属氧化物，诸如过渡金属氧化物或基于钙钛矿的材料；相变材料，诸如基于硫属化物的材料；铁电材料；以及铁磁材料等。可变电阻层127可以具有单层结构或利用两个或更多个层的组合显示出可变电阻特性的多层结构。但是，其他实施方式也是可能的。例如，每个存储单元120可以包括能够以与上述可变电阻层127不同的方式储存数据的存储层。
在一些实施方式中，可变电阻层127可以包括根据上述实施方式的通过使用溅射靶形成的相变材料层。
具体地，在所公开技术的一种实施方式中，可变电阻层127可以通过使用包括碳掺杂的GeSbTe合金的溅射靶的溅射工艺来形成。对于溅射靶，烧结后的GeSbTe合金的平均粒径(X(μm))在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径(Y(μm))相对于烧结后的GeSbTe合金的平均粒径(X(μm))的比率(即，Y/X)是在大于0.5且小于或等于1.5的范围内的值。根据实施方式，可以在烧结的溅射靶中同时实现碳和GeSbTe合金的晶粒尺寸的均匀性和细化。结果，在通过溅射工艺形成可变电阻层127时，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生，从而显著改善可变电阻层127的膜质量。
在另一个实施方式中，可变电阻层127可以通过使用包括碳掺杂的GeSbTe合金的溅射靶的溅射工艺来形成。对于溅射靶，烧结后的GeSbTe合金的平均粒径(X(μm))和烧结后的碳的平均粒径(Y(μm))以及碳含量(Z(at％))满足Y＝X×(Z/100)的条件。根据该实施方式，可以根据掺杂的碳含量来控制在烧结的溅射靶中相对于GeSbTe合金的晶粒尺寸的碳的晶粒尺寸。结果，在通过溅射工艺形成可变电阻层127时，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生，从而显著改善可变电阻层127的膜质量。
在以上实施方式中已经详细描述了这种溅射靶，为简洁起见，省略了对硫属化物材料的详细说明。
在图2A所示的实施方式中，每个存储单元120包括下电极层121、选择元件层123、中间电极层125、可变电阻层127和上电极层129。然而，实施方式不限于此，并且存储单元120可以具有各种结构中的任何一种。在一些实施方式中，可以省略下电极层121、中间电极层125和上电极层129中的一个或更多个。在一些实施方式中，选择元件层123和可变电阻层127的层叠顺序可以相对于图2A的取向相反，使得选择元件层123可以设置在可变电阻层127之上。在一些实施方式中，除了图2A所示的元件层121、123、125、127和129，存储单元120可以进一步包括用于增强存储单元120的特性、改善制造工艺或用于这两者的一个或更多个层(未示出)。
多个存储单元120中的两个相邻的存储单元可以以给定的间隔彼此间隔开，并且在多个存储单元120之间可以存在沟槽。在一种实施方式中，所述给定的间隔具有预定值，并且，两个相邻的存储单元120之间的沟槽的高度与宽度之比(或高宽比)可以在1:1至40:1、10:1至40:1、10:1至20:1、5:1至10:1、10:1至15:1、1:1至25:1、1:1至30:1、1:1至35:1、或1:1至45:1的范围内。
在一些实施方式中，沟槽可以具有与衬底100的顶表面基本垂直的侧壁。在一些实施方式中，相邻的沟槽可以彼此隔开基本相同的距离。例如，在第一方向(例如，图1的第一方向)上的两个相邻沟槽可以彼此隔开与在第二方向(例如，图1的第二方向)上的两个相邻沟槽基本相同的距离。在一些实施方式中，两个相邻沟槽之间的距离可以变化。
参考图2B，可以在图2A所示的结构之上形成层间电介质层140。层间电介质层140可以包括各种绝缘材料之一，诸如氧化硅、氮化硅和氮氧化硅等。而且，层间电介质层140可以沿着下部轮廓(即图2A所示的结构的轮廓)形成。例如，层间电介质层140形成在第一线110的暴露部分、存储单元120的侧壁以及硬掩模图案130的上表面和侧壁之上。
参考图2C，可以在层间电介质层140上执行平坦化工艺，直到暴露出上电极层129。所述平坦化工艺可以通过化学机械抛光(CMP)工艺、刻蚀工艺、清洗工艺或任何合适的平坦化工艺来执行。由于执行平坦化工艺直到暴露出存储单元120的上电极层129的上表面，所以可以通过平坦化工艺去除硬掩模图案130。
参考图2D，可以在存储单元120和层间电介质层140之上形成多个第二线150。多个第二线150可以分别耦接到存储单元120的上表面。多个第二线150中的每一个在与第一方向交叉的第二方向上延伸。例如，第二方向可以垂直于图1的线A-A’。每个第二线150可以具有单层结构或多层结构，并且可以包括诸如金属或金属氮化物等的导电材料。可以通过沉积导电材料并将所沉积的导电材料层图案化来形成第二线150。第二线150之间的空间可以填充有绝缘材料(未示出)。
通过上述工艺，可以制造图2D所示的半导体存储器。
在图2D所示的实施方式中，半导体存储器可以包括：存储单元120，其设置在各自在第一方向上延伸的第一线110与各自在第二方向上延伸的第二线150的交叉区域中。在一个实施方式中，可以通过使用溅射靶的溅射工艺来形成存储单元120的可变电阻层127。在一个实施方式中，溅射靶包括碳掺杂的GeSbTe合金，其中，烧结后的GeSbTe合金的平均粒径(X(μm))在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径(Y(μm))相对于烧结后的GeSbTe合金的平均粒径(X(μm))的比率(即，Y/X)的值在大于0.5且小于或等于1.5的范围内。在另一个实施方式中，溅射靶包括碳掺杂的GeSbTe合金，其中，烧结后的GeSbTe合金的平均粒径(X(μm))，烧结后的碳的平均粒径(Y(μm))，以及碳含量(Z(at％))满足Y＝X×(Z/100)的条件。
存储单元120可以根据通过第一线110和第二线150施加到其的电压或电流来储存具有不同值的数据。特别地，当每个存储单元120包括可变电阻元件时，每个存储单元120可以储存由在不同电阻状态之间切换的可变电阻元件所确定的数据。
第一线110中的一个或更多个可以各自用作字线和位线之中的一个，并且第二线150中的一个或更多个可以各自用作字线和位线之中的另一个。
在图2D的半导体存储器中，在形成存储单元120的可变电阻层127时，通过使用包括能够满足上述特定要求的碳掺杂GeSbTe合金的溅射靶，可以有效地抑制由于溅射靶的质量导致的颗粒缺陷的发生。因此，可以稳定地确保可变电阻层127的特性，因此可以提高包括可变电阻层127的器件的质量和可靠性。
图3示出了截面图，其示出了根据所公开技术的另一个实施方式的半导体存储器和用于制造该半导体存储器的方法。
为了简洁起见，将省略对于与上面参考图2A至图2D描述的实施方式的组件基本相同的图3所示组件的详细描述。
参考图3，可以进一步在存储单元120的侧壁上并且在第一线110之上形成覆盖层160。覆盖层160可以起到保护存储单元120的作用，并且可以具有单层结构或多层结构，该多层结构包括各种绝缘材料中的任何一种，例如氮化硅等。
覆盖层160可以通过如下步骤形成：在图2A的结构之上(例如，在存储单元120的侧壁和硬掩模图案130的侧壁和上表面上)形成用于覆盖层160的材料层，然后执行图2B至图2D的工艺。存储单元120的侧壁可以与覆盖层160直接接触。
结果，在衬底100之上形成了各自在第一方向(例如，图1的第一方向)上延伸的第一线110和各自在第二方向(例如，图1的第二方向)上延伸第二线150，并且存储单元120可以设置在第一线110与第二线150的各个交叉区域中。在一种实施方式中，存储单元120的可变电阻层127可以通过溅射工艺来形成，该溅射工艺使用包括碳掺杂的GeSbTe合金的溅射靶，其中，烧结后的GeSbTe合金的平均粒径(X(μm))在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径(Y(μm))相对于烧结后的GeSbTe合金的平均粒径(X(μm))的比率(即，Y/X)为在大于0.5且小于或等于1.5的范围内的值，或者，该溅射工艺使用包括碳掺杂的GeSbTe合金的溅射靶，其中，烧结后的GeSbTe合金的平均粒径(X(μm))、烧结后的碳的平均粒径(Y(μm))和碳含量(Z(at％))满足条件Y＝X×(Z/100)。
在图1至图3所示的实施方式中，已经描述了具有单层交叉点结构的半导体存储器。然而，在另一个实施方式中，半导体存储器可以具有多层交叉点结构，其中，两个或更多个交叉点结构可以层叠在与第一方向和第二方向垂直的第三方向上。两个或更多个交叉点结构中的每一个可以包括第一线110、第二线150以及位于第一线110与第二线150的各个交叉点处的存储单元120。
基于所公开的技术的以上和其他半导体存储器可以用于电子器件或系统。图4至图7提供了包括本文公开的半导体存储器的电子器件或系统的一些示例。
图4示出了包括基于所公开的技术的半导体存储器的微处理器1000。
参考图4，微处理器1000可以执行用于控制和调整从各种外部设备接收数据、处理数据以及将处理结果输出到外部设备的一系列处理的任务。微处理器1000可以包括存储部1010、运算单元1020和控制单元1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储部1010在微处理器1000中储存数据，如处理器寄存器或寄存器等。存储部1010可以包括各种寄存器，诸如数据寄存器、地址寄存器和浮点寄存器等等。存储部1010可以暂时储存：要由运算单元1020对其执行运算的数据，执行该运算的结果数据，以及储存用于执行该运算的数据的存储区域的地址。
存储部1010可以包括根据实施方式的上述半导体存储器中的一个或更多个。例如，可以通过包括以下步骤的方法形成存储部1010：在衬底之上形成第一电极层；在第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及在相变材料层之上形成第二电极层，其中，所述相变材料层通过使用溅射靶的溅射工艺形成。溅射靶包括碳掺杂的GeSbTe合金。对于碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以是在大于0.5且小于或等于1.5的范围内的值。或者，对于碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳含量为Z(at％)。这样，当形成存储部1010时，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生，因此可以显著地改善通过溅射工艺形成的薄膜的质量。结果，可以改善存储部1010的电气特性和操作特性，并且可以确保存储部1010的可靠性。
因此，还可以改善微处理器1000的电气特性和操作特性，并确保微处理器1000的可靠性。
运算单元1020可以根据控制单元1030对命令进行解码的结果来执行四则算术运算或逻辑运算。运算单元1020可以包括至少一个算术逻辑单元(ALU)等等。
控制单元1030可以从存储部1010、运算单元1020和微处理器1000的外部设备接收信号，执行命令的提取、解码以及控制微处理器1000的信号的输入和输出，以及执行由程序表示的处理。
微处理器1000可以另外包括：高速缓冲存储部1040，其可以暂时储存从除存储部1010之外的外部设备输入的数据或要被输出到外部设备的数据。在这种情况下，高速缓冲存储部1040可以通过总线接口1050与存储部1010、运算单元1020和控制单元1030交换数据。
图5示出了包括基于所公开的技术的半导体存储器的处理器1100。
参考图5，处理器1100可以通过包括除了上述微处理器1000的功能以外的各种功能来提高性能并实现多功能。处理器1100可以包括：核心单元1110，其用作微处理器；高速缓冲存储部1120，其用于暂时储存数据；以及总线接口1130，其用于在内部与外部设备之间传输数据。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
核心单元1110可以对从外部设备输入的数据执行算术逻辑运算，并且可以包括存储部1111、运算单元1112和控制单元1113。存储部1111、运算单元1112和控制单元1113可以与图4的微处理器1000中所包括的存储部1010、运算单元1020和控制单元1030基本相同。
高速缓冲存储部1120暂时储存数据以补偿在高速运行的核心单元1110与低速运行的外部设备之间的数据处理速度的差异。高速缓冲存储部1120可以包括主储存部1121和次级储存部1122。此外，在需要高的储存容量的情况下，高速缓冲存储部1120可以包括第三级储存部1123。根据情况需要，高速缓冲存储部1120可以包括更多数量的储存部。也就是说，可以根据设计改变高速缓冲存储部1120中所包括的储存部的数量。主储存部1121、次级储存部1122和第三级储存部1123储存和区分数据的速度可以相同或不同。在各个储存部1121、1122和1123的速度不同的情况下，在储存部1121、1122和1123之中主储存部1121的速度可以最大。主储存部1121、次级储存部1122和第三级储存部1123中的至少一个储存部可以包括根据实施方式的上述半导体存储器中的一个或更多个。
例如，高速缓冲存储部1120可以通过包括以下步骤的方法形成：在衬底之上形成第一电极层；在第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及在相变材料层之上形成第二电极层。通过使用溅射靶的溅射工艺形成所述相变材料层。溅射靶包括碳掺杂的GeSbTe合金。对于碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以是在大于0.5且小于或等于1.5的范围内的值。或者，对于碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳含量为Z(at％)。这样，当形成高速缓冲存储部1120时，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生，并且可以显著地改善通过溅射工艺形成的薄膜的质量。结果，可以改善处理器1100的电气特性和操作特性，并且可以确保处理器1100的可靠性。
尽管在该实施方式中示出了所有的主储存部1121、次级储存部1122和第三级储存部1123都被配置在高速缓冲存储部1120内部，但是高速缓冲存储部1120的主储存部1121、次级储存部1122和第三级储存部1123中的至少一个可以被配置在核心单元1110的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度的差异。
总线接口1130将核心单元1110、高速缓冲存储部1120和外部设备连接，并允许在这些组件之间有效地传输数据。
处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储部1120。多个核心单元1110与高速缓冲存储部1120可以彼此直接连接或者可以通过总线接口1130连接。多个核心单元1110中的每一个可以以与上述核心单元1110的配置相同的方式来配置。每个核心单元1110中的储存部可以被配置为通过总线接口1130与在核心单元1110外部的储存部一起被共享。
处理器1100还可以包括：嵌入式存储部1140，其储存数据；通信模块单元1150，其以有线或无线方式向外部设备发送数据和从外部设备接收数据；存储器控制单元1160，其驱动外部存储设备，以及媒体处理单元1170，其处理在处理器1100中处理的数据或从外部输入设备输入的数据，并将处理后的数据输出到外部接口设备等。此外，处理器1100可以包括多个各种模块和器件。在这种情况下，所添加的多个模块可以通过总线接口1130与核心单元1110和高速缓冲存储部1120交换数据以及彼此交换数据。
嵌入式存储部1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括以下之中的任何一个：DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器类似功能的存储器。非易失性存储器可以包括以下之中的任何一个：ROM(只读存储器)、NOR闪存、NAND闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)以及具有与上述存储器相似的功能的存储器。
通信模块单元1150可以包括：能够与有线网络连接的模块、能够与无线网络连接的模块，或这两者。有线网络模块可以包括以下一种或更多种：局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)、诸如通过传输线发送和接收数据的各种设备等。无线网络模块可以包括以下一种或更多种：红外数据协会(IrDA)，码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、无线传感器网络、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带互联网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)、诸如无需传输线即可发送和接收数据的各种设备等。
存储器控制单元1160用于管理和处理在处理器1100与外部储存设备之间传输的数据，所述外部储存设备根据与处理器1100的通信标准不同的通信标准进行操作。存储器控制单元1160可以包括各种存储器控制器中的一种或更多种，例如可以控制IDE(集成设备电路)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(国际个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)以及紧凑型闪存(CF)卡等的设备。
媒体处理单元1170可以处理在处理器1100中处理的数据或者从外部输入设备以图像、语音和其他形式输入的数据，并将处理后的数据输出到外部接口设备。媒体处理单元1170可以包括以下一种或更多种：图形处理单元(GPU)、数字信号处理器(DSP)、高清音频设备(HD音频)以及高清多媒体接口(HDMI)控制器等。
图6示出了实施了基于所公开的技术的半导体存储器的系统1200。
参考图6，系统1200作为用于处理数据的装置可以执行输入、处理、输出、通信、储存等，以进行针对数据的一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230以及接口设备1240等。系统1200可以是使用处理器进行操作的各种电子系统之一，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统以及智能电视等。
处理器1210可以对输入的命令进行解码并且处理针对系统1200中所储存的数据的操作，并且控制这些操作。处理器1210可以与图4的上述微处理器1000或图5的上述处理器1100基本相同。
主存储器件1220是这样的储存器，它能够在程序被执行时暂时储存、调用和执行来自辅助存储器件1230的程序代码或数据，并且即使在电源被切断的情况下也能够保存所存储的内容。辅助存储器件1230是用于储存程序代码或数据的存储器件。虽然辅助存储器件1230的处理速度比主存储器件1220的处理速度慢，但是辅助存储器件1230能够储存更大量的数据。主存储器件1220或辅助存储器件1230可以包括根据实施方式的上述半导体存储器中的一个或更多个。例如，主存储器件1220或辅助存储器件1230可以通过包括以下步骤的方法形成：在衬底之上形成第一电极层；在第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及在相变材料层之上形成第二电极层。所述相变材料层通过使用溅射靶的溅射工艺形成。溅射靶包括碳掺杂的GeSbTe合金。对于碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以是在大于0.5且小于或等于1.5的范围内的值。或者，对于碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳含量为Z(at％)。通过这个，在形成主存储器件1220或辅助存储器件1230时，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生，并且可以显著地改善通过溅射工艺形成的薄膜的质量。结果，可以改善系统1200的电气特性和操作特性，并且可以确保系统1200的可靠性。
另外，除了上述半导体存储器之外，或者在不包括上述半导体存储器的情况下，主存储器件1220或辅助存储器件1230还可以包括存储系统(参见图7的附图标记1300)。
接口设备1240可以用于在系统1200与外部设备之间交换命令和数据。接口设备1240可以包括以下一种或更多种：小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)之一、以及通信设备等。该通信设备可以与图5的上述通信模块单元1150基本相同。
图7示出了包括基于所公开的技术的半导体存储器的存储系统1300。
参考图7，存储系统1300可以包括：存储器1310，其作为用于储存数据的组件具有非易失性特性；存储器控制器1320，其控制存储器1310；接口1330，其用于与外部设备连接，以及缓冲存储器1340，其暂时储存数据以在接口1330与存储器1310之间进行有效数据传输。存储系统1300可以是用于长期保存所储存的数据的数据储存设备。存储系统1300可以是诸如固态盘(SSD)的盘类型储存设备，或者是卡类型的储存设备，诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(micro SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、或紧凑型闪存(CF)卡等。
存储器1310或缓冲存储器1340可以包括根据实施方式的上述半导体存储器中的一个或更多个。例如，存储器1310或缓冲存储器1340可以通过包括以下步骤的方法形成：在衬底之上形成第一电极层；在第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及在相变材料层之上形成第二电极层。所述相变材料层通过使用溅射靶的溅射工艺形成。溅射靶包括碳掺杂的GeSbTe合金。对于碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率可以是在大于0.5且小于或等于1.5的范围内的值。或者，对于碳掺杂的GeSbTe合金，可以满足Y＝X×(Z/100)的条件，其中，烧结后的GeSbTe合金的平均粒径为X(μm)，烧结后的碳的平均粒径为Y(μm)，并且碳含量为Z(at％)。这样，当形成存储器1310或缓冲存储器1340时，可以抑制由于溅射靶的质量导致的颗粒缺陷的发生，因此可以显著改善通过溅射工艺形成的薄膜的质量。结果，可以改善存储系统1300的电气特性和操作特性，并且可以确保存储系统1300的可靠性。
除了上述半导体存储器之外，或者在不包括上述半导体存储器的情况下，存储器1310或缓冲存储器1340可以包括诸如非易失性存储器和易失性存储器的各种存储器中的一种或更多种。
控制器1320可以控制存储器1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，该处理器用于执行以下操作等：对从存储系统1300的外部通过接口1330输入的命令进行处理。
接口1330用于在存储系统1300与外部设备之间交换命令和数据。在存储系统1300是卡类型储存设备或盘类型储存设备的情况下，接口1330可以与在具有卡类型或盘类型的设备中使用的接口兼容，或者可以与在类似于上述设备的设备中使用的接口兼容。接口1330可以与类型彼此不同的一个或更多个接口兼容。
图4至图7中的电子器件或系统的以上示例中的特征可以在各种设备、系统或应用中实施。一些实例包括移动电话或其他便携式通信设备、平板电脑、笔记本电脑或便携式计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机、具有无线通信能力的手表或其他可穿戴设备。
上面仅描述了一些实施方式和示例。因此，基于本专利文件中所描述和示出的内容，可以做出其他实施方式、改进和变化。

Claims (30)

1.一种溅射靶，所述溅射靶包括碳掺杂的GeSbTe合金，
其中，对于所述碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率在大于0.5且小于或等于1.5的范围内。
2.根据权利要求1所述的溅射靶，其中，所述第一比率在0.8至1.2的范围内。
3.根据权利要求1所述的溅射靶，其中，所述碳掺杂的GeSbTe合金包括：5至25at％的锗、20至40at％的锑、40至60at％的碲以及0.1至20at％的碳。
4.根据权利要求1所述的溅射靶，其中，烧结前的碳的平均粉末直径相对于烧结前的GeSbTe合金的平均粉末直径的第二比率在大于0.5且小于或等于1.5的范围内。
5.根据权利要求4所述的溅射靶，其中，所述第二比率在0.8至1.2的范围内。
6.根据权利要求1所述的溅射靶，其中，所述溅射靶被配置为：形成包括所述碳掺杂的GeSbTe合金的相变记录膜。
7.一种溅射靶，所述溅射靶包括碳掺杂的GeSbTe合金，
其中，对于所述碳掺杂的GeSbTe合金，满足Y＝X×(Z/100)的条件，
其中，烧结后的GeSbTe合金的平均粒径为X，烧结后的碳的平均粒径为Y，并且碳含量为Z。
8.根据权利要求7所述的溅射靶，其中，所述烧结后的GeSbTe合金的平均粒径在0.5μm至30μm的范围内。
9.根据权利要求7所述的溅射靶，其中，所述碳掺杂的GeSbTe合金包括：5至25at％的锗、20至40at％的锑、40至60at％的碲以及0.1至20at％的碳。
10.根据权利要求7所述的溅射靶，其中，所述溅射靶被配置为：形成包括所述碳掺杂的GeSbTe合金的相变记录膜。
11.一种用于制造包括半导体存储器的电子器件的方法，所述方法包括：
在衬底之上形成第一电极层；
在所述第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及
在所述相变材料层之上形成第二电极层，
其中，通过使用溅射靶的溅射工艺形成所述相变材料层，所述溅射靶包括所述碳掺杂的GeSbTe合金，以及
其中，对于所述碳掺杂的GeSbTe合金，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于烧结后的GeSbTe合金的平均粒径的第一比率在大于0.5且小于或等于1.5的范围内。
12.根据权利要求11所述的方法，其中，所述第一比率在0.8至1.2的范围内。
13.根据权利要求11所述的方法，其中，所述碳掺杂的GeSbTe合金包括：5至25at％的锗、20至40at％的锑、40至60at％的碲以及0.1至20at％的碳。
14.根据权利要求11所述的方法，其中，烧结前的碳的平均粉末直径相对于烧结前的GeSbTe合金的平均粉末直径的第二比率在大于0.5且小于或等于1.5的范围内。
15.根据权利要求14所述的方法，其中，所述第二比率在0.8至1.2的范围内。
16.一种用于制造包括半导体存储器的电子器件的方法，所述方法包括：
在衬底之上形成第一电极层；
在所述第一电极层之上形成包括碳掺杂的GeSbTe合金的相变材料层；以及
在所述相变材料层之上形成第二电极层，
其中，通过使用溅射靶的溅射工艺形成所述相变材料层，所述溅射靶包括所述碳掺杂的GeSbTe合金，以及
其中，对于所述碳掺杂的GeSbTe合金，满足Y＝X×(Z/100)的条件，
其中，烧结后的GeSbTe合金的平均粒径为X，烧结后的碳的平均粒径为Y，并且碳含量为Z。
17.根据权利要求16所述的方法，其中，所述烧结后的GeSbTe合金的平均粒径在0.5μm至30μm的范围内。
18.根据权利要求16所述的方法，其中，所述碳掺杂的GeSbTe合金包括：5至25at％的锗、20至40at％的锑、40至60at％的碲以及0.1至20at％的碳。
19.一种用于制造包括半导体存储器的电子器件的方法，所述方法包括：
在衬底之上形成多个第一线，每个第一线在第一方向上延伸；
在所述第一线之上形成多个存储单元；以及
在所述存储单元之上形成多个第二线，每个第二线在与所述第一方向交叉的第二方向上延伸，所述第一方向和所述第二方向垂直于所述衬底的顶表面；
其中，所述存储单元设置在所述多个第一线与所述多个第二线的各个交叉处，并且每个存储单元包括：可变电阻层，所述可变电阻层根据所施加的电压或电流在不同的电阻状态之间切换；以及选择元件层，所述选择元件层控制对所述可变电阻层的访问，
其中，形成所述多个存储单元的步骤包括：通过使用溅射靶的溅射工艺形成所述可变电阻层，所述溅射靶包括碳掺杂的GeSbTe合金，以及
其中，烧结后的GeSbTe合金的平均粒径在0.5μm至5μm的范围内，并且烧结后的碳的平均粒径相对于所述烧结后的GeSbTe合金的平均粒径的第一比率在大于0.5且小于或等于1.5的范围内。
20.根据权利要求19所述的方法，其中，所述选择元件层具有单层结构或多层结构，所述多层结构利用两个或更多个层的组合而表现出选择元件特性。
21.根据权利要求19所述的方法，还包括：
在每个存储单元的最下部分形成下电极层，所述下电极层承载在所述第一线中对应的一个与所述每个存储单元之间的电压或电流；
在所述选择元件层与所述可变电阻层之间形成中间电极层，所述中间电极层将所述选择元件层与所述可变电阻层物理地分隔开，并将所述选择元件层电耦接至所述可变电阻层；以及
在所述每个存储单元的最上部分形成上电极层，所述上电极层提供在所述每个存储单元与所述第二线中的对应一个之间的电压或电流的传输路径。
22.根据权利要求19所述的方法，其中，所述第一比率在0.8至1.2的范围内。
23.根据权利要求19所述的方法，其中，使用5至25at％的锗、20至40at％的锑、40至60at％的碲以及0.1至20at％的碳形成所述碳掺杂的GeSbTe合金。
24.根据权利要求19所述的方法，其中，烧结前的碳的平均粉末直径相对于烧结前的GeSbTe合金的平均粉末直径的第二比率在大于0.5且小于或等于1.5的范围内。
25.根据权利要求24所述的方法，其中，所述第二比率在0.8至1.2的范围内。
26.一种用于制造包括半导体存储器的电子器件的方法，所述方法包括：
在衬底之上形成多个第一线，每个第一线在第一方向上延伸；
在所述第一线之上形成多个存储单元；以及
在所述存储单元之上形成多个第二线，每个第二线在与所述第一方向交叉的第二方向上延伸，所述第一方向和所述第二方向垂直于所述衬底的顶表面；
其中，所述存储单元设置在所述多个第一线与所述多个第二线的各个交叉处，并且每个所述存储单元包括：可变电阻层，所述可变电阻层根据所施加的电压或电流在不同的电阻状态之间切换；以及选择元件层，所述选择元件层控制对所述可变电阻层的访问，
其中，形成多个存储单元的步骤包括：通过使用溅射靶的溅射工艺形成所述可变电阻层，所述溅射靶包括碳掺杂的GeSbTe合金，以及
其中，对于所述碳掺杂的GeSbTe合金，满足Y＝X×(Z/100)的条件，
其中，烧结后的GeSbTe合金的平均粒径为X，烧结后的碳的平均粒径为Y，并且碳含量为Z。
27.根据权利要求26所述的方法，其中，所述选择元件层具有单层结构或多层结构，所述多层结构使用两个或更多个层的组合而表现出选择元件特性。
28.根据权利要求26所述的方法，还包括：
在每个存储单元的最下部分形成下电极层，所述下电极层承载在所述第一线中的对应一个与所述每个存储单元之间的电压或电流；
在所述选择元件层与所述可变电阻层之间形成中间电极层，所述中间电极层将所述选择元件层与所述可变电阻层物理地分隔开，并将所述选择元件层电耦接至所述可变电阻层；以及
在所述存储单元的最上部分形成上电极层，所述上电极层提供在所述每个存储单元与所述第二线中对应的一个之间的电压或电流的传输路径。
29.根据权利要求26所述的方法，其中，所述烧结后的GeSbTe合金的平均粒径在0.5μm至30μm的范围内。
30.根据权利要求26所述的方法，其中，所述碳掺杂的GeSbTe合金包括：5至25at％的锗、20至40at％的锑、40至60at％的碲以及0.1至20at％的碳。
CN202110766332.0A 2020-12-16 2021-07-07 包含碳掺杂gst的溅射靶及使用其制造电子器件的方法 Active CN114635109B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0176290 2020-12-16
KR1020200176290A KR20220086136A (ko) 2020-12-16 2020-12-16 카본 도핑 GeSbTe를 포함하는 스퍼터링 타겟 및 이를 이용하는 전자 장치의 제조방법

Publications (2)

Publication Number Publication Date
CN114635109A true CN114635109A (zh) 2022-06-17
CN114635109B CN114635109B (zh) 2024-05-03

Family

ID=81941871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110766332.0A Active CN114635109B (zh) 2020-12-16 2021-07-07 包含碳掺杂gst的溅射靶及使用其制造电子器件的方法

Country Status (3)

Country Link
US (1) US11968912B2 (zh)
KR (1) KR20220086136A (zh)
CN (1) CN114635109B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016120A (ko) * 2006-08-17 2008-02-21 삼성전자주식회사 상변화 메모리 소자 및 이의 제조방법
JP2009228061A (ja) * 2008-03-24 2009-10-08 Mitsubishi Materials Corp パーティクル発生の少ない光記録媒体膜形成用Ｔｅ系スパッタリングターゲット
US20120279857A1 (en) * 2010-04-26 2012-11-08 Jx Nippon Mining & Metals Corporation Sb-Te-Based Alloy Sintered Compact Sputtering Target
CN110844892A (zh) * 2018-08-20 2020-02-28 爱思开海力士有限公司 硫族化物材料以及包括其的电子设备
WO2020195812A1 (ja) * 2019-03-27 2020-10-01 三菱マテリアル株式会社 スパッタリングターゲット

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI365914B (en) * 2003-07-03 2012-06-11 Mitsubishi Materials Corp Phase change recording film having high electrical resistance and sputtering target for forming phase change recording film
KR100829601B1 (ko) * 2006-09-27 2008-05-14 삼성전자주식회사 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법
KR101356280B1 (ko) 2006-10-13 2014-01-28 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 Ｓｂ-Ｔｅ 기 합금 소결체 스퍼터링 타겟

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016120A (ko) * 2006-08-17 2008-02-21 삼성전자주식회사 상변화 메모리 소자 및 이의 제조방법
JP2009228061A (ja) * 2008-03-24 2009-10-08 Mitsubishi Materials Corp パーティクル発生の少ない光記録媒体膜形成用Ｔｅ系スパッタリングターゲット
US20120279857A1 (en) * 2010-04-26 2012-11-08 Jx Nippon Mining & Metals Corporation Sb-Te-Based Alloy Sintered Compact Sputtering Target
CN110844892A (zh) * 2018-08-20 2020-02-28 爱思开海力士有限公司 硫族化物材料以及包括其的电子设备
WO2020195812A1 (ja) * 2019-03-27 2020-10-01 三菱マテリアル株式会社 スパッタリングターゲット

Also Published As

Publication number Publication date
CN114635109B (zh) 2024-05-03
US20220190241A1 (en) 2022-06-16
KR20220086136A (ko) 2022-06-23
US11968912B2 (en) 2024-04-23

Similar Documents

Publication Publication Date Title
US10998499B2 (en) Chalcogenide material and electronic device including the same
CN112635516B (zh) 电子器件及其制造方法
US11950522B2 (en) Electronic device and method for manufacturing electronic device
CN112151570B (zh) 电子设备
CN111668251B (zh) 电子设备及其制造方法
US9887353B2 (en) Electronic device and method for fabricating the same
US10868249B2 (en) Chalcogenide material and electronic device including the same
CN111799371B (zh) 半导体存储器件
US20210375994A1 (en) Electronic device and method for fabricating the same
CN114635109B (zh) 包含碳掺杂gst的溅射靶及使用其制造电子器件的方法
CN114300614A (zh) 电子设备及其制造方法
CN112216792B (zh) 电子设备及制造电子设备的方法
US11049556B2 (en) Electronic device and manufacturing method of electronic device
CN115132920A (zh) 电子装置
CN115207024A (zh) 电子设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant