CN106463173B - 用于交叉点式阵列的双向存取的设备及方法 - Google Patents

用于交叉点式阵列的双向存取的设备及方法 Download PDF

Info

Publication number
CN106463173B
CN106463173B CN201580023515.6A CN201580023515A CN106463173B CN 106463173 B CN106463173 B CN 106463173B CN 201580023515 A CN201580023515 A CN 201580023515A CN 106463173 B CN106463173 B CN 106463173B
Authority
CN
China
Prior art keywords
memory
memory cell
bias
voltage
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580023515.6A
Other languages
English (en)
Other versions
CN106463173A (zh
Inventor
埃尔南·A·卡斯特罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN106463173A publication Critical patent/CN106463173A/zh
Application granted granted Critical
Publication of CN106463173B publication Critical patent/CN106463173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

所揭示的技术大体上涉及设备及操作所述设备的方法，且更特定来说涉及交叉点式存储器阵列及存取交叉点式存储器阵列中的存储器单元的方法。在一个方面中，设备包括存储器阵列。所述设备进一步包括经配置以引起存取操作的存储器控制器，其中所述存取操作包含：针对所述存取操作的选择阶段跨所述存储器阵列的存储器单元施加第一偏压；及针对所述存取操作的存取阶段跨所述存储器单元施加量值低于所述第一偏压的第二偏压。所述存储器控制器进一步经配置以引起流动通过所述存储器单元的电流方向在所述选择阶段与所述存取阶段之间反转。

Description

用于交叉点式阵列的双向存取的设备及方法
技术领域
所揭示的技术大体上涉及存储器设备及操作所述存储器设备的方法，且更特定来说涉及具有可变电阻材料的存储器阵列及存取具有可变电阻材料的存储器阵列的方法。
背景技术
并有可变电阻材料的存储器装置可用于广泛范围的电子装置中，例如计算机、数码相机、蜂窝式电话、个人数字助理等等。此类可变电阻材料的电阻可响应于例如(举例来说)电压或电流脉冲的电信号而在多个电阻状态之间改变。在一些可变电阻存储器装置(有时称为单极存储器装置)中，存储器单元的电阻可响应于具有一个极性的电信号而改变。在一些其它存储器装置(有时称为双极存储器装置)中，存储器单元的电阻可响应于具有一个或两个相反极性的电信号而改变。举例来说，在双极存储器装置中，存储器单元的电阻可响应于具有第一极性的第一电信号而在一个方向(例如，从高电阻到低电阻)上改变，且响应于具有与所述第一极性相反的第二极性的第二电信号而在相反方向(例如，从低电阻到高电阻)上改变。与单极存储器装置相比，经配置以支持双极存储器装置的操作的外围电路可归因于需要支持呈相反极性的电流及/或电压而更大且更复杂。因此，需要用于有效率地存取呈相反极性的存储器单元的设备及方法。
附图说明
在说明书的结尾部分中特别指出且明确主张所主张的标的物。然而，可通过在结合附图阅读时参考以下详细描述最佳理解有关操作组织及/或方法两者的本发明以及其目的、特征及/或优点，其中：
图1是描绘根据一些实施例的存储器单元的示意性三维等距视图。
图2是说明根据一些实施例的存储器单元的电流对电压关系的图表。
图3是说明根据一些实施例的存储器单元的阈值电压对时间关系的图表。
图4是说明根据一些实施例的存储器设备的示意性电路图。
图5是说明根据一些其它实施例的存储器装置的更详细示意性电路图。
图6是说明根据一些实施例的说明存取操作的存储器阵列的列及行的电压-时间曲线的图表。
图7是说明根据一些实施例的说明另一存取操作的存储器阵列的列及行的电压-时间曲线的图表。
图8是说明根据一些其它实施例的说明另一存取操作的存储器阵列的列及行的电压-时间曲线的图表。
具体实施方式
并有在操作中改变电阻的材料的装置(例如存储器装置)可发现于广泛范围的电子装置中，例如计算机、数码相机、蜂窝式电话、个人数字助理等等。此类存储器装置(有时称为电阻式随机存取存储器(RRAM)装置)可包含存储器单元阵列，其可布置成交叉点式存储器阵列。交叉点式存储器阵列包含列及行以及安置于列与行的相交点处的多个存储器单元。在包含交叉点式存储器阵列的RRAM装置中，存储器单元的电阻可响应于例如(举例来说)电压或电流信号的电信号而改变。
在一些RRAM装置(有时称为单极存储器装置)中，存储器单元的电阻可响应于具有一个极性的电信号而改变。举例来说，在单极RRAM装置中，存储器单元的电阻可响应于具有第一极性的第一电信号而在一个方向(例如，从高电阻到低电阻)上改变，且响应于具有与所述第一极性相同的极性的第二电信号而在相反方向(例如，从低电阻到高电阻)上改变。在一些其它RRAM装置(有时称为双极存储器装置)中，存储器单元的电阻可响应于具有一个或两个相反极性的电信号而改变。举例来说，在双极RRAM装置中，存储器单元的电阻可响应于具有第一极性的第一电信号而在一个方向(例如，从高电阻到低电阻)上改变，且响应于具有与所述第一极性相反的第二极性的第二电信号而在相反方向(例如，从低电阻到高电阻)上改变。
如本文中所使用，施加到存储器单元以写入或读取的电信号称为存取信号。与单极RRAM装置相比，经配置以支持呈相反极性的双极RRAM装置的操作的外围电路可归因于需要支持呈相反极性的电流及/或电压而更大且更复杂。这可归因于例如需要支持电流及/或电压以存取呈相反极性的存储器单元。
虽然本文中关于RRAM装置(特定来说关于RRAM装置)描述实施例，但所述实施例也可具有存储器阵列内容背景外的应用，例如开关、反熔丝等等。类似地，虽然关于并有双向阈值化开关(OTS)及/或硫属化物材料的存储器单元描述实施例，但本文中教示的技术及结构的原理及优点可用于其它材料。
图1描绘根据一些实施例的交叉点式存储器阵列中的存储器单元10。图1中的存储器单元10可响应于具有相同或相反极性的电信号而在第一电阻状态与第二电阻状态之间改变。即，存储器单元10可为双极或非极性存储器单元。
虽然图1中为清楚起见仅描绘一个存储器单元10，但应了解，在具有多个列线20及多个行线22的交叉点式存储器阵列中可存在多个存储器单元10。在所说明的实施例中，存储器单元10包含存储元件34及选择器元件38，其经配置以通过列线20(其可为位线)及行线22(其可为字线)电存取。存储器单元10呈堆叠配置，且可进一步包含连接列线20及存储元件34的第一电极32、连接存储元件34及选择器元件38的中间电极36及连接选择器元件38及行线22的第二电极40。
在一些实施例中，选择器元件38及存储元件34中的一者或两者可包括硫属化物材料。当选择器元件38及存储元件34两者包括硫属化物材料时，存储元件34可包括可经历在室温下稳定且不挥发的相变的硫属化物材料。另一方面，选择器元件38可包括未经历类似稳定且不挥发相变的硫属化物材料。
可包含于双极或单极RRAM装置中的基于相变的存储元件34的实例包含相变材料，其包含硫属化物组合物，例如包含铟(In)-锑(Sb)-碲(Te)(IST)合金系统内的至少两种元素的合金，例如In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等等；包含锗(Ge)-锑(Sb)-碲(Te)(GST)合金系统内的至少两种元素的合金，例如Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge4Sb4Te7等；以及其它硫属化物合金系统。如本文中所使用的用连字符连接的化学组合物标记法指示包含于特定混合物或化合物中的元素且希望表示涉及所指示元素的全部理想配比。可用于相变存储节点中的其它硫属化物合金系统包含例如Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、In-Ge-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。
可包含于单极或双极存储器RRAM装置中的存储元件34的其它实例包含基于金属氧化物的存储器存储元件(例如，NiO、HfO2、ZrO2、Cu2O、TaO2、Ta2O5、TiO2、SiO2、Al2O3)、导电桥随机存取存储器(CBRAM)存储元件(例如，经金属掺杂的硫属化物)及/或自旋转移力矩随机存取存储器(STT-RAM)存储元件，以及其它类型的存储元件。
可包含于RRAM装置中的选择器元件38的实例包含包括硫属化物材料的二端选择器，其有时可称为双向阈值化开关(OTS)。OTS可包含硫属化物组合物，其包含上文针对存储元件34描述的硫属化物合金系统中的任一者。另外，选择器元件38进一步可包括例如As的元素以抑制结晶。OTS材料的实例包含Te-As-Ge-Si、Ge-Te-Pb、Ge-Se-Te、Al-As-Te、Se-As-Ge-Si、Se-As-Ge-C、Se-Te-Ge-Si、Ge-Sb-Te-Se、Ge-Bi-Te-Se、Ge-As-Sb-Se、Ge-As-Bi-Te及Ge-As-Bi-Se等。
仍参考图1，存储器单元10可处于电阻状态，其可为相对较高电阻状态(HRS)，也称为复位状态，或相对较低电阻状态(LRS)，也称为设置状态。复位及设置状态可具有介于例如二与1百万之间的电阻比。
如本文中所使用，编程存取操作(其对于RRAM装置还可称为复位存取操作)使存储器单元从设置状态改变到复位状态。另一方面，擦除操作(其对于RRAM装置还可称为设置存取操作)使存储器单元从复位状态改变到设置状态。然而，术语“编程”及“擦除”因其与复位及设置存取操作有关而可互换地使用以意指相反。
另外，虽然设置及复位状态在本文中整体上可用以指代存储器单元(其可包含存储及/或选择器元件)的状态，但将理解，存储器单元的设置状态与复位状态之间的区别可起因于存储元件的电阻差。
图2是说明根据一些实施例的经历设置及复位转变的存储器单元的电流-电压(I-V)曲线60的图表。x轴表示跨相变存储器单元施加的电压，且y轴表示以对数尺度显示的电流的绝对值。I-V曲线60可对应于双极存储器单元的I-V曲线，其中可以第一极性(正)执行设置操作，且可以第二极性(负)执行复位操作。另外，I-V曲线60可对应于类似于图1的存储器单元10的存储器单元，其中存储元件34或选择器元件38中的至少一者包含硫属化物材料。当存储器单元包含硫属化物材料时，切换事件(即，设置及/或复位转变)可包含阈值化事件，其可伴随着骤回事件，如下文更详细描述。
设置转变I-V曲线70表示存储器单元正经历从复位状态到设置状态的转变，而复位转变I-V曲线90表示相变存储器单元正经历从设置状态到复位状态的转变。尽管在IV曲线中未捕获，但从设置状态到复位状态或复位状态到设置状态的转变可涉及电压或电流随时间的持续时间分量或波形。
设置转变I-V曲线70包含特征为相对缓慢变化的电流对电压的复位状态次阈值区域72，其后接着处在约复位状态的正阈值电压(VTH RESET)的设置转变阈值“鼻状(nose)”区域74，在所述点附近设置转变I-V曲线70经历斜率反转，其后接着特征为跨存储器单元的电压的快速降低的设置转变骤回区域76，其后接着在保持电压VH周围的设置转变保持区域78，其后接着设置存取区域80，其中可测量稳定电流或电压。
仍参考图2，复位转变I-V曲线90包含特征为相对缓慢变化的电流对电压的设置状态次阈值区域92，其后接着处在约设置状态的负阈值电压(VTH SET)的复位转变阈值“鼻状”区域94，在所述点附近复位转变I-V曲线90经历斜率反转，其后接着特征为跨存储器单元的电压的快速降低的复位转变骤回区域96，其后接着在保持电压VH周围的复位转变保持区域98，其后接着复位单元存取区域100，其中可测量稳定电流或电压。
应了解，与VTH SET相比，复位状态具有更高阈值电压VTH RESET，这是因为与设置状态相比，在复位状态中存储元件对电压降的贡献可更大。另外，应了解，对于流动通过(例如，通过)存储器单元的类似量的电流，与设置单元存取区域80相比，复位单元存取区域100具有跨存储器单元的更高电压降电平，这是因为与设置状态相比，在复位状态中存储元件对电压降的贡献可更大。
在图2的所说明实施例中，设置转变I-V曲线70及复位转变I-V曲线90两者都具有特征为跨存储器单元的电压的快速降低的骤回区域76及96。骤回事件可伴随着流动通过存储器单元的放电电流。放电电流量可取决于连接到正经历骤回效应的存储器单元的列线及行线的电容及电阻。取决于这些电容及电阻的值，在某些情况下，电流量及/或骤回事件的持续时间可足以诱发相变存储器中的部分或完全相变。
在一些实施例中，一旦阈值化，例如图1的存储器单元10的存储器单元便可维持在由图2中的设置单元存取区域80及复位单元存取区域100所表示的阈值化状态中，只要流动通过存储器单元的电流可维持高于某最小电平(其有时称为保持电流(IH))。另一方面，当允许流动通过存储器单元的电流下降到低于IH或“释放”时，所述存储器单元可消退，即，恢复到未阈值化状态。在一些实施例中，当释放存储器单元时，阈值电压(VTH RESET或VTH SET)可不返回到在经阈值化之前存储器单元所具有的阈值电压。代替性地，阈值电压可逐渐复原，且特征为复原时间，如下文在图3中说明。
图3是说明存储器单元的实例阈值复原曲线120的图表，所述存储器单元的阈值电压的量值取决于从释放存储器单元的阈值化状态的时刻的时间流逝(tR)。在图3中，y轴表示阈值电压VTH，且x轴表示从在t＝0时从阈值化状态释放的时间流逝。将阈值化之前的阈值电压表示为VTH,0。如所说明，在t＝0时从阈值化状态释放存储器单元之后，在经过时间流逝tR之后，阈值电压复原到VTH,0或几乎复原到VTH,0。在一些实施例中，阈值电压的量值在约5微秒内、或在约500纳秒内或在约50纳秒内复原先前阈值电压的至少50％。
图4是根据一些实施例的存储器设备150的示意性电路图。存储器设备150包含存储器阵列152，存储器阵列152包括多个列170及多个行172。存储器阵列152额外地包括在列170与行172之间的相交点处的多个存储器单元154。存储器单元154可包含例如上文关于图1描述的存储器单元10。在一些实施方案中，列170也可称为位线或数字线，且行172也可称为字线。至少一些存储器单元154可通过施加合适电信号来存取，所述电信号包含例如电压、电流或电场等。存储器单元154可具有由耦合到存储器单元154的行172及列170界定的地址。
根据一些实施例，存储器设备150额外地包含通过列170电连接到存储器阵列152的列选择电路(COL SEL)196，及通过行172电连接到存储器阵列152的行选择电路(ROWSEL)194。在一些实施例中，在存取操作期间，至少一些行172及至少一些列170经配置以个别地启动，使得可以位可寻址方式选择存储器单元154中的每一者。
根据一些实施例，存储器设备150额外地包含通过COL SEL 196且进一步通过列170电连接到存储器阵列152的列取消选择(deselection)电路(COL DESEL)160。存储器设备150额外地包含通过ROW SEL 194且进一步通过行172电连接到存储器阵列152的行取消选择电路(ROW DESEL)162。在一些实施例中，举例来说，在存取操作的选择阶段(关于图6到8更详细描述)期间，可经由连接到列的相应COL SEL 196启动待选择的一或多个列170，且可经由相应ROW SEL 194启动待选择的一或多个行172。在一些实施例中，举例来说，在存取操作的存取阶段(关于图6到8更详细描述)期间，可经由连接到列的COL DESEL 160启动待选择的一或多个列170，且可经由连接到行172的ROW DESEL 162启动待选择的一或多个行172。在一些实施例中，在存取操作的选择阶段或存取阶段期间，可经由COL DESEL 160启动待选择的一或多个列170以及一或多个未选择列170，且可经由ROW DESEL 162启动待选择的一或多个行172以及一或多个未选择行172。
虽然在图4中，仅为说明性目的，COL DESEL 160连接到特定数目个列170且ROWDESEL 162连接到特定数目个行172，但在各种实施例中，任何合适数目个列170可连接到COL DESEL 160，且任何合适数目个行172可连接到ROW DESEL 162。另外，虽然在图4中，仅为说明性目的，COL SEL 196连接到每一列170且ROW SEL 194连接到每一行172，但在各种实施例中，任何合适数目个列170可连接到COL SEL 196，且任何合适数目个行172可连接到ROW SEL 194。
仍参考图4，根据一些实施例，存储器设备150额外地包含通过COL SEL 196及COLDESEL 160电连接到列170的列解码器164，且额外地包含通过ROW SEL 194及ROW DESEL162电连接到行172的行解码器166。举例来说，在操作中，待存取的存储器单元154的物理地址可由存储器单元地址指定，所述存储器单元地址可包含于存储器存取命令中。存储器单元地址可包含对应于列及行的列地址及/或行地址，所述列及所述行对应于待执行存取操作的目标存储器单元。在接收存储器单元地址之后，列解码器164经配置以解码列地址且通过启动COL SEL 196及/或COL DESEL 160中的一者或两者来选择或取消选择列。类似地，在接收存储器单元地址之后，行解码器经配置以解码行地址且通过启动ROW SEL 194及/或ROW DESEL 162中的一者或两者来选择或取消选择行。
仍参考图4，在一些实施例中，存储器设备150进一步包含存储器控制器168，其可经配置以控制对存储器阵列152执行的各种存取操作，包含复位、设置及读取存取操作。在操作中，存储器控制器168可经配置以从处理器接收信号以存取存储器阵列152中的一或多个存储器单元154。存储器控制器168又经配置以通过列解码器164及行解码器166将控制信号传输到存储器阵列152。在一些实施例中，存储器控制器168集成为固态集成电路中的存储器设备150的部分。在其它实施例中，存储器控制器168可为主机装置的部分。
仍参考图4，根据一些实施例，存储器单元154可包含类似于图1的存储器单元10的包括硫属化物材料的可变电阻存储器单元。将理解，尽管存储器设备150展示特定数目个单元154，但存储器阵列152可含有任何合适数目个存储器单元154，且可不具有与行相同的列数。存储器阵列152可含有例如至少数百万个存储器单元154。
仍参考图4，根据一些实施例，ROW SEL 194包含p型场效应晶体管(PFET)174及n型场效应晶体管(NFET)176。PFET及NFET可对应于绝缘栅极晶体管，例如金属氧化物半导体场效应晶体管(MOSFET)。虽然术语“金属”及“氧化物”以装置的名义呈现，但将理解，这些晶体管可具有由除金属外的材料(例如多晶硅)制成的栅极，且可具有由除硅氧化物外的电介质(例如由氮化硅或高k电介质)制成的电介质“氧化物”区域。PFET 174及NFET 176的栅极可由行解码器166通过相应行选择线190驱动。PFET 174的漏极及NFET 176的漏极连接到相应行172。另外，PFET 174的源极可耦合到ROW DESEL 162，而NFET 176的源极可耦合到行选择电压源158。
类似地，根据一些实施例，COL SEL 196包含PFET 184及NFET 182。类似于ROW SEL194，PFET 184及NFET 182的栅极可由列解码器164通过相应列选择线192驱动。PFET 184的漏极及NFET 182的漏极连接到相应列170。另外，PFET 184的源极可耦合到列选择电压源156，而NFET 182的源极可耦合到COL DESEL 160。
图5是说明根据一些实施例的在操作中的存储器装置200的示意性电路图。存储器装置200包括与图4的存储器设备150类似的组件，包含存储器阵列152。存储器阵列152包含在操作中的在各种偏压配置下的多个存储器单元。在操作中，可通过在选定列170S与选定行172S之间施加适当选择及存取偏压来存取目标存储器单元(T单元)154T。如本文中所使用，例如沿选定行172S及取消选定列170D安置的存储器单元154A的存储器单元称为A单元。另外，例如沿选定列170S及取消选定行172D安置的存储器单元154B的存储器单元称为B单元。另外，例如沿取消选定列170D及取消选定行172D安置的存储器单元154C的存储器单元称为C单元。
也类似于图4，存储器装置200额外地包含通过列170S及170D电连接到存储器阵列152的列选择电路(COL SEL)196，及通过行172S及172D电连接到存储器阵列152的行选择电路(ROW SEL)194。根据一些实施例，存储器装置200额外地包含类似于图4的COL DESEL 160的列取消选择电路(COL DESEL)210。COL DESEL 210通过COL SEL 196且进一步通过列170S及170D电连接到存储器阵列。另外，虽然为清楚起见并未说明，但存储器装置200可额外地包含类似于图4的ROW DESEL 162的行取消选择电路ROW DESEL。
也类似于图4，COL SEL 196包含PFET 184及NFET 182，其栅极连接到列解码器(未展示)，且ROW SEL 194包含PFET 174及NFET 176，其栅极连接到行解码器(未展示)。
在一些实施例中，如图5中所说明，COL DESEL 210包含多个开关，其可经配置以取决于连接到给定列的存储器单元是经正偏压还是负偏压而将所述给定列连接到合适电压源，包含例如中间偏压(mid-bias)列电压源222或参考电压源(例如，接地)204。在所说明的实施例中，开关包含第一FET 214及第二FET 218，其漏极连接到COL SEL 196的NFET 182的源极。另外，第二NFET 218的源极进一步可连接到中间偏压列电压源222，且第一FET 214的源极可连接到参考电压源，例如零伏特。在图5中，包含第一及第二开关的COL DESEL 210说明为具有两个FET 214及218(其为NFET)。然而，实施例不限于此且在一些其它实施例中，第一FET及第二FET中的一者或两者可为PFET。在又其它实施例中，COL DESEL 210可包含其它合适切换元件，例如二极管或类似元件。
应了解，虽然在图5中，为说明性目的，所展示的全部列连接到一个COL DESEL210，但存储器装置200可包含可连接到COL DESEL 210的任何合适数目个列。举例来说，在实施例中，可存在连接到存储器装置200的每一列的COL DESEL 210。在其它实施例中，可存在连接到阵列的给定单元(例如，例如块(tile)，其可包含例如约1024个列)的列的总数的合适分率的COL DESEL 210。连接到COL DESEL 210的列数及因此连接到阵列的COL DESEL210的数目可尤其取决于COL DESEL 210的占据面积(area footprint)及COL DESEL 210可经配置以传送的电流量。
在一些实施例中，与列选择电压源156相比，中间偏压列电压源222可经配置以通过COL SEL 196供应较低电压到列170S或170D。举例来说，中间偏压列电压源222可经配置以供应由列选择电压源156供应到列170S或170D的电压的约20％与80％之间。通过图解，在一些实施例中，列选择电压源156可经配置以供应介于约4V与8V之间(例如约6V)或介于约3V与7V之间(例如约5V)的电压。另外，中间偏压列电压源222可经配置以供应介于约1V与5V之间(例如约3V)或介于约0.5V与4.5V之间(例如约2.5V)的电压。
另外，应了解，在一些实施例中，尽管图5中为清楚起见并未展示，但代替COLDESEL 210或除COL DESEL 210之外，存储器装置200还可包含通过ROW SEL 194且进一步通过行172S及172D电连接到存储器阵列152的行取消选择电路(类似于图4的ROW DESEL 162的ROW DESEL)。在操作中，ROW DESEL可连接到中间偏压行电压源(类似于中间偏压列电压源222)，且可以与COL DESEL 210类似的方式操作。
仍参考图5，在操作中，在一些实施例中，存储器装置200经配置使得可经由选定列170S及选定行172S存取T单元154T，其中T单元154T经配置以响应于第一及第二存取操作而在第一电阻状态与第二电阻状态之间切换，伴随着电流在选定列170S与选定行172S之间以相反方向流动通过T单元154T。举例来说，第一电阻状态及第二电阻状态可分别为复位状态及设置状态，且第一存取操作及第二存取操作可分别为设置操作及复位操作。替代地，第一电阻状态及第二电阻状态可分别为设置状态及复位状态，且第一存取操作及第二存取操作可分别为复位操作及设置操作。
在一些实施例中，可为设置操作或复位操作中的一者的存取操作包括选择阶段及存取阶段。在这些实施例中，对T单元154T执行存取操作包含：针对选择阶段施加第一偏压；移除所述第一偏压；及针对存取阶段施加量值低于所述第一偏压的第二偏压。举例来说，通过启动COL SEL 196的PFET 184使得列选择电压源156将列选择电压(VCOL SEL)供应到T单元154T的第一端，且启动ROW SEL 196的NFET 176使得通过电流限制器202将T单元154T的第二端电连接到行选择电压(VROW SEL)(例如，参考电压204)，可使用选择相位电路路径230施加第一偏压(其可为选择偏压)。
另外，在存取操作是设置操作的情况下，在移除第一偏压之后，通过启动COLDESEL 210的第二FET 218使得中间偏压列电压源222将中间偏压列电压作为列取消选择电压(VCOL DESEL)供应到T单元154T的第一端，且启动ROW SEL 194的NFET 176使得通过电流限制器202将T单元154T的第二端电连接到行选择电压(VROW SEL)(例如，参考电压204)，可使用设置存取电路路径238施加第二偏压(其可为设置存取偏压)。应了解，在存取操作是设置操作的情况下，电流流动通过T单元154T的方向在选择阶段与存取阶段之间是相同的。
另外，在存取操作是复位操作的情况下，在移除第一偏压之后，通过启动COLDESEL 210的第一FET 214使得T单元154T的第一端接地，且启动ROW SEL 194的PFET 174使得行选择电路194将取消选择电压(VROW DESEL)供应到T单元154T的第二端，可使用复位存取电路路径234施加第二偏压(其可为复位存取偏压)。应了解，在存取操作是复位操作的情况下，电流流动通过T单元154T的方向在复位操作的选择阶段与存取阶段之间是相反的。
在下文中，根据各种实施例描述存储器装置的呈相反极性的设置及复位存取操作。图6到8是说明根据各种实施例的在存取存储器单元时存储器阵列的列及行的电压-时间(V-T)曲线的图表。特定来说，图6到8说明存取交叉点式阵列中的存储器单元，其中所述存储器单元经配置以响应于复位及设置存取操作而切换，其中电流以相反方向流动通过存储器单元，其中存取操作包括针对选择阶段施加第一偏压、移除第一偏压及针对存取阶段施加量值低于所述第一偏压的第二偏压。在图6到8中，x轴表示时间且y轴表示电压。
图6说明根据一些实施例的其中经由列及行对存储器单元执行设置存取操作的交叉点式存储器阵列的V-T曲线。V-T曲线270及274表示施加于选定列及选定行上的电压的时间演进。设置存取操作包括选择阶段248，其后接着存取阶段252。通过在选择时间(t＝tSEL)处将BL选择信号240从撤销启动状态254启动到启动状态256，且通过将WL选择信号244从撤销启动状态258启动到启动状态260而起始选择阶段248。在释放时间(t＝tREL)处，当BL选择信号240被撤销启动回到撤销启动状态254时，选择阶段248结束。存取阶段252通过在tREL处撤销启动BL选择信号240起始，且通过在取消选择时间(t＝tDESEL)处撤销启动WL选择信号244而结束。
仍参考图6，根据一些实施例，在时间t＝0处，可分别将交叉点式存储器阵列的多个列及行预充电到VCOL DESEL及VROW DESEL，所述多个列及行包含待选择用于存取目标单元(例如，图5中的T单元154T)的列及行，以及待抑制的列及行(例如，抑制剩余存储器单元，例如图5中的A单元154A、B单元154B及C单元154C)。预充电电压VCOL DESEL及VROW DESEL可由例如关于图5描述的列选择电压源156及行选择电压源158供应。
在tSEL处，可通过例如将VCOL SEL施加于选定列上(如由V-T曲线270所指示)且将VROW SEL施加于选定行上(如由V-T曲线274所指示)而跨T单元施加选择偏压286。可例如通过使用COL SEL 196(图5)将选定列连接到列选择电压源156(图5)来施加VCOL SEL。可例如通过使用ROW SEL 194(图5)将选定行连接到接地204(图5)来施加VROW SEL。在分别将VCOL SEL及VROW SEL施加到选定列及选定行之后，T单元可在选择偏压286下且电流通过选择相位电路路径230(图5)从选定列流动通过T单元到选定行。在此条件下，A单元及B单元可分别在抑制偏压282及278下。虽然在所说明的实施例中，VCOL DESEL及VROW DESEL处在大体上相同电压电平使得C单元本质上在零偏压下，但应了解VCOL DESEL及VROW DESEL可处在不同电压电平使得C单元具有非零偏压。
VCOL SEL、VROW SEL、VCOL DESEL及VROW DESEL的相对量值可取决于存储器及选择元件的选择以及所要阵列加偏压方法而选取在合适电压。在一些实施例中，T单元可在介于约4V与约10V之间的偏压下，而类型A及B单元可在T单元的偏压的约50％下(例如介于约2V与5V之间)，且C单元可在约0V下。在一些实施例中，加偏压方法可经选取使得可跨T单元施加任何合适选择偏压，而跨A、B及C的偏压的总和近似等于选择偏压。
在其中已将存储器单元置于选择偏压286下的特定时间量之后，T单元可在阈值化时间(t＝tTH)处阈值化，这又可引起骤回放电电流流动通过所述存储器单元。在T单元阈值化之后，跨T单元的偏压崩溃(collapse)到保持电平290，其可对应于关于图2描述的保持电压VH且可具有例如介于约0.1V与约2V之间(例如约1V)的量值。
在释放时间(t＝tREL)处，根据一些实施例，T单元可至少暂时地从阈值化条件释放。在一些实施例中，释放包含允许流动通过T单元的电流下降到低于类似于关于图2描述的IH的最小保持电流。
在至少暂时地从阈值化条件释放T单元之后，根据一些实施例，可跨T单元施加设置存取偏压294。设置存取偏压294经施加使得选定列相对于选定行处在较高电位，使得电流从选定列流动通过T单元到选定行。如上文关于图3描述，在从阈值化条件释放之后，T单元可具有降低的阈值电压，所述阈值电压具有取决于从t＝tREL流逝的时间的量值使得设置存取偏压294的量值低于选择偏压286。设置存取偏压294的量值可例如小于选择偏压286的约75％、小于选择偏压286的约50％或小于选择偏压286的约25％。
在一些实施例中，如图6中所说明，在释放不久之后施加设置存取偏压294。在其它实施例中，在释放T单元之后施加设置存取偏压294之前可存在延迟。在一些实施例中，可在约5微秒内、在约500纳秒内、在约50纳秒内或在约1纳秒内施加设置存取偏压294。
可通过例如将电压VCOL DESEL施加于选定列上且通过设置存取电路路径238(图5)使选定行接地而跨T单元施加设置存取偏压294。应了解，可使用图5中说明的列选择电压源156或中间偏压列电压源222中的任一者供应电压到选定列以在存取偏压294下加偏压于T单元。可例如通过使用COL SEL 196(图5)将选定列连接到列选择电压源156(图5)而将电压施加到选定列，在所述情况中电流流动通过选择相位电路路径230(图5)。替代地，可例如通过使用COL DESEL 210(图5)将选定列连接到中间偏压列电压源222(图5)而将电压施加到选定列，在所述情况中电流流动通过设置存取电路路径238(图5)。图6中的所说明实施例对应于在存取阶段252期间电流流动通过设置存取电路路径238。应了解，在所说明的设置存取操作期间，相对于选定行，选定列在选择偏压286及存取偏压294两者期间皆处在较高电压，使得电流方向298在两种加偏压条件之间是相同的，即，从选定列到选定行。在取消选择时间t＝tDESEL处，选定列及选定行可分别返回到预充电条件VCOL DESEL及VROW DESEL，以完成设置存取操作。
图7说明根据一些实施例的其中经由列及行对存储器单元执行复位存取操作的交叉点式存储器阵列的电压-时间曲线。电压-时间曲线(V-T)336及338分别表示选定列及选定行上的电压的时间演进。复位存取操作包括选择阶段312，其后接着存取阶段316。在所说明的实施例中，在选择时间(t＝tSEL)处通过将BL选择信号304及WL信号308分别从撤销启动状态322及330启动到启动状态328及332而起始选择阶段312。在释放时间(t＝tREL)处，当将BL选择信号304及WL信号308分别撤销启动到撤销启动状态322及330时，选择阶段312结束且存取阶段316起始。在存取阶段316期间，在t＝tSEL2处，列取消选择电压300(VCOL DES)从中间偏压列供应324改变到参考电压326。在取消选择时间(t＝tDESEL)处，当列取消选择电压300(VCOL DES)改变回到中间偏压列供应324时，存取阶段316结束。
仍参考图7，根据一些实施例，分别对应于选定列及选定行的V-T曲线336及338在从时间t＝0到t＝tREL的选择阶段期间分别定性地类似于针对关于图6描述的设置存取操作的选择阶段的选定列及行的V-T曲线270及274。类似于图6，在t＝tTH处，目标单元(例如，图5中的T单元154T)可经阈值化，且在t＝tREL处，T单元可至少暂时地从阈值化条件释放。在一些实施例中，复位存取操作中的选择偏压344的量值可低于设置存取操作中的选择偏压286(图6中)达例如介于约0.1V与2V之间或介于约0.5V与1.5V之间(例如约1V)的电压差。
随后，根据一些实施例，在第二选择时间(t＝tSEL2)处，可跨T单元施加复位存取偏压348a。根据所说明的实施例，在tREL处释放T单元与在tSEL2处施加复位存取偏压348a之间可存在延迟。类似于关于图6描述的设置存取操作，在从tREL处释放存储器单元的时间起，可在约5微秒内、在约500纳秒内、在约50纳秒内或在约1纳秒内在t＝tSEL2处施加复位存取偏压348a。
在一些实施例中，在其中已将存储器单元置于复位存取偏压348a下的特定时间量之后，在第二阈值化时间(t＝tTH2)处对T单元第二次阈值化，其又可引起第二骤回放电电流流动通过存储器单元，所述第二骤回放电电流的量值小于因t＝tTH处的骤回事件而发生的骤回放电。在t＝tTH2处的第二骤回事件期间，电流的方向与在t＝tTH处的第一骤回事件期间的电流方向相反。在t＝tTH2处对T单元第二次阈值化之后，跨T单元的偏压可降低到阈值化后复位存取偏压348b。随后，类似于关于图6描述的设置存取操作，在取消选择时间t＝tDESEL处，选定列及选定行可分别返回到预充电条件VCOL DESEL及VROW DESEL，以完成复位存取操作。
在一些实施例中，可例如通过使用中间偏压列电压源222及COL DESEL 210(图5)将电压施加到选定列，其中电流流动通过复位存取电路路径234(图5)。图7中的所说明实施例对应于电流流动通过复位存取电路路径234。
应了解，不同于关于图6描述的设置存取偏压，偏压的方向在选择偏压344与复位存取偏压348a之间反转。在选择偏压344的施加期间，选定列相对于选定行处在较高电压，使得电流从选定列流动到选定行。在复位存取偏压348a的施加期间，选定列相对于选定行处在较低电压，使得电流从选定行流动到选定列。可例如通过使用COL DESEL 210(图5)将选定列连接到接地204(图5)而使选定列上的电压降低到低电平(例如，接地于零伏特)，且将较高电平VROW DESEL(例如，相对于接地204)施加到选定行来引起此电流反转。如上文论述，除选定列之外，还可使用COL DESEL 210(图5)将经取消选择的其它列连接到相同中间偏压列电压源222(图5)。经取消选择列可降低到低电压电平350(例如VROW SEL)。如上文论述，取决于存储器装置的设计，连接到中间偏压列电压源222的经取消选择列的数目可为任何合适数目，例如介于1与块中的列的分率之间。应了解，虽然沿选定列的类型A单元的子集也可经历偏压反转，但存储器单元的子集将经历骤回事件，这是因为不同于T单元，类型A单元的子集在tTH处尚未经历类似于由T单元经历的骤回事件的先前骤回事件，且因此根据如上文关于图3描述的暂时阈值电压降低及其复原效应，类型A单元的子集的阈值电压尚未如T单元的阈值电压那样暂时降低。
在一些实施例中，存储器控制器可经配置以检测在tTH处发生的骤回事件，且引起选定列的列取消选择电压VCOL DES从中间偏压列电压(由例如图5中的中间偏压列电压源222供应)切换到参考电压(例如，接地204)。检测可由电流检测或电压检测电路及/或使用经设计以检测持续达小于例如约100ns的持续时间的电压或电流事件的技术进行。在其中存储器控制器可检测骤回事件的这些实施例中，从中间偏压列电压到参考电压的切换可基于是否已检测到骤回事件而视条件进行。
图8说明根据一些其它实施例的其中经由列及行对存储器单元执行复位存取操作的交叉点式存储器阵列的电压-时间曲线。电压-时间曲线(V-T)390及394表示选定列及选定行上的电压的时间演进。复位存取操作包括选择阶段372，其后接着存取阶段376，其以类似于关于图7描述的选择阶段312及存取阶段316的方式的方式起始及结束。图8中的复位存取操作的序列类似于图7中的复位存取操作的序列，以下除外：不同于图7，在图8中表示的实施例中，存储器控制可未经配置以检测在t＝tTH处发生的骤回事件，且在选择阶段372期间在t＝tsel2处将中间偏压列供应切换信号360从启动状态378撤销启动到撤销启动状态380。在这些实施例中，类似于图7，虽然在t＝tREL处释放存储器单元与第二阈值化时间t＝tTH2之间将选定列的电压供应从列电压源(例如，图5中的COL SEL 196)切换到中间偏压列电压源(例如，图5中的中间偏压列电压源222)，但在t＝tSEL处选择选定列及选定行之后，在t＝tSEL2处启动中间偏压列电压源。目标单元的阈值化事件可发生在t＝tSEL2之前或之后。由于在t＝tREL之前，列取消选择供应已经切换，因此跨目标单元的偏压可转变到第二选择偏压414a而未首先进入到如图7中的撤销启动状态中。根据一些实施例，此直接转变可为优点。施加到目标单元的后续存取偏压414b类似于关于图7描述的偏压。
尽管已根据某些实施例描述本发明，但所属领域的一般技术人员明白其它实施例(包含未提供本文中所阐述的全部特征及优点的实施例)也在本发明的范围内。此外，可组合上文描述的各种实施例以提供进一步实施例。另外，在一个实施例的内容背景中展示的特定特征也可并入到其它实施例中。因此，本发明的范围仅参考所附权利要求书界定。

Claims (20)

1.一种存储器设备，其包括：
存储器阵列，其包括存储器单元；及
存储器控制器，其经配置以引起存取操作，所述存取操作包括针对所述存取操作的选择阶段跨所述存储器单元施加第一偏压，及针对所述存取操作的存取阶段跨所述存储器单元施加量值低于所述第一偏压的第二偏压，其中所述存储器控制器进一步经配置以引起流动通过所述存储器单元的电流方向在所述选择阶段与所述存取阶段之间反转，且
其中所述存储器单元经配置以响应于所述第一偏压的施加而阈值化，且
其中所述存储器控制器进一步经配置以在施加所述第二偏压之前移除所述第一偏压，且引起流动通过所述存储器单元的电流下降到低于最小保持电流以释放所述存储器单元的阈值化条件从而恢复到未阈值化状态，
其中所述存储器单元具有阈值电压，所述阈值电压具有取决于从释放所述存储器单元的先前阈值化事件的时间流逝的量值。
2.根据权利要求1所述的存储器设备，其中所述存储器控制器经配置以在释放所述存储器单元之后在少于5微秒内施加所述第二偏压。
3.根据权利要求1所述的存储器设备，其中所述存储器控制器进一步经配置以在施加所述第二偏压之前引起骤回放电电流流动通过所述存储器单元。
4.根据权利要求1所述的存储器设备，其中所述第一偏压具有第一极性，且所述第二偏压具有与所述第一极性相反的第二极性。
5.根据权利要求4所述的存储器设备，其中所述存储器单元进一步经配置以也响应于所述第二偏压的施加而阈值化。
6.根据权利要求1所述的存储器设备，其中所述存储器阵列包括交叉点式存储器阵列，且所述存储器单元包括串联电布置的选择器元件及存储元件。
7.根据权利要求6所述的存储器设备，其中所述选择器元件或所述存储元件中的至少一者包括硫属化物材料。
8.一种存储器设备，其包括：
存储器阵列，其包括存储器单元；及
存储器控制器，其经配置以引起存取操作，所述存取操作包括针对所述存取操作的选择阶段跨所述存储器单元施加第一偏压、移除所述第一偏压及针对所述存取操作的存取阶段跨所述存储器单元施加第二偏压，所述第一偏压及所述第二偏压具有相反极性，
其中所述设备进一步包括取消选择电路，所述取消选择电路经配置以在所述选择阶段的至少部分期间将所述存储器单元耦合到第一电压且在所述存取阶段的至少部分期间将所述存储器单元耦合到第二电压，
其中所述存储器单元具有阈值电压，所述阈值电压具有取决于从释放所述存储器单元的先前阈值化事件的时间流逝的量值。
9.根据权利要求8所述的存储器设备，其中所述存储器单元经配置以响应于所述第一偏压的施加而阈值化，且其中所述第二偏压具有低于所述第一偏压的量值。
10.根据权利要求8所述的存储器设备，其中所述控制器经配置以引起所述取消选择电路在所述存取阶段期间从将所述存储器单元耦合到所述第一电压切换到将所述存储器单元耦合到所述第二电压。
11.根据权利要求8所述的存储器设备，其中所述控制器经配置以引起所述取消选择电路在所述选择阶段期间从将所述存储器单元耦合到所述第一电压切换到将所述存储器单元耦合到所述第二电压。
12.根据权利要求8所述的存储器设备，其中所述控制器经配置以引起所述取消选择电路在所述存取阶段期间且响应于骤回事件的检测而从将所述存储器单元耦合到所述第一电压切换到将所述存储器单元耦合到所述第二电压。
13.根据权利要求8所述的存储器设备，其中所述控制器进一步经配置以在所述第一偏压的所述施加与所述第二偏压的施加之间引起流动通过所述存储器单元的电流下降到低于最小保持电流。
14.根据权利要求8所述的存储器设备，其中所述取消选择电路包括列取消选择电路。
15.根据权利要求8所述的存储器设备，其中所述取消选择电路包括行取消选择电路。
16.根据权利要求8所述的存储器设备，其进一步包括处理器，所述处理器经配置以将存取命令发送到所述存储器控制器，其中所述存储器控制器经配置以响应于接收所述存取命令而引起所述存取操作。
17.一种存取存储器单元的方法，所述方法包括：
针对存取操作的选择阶段跨所述存储器单元施加第一偏压，且针对所述存取操作的存取阶段跨所述存储器单元施加量值低于所述第一偏压的第二偏压；及
使电流方向在所述选择阶段与所述存取阶段之间反转；及
在施加所述第二偏压之前通过移除所述第一偏压而释放所述存储器单元的阈值化条件从而恢复到未阈值化状态，及引起流动通过所述存储器单元的电流下降到低于最小保持电流，
其中所述存储器单元具有阈值电压，所述阈值电压具有取决于从释放所述存储器单元的先前阈值化事件的时间流逝的量值。
18.根据权利要求17所述的方法，其中所述存储器单元响应于施加所述第一偏压而阈值化。
19.根据权利要求17所述的方法，其进一步包括在释放所述存储器单元的所述阈值化条件之后在少于5微秒内施加所述第二偏压。
20.根据权利要求17所述的方法，其中施加所述第一偏压引起骤回放电电流流动通过所述存储器单元。
CN201580023515.6A 2014-05-07 2015-05-04 用于交叉点式阵列的双向存取的设备及方法 Active CN106463173B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/272,015 US9324423B2 (en) 2014-05-07 2014-05-07 Apparatuses and methods for bi-directional access of cross-point arrays
US14/272,015 2014-05-07
PCT/US2015/029106 WO2015171520A1 (en) 2014-05-07 2015-05-04 Apparatuses and methods for bi-directional access of cross-point arrays

Publications (2)

Publication Number Publication Date
CN106463173A CN106463173A (zh) 2017-02-22
CN106463173B true CN106463173B (zh) 2019-09-13

Family

ID=54368417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580023515.6A Active CN106463173B (zh) 2014-05-07 2015-05-04 用于交叉点式阵列的双向存取的设备及方法

Country Status (7)

Country Link
US (4) US9324423B2 (zh)
EP (2) EP3588504A1 (zh)
JP (2) JP6445587B2 (zh)
KR (3) KR102348642B1 (zh)
CN (1) CN106463173B (zh)
TW (2) TWI573141B (zh)
WO (1) WO2015171520A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US9324423B2 (en) * 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
KR20150132952A (ko) * 2014-05-19 2015-11-27 에스케이하이닉스 주식회사 전자 장치
US10049730B2 (en) * 2014-07-31 2018-08-14 Hewlett Packard Enterprise Development Lp Crossbar arrays with shared drivers
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
KR20170097813A (ko) * 2016-02-18 2017-08-29 에스케이하이닉스 주식회사 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
KR20180058060A (ko) * 2016-11-23 2018-05-31 에스케이하이닉스 주식회사 피크 커런트 분산이 가능한 상변화 메모리 장치
US10424374B2 (en) * 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10297316B2 (en) * 2017-08-28 2019-05-21 Macronix International Co., Ltd. Phase change memory apparatus and read control method to reduce read disturb and sneak current phenomena
KR20190042892A (ko) * 2017-10-17 2019-04-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10366747B2 (en) * 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10381075B2 (en) * 2017-12-14 2019-08-13 Micron Technology, Inc. Techniques to access a self-selecting memory device
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10825867B2 (en) * 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10803939B2 (en) * 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
US10777275B2 (en) 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
JP2020087493A (ja) * 2018-11-26 2020-06-04 キオクシア株式会社 半導体記憶装置
KR20200115949A (ko) 2019-03-29 2020-10-08 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
US20200378513A1 (en) * 2019-05-31 2020-12-03 Robert Kowalski Heated Faucet Cover
US11164619B2 (en) 2019-08-19 2021-11-02 Micron Technology, Inc. Distribution-following access operations for a memory device
US11282815B2 (en) 2020-01-14 2022-03-22 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11170853B2 (en) 2020-03-04 2021-11-09 Micron Technology, Inc. Modified write voltage for memory devices
US11049559B1 (en) * 2020-06-11 2021-06-29 Sandisk Technologies Llc Subthreshold voltage forming of selectors in a crosspoint memory array
US11335602B2 (en) 2020-06-18 2022-05-17 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices and electronic systems
US11380669B2 (en) 2020-06-18 2022-07-05 Micron Technology, Inc. Methods of forming microelectronic devices
US11557569B2 (en) 2020-06-18 2023-01-17 Micron Technology, Inc. Microelectronic devices including source structures overlying stack structures, and related electronic systems
US11563018B2 (en) 2020-06-18 2023-01-24 Micron Technology, Inc. Microelectronic devices, and related methods, memory devices, and electronic systems
US11705367B2 (en) 2020-06-18 2023-07-18 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, electronic systems, and additional methods
US11699652B2 (en) 2020-06-18 2023-07-11 Micron Technology, Inc. Microelectronic devices and electronic systems
US11417676B2 (en) 2020-08-24 2022-08-16 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices, and related microelectronic devices, memory devices, and electronic systems
US11825658B2 (en) 2020-08-24 2023-11-21 Micron Technology, Inc. Methods of forming microelectronic devices and memory devices
US11751408B2 (en) 2021-02-02 2023-09-05 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
KR20220153358A (ko) 2021-05-11 2022-11-18 에스케이하이닉스 주식회사 저항 변화 메모리 장치, 이를 포함하는 메모리 시스템 및 저항 변화 메모리 장치의 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754166A (zh) * 2009-12-21 2012-10-24 英特尔公司 使用双向阈值开关来编程相变存储器
CN103415888A (zh) * 2011-03-23 2013-11-27 株式会社东芝 电阻变化存储器

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385075B1 (en) 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US6882567B1 (en) 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
US6954373B2 (en) * 2003-06-27 2005-10-11 Hewlett-Packard Development Company, L.P. Apparatus and method for determining the logic state of a magnetic tunnel junction memory device
US7085190B2 (en) 2004-09-16 2006-08-01 Stmicroelectronics, Inc. Variable boost voltage row driver circuit and method, and memory device and system including same
DE602004026447D1 (de) 2004-09-22 2010-05-20 St Microelectronics Srl Speicheranordnung mit unipolaren and bipolaren Auswahlschaltungen
JP2006127583A (ja) 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
KR100735748B1 (ko) 2005-11-09 2007-07-06 삼성전자주식회사 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들
WO2007088626A1 (ja) * 2006-02-02 2007-08-09 Renesas Technology Corp. 半導体装置
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
KR100843144B1 (ko) * 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR100944343B1 (ko) 2007-08-10 2010-03-02 주식회사 하이닉스반도체 상 변화 메모리 장치
JP5100292B2 (ja) 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
US7961506B2 (en) 2008-02-05 2011-06-14 Micron Technology, Inc. Multiple memory cells with rectifying device
US8194433B2 (en) 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US7903454B2 (en) * 2008-05-02 2011-03-08 Qimonda Ag Integrated circuit, memory cell array, memory module, and method of operating an integrated circuit
US8134865B2 (en) * 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US8111539B2 (en) 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US8351264B2 (en) 2008-12-19 2013-01-08 Unity Semiconductor Corporation High voltage switching circuitry for a cross-point array
US7957207B2 (en) 2009-03-10 2011-06-07 Ovonyx, Inc. Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing
US20100284211A1 (en) * 2009-05-05 2010-11-11 Michael Hennessey Multilevel Nonvolatile Memory via Dual Polarity Programming
US20100284213A1 (en) * 2009-05-06 2010-11-11 Savransky Semyon D Method of cross-point memory programming and related devices
US8208285B2 (en) 2009-07-13 2012-06-26 Seagate Technology Llc Vertical non-volatile switch with punchthrough access and method of fabrication therefor
JP5214560B2 (ja) 2009-08-19 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
WO2011056281A1 (en) 2009-11-06 2011-05-12 Rambus Inc. Three-dimensional memory array stacking structure
US8467253B2 (en) 2010-05-24 2013-06-18 Hewlett-Packard Development Company, L.P. Reading memory elements within a crossbar array
US20120002461A1 (en) 2010-07-02 2012-01-05 Karpov Elijah I Non-volatile memory with ovonic threshold switch and resistive memory element
US9042153B2 (en) * 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
JP2012064254A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 不揮発性半導体記憶装置
US8699258B2 (en) * 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US8665630B2 (en) * 2011-05-27 2014-03-04 Micron Technology, Inc. Memory cell operation including capacitance
JP5209150B1 (ja) 2011-07-21 2013-06-12 パナソニック株式会社 不揮発性半導体記憶装置とその読み出し方法
US8681540B2 (en) 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
WO2013036244A1 (en) 2011-09-09 2013-03-14 Intel Corporation Path isolation in a memory device
US8673733B2 (en) 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US9117515B2 (en) 2012-01-18 2015-08-25 Macronix International Co., Ltd. Programmable metallization cell with two dielectric layers
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
WO2013154564A1 (en) * 2012-04-12 2013-10-17 Intel Corporation Selector for low voltage embedded memory
US8675423B2 (en) * 2012-05-07 2014-03-18 Micron Technology, Inc. Apparatuses and methods including supply current in memory
US9245926B2 (en) 2012-05-07 2016-01-26 Micron Technology, Inc. Apparatuses and methods including memory access in cross point memory
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
US9123410B2 (en) 2013-08-27 2015-09-01 Intel Corporation Memory controller for reducing capacitive coupling in a cross-point memory
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US9324423B2 (en) * 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102754166A (zh) * 2009-12-21 2012-10-24 英特尔公司 使用双向阈值开关来编程相变存储器
CN103415888A (zh) * 2011-03-23 2013-11-27 株式会社东芝 电阻变化存储器

Also Published As

Publication number Publication date
EP3140834A4 (en) 2018-01-03
US9741433B2 (en) 2017-08-22
EP3588504A1 (en) 2020-01-01
TWI619118B (zh) 2018-03-21
KR102052295B1 (ko) 2019-12-04
US20170352411A1 (en) 2017-12-07
EP3140834A1 (en) 2017-03-15
US9324423B2 (en) 2016-04-26
US20200051625A1 (en) 2020-02-13
US20150325289A1 (en) 2015-11-12
TW201606770A (zh) 2016-02-16
US10847220B2 (en) 2020-11-24
JP2019071159A (ja) 2019-05-09
KR102348642B1 (ko) 2022-01-07
CN106463173A (zh) 2017-02-22
KR101935118B1 (ko) 2019-01-03
JP6445587B2 (ja) 2018-12-26
TW201712683A (zh) 2017-04-01
JP2017523545A (ja) 2017-08-17
KR20160143728A (ko) 2016-12-14
TWI573141B (zh) 2017-03-01
JP6637148B2 (ja) 2020-01-29
US20160276021A1 (en) 2016-09-22
KR20180127549A (ko) 2018-11-28
EP3140834B1 (en) 2019-08-14
US10482956B2 (en) 2019-11-19
KR20190133801A (ko) 2019-12-03
WO2015171520A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
CN106463173B (zh) 用于交叉点式阵列的双向存取的设备及方法
KR102349354B1 (ko) 크로스-포인트 어레이에서 병렬로 메모리 셀들을 액세스하는 방법
CN109841248A (zh) 存储装置及其操作方法
CN110299158B (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant