TWI564898B - 電阻式記憶體 - Google Patents

電阻式記憶體 Download PDF

Info

Publication number
TWI564898B
TWI564898B TW104135115A TW104135115A TWI564898B TW I564898 B TWI564898 B TW I564898B TW 104135115 A TW104135115 A TW 104135115A TW 104135115 A TW104135115 A TW 104135115A TW I564898 B TWI564898 B TW I564898B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
resistive memory
oxygen
rich
Prior art date
Application number
TW104135115A
Other languages
English (en)
Other versions
TW201715524A (zh
Inventor
張鼎張
張冠張
蔡宗鳴
施志承
潘致宏
Original Assignee
國立中山大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立中山大學 filed Critical 國立中山大學
Priority to TW104135115A priority Critical patent/TWI564898B/zh
Priority to US14/957,658 priority patent/US20170117465A1/en
Application granted granted Critical
Publication of TWI564898B publication Critical patent/TWI564898B/zh
Publication of TW201715524A publication Critical patent/TW201715524A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)

Description

電阻式記憶體
本發明係關於電阻式記憶體；特別是關於一種具有互補式結構的電阻式記憶體。
記憶體(Memory)廣泛的使用在各種電子產品上，在各種記憶體元件中，電阻式記憶體(Resistive Random Access Memory，RRAM)具有操作電壓低、讀寫速度快及可微縮性高等優點，有機會取代傳統的快閃記憶體(Flash Memory)以及動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)，成為下個世代的記憶體元件主流。
習知互補式電阻開關記憶體(CRS)可形成金屬/介電(絕緣)/金屬/介電/金屬(MIMIM)五層構造，利用電場驅動二絕緣層(介電層)中的氧離子對金屬絲產生氧化還原反應，可形成高阻態(HRS)及低阻態(LRS)用於儲存數位(digital)資料，其一實施例可見於「Dirk J.Wouters,Leqi Zhang,Andrea Fantini,Robin Degraeve,Ludovic Goux,Yang Y.Chen,Bogdan Govoreanu,Gouri S.Kar,Guido V.Groeseneken,and Malgorzata Jurczak,“Analysis of Complementary RRAM Switching”,IEEE ELECTRON DEVICE LETTERS,VOL.33,NO.8,AUGUST 2012」論文。
習知互補式電阻開關記憶體外加正偏壓或負偏壓時，可使其中一個電阻式記憶體單元進行〝設定〞(set)程序，同時，另一個電阻式記憶體單元進行〝重設〞(reset)程序，利用兩個電阻式記憶體單元之〝設定〞與〝重設〞電壓的不對稱性，可於電性關係曲線上產生記憶判讀窗口 (如第1圖所示之W)，用以解決電阻式記憶體在集成電路上潛行電流(sneak current)的問題。惟，習知互補式電阻開關記憶體需於二絕緣層之間鍍〝純金屬〞材料，使製作過程過於繁雜，亦不利於降低製造成本。
有鑑於此，有必要改善上述先前技術的缺點，以符合實際需求，提升其實用性。
本發明係提供一種電阻式記憶體，無須於二介電層之間鍍純金屬材料，可簡化製造過程。
本發明揭示一種電阻式記憶體，可包含：一第一電極層；一第一絕緣層，疊設於該第一電極層；一富氧層，疊設於該第一絕緣層，該富氧層係由氧化物摻雜金屬元素，該金屬元素之含量百分比最多不大於10%；一第二絕緣層，疊設於該富氧層；及一第二電極層，疊設於該第二絕緣層。
所述金屬元素可為釓、鈦、鋯、鉿、鉭或鎢。
所述氧化物可為二氧化矽或二氧化鉿。
所述富氧層的厚度可為5至15奈米，以10奈米為佳。
所述第一絕緣層及第二絕緣層的厚度可分別為10至30奈米；該第一絕緣層及該第二絕緣層的材料可分別為氧化鋅、三氧化二銦、三氧化二鎵或氧化錫。
所述第一電極層及第二電極層的材料可為鉑或氮化鈦。
上揭電阻式記憶體，可利用該富氧層中氧離子與金屬元素共同參與阻態的切換反應，且無需於二絕緣層之間鍍〝純金屬〞材料，即可解決習知電阻式記憶體在集成電路上潛行電流的問題，可以達成「降低製造成本」功效，改善習知互補式電阻開關記憶體「不適於降低製造成本」等缺點。
〔習知〕
W‧‧‧記憶判讀窗口
〔本發明〕
1‧‧‧第一電極層
2‧‧‧第一絕緣層
3‧‧‧富氧層
4‧‧‧第二絕緣層
5‧‧‧第二電極層
D1,D2‧‧‧記憶判讀窗口
第1圖：係習知互補式電阻開關記憶體的電性關係曲線圖。
第2圖：係本發明電阻式記憶體實施例的組合立體圖。
第3圖：係本發明電阻式記憶體實施例的電性關係曲線圖。
為讓本發明之上述及其他目的、特徵及優點能更明顯易懂，下文特舉本發明之較佳實施例，並配合所附圖式，作詳細說明如下：
請參閱第2圖所示，其係本發明電阻式記憶體實施例的組合立體圖。其中，該電阻式記憶體可包含一第一電極層1、一第一絕緣層2、一富氧層3、一第二絕緣層4及一第二電極層5，該第一絕緣層2疊設於該第一電極層1之上表面；該富氧層3疊設於該第一絕緣層2之上表面，該富氧層3可由氧化物摻雜金屬元素，該金屬元素之含量百分比最多不大於10%；該第二絕緣層4疊設於該富氧層3之上表面；該第二電極層5疊設於該第二絕緣層4之上表面(以圖面而言)。
在此實施例中，該第一電極層1、第二電極層5的材料可為適於導電的材料，如：鉑(Pt)或氮化鈦(TiN)等；該第一絕緣層2、第二絕緣層4之材料可為具有電性絕緣功能之材料，如：氧化鋅(ZnO)、三氧化二銦(In2O3)、三氧化二鎵(Ga2O3)或氧化錫(SnO),,等；該富氧層3之金屬元素可為導電效果佳的元素，如：釓(Gd)、鈦(Ti)、鋯(Zr)、鉿(Hf)、鉭(Ta)或鎢(W)等，該富氧層3之氧化物可為二氧化矽(SiO2)或二氧化鉿(HfO2)等；其中，該富氧層3的厚度可為5至15奈米(以10奈米為佳)，該第一絕緣層2、第二絕緣層4的厚度可為10至30奈米，惟不以此為限。
本發明電阻式記憶體實施例實際使用時，可於該第一電極層 1、第二電極層5施加一偏壓訊號，該偏壓訊號可為脈寬調變(PWM)訊號，該脈寬調變訊號的極性(正或負)、振幅、工作週期及頻率(單位時間脈衝數)皆可調整，當經過初始形成程序(initial forming process)後，可利用電場驅動該富氧層3之氧離子對金屬元素產生氧化/還原反應，氧離子可產生雙極性切換(bipolar switching)之高、低阻態電性曲線(如第3圖所示)。
請再參閱第3圖所示，其中，由於該富氧層3之氧離子、金屬元素所產生的電性曲線可呈現互補的特性，當該偏壓訊號為正電壓時，隨著電壓值增加，該富氧層3之氧離子、金屬元素與該第一絕緣層2、第二絕緣層4可分別形成〝設定〞、〝重設〞效應；當該偏壓訊號為負電壓時，隨著電壓值增加，該富氧層3之氧離子、金屬元素與該第一絕緣層2、第二絕緣層4可分別形成〝重設〞、〝設定〞效應。
其中，由於該第一絕緣層2、第二絕緣層4可分別形成〝重設〞、〝設定〞效應，如：切換成高阻態與低阻態，亦可呈現雙極性切換特性，並具備二記憶判讀窗口D1、D2，因此，本發明電阻式記憶體實施例之特性曲線(如第3圖所示)可解決習知電阻式記憶體在集成電路上潛行電流的問題，同時，本發明電阻式記憶體實施例具備形成電壓低或不易誤判等優點。
另，本發明電阻式記憶體實施例除可解決習知電阻式記憶體在集成電路上潛行電流的問題，且製造過程中無需於二絕緣層之間鍍〝純金屬〞材料，亦即，該第一絕緣層2、富氧層3、第二絕緣層4可採用相似的製程，由於此階段的製程較為匹配，可用一次性製程完成，可避免製作過程過於繁雜。因此，本發明電阻式記憶體實施例亦可達成「降低製造成本」功效。
請再參閱第2圖所示，本發明電阻式記憶體實施例主要由該 第一絕緣層2疊設於該第一電極層1；該富氧層3可疊設於該第一絕緣層2，該富氧層3可由氧化物摻雜金屬元素，該金屬元素之含量百分比最多不大於10%；該第二絕緣層4可疊設於該富氧層3；及該第二電極層5可疊設於該第二絕緣層4，其中，該金屬元素可為金，該富氧層的厚度可為5至15奈米(以10奈米為佳)。因此，本發明電阻式記憶體實施例可利用該富氧層中氧離子與金屬元素共同參與阻態的切換反應，同時形成〝設定〞(set)及〝重設〞(reset)效應，使本發明電阻式記憶體實施例之電性曲線可切換成高阻態與低阻態、呈現雙極性切換特性，並具備二記憶判讀窗口，可以解決習知電阻式記憶體在集成電路上潛行電流的問題。
又，本案之電阻式記憶體實施例無需於二絕緣層之間鍍〝純金屬〞材料，可以達成「降低製造成本」功效，改善習知互補式電阻開關記憶體「不適於降低製造成本」等缺點。
雖然本發明已利用上述較佳實施例揭示，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍之內，相對上述實施例進行各種更動與修改仍屬本發明所保護之技術範疇，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧第一電極層
2‧‧‧第一絕緣層
3‧‧‧富氧層
4‧‧‧第二絕緣層
5‧‧‧第二電極層

Claims (8)

  1. 一種電阻式記憶體，包含：一第一電極層；一第一絕緣層，疊設於該第一電極層；一富氧層，疊設於該第一絕緣層，該富氧層係由氧化物摻雜金屬元素，該金屬元素之含量百分比最多不大於10%；一第二絕緣層，疊設於該富氧層；及一第二電極層，疊設於該第二絕緣層。
  2. 根據申請專利範圍第1項所述之電阻式記憶體，其中該金屬元素為釓、鈦、鋯、鉿、鉭或鎢。
  3. 根據申請專利範圍第1項所述之電阻式記憶體，其中該氧化物為二氧化矽或二氧化鉿。
  4. 根據申請專利範圍第1項所述之電阻式記憶體，其中該富氧層的厚度為5至15奈米。
  5. 根據申請專利範圍第4項所述之電阻式記憶體，其中該富氧層的厚度為10奈米。
  6. 根據申請專利範圍第1項所述之電阻式記憶體，其中該第一絕緣層及該第二絕緣層的厚度分別為10至30奈米。
  7. 根據申請專利範圍第1項所述之電阻式記憶體，其中該第一電極層及該第二電極層的材料為鉑或氮化鈦。
  8. 根據申請專利範圍第1項所述之電阻式記憶體，其中該第一絕緣層及該第二絕緣層的材料分別為氧化鋅、三氧化二銦、三氧化二鎵或氧化錫。
TW104135115A 2015-10-26 2015-10-26 電阻式記憶體 TWI564898B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104135115A TWI564898B (zh) 2015-10-26 2015-10-26 電阻式記憶體
US14/957,658 US20170117465A1 (en) 2015-10-26 2015-12-03 Resistive Random Access Memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104135115A TWI564898B (zh) 2015-10-26 2015-10-26 電阻式記憶體

Publications (2)

Publication Number Publication Date
TWI564898B true TWI564898B (zh) 2017-01-01
TW201715524A TW201715524A (zh) 2017-05-01

Family

ID=58408066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135115A TWI564898B (zh) 2015-10-26 2015-10-26 電阻式記憶體

Country Status (2)

Country Link
US (1) US20170117465A1 (zh)
TW (1) TWI564898B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535713B2 (en) 2015-09-30 2020-01-14 International Business Machines Corporation Integrated reactive material erasure element with phase change memory
US9941004B2 (en) * 2015-12-30 2018-04-10 International Business Machines Corporation Integrated arming switch and arming switch activation layer for secure memory
KR101926031B1 (ko) * 2017-07-25 2018-12-06 한국과학기술연구원 상보적 저항 변화성 충전재 및 그를 포함하는 비휘발성 상보적 저항 변화 메모리

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432720B2 (en) * 2010-06-29 2013-04-30 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device
US8445881B2 (en) * 2010-04-23 2013-05-21 Sharp Kabushiki Kaisha Nonvolatile variable resistive element and nonvolatile semiconductor memory device
US8686389B1 (en) * 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US8791444B2 (en) * 2011-11-23 2014-07-29 National Chiao Tung University Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same
US8890109B2 (en) * 2012-12-20 2014-11-18 Intermolecular, Inc. Resistive random access memory access cells having thermally isolating structures
US20150093876A1 (en) * 2013-09-03 2015-04-02 Intermolecular Inc. Doped Oxide Dielectrics for Resistive Random Access Memory Cells
US9053786B2 (en) * 2011-03-23 2015-06-09 Kabushiki Kaisha Toshiba Resistance-change memory
US20150249211A1 (en) * 2014-03-03 2015-09-03 Infineon Technologies Ag Memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3022393B1 (fr) * 2014-06-11 2016-07-01 Commissariat Energie Atomique Dispositif de memoire vive resistive
US9530833B2 (en) * 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445881B2 (en) * 2010-04-23 2013-05-21 Sharp Kabushiki Kaisha Nonvolatile variable resistive element and nonvolatile semiconductor memory device
US8432720B2 (en) * 2010-06-29 2013-04-30 Sharp Kabushiki Kaisha Nonvolatile semiconductor memory device
US9053786B2 (en) * 2011-03-23 2015-06-09 Kabushiki Kaisha Toshiba Resistance-change memory
US8791444B2 (en) * 2011-11-23 2014-07-29 National Chiao Tung University Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same
US8686389B1 (en) * 2012-10-16 2014-04-01 Intermolecular, Inc. Diffusion barrier layer for resistive random access memory cells
US8890109B2 (en) * 2012-12-20 2014-11-18 Intermolecular, Inc. Resistive random access memory access cells having thermally isolating structures
US20150093876A1 (en) * 2013-09-03 2015-04-02 Intermolecular Inc. Doped Oxide Dielectrics for Resistive Random Access Memory Cells
US20150249211A1 (en) * 2014-03-03 2015-09-03 Infineon Technologies Ag Memory

Also Published As

Publication number Publication date
US20170117465A1 (en) 2017-04-27
TW201715524A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
TWI402980B (zh) 具有緩衝層之電阻式記憶結構
JP5152173B2 (ja) 半導体装置及びその製造方法
Kumar et al. High-performance TiN/Al 2 O 3/ZnO/Al 2 O 3/TiN flexible RRAM device with high bending condition
US8437173B2 (en) Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
US8675393B2 (en) Method for driving non-volatile memory element, and non-volatile memory device
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
CN101106171B (zh) 包括可变电阻材料的非易失存储器
JP5313413B2 (ja) 抵抗変化素子の駆動方法、及び不揮発性記憶装置
US20160111640A1 (en) Resistive random access memory
WO2010064446A1 (ja) 不揮発性記憶素子及び不揮発性記憶装置
CN101981695B (zh) 电阻变化元件及其制造方法
JP2008028228A (ja) 可変抵抗素子および抵抗変化型メモリ装置
JP2007243183A (ja) 抵抗性メモリ素子
KR20090126530A (ko) 저항성 메모리 소자
US9853212B2 (en) Resistive switching in memory cells
JP2007235139A (ja) 二つの酸化層を利用した不揮発性メモリ素子
TWI564898B (zh) 電阻式記憶體
Gorshkov et al. Resistive switching in metal-insulator-metal structures based on germanium oxide and stabilized zirconia
US8907314B2 (en) MoOx-based resistance switching materials
US9685610B2 (en) Method for producing a resistive random access memory
JP4655000B2 (ja) 可変抵抗素子および抵抗変化型メモリ装置
TWI559452B (zh) 電阻式記憶體
TWI565046B (zh) 電阻式記憶體及其製作方法
TWI500193B (zh) 記憶體元件與其製程

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees