CN103378165B - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN103378165B
CN103378165B CN201310126339.1A CN201310126339A CN103378165B CN 103378165 B CN103378165 B CN 103378165B CN 201310126339 A CN201310126339 A CN 201310126339A CN 103378165 B CN103378165 B CN 103378165B
Authority
CN
China
Prior art keywords
electrode
thin film
semiconductor layer
film transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310126339.1A
Other languages
English (en)
Other versions
CN103378165A (zh
Inventor
林志勋
安秉斗
金建熙
朴埈贤
李制勋
朴在佑
金大奂
郑贤广
金在亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University Mathematics Third Group
Samsung Display Co Ltd
Original Assignee
National University Mathematics Third Group
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University Mathematics Third Group, Samsung Display Co Ltd filed Critical National University Mathematics Third Group
Publication of CN103378165A publication Critical patent/CN103378165A/zh
Application granted granted Critical
Publication of CN103378165B publication Critical patent/CN103378165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H10D64/259—Source or drain electrodes being self-aligned with the gate electrode and having bottom surfaces higher than the interface between the channel and the gate dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管包括：栅电极；设置为覆盖栅电极的第一绝缘层；半导体层，设置在第一绝缘层上，该半导体层包括第一侧表面部分；源电极，设置在半导体层上；以及漏电极，设置在第一绝缘层上，该漏电极包括第二侧表面部分。第一侧表面部分与第二侧表面部分接触。

Description

薄膜晶体管
技术领域
本公开的实施方式针对薄膜晶体管。更具体而言，本公开的实施方式针对底栅型薄膜晶体管。
背景技术
薄膜晶体管用于诸如液晶显示器、有机发光显示器等的平板显示器装置中作为开关器件。薄膜晶体管的载流子迁移率和漏电流取决于载流子移动通过的沟道层的材料和条件。
一般而言，薄膜晶体管的沟道层由非晶硅层形成。非晶硅薄膜晶体管均匀地形成在大基板上，但是具有低载流子迁移率。
发明内容
本公开的实施方式提供一种能够与外部光无关地工作的薄膜晶体管。
本公开的实施方式提供一种能够稳定地工作的显示装置。
本发明构思的实施方式提供一种薄膜晶体管，该薄膜晶体管包括：栅电极；设置为覆盖栅电极的第一绝缘层；半导体层，设置在第一绝缘层上，该半导体层包括第一侧表面部分；源电极，设置在半导体层上；以及漏电极，设置在第一绝缘层上，该漏电极包括第二侧表面部分。第一侧表面部分与第二侧表面部分接触。
半导体层设置在源电极与第一绝缘层之间，漏电极与第一绝缘层的上表面直接接触。当在平面图中看时，栅电极关于源电极的交叠区域大于栅电极关于漏电极的交叠区域。
薄膜晶体管还包括蚀刻阻挡物，该蚀刻阻挡物设置在源电极与漏电极之间以覆盖半导体层的上表面。
半导体层包括包含铟（In）、镓（Ga）、锌（Zn）和锡（Sn）中的至少一种的氧化物半导体。
本发明构思的实施方式提供一种显示装置，该显示装置包括显示器件以及施加驱动信号到显示器件的薄膜晶体管。
显示器件包括连接到薄膜晶体管的第一电极、与第一电极协作形成电场的第二电极、和通过所述电场而工作的液晶层。
显示装置还包括其上设置有栅电极的第一基底基板和面对第一基底基板的第二基底基板，液晶层插置在第一基底基板和第二基底基板之间。第一电极可以设置在第一基底基板上，第二电极可以设置在第二基底基板上，或者第一电极和第二电极可以设置在第一基底基板上并且彼此绝缘。
本发明构思的其它实施方式提供一种薄膜晶体管，该薄膜晶体管包括：栅电极；覆盖栅电极的第一绝缘层；半导体层，设置在第一绝缘层上并交叠至少一部分栅电极；源电极，设置在半导体层上；以及漏电极，设置在第一绝缘层并与栅电极间隔开，其中栅电极关于源电极的交叠区域大于栅电极关于漏电极的交叠区域。
根据以上，根据本发明构思的实施方式的薄膜晶体管可以减小其阈值电压的负移。
显示装置可以使用根据本发明构思的实施方式的薄膜晶体管稳定地工作。另外，根据本发明构思的实施方式的显示装置可以具有改善的亮度和分辨率。
附图说明
图1是显示出根据本公开的示例性实施方式的薄膜晶体管的截面图；
图2A至图2C是显示出根据本公开的示例性实施方式的薄膜晶体管的制造方法的截面图；
图3是显示出根据本公开的另一示例性实施方式的薄膜晶体管的截面图；
图4是曲线图，显示出在传统的薄膜晶体管和根据本公开示例性实施方式的薄膜晶体管中，在漏电极和源电极之间流动的电流Ids与栅电压Vgs的关系；
图5是曲线图，显示出在传统的薄膜晶体管和根据本公开示例性实施方式的薄膜晶体管中，导带能级与沟道部分深度的关系；
图6是显示出根据本公开示例性实施方式的液晶显示器的电路图；
图7A是显示出根据本公开示例性实施方式的液晶显示器的平面图；
图7B是沿图7A的线I-I′截取的截面图；
图8A、图9A、图10A、图11A和图12A是平面图，显示出根据本公开的显示装置的制造方法；
图8B、图9B、图10B、图11B和图12B是截面图，每个沿图8A、图9A、图10A、图11A和图12A所示的线I-I′截取；
图13A是平面图，显示出根据本公开的另一示例性实施方式的显示装置；
图13B是沿图13A的线II-II′截取的截面图。
具体实施方式
将理解，当元件或层被称为在另一元件或层“上”、直接“连接到”或“耦接到”另一个元件或层时，它可以直接在另一元件或层上、连接到或耦接到另一个元件或层，或者可以存在居间元件或层。相同的附图标记始终指代相同的元件。
在下文中，将参考附图详细说明本公开的示例性实施方式。
在本示例性实施方式中，将描述其中栅电极形成在沟道部分下面的底栅型薄膜晶体管作为代表性示例。
图1是显示出根据本公开的示例性实施方式的薄膜晶体管的截面图。
参考图1，薄膜晶体管包括栅电极GE、半导体层SM、源电极SE和漏电极DE。
栅电极GE设置在基底基板BS上。基底基板BS可以是硅基板、玻璃基板或塑料基板，但是不限于此。此外，基底基板BS可以是透明或不透明的。
栅电极GE由导电材料诸如金属形成。栅电极GE可以由两种或多种金属或合金形成。此外，栅电极GE可具有单层结构或多层结构。
绝缘层INS设置在基底基板上以覆盖栅电极GE。绝缘层INS可以包括有机绝缘材料或无机绝缘材料，诸如硅氧化物或硅氮化物。
半导体层SM设置为在绝缘层INS上的薄膜，并覆盖一部分绝缘层INS。半导体层SM设置在栅电极GE上方，并且当在平面图看时交叠至少一部分栅电极GE。半导体层SM包括基本上平行于绝缘层INS的上表面的第一上表面部分SMU以及连接第一上表面部分SMU和绝缘层INS的第一侧表面部分SMS。第一上表面部分SMU基本上平行于基底基板BS的上表面，第一侧表面部分SMS垂直于绝缘层INS的上表面或者相对于绝缘层INS的上表面倾斜。
半导体层SM可以包括氧化物半导体。氧化物半导体包括铟（In）、镓（Ga）、锌（Zn）和锡（Sn）中的至少一种。例如，半导体层SM可以包括氧化物半导体诸如锌氧化物、锡氧化物、铟氧化物、铟-锌（In-Zn）氧化物、铟-锡（In-Sn）氧化物、铟-镓-锌（In-Ga-Zn）氧化物、铟-锌-锡（In-Zn-Sn）氧化物、铟-镓-锌-锡（In-Ga-Zn-Sn）氧化物等。
源电极SE直接设置在第一上表面部分SMU上以覆盖半导体层SM的第一上表面部分SMU的至少一部分。
漏电极DE设置在绝缘层INS上并且与源电极SE间隔开。漏电极DE包括基本上平行于绝缘层INS的上表面的第二上表面部分DEU以及连接第二上表面部分DEU和绝缘层INS的第二侧表面部分DES。第二上表面部分DEU基本上平行于基底基板BS的上表面，第二侧表面部分DES垂直于绝缘层INS的上表面或相对于绝缘层INS的上表面倾斜。
半导体层SM的第一侧表面部分SMS和漏电极DE的第二侧表面部分DES彼此接触。漏电极DE基本上没有设置在半导体层SM的第一上表面部分SMU上。也就是说，当在平面图中看时，源电极SE交叠一部分半导体层SM，但是漏电极DE基本上不交叠半导体层SM或者关于半导体层SM具有小的交叠区域。半导体层SM的设置在源电极SE和漏电极DE之间的部分用作沟道部分，当栅导通信号被施加到栅电极GE时，在该沟道部分中形成导电沟道。
源电极SE和漏电极DE可以由导电材料诸如金属形成。源电极SE和漏电极DE的每个可以由单一金属、两种或多种金属、或金属合金形成。此外，源电极SE和漏电极DE的每个可具有单层结构或多层结构。
至少一部分源电极SE设置在半导体层SM上，但是漏电极DE设置在绝缘层INS上。因此，基底基板BS的上表面与源电极SE的上表面之间的距离大于基底基板BS的上表面与漏电极DE的上表面之间的距离。
图2A至图2C是显示出根据本公开示例性实施方式的薄膜晶体管的制造方法的截面图。
参考图2A，栅电极GE形成在基底基板BS上。
栅电极GE通过用导电材料在基底基板BS上形成导电层并且利用光刻工艺图案化该导电层而形成。导电材料可以包括单一金属、两种或多种金属、或金属合金。此外，栅电极GE可以利用导电材料形成为具有单层或多层结构。
参考图2B，绝缘层INS形成在基底基板BS上以覆盖栅电极GE，半导体层SM形成在绝缘层INS上并且覆盖一部分绝缘层INS。
绝缘层INS通过在基底基板BS上方沉积绝缘材料而形成。
半导体层SM可以包括氧化物层。氧化物层包括铟（In）、镓（Ga）、锌（Zn）和锡（Sn）的至少一种。半导体层SM通过在绝缘层INS上方沉积氧化物层并且利用光刻工艺图案化该氧化物层而形成。
参考图2C，源电极SE和漏电极DE形成在其上形成有半导体层SM的基底基板BS上方。
源电极SE和漏电极DE可以由导电材料诸如金属形成。例如，源电极SE和漏电极DE可以通过在基底基板BS上方形成金属层以及通过使用一个掩模的光刻工艺图案化该金属层而形成。源电极SE和漏电极DE的每个可以是单一金属或金属合金的单层结构，但是它们不限于此。也就是说，源电极SE和漏电极DE的每个可具有两种或多种金属和/或其合金的多层结构。在本示例性实施方式中，该金属层被图案化以使得漏电极DE的面对源电极SE的端部仅与半导体层SM的侧表面部分SMS接触。
图3是显示出根据本公开的另一示例性实施方式的薄膜晶体管的截面图。在图3中，相同的附图标记表示与图1中相同的元件，因而将省略相同元件的详细说明。
在根据另一示例性实施方式的薄膜晶体管中，在源电极SE和漏电极DE之间提供蚀刻阻挡物ES。蚀刻阻挡物ES防止半导体层SM被蚀刻。蚀刻阻挡物ES通过在形成源电极SE和漏电极DE之前使用绝缘材料在半导体层SM上形成绝缘层并且使用光刻工艺图案化该绝缘层而形成。蚀刻阻挡物ES覆盖源电极SE和漏电极DE之间的区域。在形成蚀刻阻挡物ES之后，形成源电极SE和漏电极DE，并且在通过光刻工艺形成源电极SE和漏电极DE时，蚀刻阻挡物ES防止半导体层SM的上表面被蚀刻，由此防止在沟道部分中的缺陷。
根据本公开实施方式的薄膜晶体管可以减少阈值电压的负移。
阈值电压的负移由光负偏置热应力（LNBTS）引起。详细地，根据氧化物半导体的缺陷状态，由光激发的电子集中于其中栅电极和漏电极彼此交叠沟道部分中。非晶氧化物半导体包含氧空位，氧空位在半导体带隙的禁带中的态密度（DOS）由氧空位的程度确定，使得载流子可以容纳在禁带中，引起阈值电压的负移。
因此，当外部光到达沟道部分和绝缘层之间的界面时，来自禁带中的DOS的电子被俘获在导带附近的类似受体的态中，或跃迁到导带中，导致阈值电压的负移。也就是说，通过吸收来自外部光的光而激发的电子积累在其中栅电极和漏电极彼此交叠的区域中。在该情形下，由于形成在源电极和漏电极之间的水平电场，电子主要靠近漏电极集中，电子集中在其中的区域根据电子积累的程度从漏电极扩展到源电极。结果，薄膜晶体管的阈值电压通过积累的电子而负移。
根据上述薄膜晶体管，栅电极和漏电极不在沟道部分中彼此交叠，或者即使栅电极和漏电极彼此交叠，也具有比栅电极关于源电极小的交叠区域。因而，可以防止或减少电子积累，并且可以防止或减小LNBTS，由此减小阈值电压的负移。此外，当电压被施加到栅电极时，电流沿绝缘层和半导体层之间的界面流动，漏电极与半导体层的下部分直接接触。因此，电子可以容易地被电流清除。
图4是曲线图，显示出在传统的薄膜晶体管和根据本公开示例性实施方式的薄膜晶体管中，在漏电极和源电极之间流动的电流Ids与栅电压Vgs的关系。
参考图4，根据本公开示例性实施方式的薄膜晶体管的电流电压曲线与传统的薄膜晶体管的电流电压曲线一致。也就是说，根据本公开示例性实施方式的薄膜晶体管的电压电流性能与传统的薄膜晶体管的相同。
图5是曲线图，显示出在传统的薄膜晶体管和根据本公开示例性实施方式的薄膜晶体管中，导带能级与沟道部分深度的关系。在图5中，比较示例的曲线表示传统薄膜晶体管的测量值，实施方式示例的曲线表示根据本公开的薄膜晶体管的测量值，栅-源电压Vgs和漏-源电压Vds每个大约是10伏。第一位置指的是源电极和栅电极彼此交叠的区域，第二位置指的是漏电极和栅电极彼此交叠的区域，第三位置指的是第一位置与第二位置之间的区域，在第三位置中栅电极不交叠源电极和漏电极。在图5中，沟道部分的深度自半导体层的表面测量。
参考图5，在传统的薄膜晶体管和根据示例性实施方式的薄膜晶体管中，第一和第二位置的能级与沟道部分深度之间的关系没有区别。然而，在传统的薄膜晶体管的情形下，在第三位置的能级随着深度增加而减小。这是因为电子集中在第三位置。另一方面，对于根据示例性实施方式的薄膜晶体管，在第三位置的能级不减小。结果，根据示例性实施方式的薄膜晶体管在第一、第二和第三位置具有基本上相同的能级，因而不发生负移。
根据示例性实施方式的薄膜晶体管可以被用于各种电子器件诸如显示装置中。根据示例性实施方式，显示装置包括显示装置以及施加驱动信号到显示装置的薄膜晶体管。在该情形下，显示装置可以包括如上所述且在图1或图3中示出的薄膜晶体管。
显示装置可以包括通过薄膜晶体管操作以显示图像的显示层。显示层可以是液晶层、电泳层、电润湿层等，但是不限于此。
图6是显示出根据本公开的示例性实施方式的液晶显示器的电路图，图7A是显示出根据本公开的示例性实施方式的液晶显示器的平面图，图7B是沿图7A的线I-I′截取的截面图。根据本示例性实施方式的液晶显示器包括多条信号线以及分别连接到信号线且布置成矩阵形式的多个像素。图6、图7A和图7B显示出一个像素作为代表性的示例。
参考图6，信号线包括传输栅信号的多条栅线以及传输数据信号的多条数据线。栅线沿第一方向诸如行方向延伸，数据线沿第二方向诸如列方向延伸。
每个像素连接到单条栅线GL和单条数据线DL。像素包括薄膜晶体管、液晶电容器Clc和存储电容器Cst。薄膜晶体管包括连接到栅线GL的栅电极GE、连接到数据线DL的源电极SE、以及连接到液晶电容器Clc和存储电容器Cst的漏电极DE，该液晶电容器Clc和存储电容器Cst连接到公共电压线CVL。
当栅信号被施加到薄膜晶体管的栅电极GE时，薄膜晶体管被导通并且数据信号被充入连接到薄膜晶体管的漏电极DE的液晶电容器Clc和存储电容器Cst。存储电容器Cst被充入数据信号并且在薄膜晶体管截止之后保持在充电水平。
参考图7A和图7B，液晶显示器包括第一基板SUB1、面对第一基板SUB1的第二基板SUB2、以及设置在第一基板SUB1和第二基板SUB2之间的液晶层LC。
第一基板SUB1包括第一基底基板BS1。第一基底基板BS1具有矩形形状并且由透明绝缘材料形成。
栅线GL、数据线DL和公共电压线CVL设置在第一基底基板BS1上。
栅线GL沿第一方向D1延伸，公共电压线CVL与栅线GL间隔开且沿第一方向D1延伸。公共电压线CVL包括从公共电压线CVL分支的存储电极STE。存储电极STE沿交叉第一方向D1的第二方向D2延伸。
第一绝缘层INS1设置在其上形成有栅线GL和公共电压线CVL的第一基底基板BS1上。第一绝缘层INS1包括绝缘材料，诸如硅氮化物、硅氧化物等。
数据线DL沿第二方向D2延伸并且与栅线GL和公共电压线CVL通过插置在其间的第一绝缘层INS1而绝缘。
多个薄膜晶体管设置在第一基底基板BS1上，每个薄膜晶体管连接到相应的栅线GL和相应的数据线DL。薄膜晶体管包括栅电极GE、第一绝缘层INS1、半导体层SM、源电极SE和漏电极DE。
栅电极GE从栅线GL突出或设置在一部分栅线GL上。栅线GL和栅电极GE由金属形成。金属可以包括镍、铬、钼、铝、钛、铜、钨或其合金。栅电极GE可具有上述金属的单层结构或多层结构。例如，栅电极GE可具有彼此顺序地层叠的钼、铝和钼的三层结构、顺序层叠的钛和铜的双层结构、或钛和铜的合金的单层结构。
第一绝缘层INS1设置在第一基底基板BS1上方以覆盖栅电极GE和公共电压线CVL。
半导体层SM设置为在第一绝缘层INS1上的薄膜，并覆盖一部分第一绝缘层INS1。半导体层SM设置在栅电极GE上方，并且当在平面图中看时交叠至少一部分栅电极GE。半导体层SM包括基本上平行于第一绝缘层INS1的上表面的上表面部分SMU以及连接上表面部分SMU和第一绝缘层INS1的侧表面部分SMS。上表面部分SMU基本上平行于第一基底基板BS1的上表面，侧表面部分SMS垂直于第一绝缘层INS1的上表面或相对于第一绝缘层INS1的上表面倾斜。
半导体层SM可以包括氧化物半导体。氧化物半导体包括铟（In）、镓（Ga）、锌（Zn）和锡（Sn）的至少一种。例如，半导体层SM可以包括氧化物半导体诸如锌氧化物、锡氧化物、铟氧化物、铟-锌（In-Zn）氧化物、铟-镓-锌（In-Ga-Zn）氧化物、铟-锌-锡（In-Zn-Sn）氧化物、铟-镓-锌-锡（In-Ga-Zn-Sn）氧化物等。
源电极SE直接设置在第一上表面部分SMU上以覆盖半导体层SM的第一上表面部分SMU的一部分。漏电极DE设置在第一绝缘层INS1上并且与源电极SE间隔开。漏电极DE直接接触侧表面部分SMS，但是没有设置在半导体层SM的上表面部分SMU上。也就是说，当在平面图中看时，源电极SE交叠一部分半导体层SM，但是漏电极DE不交叠半导体层SM或者交叠半导体层SM的小的区域。半导体层SM的设置在源电极SE和漏电极DE之间的部分用作沟道部分，当栅导通信号被施加到栅电极GE时在该沟道部分中形成导电沟道。
源电极SE和漏电极DE可以由导电材料诸如金属形成。源电极SE和漏电极DE的每个可以由单一金属、两种或多种金属、或金属合金形成。例如，源电极SE和漏电极DE每个均可以包括镍、铬、钼、铝、钛、铜、钨或其合金。此外，源电极SE和漏电极DE的每个可具有单层结构或多层结构。例如，源电极SE和漏电极DE每个均可以具有钛和铜的双层结构。
至少一部分源电极SE设置在半导体层SM上，但是漏电极DE设置在绝缘层INS上。因此，第一基底基板BS1的上表面与源电极SE的上表面之间的距离大于第一基底基板BS1的上表面与漏电极DE的上表面之间的距离。
第二绝缘层INS2设置在第一基底基板BS1上以覆盖薄膜晶体管。
第一电极EL1设置在第二绝缘层INS2上。第一电极EL1可以提供为一体形成的单一主体板。第二绝缘层INS2包括穿透其形成从而暴露一部分漏电极DE的第一接触孔CH1，并且第一电极EL1通过该第一接触孔CH1连接到漏电极DE。第一电极EL1由透明导电材料形成。特别地，第一电极EL1由透明导电氧化物形成，诸如铟锡氧化物（ITO）、铟锌氧化物（IZO）、铟锡锌氧化物（ITZO）等。
第一电极EL1交叠一部分存储电极STE。第一电极EL1协同存储电极STE以及插置在第一电极EL1和存储电极STE之间的第一绝缘层INS1和第二绝缘层INS2形成存储电容器。
第三绝缘层INS3设置在第一电极EL1上。第三绝缘层INS3覆盖沟道部分和第一电极EL1。第三绝缘层INS3可以包括硅氮化物或硅氧化物。
第二电极EL2设置在第三绝缘层INS3上。第二电极EL2由透明导电材料形成。特别地，第二电极EL2由透明导电氧化物形成，诸如铟锡氧化物（ITO）、铟锌氧化物（IZO）、铟锡锌氧化物（ITZO）等。
第二电极EL2交叠一部分第一电极EL1。第二电极EL2包括多个缝SLT。缝SLT相对于第一方向D1或第二方向D2倾斜。此外，第二电极EL2包括其中缝SLT相对于彼此在不同方向上倾斜的多个区域。在该情形下，这些区域关于与像素交叉的虚拟线（例如，水平地或纵向地穿过像素的中心的线）基本上轴对称，或者关于像素中的一点（例如，像素的中心）基本上点对称。例如，图7A显示了缝SLT，该缝SLT基本上关于与像素交叉的沿第一方向D1的虚拟线轴对称。
换言之，第二电极EL2包括形成在每个像素中的主干部分EL2a以及从主干部分EL2a提供并且通过缝SLT分离的多个分支EL2b。分支EL2b以规则的间隔彼此间隔开。第二电极EL2的分支EL2b与第一电极EL1一起形成边缘电场。分支EL2b沿预定方向延伸并且基本上彼此平行。主干部分EL2a和分支EL2b可具有各种形状。例如，分支EL2b可以关于主干部分EL2a延伸的方向倾斜以及关于与主干部分EL2a的延伸方向垂直的方向倾斜。此外，主干部分EL2a可具有几个弯曲。
第二电极EL2可以由透明导电材料形成。详细地，第二电极EL2可以由导电的金属氧化物形成，诸如铟锡氧化物（ITO）、铟锌氧化物（IZO）、铟锡锌氧化物（ITZO）等。
此外，第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3包括穿透其形成以暴露一部分公共电压线CVL的第二接触孔CH2。第二电极EL2通过第二接触孔CH2连接到公共电压线CVL。第二电极EL2可以通过公共电压线CVL施加有公共电压。
第二基板SUB2包括第二基底基板BS2，并且还包括滤色器（未示出）。滤色器过滤穿过液晶层LC的光以具有颜色。滤色器包括红色滤色器、绿色滤色器和蓝色滤色器。红色、绿色和蓝色滤色器布置为与像素一一对应。
包括液晶分子的液晶层LC设置在第一基板SUB1与第二基板SUB2之间。
图8A、图9A、图10A、图11A和图12A是平面图，显示出根据本公开实施方式的显示装置的制造方法，图8B、图9B、图10B、图11B和图12B是截面图，每个沿图8A、图9A、图10A、图11A和图12A所示的线I-I′截取。
参考图8A和图8B，栅线部形成在第一基底基板BS1上。栅线部包括栅线GL、栅电极GE、公共电压线CVL和存储电极STE。
栅线部由导电材料诸如金属形成。例如，栅线部通过在第一基底基板BS1上方形成金属层以及使用光刻工艺图案化该金属层而形成。栅线部可具有单一金属或金属合金的单层结构，但是不限于单层结构。也就是说，栅线部可具有两种或多种金属和/或其合金的多层结构。
参考图9A和图9B，第一绝缘层INS1形成在栅线部上，半导体层SM形成在第一绝缘层INS1上并覆盖一部分第一绝缘层INS1。半导体层SM设置在栅电极GE上方，并且当在平面图中看时交叠至少一部分栅电极GE。
半导体层SM包括包含铟（In）、镓（Ga）、锌（Zn）和锡（Sn）的至少一种的氧化物材料。半导体层SM通过使用氧化物材料在第一绝缘层INS1上形成氧化物层并使用光刻工艺图案化该氧化物层而形成。
参考图10A和图10B，数据线部形成在半导体层SM上。数据线部包括数据线DL、源电极SE和漏电极DE。
数据线部由导电材料诸如金属形成。例如，数据线部通过在第一绝缘层INS1和半导体层SM上方形成金属层以及使用光刻工艺图案化该金属层而形成。数据线部可具有单一金属或金属合金的单层结构，但是不限于单层结构。也就是说，数据线部可具有两种或多种金属和/或其合金的多层结构。
在本示例性实施方式中，源电极SE形成在上表面部分SMU上以覆盖半导体层SM的部分上表面部分SMU。漏电极DE设置在第一绝缘层INS1上并且与源电极SE间隔开。漏电极DE与半导体层SM的侧表面部分SMS直接接触，并且没有设置在半导体层SM的上表面部分SMU上。也就是说，当在平面图中看时，源电极SE交叠一部分半导体层SM，但是漏电极DE不交叠半导体层SM或者关于半导体层SM具有小的交叠区域。
参考图11A和图11B，第二绝缘层INS2形成在第一绝缘层INS1上以覆盖数据线部，第一电极EL1形成在第二绝缘层INS2上。
第二绝缘层INS2可以通过沉积绝缘材料而形成。第二绝缘层INS2包括第一接触孔CH1以暴露一部分漏电极DE，第一接触孔CH1可以使用光刻工艺形成。
第一电极EL1通过用导电材料在第二绝缘层INS2上形成导电层并且利用光刻工艺图案化该导电层而形成。第一电极EL1通过第一接触孔CH1连接到漏电极DE。
参考图12A和图12B，第三绝缘层INS3形成在第二绝缘层INS2上以覆盖第一电极EL1，第二电极EL2形成在第三绝缘层INS3上。
第三绝缘层INS3通过沉积绝缘材料而形成。第三绝缘层INS3包括第二接触孔CH2以暴露一部分公共电压线CVL，第二接触孔CH2使用光刻工艺形成。
第二电极EL2通过用导电材料在第三绝缘层INS3上形成导电层并且利用光刻工艺图案化该导电层而形成。第二电极EL2通过第二接触孔CH2连接到公共电压线CVL。
虽然没有在图中示出，但是第一基板SUB1被设置为面对第二基板SUB2，液晶层LC形成在第一基板SUB1与第二基板SUB2之间。
图13A是平面图，显示出根据本公开另一示例性实施方式的液晶显示器，图13B是沿图13A的线II-II′截取的截面图。在图13A和图13B中，相同的附图标记表示与图7A和图7B中相同的元件，因而将省略相同元件的详细说明。
参考图13A和图13B，液晶显示器包括第一基板SUB1、第二基板SUB2以及设置在第一基板SUB1与第二基板SUB2之间的液晶层LC。
第一基板SUB1包括第一基底基板BS1以及设置在第一基底基板BS1上的第一电极EL1，第二基板SUB2包括第二基底基板BS2以及设置在第二基底基板BS2上的第二电极EL2。
栅线GL、数据线DL和存储线STL设置在第一基底基板BS1上。栅线GL和存储线STL沿第一方向D1延伸，数据线DL沿交叉第一方向D1的第二方向D2延伸。数据线DL与栅线GL和存储线STL通过插置在其间的第一绝缘层INS1而绝缘。
多个薄膜晶体管设置在第一基底基板BS1上，每个薄膜晶体管连接到栅线GL中的相应栅线以及数据线DL中的相应数据线。薄膜晶体管包括栅电极GE、第一绝缘层INS1、半导体层SM、源电极SE和漏电极DE。
第二绝缘层INS2设置在第一绝缘层INS1上以覆盖薄膜晶体管。
第一电极EL1设置在第二绝缘层INS2上。第二绝缘层INS2包括第一接触孔CH1以暴露一部分漏电极DE，第一电极EL1通过该第一接触孔CH1连接到漏电极DE。
第一电极EL1交叠一部分存储线STL。第一电极EL1协同存储线STL以及插置在其间的第一绝缘层INS1和第二绝缘层INS2形成存储电容器。
第二基底基板BS2设置为面对第一基底基板BS1，第二电极EL2设置在第二基底基板BS2上。
液晶层LC设置在第一电极EL1与第二电极EL2之间。
具有上述结构的液晶显示器包括根据示例性实施方式的薄膜晶体管，因而液晶显示器可以稳定地运行。此外，根据示例性实施方式的液晶显示器可以改善其亮度和分辨率。一般而言，因为液晶显示器是非自发射显示器，所以液晶显示器利用外部光源诸如日光，或需要分离的光源诸如背光单元。根据传统的液晶显示器，需要光阻挡部来防止沟道部受到自背光单元提供的光的影响。然而，光阻挡层减小了液晶显示器的透光率。
然而，根据本公开示例性实施方式的液晶显示器包括基本上不受光影响的薄膜晶体管，因而根据本公开示例性实施方式的液晶显示器不需要包括光阻挡层。因而，与传统的液晶显示器相比时，根据本公开的示例性实施方式的液晶显示器可以改善其亮度和分辨率。
虽然已经描述了本公开的示例性实施方式，但是应该理解，本公开不应受限于这些示例性实施方式，而是本领域的普通技术人员可以在本公开的精神和范围内进行各种变化和修改。
例如，液晶显示器已经被描述为代表性的示例，但是显示装置不限于液晶显示器。例如，显示装置可以是电润湿显示装置、电泳显示装置等，并且不限于此。
本申请要求享有2012年4月16日在韩国知识产权局提交的韩国专利申请No.10-2012-0039237的优先权，其内容通过引用整体结合于此。

Claims (9)

1.一种薄膜晶体管，包括：
栅电极；
覆盖所述栅电极的第一绝缘层；
半导体层，设置在所述第一绝缘层上，其中所述半导体层包括第一侧表面部分；
源电极，设置在所述半导体层上；以及
漏电极，设置在所述第一绝缘层上，其中所述漏电极包括第二侧表面部分，
其中所述漏电极不交叠所述半导体层，以及
其中所述第一侧表面部分与所述第二侧表面部分接触。
2.根据权利要求1所述的薄膜晶体管，其中所述半导体层设置在所述源电极与所述第一绝缘层之间，所述漏电极与所述第一绝缘层的上表面直接接触。
3.根据权利要求1所述的薄膜晶体管，其中所述栅电极关于所述源电极的交叠区域大于所述栅电极关于所述漏电极的交叠区域。
4.根据权利要求1所述的薄膜晶体管，还包括蚀刻阻挡物，该蚀刻阻挡物设置在所述源电极与所述漏电极之间以覆盖所述半导体层的上表面。
5.根据权利要求1所述的薄膜晶体管，其中所述半导体层包括包含铟(In)、镓(Ga)、锌(Zn)和锡(Sn)的至少一种的氧化物半导体。
6.根据权利要求1所述的薄膜晶体管，还包括其上设置所述栅电极的基底基板，其中所述基底基板与所述源电极的上表面之间的距离大于所述基底基板与所述漏电极的上表面之间的距离。
7.一种薄膜晶体管，包括：
栅电极；
覆盖所述栅电极的第一绝缘层；
半导体层，设置在所述第一绝缘层上并交叠所述栅电极的至少一部分；
源电极，设置在所述半导体层上；以及
漏电极，设置在所述第一绝缘层上并与所述栅电极间隔开，
其中在平面图中，所述源电极交叠所述半导体层的上表面，并且所述漏电极不交叠所述半导体层的整个所述上表面。
8.根据权利要求7所述的薄膜晶体管，其中所述半导体层包括第一侧表面，所述漏电极包括第二侧表面，所述第一侧表面与所述第二侧表面接触。
9.根据权利要求7所述的薄膜晶体管，其中所述半导体层包括包含铟(In)、镓(Ga)、锌(Zn)和锡(Sn)的至少一种的氧化物半导体。
CN201310126339.1A 2012-04-16 2013-04-12 薄膜晶体管 Active CN103378165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0039237 2012-04-16
KR1020120039237A KR101949225B1 (ko) 2012-04-16 2012-04-16 박막 트랜지스터 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN103378165A CN103378165A (zh) 2013-10-30
CN103378165B true CN103378165B (zh) 2018-12-11

Family

ID=49324763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310126339.1A Active CN103378165B (zh) 2012-04-16 2013-04-12 薄膜晶体管

Country Status (3)

Country Link
US (1) US10409126B2 (zh)
KR (1) KR101949225B1 (zh)
CN (1) CN103378165B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI600157B (zh) * 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
KR101719686B1 (ko) 2013-09-30 2017-03-24 주식회사 엘지화학 광반응성 공중합체 및 이를 포함하는 배향막
EP2911204A1 (en) * 2014-02-19 2015-08-26 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Bottom gate thin film transistor device and circuit
KR102480458B1 (ko) 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057885A (en) * 1989-07-28 1991-10-15 Casio Computer Co., Ltd. Memory cell system with first and second gates
CN1808253A (zh) * 2005-01-18 2006-07-26 三菱电机株式会社 显示装置及显示装置的缺陷修复方法
CN101149546A (zh) * 2006-09-22 2008-03-26 北京京东方光电科技有限公司 一种薄膜晶体管在彩膜之上的液晶显示器件及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01219824A (ja) * 1988-02-29 1989-09-01 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
US5396885A (en) * 1992-07-31 1995-03-14 Nelson; Joseph M. Mobile air supply cart having dual tanks and connections allowing simultaneous filling of tank and delivery of air to a user
JP3524029B2 (ja) 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
JP2001308333A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
TW575775B (en) * 2001-01-29 2004-02-11 Hitachi Ltd Liquid crystal display device
JP2003029339A (ja) * 2001-07-13 2003-01-29 Minolta Co Ltd リアプロジェクション光学系
KR100464208B1 (ko) * 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
KR100516508B1 (ko) * 2002-05-06 2005-09-22 진 장 박막트랜지스터 표시판 및 그 제조방법
TW554538B (en) 2002-05-29 2003-09-21 Toppoly Optoelectronics Corp TFT planar display panel structure and process for producing same
US6933529B2 (en) * 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
TW595005B (en) 2003-08-04 2004-06-21 Au Optronics Corp Thin film transistor and pixel structure with the same
KR100675632B1 (ko) * 2003-09-08 2007-02-01 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
KR20050046164A (ko) 2003-11-13 2005-05-18 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101058458B1 (ko) 2004-09-22 2011-08-24 엘지디스플레이 주식회사 저분자 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그의 제조 방법
WO2006083104A1 (en) 2005-02-02 2006-08-10 Kolon Industries, Inc Method for manufacturing array board for display device
US8204204B2 (en) * 2005-06-21 2012-06-19 At&T Intellectual Property I, L.P. Method and apparatus for proper routing of customers
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
TWI322508B (en) 2006-12-12 2010-03-21 Au Optronics Corp Thin film transistor structure
KR20080054783A (ko) 2006-12-13 2008-06-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20080054629A (ko) 2006-12-13 2008-06-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2009027452A (ja) * 2007-07-19 2009-02-05 Nec Corp 移動端末メールシステム、移動端末メール制御方法、および移動端末メール制御プログラム
US7897971B2 (en) 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009059735A (ja) 2007-08-29 2009-03-19 Elpida Memory Inc 半導体記憶装置
TWI469223B (zh) 2007-09-03 2015-01-11 Semiconductor Energy Lab 薄膜電晶體和顯示裝置的製造方法
JP5498711B2 (ja) 2008-03-01 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタ
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI831050B (zh) 2008-11-07 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4752927B2 (ja) 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101658533B1 (ko) 2009-11-25 2016-09-22 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101648702B1 (ko) * 2009-12-11 2016-08-18 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 액정표시장치와 그 제조방법
KR101675115B1 (ko) * 2010-01-12 2016-11-22 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057885A (en) * 1989-07-28 1991-10-15 Casio Computer Co., Ltd. Memory cell system with first and second gates
CN1808253A (zh) * 2005-01-18 2006-07-26 三菱电机株式会社 显示装置及显示装置的缺陷修复方法
CN101149546A (zh) * 2006-09-22 2008-03-26 北京京东方光电科技有限公司 一种薄膜晶体管在彩膜之上的液晶显示器件及其制造方法

Also Published As

Publication number Publication date
KR20130116651A (ko) 2013-10-24
US20130271687A1 (en) 2013-10-17
KR101949225B1 (ko) 2019-04-26
CN103378165A (zh) 2013-10-30
US10409126B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
CN105308752B (zh) 薄膜晶体管、其制造方法和包括其的显示装置
US8294150B2 (en) Panel structure including transistor and connecting elements, display device including the same, and methods of manufacturing panel structure and display device
CN104681623B (zh) 氧化物薄膜晶体管及包括氧化物薄膜晶体管的阵列基板
US8835929B2 (en) Pixel structure and thin film transistor
US20170146853A1 (en) Liquid crystal display device and manufacturing method thereof
US9478667B2 (en) Thin film transistor substrate, method of manufacturing the same, and liquid crystal display panel having the same
US10872984B2 (en) Thin film transistor having channel regions, array substrate, manufacturing method thereof and display device comprising the same
KR102640164B1 (ko) 박막 트랜지스터 표시판
CN105161523B (zh) 一种电极、薄膜晶体管、阵列基板及显示设备
TWI621270B (zh) 薄膜電晶體元件與薄膜電晶體顯示裝置
KR102659970B1 (ko) 표시 기판 및 이의 제조 방법
CN103378165B (zh) 薄膜晶体管
WO2015078037A1 (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板
US9478612B2 (en) Thin film transistor and display device using the same
CN106611764B (zh) 显示设备
US11450721B2 (en) Array substrate including pixel unit with switching transistor and driving transistor having different threshold voltages for improving display effect, and method of manufacturing the same
US9954044B2 (en) Display apparatus
US9373683B2 (en) Thin film transistor
US9653616B2 (en) Display panel and display device using the same
CN104681564B (zh) 显示面板及应用其的显示装置
CN104460143A (zh) 像素结构及其制造方法
CN113345967B (zh) 薄膜晶体管及led背板
US20120326152A1 (en) Thin film transistor substrate, display panel having the same and method of manufacturing
CN103985761A (zh) 薄膜晶体管元件与薄膜晶体管显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant