CN103308851B - 扫描触发器及其方法和具有该扫描触发器的装置 - Google Patents

扫描触发器及其方法和具有该扫描触发器的装置 Download PDF

Info

Publication number
CN103308851B
CN103308851B CN201310085112.7A CN201310085112A CN103308851B CN 103308851 B CN103308851 B CN 103308851B CN 201310085112 A CN201310085112 A CN 201310085112A CN 103308851 B CN103308851 B CN 103308851B
Authority
CN
China
Prior art keywords
circuit
intermediate node
clock signal
data
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310085112.7A
Other languages
English (en)
Other versions
CN103308851A (zh
Inventor
金珉修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103308851A publication Critical patent/CN103308851A/zh
Application granted granted Critical
Publication of CN103308851B publication Critical patent/CN103308851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种扫描触发器及其方法和具有该扫描触发器的装置，其中，所述扫描触发器执行锁存数据输入的正常操作和锁存扫描输入的扫描操作，所述触发器包括第一电路、第二电路和锁存器。第一电路基于时钟信号、数据输入和扫描输入之一以及锁存器输入节点的数据来确定中间节点的电压。在正常操作期间，第二电路基于时钟信号、中间节点的电压和数据输入来确定数据，在扫描操作期间，第二电路基于时钟信号和中间节点的电压来确定数据。锁存器基于时钟信号锁存数据。

Description

扫描触发器及其方法和具有该扫描触发器的装置
本申请要求于2012年3月16日提交到韩国知识产权局的第10-2012-0027387号韩国专利申请的优先权，该申请的公开通过引用全部包含于此。
技术领域
与本发明构思的示例性实施例一致的设备和方法涉及一种扫描触发器，更具体地讲，涉及一种高速低功率扫描触发器、该扫描触发器的操作方法和具有该扫描触发器的数据处理装置。
背景技术
为了设计高速操作芯片，可能需要设计高速触发器。由于现有技术的主从触发器尺寸小并且功耗低，所以被广泛使用。然而，由于数据输出延迟，所以在高速操作芯片中使用主从触发器受到限制。为了改善主从触发器的局限性，开发了脉冲触发器或半动态触发器。然而，因为脉冲的不稳定的特性，所以使用脉冲触发器或半动态触发器的芯片的产量不佳，并且因为保持时间长，所以不容易在芯片上集成脉冲触发器或半动态触发器。
发明内容
本发明的一个或多个示例性实施例提供一种执行锁存数据输入的正常操作和锁存扫描输入的扫描操作的扫描触发器的操作方法，所述方法包括：当扫描触发器执行扫描操作时，基于时钟信号、扫描输入和锁存器输入节点的数据来确定中间节点电压，其中，中间节点电压是扫描触发器的中间节点的电压；基于时钟信号和中间节点电压来确定数据；基于时钟信号来锁存数据。
确定中间节点电压的步骤可包括：将在时钟信号的第一相位的中间节点电压保持为时钟信号转变时的中间节点电压；将在时钟信号的第二相位的中间节点电压确定为与扫描输入同步。第一相位和第二相位具有相反的信号电平。
时钟信号与中间节点电压的重叠部分可与时钟信号的半周期对应。
确定数据的步骤可包括：基于时钟信号和中间节点电压将电源电压提供到锁存器输入节点；在正常操作期间，基于时钟信号、中间节点电压和数据输入使锁存器输入节点的电压下降到地，在扫描操作期间，基于时钟信号和中间节点电压使锁存器输入节点的电压下降到地。
一个或多个实施例提供一种执行锁存数据输入的正常操作和锁存扫描输入的扫描操作的扫描触发器，所述扫描触发器包括第一电路、第二电路和锁存器。
第一电路可基于时钟信号、数据输入和扫描输入之一以及锁存器输入节点的数据来确定中间节点电压。
在正常操作期间，第二电路可基于时钟信号、中间节点电压和数据输入来确定数据，在扫描操作期间，第二电路可基于时钟信号和中间节点电压来确定数据。锁存器可基于时钟信号锁存数据。中间节点可以是布置在第一电路与第二电路之间的节点。
当扫描触发器执行扫描操作时，第一电路可将在时钟信号的第一相位的中间节点电压保持为时钟信号转变时的中间节点电压，将在时钟信号的第二相位的中间节点电压确定为与扫描输入同步。第一相位和第二相位可具有相反的信号电平。第二电路可包括来源电路和下降电路。
来源电路可基于时钟信号和中间节点电压将电源电压提供到锁存器输入节点。在正常操作期间，下降电路可基于时钟信号、中间节点电压和数据输入使锁存器输入节点的电压下降到地，在扫描操作期间，下降电路可基于时钟信号和中间节点电压使锁存器输入节点的电压下降到地。
根据示例性实施例的一方面，第一电路可包括来源电路，该来源电路包括第一子来源电路和第二子来源电路，其中，第一子来源电路响应于时钟信号和扫描输入来控制电源节点和中间节点之间的连接，第二子来源电路响应于数据来控制电源节点和中间节点之间的连接。
根据另一示例性实施例的一方面，第一电路可包括第一连接电路和第二连接电路，其中，第一连接电路基于扫描输入和数据来控制中间节点与地节点之间的连接，第二连接电路基于扫描使能信号和数据输入的逻辑组合信号、数据和时钟信号来控制中间节点与地节点之间的连接。
根据另一示例性实施例的一方面，第一电路可包括第一连接电路和第二连接电路，其中，第一连接电路响应于扫描输入和数据来控制中间节点与地节点之间的连接，第二连接电路响应于扫描使能信号和数据输入的逻辑组合信号以及时钟信号来控制第一连接电路与地节点之间的连接。
根据另一示例性实施例的一方面，第一电路可包括第一连接电路和第二连接电路，其中，第一连接电路响应于扫描输入和数据来控制中间节点与地节点之间的连接，第二连接电路响应于扫描使能信号和数据输入的逻辑组合信号以及时钟信号来控制中间节点与第一连接电路之间的连接。
所述扫描触发器还可包括通过对指示正常操作和扫描操作的扫描使能信号和扫描数据执行逻辑操作来产生扫描输入的逻辑电路。数据输入可以是包括一个比特或多个比特的并行数据。
根据另一示例性实施例的一方面，第一电路可包括第一保持电路和第二保持电路，其中，第一保持电路用于基于时钟信号和数据对数据进行放电，第二保持电路用于基于时钟信号和中间节点电压对中间节点电压进行放电。
根据另一示例性实施例的一方面，第一电路可包括用于基于时钟信号、数据和中间节点电压通过第二电路对数据进行放电的保持电路。
一个或多个示例性实施例提供执行锁存数据输入的正常操作和锁存扫描输入的扫描操作的另一扫描触发器，所述扫描触发器包括第一电路、第二电路、锁存器和复位电路。
第一电路可基于时钟信号、数据输入和扫描输入之一以及锁存器输入节点的数据来确定中间节点电压。在正常操作期间，第二电路可基于时钟信号、中间节点电压和数据输入来确定数据，在扫描操作期间，第二电路可基于时钟信号和中间节点电压来确定数据。锁存器可基于时钟信号来锁存数据。
复位电路可响应于指示复位操作的指示信号将中间节点电压下拉到地。
根据示例性实施例，提供一种可包括数据源和扫描触发器的数据处理装置，其中，所述数据源输出扫描数据和数据输入中的至少一个，所述锁存器可执行锁存与扫描数据有关的扫描输入的扫描操作和锁存数据输入的正常操作。
附图说明
图1是根据示例性实施例的扫描触发器的示意性框图；
图2是描述根据示例性实施例的图1中示出的扫描触发器的示例性实施例的电路图；
图3描述根据示例性实施例的图2中示出的扫描触发器的正常操作中的元件的连接关系；
图4是根据示例性实施例的图3中示出的扫描触发器的正常操作中的输入/输出信号的时序图；
图5描述根据示例性实施例的图2中示出的扫描触发器的扫描操作中的元件的连接关系；
图6是根据示例性实施例的图5中示出的扫描触发器的扫描操作中的输入/输出信号的时序图；
图7至图25是描述图1中示出的扫描触发器的另外的示例性实施例的电路图；
图26A是根据另一示例性实施例的扫描触发器的示意性框图；
图26B至图28是描述图26A中示出的扫描触发器的示例性实施例的电路图；
图29至图32是描述图1中示出的扫描触发器的另外的示例性实施例的电路图；
图33是描述图26A中示出的扫描触发器的另一示例性实施例的电路图；
图34至图38是描述包括图1或图26A中示出的扫描触发器的数据处理装置的示例性实施例的框图；
图39是用于解释根据示例性实施例的图1或图26A中示出的扫描触发器的扫描操作的流程图。
具体实施方式
本发明构思的扫描输入表示根据扫描数据SIN和扫描使能信号SE的逻辑组合或扫描数据SIN本身而产生的信号。
图1是根据示例实施例的扫描触发器的示意性框图。参照图1，扫描触发器10可包括第一电路20、第二电路30和锁存器40。
扫描触发器10可基于扫描使能信号SE的电平，选择性地执行正常操作(例如，锁存数据输入DIN)和扫描操作(例如，锁存扫描数据SIN)。根据示例性实施例，数据输入DIN可以是包括一比特或多比特的并行数据。例如，当扫描使能信号SE的电平是第一电平(例如，低电平或逻辑0)时，扫描触发器10可执行正常操作。另外，当扫描使能信号SE的电平是第二电平(例如，高电平或逻辑1)时，扫描触发器10可执行扫描操作。
在下文中，为了解释方便，第一电平被称为“L-电平”，第二电平被称为“H-电平”。
第一电路20可基于时钟信号CK、扫描数据SIN和数据输入DIN之一和锁存器输入节点的数据VZZ来确定中间节点的中间节点电压(或电压电平VFB)。
在正常操作期间，第二电路30可基于时钟信号CK、中间节点的中间节点电压VFB和数据输入DIN来确定锁存器输入节点的数据VZZ。另外，在扫描操作期间，第二电路30可基于时钟信号CK和中间节点的中间节点电压VFB来确定锁存器输入节点的数据VZZ。
锁存器40可基于时钟信号CK(例如，上升沿)来锁存锁存器输入节点的数据VZZ。例如，锁存器40包括接收从锁存器输入节点输出的数据VZZ的输入端IN、接收时钟信号CK的控制端CK_IN和输出输出数据Q的输出端OUT。根据示例性实施例，锁存器40可通过输出端OUT来输出数据Q并可通过反向输出端OUTB来输出反向输出数据QB。
这里，数据VZZ可表示基于锁存器输入节点的电压电平而确定的L-电平或H-电平。
图2是描述图1中示出的扫描触发器的示例性实施例的电路图。
根据图1的扫描触发器10的示例性实施例的扫描触发器10-1包括第一电路20-1、第二电路30-1和锁存器40。
如图7至图33所示，可对每个电路20-1、30-1和40进行各种修改或改变。
第一电路20-1包括第一逻辑电路20a、第一来源电路20b、第一连接电路CC1、第二连接电路CC2、第一保持电路KC1、第二保持电路KC2和第二逻辑电路G0。
第一逻辑电路20a通过对扫描数据SIN和扫描使能信号SE执行逻辑组合来产生扫描输入INC。
为了解释方便，图2示出包括NAND门G3和反相器G4的第一逻辑电路20a；然而，可根据示例性实施例对第一逻辑电路20a的结构进行各种改变。
第一逻辑电路20a可根据扫描使能信号SE的电平来遮蔽扫描数据SIN。例如，当扫描使能信号SE是L-电平(即，在正常操作期间)时，第一逻辑电路20a可阻止扫描数据SIN的传输。这里，第一逻辑电路20a的输出信号INC(例如，扫描输入)可以是L-电平。
当扫描使能信号SE是H-电平(即，在扫描操作期间)时，第一逻辑电路20a可将扫描数据SIN作为扫描输入INC发送到第一电路20-1。因此，在不考虑第一逻辑电路20a的延迟和元件特性的情况下，在扫描操作期间，扫描数据SIN和扫描输入INC可以是同一信号。
在将参照图3被解释的正常操作期间，第一来源电路20b可根据时钟信号CK和锁存器输入节点ZZ的数据VZZ将电源电压Vdd提供到中间节点FB。另外，在将参照图5被解释的扫描操作期间，第一来源电路20b可根据时钟信号CK、锁存器输入节点ZZ的数据VZZ和扫描输入INC将电源电压Vdd提供到中间节点FB。
第一来源电路20b包括第一子来源电路P10和P11以及第二子来源电路P12。第一子来源电路P10和P11根据扫描输入INC的电平和时钟电路CK的电平来控制电源节点和中间节点FB的连接。这里，“电源节点”表示用于提供电源电压Vdd的节点。
第二子来源电路P12根据锁存器输入节点ZZ的数据VZZ来控制电源节点和中间节点FB的连接。每个子来源电路可执行开关电路或上拉电路的功能。
第一连接电路CC1可根据扫描输入INC和锁存器输入节点ZZ的数据VZZ来控制中间节点FB与地(或连接到地的“地节点”)之间的连接。第一连接电路CC1包括基于扫描输入INC的栅极受控的晶体管N10和基于锁存器输入节点ZZ的数据VZZ的栅极受控的晶体管N11。
第二连接电路CC2基于第二逻辑电路G0的输出信号B和时钟信号CK来控制第一连接电路CC1与地节点之间的连接。第二连接电路CC2包括根据第二逻辑电路G0输出信号B的栅极受控的晶体管N12和根据时钟信号CK的栅极受控的晶体管N13。
如图11至图19所示，可对每个连接电路CC1和CC2的连接和结构进行各种改变。
第一保持电路KC1可保持或维持放电到地的锁存器输入节点ZZ的电压(或数据VZZ)。例如，第一保持电路KC1包括反相器G1和NMOS晶体管N21。当时钟信号CK是H-电平并且锁存器输入节点ZZ的数据VZZ是L-电平时，第一保持电路KC1可将锁存器输入节点的数据VZZ保持为L-电平(例如，地)。
如图7至图9所示，可对第一保持电路KC1的连接和结构进行各种改变。
第二保持电路KC2可保持放电到地的中间节点FB的电压。例如，第二保持电路KC2包括反相器G2和NMOS晶体管N22。当时钟信号CK是H-电平并且中间节点FB的电压是L-电平时，第二保持电路KC2可将中间节点FB的电压保持为L-电平。
如图14和图16所示，可对第二保持电路KC2的连接和结构进行各种改变。
第二逻辑电路G0对扫描使能信号SE和数据输入DIN执行逻辑组合，并根据逻辑组合结果来产生输出信号B。例如，第二逻辑电路G0可被实现为NOR门。
如图29和图30所示，可对第二逻辑电路G0的连接和结构进行各种改变。
第二电路30-1包括第二来源电路30a和下降电路(sinking circuit)30b。第二来源电路30a可基于时钟信号CK和中间节点FB的电压将电源电压Vdd提供到锁存器输入节点ZZ。第二来源电路30a包括第一子来源电路P0和第二子来源电路P1。
第一子来源电路P0可响应于时钟信号CK的电平将电源电压Vdd提供到锁存器输入节点ZZ。第二子来源电路P1可响应于中间节点FB的电压将电源电压Vdd提供到锁存器输入节点ZZ。根据示例性实施例，第一子来源电路P0和第二子来源电路P1可以并联连接。
在正常操作期间，下降电路30b可基于时钟信号CK、中间节点FB的电压和数据输入DIN来控制使锁存器输入节点ZZ的数据VZZ下降到地。在扫描操作期间，下降电路30b可基于时钟信号CK和中间节点FB的电压来控制使锁存器输入节点ZZ的数据VZZ下降到地。
如图20至图24所示，可对下降电路30b的连接和结构进行各种改变。根据示例性实施例，可以用NMOS晶体管替换在示例性实施例中以“P”表示的PMOS晶体管，可以用PMOS替换以“N”表示的NMOS晶体管。
来源电路可被称为上拉电路或连接电路。另外，下降电路可被称为下拉电路或连接电路。
图3描述图2中示出的扫描触发器的正常操作中的元件的连接关系，图4是图3中示出的扫描触发器的正常操作中的输入/输出信号的时序图。
参照图1至图4详细解释扫描触发器10的正常操作。图3中示出的每个电路20-2和30-2示出包括在执行正常操作的图2的每个电路20-1和30-1中的元件(或组件)的连接关系。
在下文中，假设“第一相位”是L-电平和H-电平之一，“第二相位”是L-电平和H-电平之一，具体地，“第一相位”是H-电平，“第二相位”是L-电平。
在时间点T1，当时钟信号CK是L-电平并且扫描使能信号SE和数据输入DIN中的每一个是L-电平时，每个晶体管N0、N1、N2、N10和N13截止并且每个晶体管P0、P10、P11和N12导通。因此，锁存器输入节点ZZ的数据VZZ和中间节点FB的中间节点电压VFB中的每一个具有H-电平。这里，锁存器40被假设为输出具有L-电平的输出数据Q。
在时间点T2，尽管数据输入DIN是H-电平，但是每个晶体管N2和N13保持截止状态。因此，数据VZZ和中间节点电压FB中的每一个保持H-电平并且锁存器40保持具有L-电平的输出数据Q。
在时间点T3，当数据输入DIN是H-电平，时钟信号CK从L-电平转变为H-电平时，每个晶体管N1、N2和N3导通。因此，数据VZZ从H-电平转变为L-电平。
在时间点T4，数据VZZ通过第一保持电路KC1保持L-电平。这里，尽管数据输入DIN中出现脉冲干扰，但是中间节点电压VFB保持H-电平而不管脉冲干扰。
因为数据VZZ保持L-电平，所以晶体管P12导通并且晶体管N11截止。因此，中间节点电压VFB保持H-电平。
锁存器40响应于时钟信号CK的上升沿来锁存具有L-电平的数据VZZ，并输出具有H-电平的输出数据Q。
锁存器40被示出为响应于时钟信号CK的上升沿来输出具有与数据输入DIN相同相位的输出数据Q；然而，根据示例性实施例，锁存器40可响应于时钟信号CK的上升沿和下降沿之一来输出具有与数据输入DIN相同相位的输出数据或具有相反相位的反向输出信号。
在时间点T5，例如，当数据输入DIN保持H-电平并且时钟信号CK是L-电平时，晶体管P0导通并且晶体管N2截止。数据VZZ通过晶体管P0转变为H-电平。中间节点电压VFB通过每个晶体管P10和P11保持H-电平。
在时间点T6，当时钟信号CK从L-电平转变为H-电平时，晶体管N2导通并且数据VZZ转变为L-电平。中间节点电压VFB通过晶体管P12保持H-电平。这里，具有L-电平的数据VZZ通过第一保持电路KC1保持L-电平。
锁存器40基于具有L-电平的数据VZZ和时钟信号CK的上升沿来输出具有H-电平的输出数据Q。
在时间点T7，当数据输入DIN是H-电平并且时钟信号CK是L-电平时，晶体管P0导通并且晶体管N2截止。数据VZZ通过晶体管P0转变为H-电平。中间节点电压VFB通过每个晶体管P10和P11保持H-电平。在时间点T8，当数据输入DIN在时钟信号CK保持L-电平的同时转变为L-电平时，晶体管N1截止并且数据ZZ和中间节点电压VFB保持H-电平。
在时间点T9，当时钟信号CK从L-电平转变为H-电平时，晶体管N1保持截止状态并且数据VZZ保持H-电平。然而，每个晶体管N1、N12和N13导通，从而中间节点电压VFB转变为L-电平。因为晶体管P1导通，所以数据VZZ保持H-电平。
锁存器40基于时钟信号CK的上升沿来锁存具有H-电平的数据VZZ，并且输出具有L-电平的输出数据Q。
在时间点T10，具有L-电平的中间节点电压VFB通过第二保持电路KC2保持L-电平。尽管在数据输入DIN中出现脉冲干扰，但是中间节点电压VFB通过第二保持电路KC2保持L-电平而不管脉冲干扰。在时间点T11，当时钟信号CK是L-电平时，中间节点电压VFB通过每个晶体管P10和P11转变为H-电平。当数据输入DIN保持L-电平时，晶体管N1保持截止状态。因此，数据VZZ不被放电并保持H-电平。
在时间点T12，每个晶体管N11、N12和N13导通，从而中间节点电压被放电到L-电平。
图5描述图2中示出的扫描触发器的扫描操作中的元件的连接关系，图6是图5中示出扫描操作中的输入/输出信号的时序图。参照图1、图2、图5和图6详细解释扫描触发器10的扫描操作。在扫描操作期间，扫描数据SIN和扫描输入INC是基本上相同的信号。
图5中示出的每个电路20-3和30-3示出包括在执行扫描操作的图2的每个电路20-1和30-1中的元件的连接关系。
在时间点Ta，当时钟信号CK是L-电平并且扫描输入INC(即，扫描数据SIN)是H-电平时，每个晶体管N2、N13和P10截止并且每个晶体管P0和N10导通。因为锁存器输入节点ZZ的数据VZZ是H-电平，所以晶体管N11导通。因此，中间节点FB的中间节点电压VFB变为L-电平。因此，晶体管N3截止并且晶体管P1导通。这里，假设锁存器40输出具有L-电平的输出数据Q。
在时间点Tb，当扫描数据SIN是L-电平时，晶体管N10截止并且晶体管P10导通。中间节点电压VFB通过每个晶体管P10和P11转变为H-电平。因此，晶体管N3导通并且晶体管P1截止。这里，数据VZZ根据具有L-电平的时钟信号CK保持H-电平。
在时间点Tc，当时钟信号CK从L-电平转变为H-电平时，每个晶体管P0和P11截止并且每个晶体管N2和N13导通。因此，数据VZZ从H-电平转变为L-电平。数据VZZ通过第一保持电路KC1保持L-电平。
锁存器40基于时钟信号CK的上升沿来锁存具有L-电平的数据VZZ，并输出具有H-电平的输出数据Q。如上所述，锁存器40可输出具有与扫描数据SIN相反而与数据VZZ相同相位的输出数据Q。
在时间的Td，因为即使在扫描数据SIN中出现脉冲干扰的情况下每个晶体管N10和P11也保持截止状态，所以脉冲干扰不会影响中间节点电压VFB。在时间点Te(即，当时钟信号是L-电平时)，晶体管P0导通并且晶体管N2截止。数据VZZ通过晶体管P0转变为H-电平。
响应于具有L-电平的时钟信号CK，晶体管N13截止并且晶体管P11导通。中间节点电压VFB通过每个晶体管P10和P11保持H-电平。然而，当扫描输入SIN由于脉冲干扰从L-电平转变为H-电平时，晶体管P10截止并且晶体管N10导通。
当在晶体管N11保持导通状态的同时晶体管N10由于脉冲干扰导通时，中间节点电压VFB通过晶体管N10和N11被放电到地。即，当时钟信号CK是L电平时，包括在扫描数据SIN中的脉冲干扰影响中间节点电压VFB。
当时钟信号是H-电平(例如，在时间点Td)时，中间节点电压VFB与扫描数据SIN不同步；然而，当时钟信号CK是L-电平(例如，在时间点Te)时，中间节点电压VFB与扫描数据SIN同步。这里，同步包括两个信号的每个相位相同或彼此相反的情况。
在时间点Tf，当时钟信号CK从L-电平转变为H-电平时，数据VZZ通过每个晶体管N2和N3转变为L-电平。数据VZZ通过第一保持电路KC1保持L-电平。中间节点电压VFB通过晶体管P12保持H-电平。锁存器40响应于时钟信号CK的上升沿来锁存具有L-电平的数据VZZ，并输出具有H-电平的输出数据Q。
扫描触发器10-3在时间点Tg的操作与扫描触发器10-3在时间点Td的操作相同。当在时间点Th时钟信号CK是L-电平并且扫描数据SIN是L-电平时，晶体管P0导通并且晶体管N2截止。数据VZZ通过晶体管P0转变为H-电平。中间节点电压VFB通过每个晶体管P10和P11保持H-电平。然而，在时间点Th和时间点Ti之间，当在时钟信号CK保持L-电平的同时扫描数据SIN从L-电平转变为H-电平时，晶体管P10截止并且晶体管N10导通。
每个晶体管N10和N11导通，从而中间节点电压VFB从H-电平被放电到L-电平。因此，晶体管N3截止并且晶体管P1导通，从而数据VZZ保持H-电平。
在时间点Tj，因为当时钟信号CK从L-电平转变为H-电平时晶体管N3保持截止状态，所以数据VZZ保持H-电平。然而，每个晶体管N10、N11和N13导通，从而中间节点电压VFB被放电到L-电平。这里，第二保持电路KC2将中间节点电压保持为L-电平。
第二锁存器40响应于时钟信号CK的上升沿来锁存具有H-电平的数据VZZ，并输出具有L-电平的输出数据Q。
在时间点Tk，即使在扫描数据SIN中出现脉冲干扰的情况下，中间节点电压VFB通过第二保持电路KC2也保持L-电平。在时间点T1，当时钟信号CK是L-电平时，数据VZZ通过晶体管P0保持H-电平。这里，中间节点电压VFB通过每个晶体管N10和N1以及第二保持电路KC2保持L-电平。然而，当扫描数据SIN因为脉冲干扰从H-电平转变为L-电平时，晶体管N10截止并且晶体管P10导通。因为每个晶体管P10和P11导通，所以电源电压Vdd被提供给中间节点FB。因此，由于包括在扫描数据SIN中的脉冲干扰，所以中间节点电压VFB被改变。
如上所述，当时钟信号CK是H-电平(例如，在时间点Tk)时，中间节点电压VFB与扫描数据SIN不同步，而当时钟信号CK是L-电平(例如，在时间点T1)时，中间节点电压VFB与扫描数据SIN同步。这里，两个信号SIN和VFB的每个相位彼此相反；然而，扫描数据SIN的脉冲干扰影响中间节点电压VFB。
在时间点Tm，当时钟信号CK从L-电平转变为H电平时，数据VZZ通过晶体管P1保持H-电平并且中间节点电压VFB通过晶体管N10和N11保持L-电平。
锁存器40响应于时钟信号CK的上升沿来锁存具有H-电平的数据VZZ，并输出具有L-电平的输出数据Q。
如图6所示，对时钟信号CK和中间节点电压VFB执行AND操作的结果(例如，重叠部分)与时钟信号CK的半周期相对应。
图7至图25是描述图1中示出的扫描触发器的另外的示例性实施例的电路图。除了粗线标记的部分之外，图2的扫描触发器10-1的结构和操作与图7至图25中示出的每个扫描触发器10-4至10-22的结构和操作基本上相同。
为了解释方便，在图7至图25中示出的扫描触发器10-4至10-22中未示出锁存器。然而，锁存器输入节点ZZ被连接到锁存器40的输入端IN并且时钟信号CK被提供给控制端。
图7中示出的第一保持电路KC1包括反相器G1和NMOS晶体管N21。参照图2、图3和图7，在正常操作期间，第一逻辑电路20a可基于具有L-电平的扫描使能信号INB(＝SE)来输出具有L-电平的扫描输入INC。另外，在扫描操作期间，第一逻辑电路20a可基于具有H-电平的扫描使能信号INB(＝SE)来输出具有与扫描数据SIN相同相位的扫描输入INC。
第一逻辑电路20a包括可根据扫描使能信号INB(＝SE)的电平来输出具有L-电平的扫描输入INC和具有与扫描数据SIN相同相位的扫描输入INC的所有逻辑电路。
图7的NMOS晶体管N21响应于反相器G1的输出信号而栅极受控，并被连接在锁存器输入节点ZZ与第一节点ND1之间。第一节点ND1是晶体管N12和N13的公共节点。
图8中示出的第一保持电路KC1-1包括反相器G1和NMOS晶体管N21。NMOS晶体管N21响应于反相器G1的输出信号而栅极受控，并被连接在锁存器输入节点ZZ与第二节点ND2之间。参照图2和图8，第二节点ND2是晶体管N0、N1和N2的公共节点。
参照图2和图8，第一保持电路KC1-1可通过第二电路30-1对数据VZZ放电。
图9中示出的第一保持电路KC1-2包括反相器G1和NMOS晶体管N21。NMOS晶体管N21响应于反相器G1的输出信号而栅极受控，并被连接在锁存器输入节点ZZ与第三节点ND3之间。参照图2和图9，第三节点ND3是晶体管N2和N3的公共节点。
参照图2和图9，第一保持电路KC1-2可通过第二电路30-1对数据VZZ放电。
图10是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2，扫描输入INC被提供给第一来源电路20b的晶体管P10并且时钟信号CK被提供给第一来源电路20b的晶体管P11。然而，图10的扫描输入INC被提供给第一来源电路20b-1的晶体管P11’并且时钟信号CK被提供给第一来源电路20b-1的晶体管P10’。
图11是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图11，图11的第一连接电路CC1-1基于扫描输入INC和锁存器输入节点ZZ的数据VZZ来控制中间节点FB与地节点之间的连接。
第一连接电路CC1-1包括在中间节点FB与地节点之间串联连接的晶体管N10和N11’。数据VZZ被提供给晶体管N11’的栅极，扫描输入INC被提供给晶体管N10的栅极。
第二连接电路CC2-1基于数据VZZ、第二逻辑电路G0的输出信号和时钟信号CK来控制中间节点FB与地节点之间的连接。第二连接电路CC2-1包括在中间节点FB与地节点之间串联连接的晶体管N11至N13。数据VZZ被提供给晶体管N11的栅极，第二逻辑电路G0的输出信号被提供给晶体管N12的栅极，时钟信号CK被提供给晶体管N13的栅极。
图12是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图12，图12的第一连接电路CC1-2基于扫描输入INC和锁存器输入节点ZZ的数据VZZ来控制中间节点FB与地节点之间的连接。
第一连接电路CC1-2包括在中间节点FB与地节点之间串联连接的晶体管N10和N31。扫描输入INC被提供给晶体管N10的栅极并且数据VZZ被提供给晶体管N31的栅极。
第二连接电路CC2-2基于数据VZZ、第二逻辑电路G0的输出信号和时钟信号CK来控制中间节点FB与地节点之间的连接。第二连接电路CC2-2包括在中间节点FB与地节点之间串联连接的晶体管N11至N13。数据VZZ被提供给晶体管N11的栅极，第二逻辑电路G0的输出信号被提供给晶体管N12的栅极，时钟信号CK被提供给晶体管N13的栅极。
图13是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图13，图13的第一连接电路CC1-3基于扫描输入INC和锁存器输入节点ZZ的数据VZZ来控制中间节点FB与地节点之间的连接。
第一连接电路CC1-3包括在中间节点FB与地节点之间串联连接的晶体管N31和N10。数据VZZ被提供给晶体管N31的栅极并且扫描输入INC被提供给晶体管N10的栅极。
第二连接电路CC2-3基于第二逻辑电路G0的输出信号、数据VZZ和时钟信号CK来控制中间节点FB与地节点之间的连接。第二连接电路CC2-3包括在中间节点FB与地节点之间串联连接的晶体管N11至N13。第二逻辑电路G0的输出信号被提供给晶体管N11的栅极，数据VZZ被提供给晶体管N12的栅极，时钟信号CK被提供给晶体管N13的栅极。
图14是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图13和图14，除了第二保持电路KC2-1的连接之外，图13的扫描触发器10-10的结构与图14的扫描触发器10-11的结构基本上相同。图13的晶体管N22被连接在晶体管N12和N13的公共节点与中间节点之间。然而，图14的晶体管N22被连接在晶体管N11和N12的公共节点与中间节点之间。
图15是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图14和图15，除了第二连接电路CC2-4的连接和第一保持电路KC1-1的连接之外，图14的扫描触发器10-11与图15的扫描触发器10-12具有基本上相同的结构。
图15的第二连接电路CC2-4基于第二逻辑电路G0的输出信号、时钟信号CK和数据VZZ来控制中间节点FB与地节点之间的连接。
第二连接电路CC2-4包括在中间节点FB与地节点之间串联连接的晶体管N11至N13。第二逻辑电路G0的输出信号被提供给晶体管N11的栅极，时钟信号CK被提供给晶体管N12的栅极，数据VZZ被提供给晶体管N13的栅极。
第一保持电路KC1-1被连接在锁存器输入节点ZZ与第二节点ND2之间。第二保持电路KC2-1的被连接在晶体管N11和N12的公共节点与中间节点FB之间。
图16是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图15和图16，除了第二保持电路KC2的连接之外，图15的扫描触发器10-12的结构与图16的扫描触发器10-13的结构等同。
图15的第二保持电路KC2-1的晶体管N22被连接在晶体管N11和N12的公共节点与中间节点FB之间。然而，图16的第二保持电路KC2的晶体管N22被连接在晶体管N12和N13的公共节点与中间节点FB之间。
图17是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图16和图17，除了第一连接电路CC1-4的连接和第二连接电路CC2-5的连接之外，图16的扫描触发器10-13的结构与图17的扫描触发器10-14的结构相同。
图17的第一连接电路CC1-4基于扫描输入INC和数据VZZ来控制中间节点FB与地节点之间的连接。
第一连接电路CC1-4包括在中间节点FB与地节点之间串联连接的晶体管N10和N13。扫描输入INC被提供给晶体管N10的栅极，数据VZZ被提供给晶体管N13的栅极。
第二连接电路CC2-5基于第二逻辑电路G0的输出信号和时钟信号CK来控制中间节点FB与第一连接电路CC1-4之间的连接。第二连接电路CC2-5包括在中间节点FB与第一连接电路CC1-4之间串联连接的晶体管N11和N12。第二逻辑电路G0的输出信号被提供给晶体管N11的栅极，时钟信号CK被提供给晶体管N12的栅极。
图18是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图17和图18，除了第二保持电路KC2-1的连接之外，图17的扫描触发器10-14的结构与图18的扫描触发器10-15的结构相同。图17的第二保持电路KC2的晶体管N22被连接在晶体管N12和N13的公共节点与中间节点FB之间。然而，图18的第二保持电路KC2-1的晶体管N22被连接在晶体管N11和N12的公共节点与中间节点FB之间。
图19是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图17和图19，除了第二连接电路CC2-6的连接之外，图17的扫描触发器10-14的结构与图19的扫描触发器10-16的结构相同。在图17中，第二逻辑电路G0的输出信号被提供给晶体管N11的栅极，时钟信号CK被提供给晶体管N12的栅极。然而，在图19中，时钟信号CK被提供给晶体管N11的栅极，第二逻辑电路G0的输出信号被提供给晶体管N12的栅极。
图20是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图20，除了下降电路30b-1的连接之外，图2的扫描触发器10-1的结构与图20的扫描触发器10-17的结构基本上相同。
在图2中，时钟信号CK被提供给晶体管N2的栅极，中间节点FB被连接到每个晶体管P1和N3的栅极。然而，在图20中，时钟信号CK被提供给晶体管N3的栅极并且中间节点FB被连接到每个晶体管P1和N2的栅极。
图21是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图21，除了下降电路30b-2的连接之外，图2的扫描触发器10-1的结构与图21的扫描触发器10-18的结构相同。
在图2中，时钟信号CK被提供给晶体管N2的栅极，中间节点FB被连接到每个晶体管P1和N3的栅极。然而，在图21中，时钟信号CK被提供给晶体管N41的栅极，中间节点FB被连接到每个晶体管P1和N3的栅极。
图22是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图21和图22，除了下降电路30b-3的连接之外，图21的扫描触发器10-18的结构与图22的扫描触发器10-19的结构相同。
在图21中，时钟信号CK被提供给晶体管N41的栅极，中间节点FB被连接到每个晶体管P1和N3的栅极。然而，在图22中，时钟信号CK被提供给晶体管N3的栅极，中间节点FB被连接到每个晶体管P1和N41的栅极。
图23是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图23，除了下降电路30b-4的连接之外，图2的扫描触发器10-1的结构与图23的扫描触发器10-20的结构基本上相同。
在图2中，时钟信号CK被提供给晶体管N2的栅极，中间节点FB被连接到每个晶体管P1和N3的栅极。然而，在图23中，时钟信号CK被提供给晶体管N41的栅极，中间节点FB被连接到每个晶体管P1和N42的栅极。
图24是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图24，除了下降电路30b-5的连接之外，图2的扫描触发器10-1的结构与图24的扫描触发器10-21的结构基本上相同。
在图2中，时钟信号CK被提供给晶体管N2的栅极，中间节点FB被连接到每个晶体管P1和N3的栅极。然而，在图24中，时钟信号CK被提供给晶体管N42的栅极并且中间节点FB被连接到每个晶体管P1和N41的栅极。
图25是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图25，除了扫描使能信号SE的传输路径和扫描数据SIN的传输栅极之外，图2的扫描触发器10-1的结构与图25的扫描触发器10-22的结构基本上相同。
图25的扫描触发器10-22不包括可对扫描使能信号SE和扫描数据SIN执行逻辑组合的逻辑电路。然而，在这种情况下，扫描数据SIN还可被称作扫描输入。
扫描使能SE被提供给每个晶体管N0、P51和N51的栅极以及第二逻辑电路G0，扫描数据SIN被直接提供给每个晶体管P10和N10的栅极。
晶体管P51被连接在电源节点与晶体管P11之间。晶体管N51被连接在晶体管N11和N12的公共节点与晶体管N10之间。
在正常操作期间(即，当扫描使能信号SE是L-电平时)，每个晶体管N0和N51截止并且晶体管P51导通，从而图25的扫描触发器10-22的结构变为与图3的扫描触发器10-2的结构基本上等同。在扫描操作期间(即，当扫描使能信号SE是H-电平时)，每个晶体管P51和N12变为截止并且晶体管N0导通，从而图25的扫描触发器10-22的结构变为与图5的扫描触发器10-3的结构基本上等同。
图26A是根据本发明构思的另一实施例的扫描触发器的示意性框图。参照图26A，可执行复位功能的扫描触发器10’可包括第一电路20’、第二电路30和锁存器40。
扫描触发器10’可根据扫描使能信号SE的电平来执行正常操作或扫描操作。扫描触发器10’还可基于指示复位操作的指示信号R或RN来执行复位操作。
例如，扫描触发器10’可响应于具有L-电平的复位信号R来执行正常操作或扫描操作。然而，扫描触发器10’可响应于具有H-电平的复位信号R来执行复位操作。
在复位操作期间，中间节点的电压是L-电平，从而晶体管P1导通。因此，数据VZZ变为H-电平，锁存器40可响应于时钟信号CK的上升沿通过输出端OUT来输出具有L-电平的输出数据Q。根据示例性实施例，锁存器40可响应于时钟信号CK的上升沿通过反向输出端OUTB来输出具有H-电平的反向输出数据QB。
提供给第一电路20’的复位信号R或反向复位信号RN可执行指示扫描触发器10’的复位操作的指示信号的功能。
图26B是描述图26A中示出的扫描触发器的示例性实施例的电路图。参照图2和图26B，除了复位电路RC和第一保持电路KC1-3之外，图2的扫描触发器10-1的结构与图26B的扫描触发器10-23的结构基本上相同。
复位电路RC包括晶体管P61和晶体管N61，其中，晶体管P61连接在第一来源电路20b与中间节点FB之间，晶体管N61连接在中间节点FB与地节点之间。复位信号R被提供给每个晶体管P61和N61的栅极。
第一保持电路KC1-3包括连接在晶体管N12和N13的公共节点与晶体管N21之间的晶体管N62。反向复位信号RN被提供给晶体管N62的栅极。例如，当具有H-电平的反向复位信号RN被输入到第一电路20’时，反相器INV1输出具有L-电平的复位信号R。因此，每个晶体管P61和N62导通，从而图26B的扫描触发器10-23的结构变为与图2的扫描触发器10-1的结构基本上等同。
相反，当具有L-电平的反向复位信号RN被输入到第一电路20’时，反相器INV1输出具有H-电平的复位信号R。因此，晶体管N61导通，从而中间节点FB的电压转变为L-电平并且锁存器输入节点ZZ的数据VZZ转变为H-电平。
图27是描述图26A中示出的扫描触发器的另一示例性实施例的电路图。在图26B中，反向复位信号RN被输入到第一电路20’，而在图27中，复位信号R被输入到第一电路20’。图26B的扫描触发器10-23的操作与图27的扫描触发器10-24的操作基本上相同。
图28是描述图26A中示出的扫描触发器的另一示例性实施例的电路图。参照图25和图28，除了复位电路RC、第一保持电路KC1-3和反相器INV3之外，图25的扫描触发器10-22的结构和操作与图28的扫描触发器10-25的结构和操作基本上相同。
图29是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图29，除了来源电路30b-6和第二逻辑电路G0’之外，图2的扫描触发器10-1的结构和操作与图29的扫描触发器10-26的结构和操作基本上相同。
来源电路30b-6包括接收数据输入DIN的晶体管N1、NB和NC。并联连接的晶体管N1、NB和NC执行OR门的功能。这里，晶体管N1根据数据输入DIN的第一比特A而栅极受控，晶体管NB根据数据输入DIN的第二比特B而栅极受控，晶体管NC根据数据输入DIN的第三比特C而栅极受控。另外，第二逻辑电路G0’对扫描使能信号SE及每个比特A、B和C执行NOR操作。
图30是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图30，除了来源电路30b-7、第二逻辑电路G0’和第三逻辑电路G5之外，图2的扫描触发器10-1的结构和操作与图30的扫描触发器10-27的结构和操作基本上相同。
来源电路30b-7包括接收数据输入DIN的晶体管N1和NB’。串联连接的晶体管N1和NB’执行AND门的功能。这里，晶体管N1根据数据输入DIN的第一比特A而栅极受控，晶体管NB’根据数据输入DIN的第二比特B而栅极受控。
第三逻辑电路G5对每个比特A和B执行AND操作。第二逻辑电路G0对扫描使能信号SE和第三逻辑电路G5的输出信号执行NOR操作。
图31是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图2和图31，根据图31的锁存器40的示例性实施例的锁存器40-1包括晶体管P81、P82、P83、N81、N82和N83以及反相器G6。PMOS晶体管P81、P82和P83执行来源电路或上拉电路的功能。NMOS晶体管N81、N82和N83执行下降电路或下拉电路的功能。
例如，参照图4的时间点T3、图4的时间点T6、图6的时间点Tc或图6的时间点Tf，当数据VZZ在时钟信号CK的上升沿是L-电平时，每个晶体管P81、P82和N81导通并且每个晶体管N82、N83和P83截止。因此，锁存器40-1输出具有H-电平的输出数据Q。
另外，参照图4的时间点T9或图6的时间点Tj，当数据VZZ在时钟信号CK的上升沿是H-电平时，每个晶体管P81、P82和P83截止并且每个晶体管N81、N82和N83导通。因此，锁存器40-1输出具有L-电平的输出数据Q。
图32是描述图1中示出的扫描触发器的另一示例性实施例的电路图。参照图31和图32，除了反相器G7之外，图32的锁存器40-2的结构和操作与图31的锁存器40-1的结构和操作基本上相同。即，反相器G7输出具有与输出数据的相位相反的相位的反向输出数据QB。
图33是描述图26A中示出的扫描触发器的另一示例性实施例的电路图。参照图26B和图33，除了锁存器40-3之外，图26B的扫描触发器10-23与图33的扫描触发器10-30基本上相同。
另外，除了图31的锁存器40-1的反相器G6被改变为图33的锁存器40-3的NAND门G8之外，图31的锁存器40-1的结构与图33的锁存器40-3的结构基本上相同。
因为当复位信号R是H-电平(即，当扫描触发器10-30被复位时)时，中间节点FB被下拉到地，并且晶体管P1通过复位电路RC导通，所以数据VZZ具有H-电平。因为反向复位信号RN是L-电平，所以NAND门G8输出具有H-电平的信号。因此，晶体管N82响应于具有H-电平的数据VZZ而导通，晶体管N83响应于具有H-电平的NAND门G8的输出信号而导通。因此，输出信号Q转变为初始状态(例如，L-电平)而不管时钟信号CK的电平。
每个锁存器40-1、40-2或40-3是图1的锁存器40或图26A的锁存器40的示例性实施例。
图34是描述包括图1或图26A中示出的扫描触发器的数据处理装置的示例性实施例的框图。
图34中示出的数据处理装置50包括多个扫描触发器10a、10b、…、10c。多个扫描触发器10a、10b、…、10c中的每个可被实现为图1的扫描触发器10。另外，可用包括图26A中示出的包括复位功能的扫描触发器10’替换图34中示出的多个扫描触发器10a、10b、…、10c中的每个。
第一扫描触发器10a包括接收数据输入DIN的第一端D和接收扫描数据SIN的第二端SI。此外，每个扫描触发器10b、…、10c包括接收输出数据Q的端D和接收反向输出数据QB的端SI。
为了解释方便，图34示出输出数据Q被输入到端D并且反向输出数据QB被直接输入到端SI的示例性实施例；然而，根据示例性实施例，输出数据Q可被输入到端SI并且反向输出数据QB可被直接输入到端D。
此外，根据示例性实施例，在输出数据Q通过第一逻辑网络(未示出)被处理后，输出数据Q可被输入到端D和端SI中的一个，在反向输出数据QB通过第二逻辑网络(未示出)被处理后，反向输出数据QB可被输入到端D和端SI中的另一个。第一逻辑网络和第二逻辑网络可以是相同的逻辑网络或不同的逻辑网络。
这里，逻辑网络可表示组合的逻辑电路。
可以以集成电路(IC)、片上系统(SoC)、中央处理单元(CPU)或处理器来实现数据处理装置50。
图35是描述包括图1或图26A中示出的扫描触发器的数据处理装置的另一示例性实施例的框图。可以以包括多个扫描触发器10的IC或SoC来实现数据处理装置100。如上所述，可用具有复位功能的扫描触发器10’替换扫描触发器10。
多个扫描触发器10中的每个可根据时钟信号CK来执行与逻辑电路120的数据通信。根据示例性实施例，可以以同步电路或异步电路来实现逻辑电路120。逻辑电路120可处理数据输入DIN或扫描数据SIN，并输出与处理结果对应的输出数据Data-Out。
图36是描述包括图1或图26A中示出的扫描触发器的数据处理装置的另一示例性实施例的框图。
参照图36，可在个人计算机(PC)或数据服务器中实现数据处理装置200。
数据处理装置200包括处理器100、电源210、存储装置220、存储器230、输入/输出端口240、扩展卡250、网络装置260和显示器270。根据示例性实施例，数据处理装置200还可包括相机模块280。
处理器100表示图35中示出的以IC或SoC实现的数据处理装置。处理器100可以是多核处理器。处理器100可控制元件100以及元件210至280中的至少一个。
电压源210可将操作电压提供给元件100以及元件210至280中的至少一个。可以以硬盘驱动器(HDD)或固态驱动器(SSD)来实现存储装置220。
可以以易失性存储器或非易失性存储器来实现存储器230。根据示例性实施例，可控制对存储器230的数据访问操作(例如，读操作、写操作(或程序操作)或擦除操作)的存储器控制器可被集成或嵌入在处理器100中。根据另一示例性实施例，可在处理器100与存储器230之间实现存储器控制器。
输入/输出端口240表示可将数据发送到数据处理装置200或将从数据处理装置200输出的数据发送到外部装置的端口。例如，输入/输出端口240可以是用于连接如计算机鼠标的指向装置的端口、用于连接打印机的端口或用于连接USB驱动器的端口。
可以以安全数字(SD)卡或多媒体卡(MMC)来实现扩展卡250。根据示例性实施例，扩展卡250可以是用户识别模块(SIM)卡或通用用户识别模块(USIM)卡。
网络装置260表示可将数据处理装置200与无线网络或有线网络连接的装置。
显示器270可显示从存储装置220、存储器230、输入/输出端口240、扩展卡250或网络装置260输出的数据。
相机模块280表示可将光学图像转换成电图像的模块。因此，从相机模块280输出的电图像可被存储在存储装置220、存储器230或扩展卡250中。此外，从相机模块280输出的电图像可通过显示器220被显示。
图37是描述包括图1或图26A中示出的扫描触发器的数据处理装置的另一示例性实施例的框图。参照图37，可在便携式计算机中实现数据处理装置300。
图38是描述包括图1或图26A中示出的扫描触发器的数据处理装置的另一示例性实施例的框图。
可在便携式装置中实现数据处理装置400。可在便携式电话、智能电话、平板PC、个人数字助理(PPA)、企业数字助理(EDA)、数字静态相机、数字视频相机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持游戏控制台或电子书中实现数据处理装置400。
图39是用于解释图1中示出的扫描触发器的扫描操作的流程图。参照图1至39详细解释扫描触发器10或10’的操作方法，其中，扫描触发器10或10’执行锁存数据输入DIN的正常操作和锁存与扫描数据SIN有关的扫描输入INC的扫描操作。
当扫描触发器10或10’执行扫描操作时，基于时钟信号CK、扫描输入INC(或扫描数据SIN)和锁存器输入节点ZZ的数据VZZ来确定中间节点FB的中间节点电压VFB(S110)。
参照图6的时间点Td或Tk，当时钟信号是H-电平时，中间节点电压VFB在Td或Tk分别保持时钟信号CK即将转变为H-电平之前的中间节点电压VFB。参照图6的时间点Te或图6的时间点T1，当时钟信号CK是L-电平时，通过与扫描输入INC或扫描数据SIN同步的电压来确定中间节点电压VFB。
基于时钟信号CK和中间节点电压VFB来确定数据VZZ(S120)。基于时钟信号CK和中间节点电压VFB，电源电压Vdd被提供到锁存器输入节点ZZ。因此，数据VZZ被确定。
在正常操作期间，基于时钟信号CK、中间节点电压VFB和数据输入DIN，使锁存器输入节点ZZ的电压下降到地。另外，在扫描操作期间，基于时钟信号CK和中间节点电压VFB，使锁存器输入节点ZZ的电压下降到地。因此，根据第二电路30的操作，数据VZZ被确定为L电平或H电平。锁存器40基于时钟信号CK来锁存数据VZZ(S130)。
根据本发明构思的示例性实施例的扫描触发器可以以高速和低功率进行操作。
虽然已经示出和描述了本发明构思的一些示例性实施例，但是本领域的技术人员将理解，在不脱离本发明构思的原则和精神的情况下，可在这些实施例中进行改变，本发明构思的范围由权利要求及其等同物限定。

Claims (27)

1.一种操作执行锁存数据输入的正常操作和锁存扫描输入的扫描操作的扫描触发器的方法，所述方法包括：
当扫描触发器执行扫描操作时，基于时钟信号、扫描输入和锁存器输入节点的数据来确定中间节点电压，其中，中间节点电压是扫描触发器的中间节点的电压；
基于时钟信号和中间节点电压来确定所述数据；
基于时钟信号来锁存所述数据，
其中,确定中间节点电压的步骤包括：
响应于时钟信号和扫描输入来控制电源节点与中间节点之间的连接，
响应于所述数据来控制电源节点与中间节点之间的连接。
2.如权利要求1所述的方法，其中，确定中间节点电压的步骤还包括：
将在时钟信号的第一相位的中间节点电压保持为时钟信号转变时的中间节点电压，
将在时钟信号的第二相位的中间节点电压确定为与扫描输入同步，
其中，第一相位和第二相位具有相反的信号电平。
3.如权利要求2所述的方法，其中，当在时钟信号的第一相位的中间节点电压被保持为时钟信号转变时的中间节点电压时，扫描输入具有与第一相位的信号电平相反的信号电平。
4.如权利要求1所述的方法，其中，确定中间节点电压的步骤还包括：
将在时钟信号的第一相位的中间节点电压保持为在时钟信号即将转变前的时间的中间节点电压，
将在时钟信号的第二相位的中间节点电压确定为与扫描输入同步，
其中，第一相位和第二相位具有相反的信号电平。
5.如权利要求1所述的方法，其中，确定中间节点电压的步骤还包括：
使在时钟信号的第一相位的中间节点电压与扫描输入不同步；
使在时钟信号的第二相位的中间节点电压与扫描输入同步；
其中，第一相位和第二相位具有相反的信号电平。
6.如权利要求1所述的方法，其中，时钟信号与中间节点电压之间的重叠部分与时钟信号的半周期对应。
7.如权利要求1所述的方法，其中，确定所述数据的步骤包括：
基于时钟信号和中间节点电压将电源电压提供到锁存器输入节点；
在正常操作期间，基于时钟信号、中间节点电压和数据输入使锁存器输入节点的电压下降到地，并且在扫描操作期间，基于时钟信号和中间节点电压使锁存器输入节点的电压下降到地。
8.一种执行锁存数据输入的正常操作和锁存扫描输入的扫描操作的扫描触发器，所述扫描触发器包括：
第一电路，基于时钟信号、数据输入和扫描输入之一以及锁存器输入节点的数据来确定中间节点电压，其中，中间节点电压是在中间节点的电压；
第二电路，在正常操作期间，基于时钟信号、中间节点电压和数据输入来确定所述数据，并且在扫描操作期间，基于时钟信号和中间节点电压来确定所述数据；
锁存器，基于时钟信号来锁存所述数据,
其中,第一电路包括第一来源电路，第一来源电路包括：
第一子来源电路，响应于时钟信号和扫描输入来控制电源节点与中间节点之间的连接，
第二子来源电路，响应于所述数据来控制电源节点与中间节点之间的连接，
其中，所述扫描触发器还包括：
逻辑电路，通过对指示正常操作和扫描操作的扫描使能信号和扫描数据执行逻辑操作来产生扫描输入。
9.如权利要求8所述的扫描触发器，其中，当扫描触发器执行扫描操作时，第一电路将在时钟信号的第一相位的中间节点电压保持为时钟信号转变时的中间节点电压，并将在时钟信号的第二相位的中间节点电压确定为与扫描输入同步，
其中，第一相位和第二相位具有相反的信号电平。
10.如权利要求8所述的扫描触发器，其中，时钟信号与中间节点电压之间的重叠部分与时钟信号的半周期对应。
11.如权利要求8所述的扫描触发器，其中，第二电路包括：
来源电路，基于时钟信号和中间节点电压将电源电压提供到锁存器输入节点；
下降电路，在正常操作期间，基于时钟信号、中间节点电压和数据输入使锁存器输入节点的电压下降到地，在扫描操作期间，基于时钟信号和中间节点电压使锁存器输入节点的电压下降到地。
12.如权利要求11所述的扫描触发器，其中，来源电路包括：
第一子来源电路，响应于时钟信号将电源电压提供到锁存器输入节点；
第二子来源电路，响应于中间节点电压将电源电压提供到锁存器输入节点。
13.如权利要求8所述的扫描触发器，其中，第一电路还包括：
第一连接电路，基于扫描输入和所述数据来控制中间节点与地节点之间的连接；
第二连接电路，基于扫描使能信号和数据输入的逻辑组合信号、所述数据和时钟信号来控制中间节点与地节点之间的连接。
14.如权利要求13所述的扫描触发器，其中，第一电路还包括：
第一保持电路，通过第二电路对所述数据进行放电；
第二保持电路，通过第二连接电路对中间节点电压进行放电。
15.如权利要求8所述的扫描触发器，其中，第一电路还包括：
第一连接电路，响应于扫描输入和所述数据来控制中间节点与地节点之间的连接；
第二连接电路，响应于扫描使能信号和数据输入的逻辑组合信号及时钟信号来控制第一连接电路与地节点之间的连接。
16.如权利要求15所述的扫描触发器，其中，第一电路还包括：
第一保持电路，通过第二连接电路对所述数据进行放电；
第二保持电路，通过第二连接电路对中间节点电压进行放电。
17.如权利要求8所述的扫描触发器，其中，第一电路还包括：
第一连接电路，响应于扫描输入和所述数据来控制中间节点与地节点之间的连接；
第二连接电路，响应于扫描使能信号和数据输入的逻辑组合信号及时钟信号来控制中间节点与第一连接电路之间的连接。
18.如权利要求17所述的扫描触发器，其中，第一电路还包括：
第一保持电路，通过第二电路对所述数据进行放电；
第二保持电路，通过第一连接电路和第二连接电路中的至少一个对中间节点电压进行放电。
19.如权利要求8所述的扫描触发器，其中，数据输入包括一个比特或多个比特。
20.如权利要求8所述的扫描触发器，其中，第一电路还包括：
第一保持电路，用于基于时钟信号和所述数据通过第二电路对所述数据进行放电；
第二保持电路，用于基于时钟信号和中间节点电压通过第二电路对中间节点电压进行放电。
21.如权利要求8所述的扫描触发器，其中，第一电路还包括用于基于时钟信号、所述数据和中间节点电压通过第二电路对数据进行放电的保持电路。
22.如权利要求8所述的扫描触发器，
其中，第一电路包括响应于指示复位操作的指示信号将中间节点电压下拉到地的复位电路。
23.如权利要求22所述的扫描触发器，其中，当所述扫描触发器执行扫描操作时，第一电路将在时钟信号的第一相位的中间节点电压保持为时钟信号转变时的中间节点电压，并将在时钟信号的第二相位的中间节点电压确定为与扫描输入同步，
其中，第一相位和第二相位具有相反的信号电平。
24.一种数据处理装置，包括：
如权利要求8所述的扫描触发器；
其中，逻辑电路输出与扫描输入有关的扫描数据或与数据输入有关的数据。
25.如权利要求24所述的数据处理装置，其中，第一电路包括响应于指示复位操作的指示信号将中间节点电压下拉到地的复位电路。
26.一种连接到用于执行锁存数据输入的正常操作和锁存扫描输入的扫描操作的锁存器的扫描触发器电路，所述电路包括：
第一电路，基于时钟信号、数据输入和扫描输入之一以及在锁存器输入节点的锁存器输入信号来确定在中间节点的中间节点信号；
第二电路，在正常操作期间，基于时钟信号、中间节点信号和数据输入来确定锁存器输入信号，在扫描操作期间，基于时钟信号和中间节点信号来确定锁存器输入信号，
其中，中间节点是布置在第一电路和第二电路之间的节点，
其中,第一电路包括来源电路，来源电路包括：
第一子来源电路，响应于时钟信号和扫描输入来控制电源节点与中间节点之间的连接，
第二子来源电路，响应于数据来控制电源节点与中间节点之间的连接。
27.如权利要求26所述的扫描触发器电路，其中，当扫描触发器电路执行扫描操作时，第一电路将在时钟信号的第一相位的中间节点信号保持为时钟信号转变时的中间节点信号，并将在时钟信号的第二相位的中间节点信号确定为与扫描输入同步，
其中，第一相位和第二相位具有不同的信号电平。
CN201310085112.7A 2012-03-16 2013-03-18 扫描触发器及其方法和具有该扫描触发器的装置 Active CN103308851B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0027387 2012-03-16
KR1020120027387A KR101928271B1 (ko) 2012-03-16 2012-03-16 스캔 플립-플롭, 이의 동작 방법, 및 이를 포함하는 데이터 처리 장치들

Publications (2)

Publication Number Publication Date
CN103308851A CN103308851A (zh) 2013-09-18
CN103308851B true CN103308851B (zh) 2018-04-06

Family

ID=49043883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310085112.7A Active CN103308851B (zh) 2012-03-16 2013-03-18 扫描触发器及其方法和具有该扫描触发器的装置

Country Status (6)

Country Link
US (1) US9252754B2 (zh)
KR (1) KR101928271B1 (zh)
CN (1) CN103308851B (zh)
AU (1) AU2013201156B2 (zh)
DE (1) DE102012112352A1 (zh)
NL (1) NL2010447B1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9110141B2 (en) 2012-11-02 2015-08-18 Nvidia Corporation Flip-flop circuit having a reduced hold time requirement for a scan input
US8866528B2 (en) * 2012-11-02 2014-10-21 Nvidia Corporation Dual flip-flop circuit
KR102257380B1 (ko) * 2014-12-22 2021-05-31 삼성전자주식회사 온칩 클록 컨트롤러를 포함하는 시스템온칩 및 이를 포함하는 모바일 장치
US10230373B2 (en) * 2015-04-27 2019-03-12 Samsung Electronics Co., Ltd. Clock gating circuit
US10033386B2 (en) 2015-09-01 2018-07-24 Samsung Electronics Co., Ltd. Semiconductor circuits
US9722611B2 (en) * 2015-09-01 2017-08-01 Samsung Electronics Co., Ltd. Semiconductor circuits
KR102353028B1 (ko) * 2015-09-07 2022-01-20 삼성전자주식회사 시퀀셜 회로 및 그것의 동작 방법
KR102346021B1 (ko) * 2015-09-07 2021-12-30 삼성전자주식회사 플립-플롭을 포함하는 반도체 회로
US10320369B2 (en) 2015-09-07 2019-06-11 Samsung Electronics Co., Ltd. Sequential circuits and operating methods thereof
CN106341104B (zh) * 2016-08-15 2019-06-11 华为技术有限公司 反相时钟产生电路和寄存器
CN106709141A (zh) * 2016-11-19 2017-05-24 天津大学 基于整数规划模型的部分扫描触发器选择优化方法
US10262723B2 (en) 2017-05-25 2019-04-16 Samsung Electronics Co., Ltd. System and method for improving scan hold-time violation and low voltage operation in sequential circuit
US10187063B1 (en) * 2017-11-29 2019-01-22 Arm Limited Sequential logic device with single-phase clock operation
US10951201B2 (en) 2018-08-15 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Flip flop standard cell
US11092649B2 (en) 2019-03-12 2021-08-17 Samsung Electronics Co., Ltd. Method for reducing power consumption in scannable flip-flops without additional circuitry
CN112684327B (zh) * 2020-11-30 2023-09-05 海光信息技术股份有限公司 扫描链及其设计方法和基于扫描链的串行扫描复位方法
KR20220167567A (ko) 2021-06-14 2022-12-21 삼성전자주식회사 플립플롭 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581256A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 信号转换电路及其显示装置
CN1702962A (zh) * 2005-06-09 2005-11-30 清华大学 带有扫描测试功能基于条件预充结构的d触发器
CN1702968A (zh) * 2004-05-28 2005-11-30 三星电子株式会社 具有扫描触发器电路的半导体集成电路器件
CN1710811A (zh) * 2005-06-24 2005-12-21 清华大学 同步扫描使能条件预充cmos触发器
US8132039B1 (en) * 2007-10-31 2012-03-06 Altera Corporation Techniques for generating clock signals using counters

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433601B1 (en) 2000-12-15 2002-08-13 Koninklijke Philips Electronics N.V. Pulsed D-Flip-Flop using differential cascode switch
JP4971557B2 (ja) * 2001-07-03 2012-07-11 パナソニック株式会社 半導体集積回路
KR100388841B1 (ko) 2001-03-22 2003-06-25 한국전기연구원 위상제어정류기용 점호펄스 발생장치 및 그 방법
JP2005160088A (ja) 2003-11-27 2005-06-16 Samsung Electronics Co Ltd パルスベースフリップフロップ
KR100612417B1 (ko) 2004-07-21 2006-08-16 삼성전자주식회사 펄스-기반 고속 저전력 게이티드 플롭플롭 회로
JP4820586B2 (ja) 2005-06-29 2011-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100833179B1 (ko) 2006-02-15 2008-05-28 삼성전자주식회사 클러스터드 전압 스케일링을 위한 레벨 컨버팅 플립플롭 및펄스 발생기
KR101274210B1 (ko) 2007-08-10 2013-06-17 삼성전자주식회사 플립-플롭 회로
KR100917815B1 (ko) 2007-11-05 2009-09-18 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
KR20090059580A (ko) 2007-12-07 2009-06-11 삼성전자주식회사 고성능 반도체 소자에 채용하기 적합한 플립플롭 회로
KR100922696B1 (ko) 2008-01-23 2009-10-20 성균관대학교산학협력단 클럭 기반의 데이터 저장 장치와, 듀얼 펄스 생성 장치와,데이터 저장 장치
CN101686040B (zh) * 2008-09-26 2012-07-04 辉达公司 可扫描d触发器
IT1394380B1 (it) 2009-05-25 2012-06-15 Bonomi Eugenio S P A Mensola di supporto per cavi di linee ferroviarie

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1581256A (zh) * 2003-08-14 2005-02-16 三星电子株式会社 信号转换电路及其显示装置
CN1702968A (zh) * 2004-05-28 2005-11-30 三星电子株式会社 具有扫描触发器电路的半导体集成电路器件
CN1702962A (zh) * 2005-06-09 2005-11-30 清华大学 带有扫描测试功能基于条件预充结构的d触发器
CN1710811A (zh) * 2005-06-24 2005-12-21 清华大学 同步扫描使能条件预充cmos触发器
US8132039B1 (en) * 2007-10-31 2012-03-06 Altera Corporation Techniques for generating clock signals using counters

Also Published As

Publication number Publication date
NL2010447A (en) 2013-09-18
US20130241617A1 (en) 2013-09-19
AU2013201156B2 (en) 2015-07-16
KR101928271B1 (ko) 2018-12-13
NL2010447B1 (en) 2017-02-09
DE102012112352A1 (de) 2013-09-19
KR20130105178A (ko) 2013-09-25
AU2013201156A1 (en) 2013-10-03
US9252754B2 (en) 2016-02-02
CN103308851A (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
CN103308851B (zh) 扫描触发器及其方法和具有该扫描触发器的装置
CN104966532A (zh) 一次性可编程存储单元及电路
KR101611416B1 (ko) 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
EP0116287A2 (en) Dynamic re-programmable PLA
US9667230B1 (en) Latch and flip-flop circuits with shared clock-enabled supply nodes
CN103325419B (zh) 电平移位电路以及利用电平移位电路的半导体装置
CN106972842A (zh) 时钟生成电路和包括其的半导体集成电路装置
CN106257587A (zh) 半导体器件、半导体系统以及操作其的方法
KR101903841B1 (ko) 고 노이즈 면역을 가진 고속 버퍼
CN106487362A (zh) 半导体电路
CN113539336B (zh) 存储器电路系统、设备及写入方法
KR20160099861A (ko) 슈미트 트리거 회로 및 이를 포함하는 비휘발성 메모리 장치
US20240048135A1 (en) Method of and apparatus for controlling clock signal
JP2003338188A (ja) プログラムカウント回路及びこれを用いたフラッシュメモリ素子のプログラムワードライン電圧発生回路
US8218714B2 (en) Neuron MOS transistor based multi-digit multi-valued counter
CN109104167A (zh) 锁存器
CN112349332B (zh) 一种输入缓冲电路及存储器
KR20200141173A (ko) 리드 클럭 생성 회로 및 이를 포함하는 데이터 처리 회로
CN111164892B (zh) 半导体电路及其控制方法
KR101699241B1 (ko) 저전력, 고속 처리가 가능한 플립플랍 회로
WO2016157719A1 (ja) 半導体記憶装置の書き換え方法及び半導体記憶装置
TWI650944B (zh) 可減輕時脈失真所致保持時間損失的混合臨界值正反器元件
CN110390992A (zh) 半导体器件
US11322186B2 (en) Electronic devices executing active operation
US9964595B2 (en) Register circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant