CN103296031B - Soi晶圆及其制造方法 - Google Patents

Soi晶圆及其制造方法 Download PDF

Info

Publication number
CN103296031B
CN103296031B CN201210521787.7A CN201210521787A CN103296031B CN 103296031 B CN103296031 B CN 103296031B CN 201210521787 A CN201210521787 A CN 201210521787A CN 103296031 B CN103296031 B CN 103296031B
Authority
CN
China
Prior art keywords
pattern
support substrate
soi wafer
wafer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210521787.7A
Other languages
English (en)
Other versions
CN103296031A (zh
Inventor
清水和宏
山下润一
蔀拓一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103296031A publication Critical patent/CN103296031A/zh
Application granted granted Critical
Publication of CN103296031B publication Critical patent/CN103296031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00603—Aligning features and geometries on both sides of a substrate, e.g. when double side etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明的目的在于提供一种晶圆内部具备空腔图案（3）的SOI晶圆，也就是在SOI晶圆上进行曝光时，能以低成本进行曝光掩模的位置对准的SOI晶圆。本发明的SOI晶圆具备：支承衬底（1）和形成于支承衬底（1）上的绝缘层（2），在形成有绝缘层（2）的支承衬底（1）的一个主面形成有规定的空腔图案（3），还具备：堵塞该空腔图案（3）并形成于绝缘层（2）上的活性半导体层（5），活性半导体层（5）未形成于支承衬底（1）的外周部，还具备：形成于支承衬底（1）的上述一个主面侧的上述外周部，并确定空腔图案（3）的位置的多个叠合标记图案（4）。

Description

SOI晶圆及其制造方法
技术领域
本发明涉及SOI晶圆及其制造方法。
背景技术
作为内部包含空腔图案的SOI（SemiconductoronInsulator）晶圆的制造方法已知的有将两块硅衬底进行粘合而形成的粘合方式（例如，参照专利文献1）。专利文献1中记载有，将形成有空腔图案及绝缘层的支承衬底与形成器件的活性半导体层衬底经由空腔图案及绝缘层进行粘合的方法。另外，已知有存在绝缘层的部分和不存在绝缘层的部分作为规定的图案在SOI晶圆内部混在一起的SOI晶圆（参照专利文献2）。
如上所述，在晶圆内部形成有图案的SOI晶圆上进行曝光时，需要使晶圆内部的图案的位置与曝光掩模的位置对准而进行曝光。但是，通常由于晶圆表面的活性半导体层的厚度为10μm左右，所以晶圆内部的图案被活性半导体层遮挡。因此，通过基于曝光装置所具备的检测器的图像识别不能检测晶圆内部的图案位置。为此，一般的曝光装置即检测晶圆表面的图案并进行曝光掩模的位置对准的曝光装置与晶圆内部具备图案的SOI晶圆不能对应。
于是，目前，在晶圆内部具备图案的SOI晶圆的背面形成用于确定晶圆内部的图案的位置的叠合标记图案，通过由具备背面检测的专用曝光装置检测该图案，由间接地识别晶圆内部的图案的位置的方法进行曝光掩模与SOI晶圆的位置对准。
对上述的具备背面检测的专用曝光装置进行说明。在曝光装置所具备的保持晶圆的晶圆台中开有贯通晶圆台的孔。以晶圆背面的叠合标记图案位于该孔内的方式形成有叠合标记图案，晶圆配置于晶圆台上的最佳位置。通过设置于晶圆台背面侧的检测器，例如由检测器的摄影机通过贯通晶圆台的孔，检测叠合标记图案的位置。由曝光装置所具备的控制单元解析检测出的叠合标记图案的位置来确定晶圆内部的图案的位置。将该位置信息向保持曝光掩模的掩模台传送，使掩模台向晶圆上的最佳位置移动来进行曝光。
如上所述，目前，在对晶圆内部具备图案的SOI晶圆表面进行曝光的情况下，在SOI晶圆背面形成用于确定晶圆内部的图案位置的叠合标记图案，进而，为了检测该背面图案，使用具备背面检测的专用曝光装置进行SOI晶圆的曝光。
专利文献1：日本特开2004－146461号公报
专利文献2：日本特开2004－228206号公报
在上述的现有的晶圆内部具备图案的SOI晶圆中，必须将用于确定晶圆内部的图案的位置的图案形成于晶圆背面，由此，制造工序变复杂，存在制造成本增加的问题。另外，在对该SOI晶圆进行曝光的情况下，需要使用具备上述背面检测的专用曝光装置，存在设备成本增加的问题。
发明内容
本发明是为了解决上述问题而创造的发明，其目的在于，提供一种晶圆内部具备空腔图案的SOI晶圆及其制造方法，也就是在SOI晶圆上进行曝光时，能以低成本进行曝光掩模的位置对准的SOI晶圆及其制造方法。
涉及本发明的SOI晶圆具备：支承衬底和形成于所述支承衬底上的绝缘层，在形成有绝缘层的支承衬底的一个主面形成有规定的空腔图案，还具备：堵塞该空腔图案并形成于绝缘层上的活性半导体层，活性半导体层未形成于支承衬底的外周部，还具备：形成于支承衬底的所述一个主面侧的外周部并确定空腔图案的位置的多个叠合标记图案。
另外，涉及本发明的SOI晶圆的制造方法具备：准备支承衬底的工序、在支承衬底上形成绝缘层的工序、在形成有绝缘层的支承衬底的一个主面形成规定的空腔图案的工序、堵塞所述空腔图案并在绝缘层上形成活性半导体层的工序，活性半导体层未形成于支承衬底的外周部，还具备：在支承衬底的所述一个主面侧的外周部形成确定空腔图案的位置的多个叠合标记图案的工序。
发明效果
在涉及本发明的SOI晶圆中，形成于晶圆内部的规定的空腔图案的位置通过多个叠合标记图案来确定。由于上述叠合标记图案可由一般的曝光装置检测，所以，可经由叠合标记图案识别空腔图案的位置。因此，具有降低设备成本的效果。另外，在涉及本发明的SOI晶圆的制造方法中，由于叠合标记图案并不是目前那样形成于晶圆背面，而是形成于晶圆的表侧即支承衬底的上述一个主面侧，所以，能简化制造工序，降低制造成本。
附图说明
图1是涉及实施方式1的SOI晶圆的平面图（a）和剖面图（b）；
图2是涉及实施方式1的SOI晶圆的空腔图案和叠合标记图案的平面图；
图3是表示涉及实施方式1的SOI晶圆的制造工序的图；
图4是表示涉及实施方式2的SOI晶圆的制造工序的图；
图5是涉及实施方式3的基准晶圆的平面图（a）和剖面图（b）；
图6是涉及实施方式3的SOI晶圆的制造方法的流程图；
图7是表示涉及实施方式4的SOI晶圆的结构的图；
图8是表示涉及实施方式4的SOI晶圆的制造工序的图。
具体实施方式
（实施方式1）
（SOI晶圆的结构）
图1是表示本实施方式中的SOI晶圆的结构的平面图（图1（a））和剖面图（图1（b））。本实施方式中的SOI晶圆是经由氧化硅膜将活性半导体层5用衬底与表面形成有作为绝缘层2的氧化硅膜的支承衬底1粘合而形成的。在此，通过后述的方法在绝缘层2及支承衬底1形成有空腔图案3及多个叠合标记图案4。另外，在支承衬底1的外周部具备未形成有活性半导体层5的区域。而且，活性半导体层5的表面为SOI晶圆表面，该面是形成有半导体元件的面。另外，支承衬底1和活性半导体层5用衬底是硅衬底。
在形成有绝缘层2的支承衬底1的一个主面即活性半导体层5侧，形成有规定的空腔图案3。该空腔图案3贯通绝缘层2并从支承衬底1的表面以期望的深度作为深槽而形成，通过由活性半导体层5堵塞空腔图案3，空腔图案3内部成为空腔。空腔图案3如图1（a）所示，形成于器件制作区域7内。该空腔图案3是根据形成于SOI晶圆上的半导体图案而设计的规定的图案。图2（a）表示空腔图案3的平面图的一例。
另外，在上述一个主面的外周部形成有用于确定空腔图案3的位置的多个叠合标记图案4。该叠合标记图案4也与空腔图案3一样，贯通绝缘层2从支承衬底1的表面以期望的深度作为深槽而形成。另外，叠合标记图案4不由活性半导体层5堵塞，而露出于SOI晶圆表面。而且，叠合标记图案形成于离支承衬底1的最外周5mm左右内侧的区域。图2（b）表示叠合标记图案4的一例。
另外，确定多个叠合标记图案4和空腔图案3的位置关系，在曝光装置中存储空腔图案3相对于多个叠合标记图案4的相对位置信息。
（SOI晶圆的制造方法）
下面，对具有上述结构的SOI晶圆的制造方法进行说明。图3表示本实施方式中的SOI晶圆的制造工序。首先，作为支承衬底1，准备硅衬底（图3（a））。在支承衬底1通过使用热氧化法或CVD法，形成作为绝缘层2的氧化硅膜（图3（b））。接着，作为曝光工序，在本实施方式中使用等倍投影曝光装置来进行。在形成有绝缘膜2的支承衬底1的一个主面涂敷抗蚀剂，使用具备空腔图案3和叠合标记图案4的两图案的曝光掩模，同时进行曝光。使曝光的抗蚀剂显影，在抗蚀剂6形成与空腔图案3和叠合标记图案4对应的开口部（图3（c））。
通过对该开口部进行绝缘层2的蚀刻和支承衬底1的蚀刻，能形成贯通氧化硅膜即绝缘层2并到达支承衬底1的深度的深槽，同时形成空腔图案3和叠合标记图案4（图3（d））。在此，蚀刻是通过各向异性的干蚀刻或湿蚀刻进行的，通过调节蚀刻的时间，能调节深槽的深度。
在此，通过上述相同的曝光掩模确定多个叠合标记图案4和空腔图案3的位置关系，并将该位置关系即空腔图案3相对于多个叠合标记图案4的相对位置信息存储于曝光装置。
接着，将活性半导体层5用的衬底经由绝缘层2与形成有绝缘层2的支承衬底1进行粘合（图3（e））。粘合方法使用周知的方法。例如，在绝缘层2上，将粘合面进行镜面加工后的活性半导体层5用的衬底通过从在室温、大气中接触的状态，在1100℃的氛围气中实施3小时热处理来进行粘合。利用该工序，由活性半导体层5堵塞空腔图案3，由此空腔图案3内部变为空腔。另外，在该工序中，叠合标记图案4也被堵塞。
接着，以变为规定的厚度例如10μm的厚度的方式研磨活性半导体层5，进而，通过进行除去活性半导体层5的外周部的端面处理，使形成于支承衬底1的外周部的叠合标记图案4露出（图3（f））。通过以上的工序，能制造本实施方式中的SOI晶圆。
（效果）
本实施方式中的SOI晶圆具备：支承衬底1和形成于支承衬底1上的绝缘层2，在形成有绝缘层2的支承衬底1的一个主面形成有规定的空腔图案3，还具备：堵塞空腔图案3并形成于绝缘层2上的活性半导体层5，活性半导体层5未形成于支承衬底1的外周部，而形成于支承衬底1的一个主面侧的外周部，还具备：确定空腔图案3的位置的多个叠合标记图案4。
因此，在SOI晶圆上曝光半导体图案时，由于通过使用一般的曝光装置检测在晶圆表面露出的确定空腔图案3的位置的多个叠合标记图案4，能进行曝光掩模和SOI晶圆的位置对准，所以，不必使用目前那样具备背面检测的专用曝光装置，能期待设备成本的降低。
另外，本实施方式中的SOI晶圆所具备的空腔图案3及叠合标记图案4的特征在于，以贯通绝缘层2并到达支承衬底1的深度形成。因此，由于能根据空腔图案3的配置及深度使SOI晶圆的特性变化，所以，提高形成于SOI晶圆上的半导体器件的自由度。
另外，本实施方式中的SOI晶圆的制造方法具备：准备支承衬底1的工序、在支承衬底1上形成绝缘层2的工序、在形成有绝缘层2的支承衬底1的一个主面形成规定的空腔图案3的工序、堵塞空腔图案3并在绝缘层2上形成活性半导体层5的工序，活性半导体层5未形成于支承衬底1的外周部，还具备：在支承衬底1的上述一个主面侧的上述外周部形成确定空腔图案3的位置的多个叠合标记图案4的工序。
因此，能制造本实施方式中的SOI晶圆。另外，并不是像目前那样在支承衬底1的上述一个主面的相反侧的面（另一个主面）即SOI晶圆的背面形成叠合标记图案4，而是在SOI晶圆表面侧形成叠合标记图案4，因此，与目前相比，能简化制造工序，能期待降低制造成本的效果。
另外，在本实施方式中的SOI晶圆的制造方法中，在形成有绝缘层2的支承衬底1的一个主面形成规定的空腔图案3的工序和在支承衬底1的上述一个主面侧的上述外周部形成确定空腔图案3的位置的多个叠合标记图案4的工序的特征在于，使用相同的曝光掩模同时进行。因此，由于曝光工序一次完成，所以生产量高，能期待制造成本降低的效果。
（实施方式2）
（SOI晶圆的制造方法）
由于本实施方式中的SOI晶圆的结构与实施方式1一样，因此省略说明。另外，涉及本实施方式的SOI晶圆的制造方法中的曝光工序使用缩小投影曝光装置进行。
对缩小投影曝光装置进行简单说明。曝光掩模设置于掩模台（也称为十字台），通过曝光掩模的图案像由投影透镜例如缩小为1/5，向设置于晶圆台的晶圆投影。而且，通过使晶圆台移动，在晶圆的规定的位置进行曝光。
使用图4说明本实施方式的SOI晶圆的制造方法。支承衬底1的准备工序（图4（a））、绝缘层2形成工序（图4（b））及抗蚀剂涂敷工序与实施方式1相同。
作为下一道工序，在掩模台设置叠合标记图案4的曝光掩模即第二曝光掩模，在例如图1（a）所示的各叠合标记图案4的位置（3处）进行曝光，使抗蚀剂6感光（图4（c））。接着，在掩模台设置空腔图案的曝光掩模即第一曝光掩模，对例如图1（a）所示的器件制作区域7内的各区划依次进行曝光（图4（d））。然后，进行抗蚀剂6的显影，去除感光的抗蚀剂6a、6b（图4（e））。
之后，与实施方式1一样，进行蚀刻，形成叠合标记图案和空腔图案（图4（f））。此时，为确定所形成的叠合标记图案和空腔图案的位置关系，与实施方式1一样，调查各图案的配置，在曝光装置存储确定位置关系的信息。以后的工序（图4（g），（h））与实施方式1一样，省略说明。
（效果）
在本实施方式的SOI晶圆的制造方法中，在形成有绝缘层2的支承衬底1的一个主面形成规定的空腔图案3的工序具备使用第一曝光掩模进行空腔图案3的曝光的工序，在支承衬底1的上述一个主面侧的上述外周部形成确定空腔图案3的位置的多个叠合标记图案4的工序具备使用第二曝光掩模进行叠合标记图案4的曝光的工序。即，分别作为不同的曝光掩模准备空腔图案用曝光掩模（第一曝光掩模）和叠合标记图案用曝光掩模（第二曝光掩模）。
因此，不仅有在实施方式1叙述的效果，而且因可利用缩小投影曝光装置，所以能同时制造多个芯片，因此制造效率提高。另外，缩小投影曝光装置用的曝光掩模与等倍投影曝光装置用的曝光掩模相比，能较廉价地制造，可在不同的制品中共同地适用叠合标记图案的曝光掩模，因此具有制造成本降低的效果。进而，通过使用缩小投影曝光装置，可适用微细加工的设计标准，另外，也可在8英寸以上的大口径的晶圆中适用。
（实施方式3）
本实施方式中的SOI晶圆的结构与实施方式2一样，省略说明。在本实施方式中，参照预先制作的基准晶圆，进行叠合标记图案4及空腔图案3的曝光掩模的定位。图5表示基准晶圆的平面图及剖面图。该基准晶圆如图5所示，是从图1的SOI晶圆去除了活性半导体层5的晶圆。即，构成为在基准晶圆形成有与作为制品的SOI晶圆相同的叠合标记图案4及空腔图案3，且这些图案在表面露出。
图6表示本实施方式中的SOI晶圆的制造方法的流程。另外，图6的最后的工序是对制造的SOI晶圆进行曝光的工序。另外，在本实施方式中也使用与实施方式2一样的缩小投影曝光装置，但不限于此，只要是一般的曝光装置即可。下面，包含缩小投影曝光装置，也简单地称为曝光装置。
首先，在曝光装置的晶圆台设置基准晶圆，曝光装置的检测器检测基准晶圆上的叠合标记图案4和空腔图案3的位置。将检测的位置信息存储在曝光装置之后，从曝光装置取出基准晶圆。
接着，在晶圆台设置形成绝缘层2的支承衬底1，另外，在掩模台上设置叠合标记图案4的曝光掩模即第二曝光掩模，继续抗蚀剂涂敷进行曝光。这时，根据预先存储于曝光装置的位置信息，确定叠合标记图案4的曝光位置。
接着，在掩模台设置空腔图案3的曝光掩模即第一曝光掩模，与叠合标记图案4的曝光的情况一样，参照存储于曝光装置的基准晶圆的位置信息，决定曝光位置进行曝光。以后的工序与实施方式2相同，省略说明。
另外，在可利用形成于基准晶圆的各图案的更正确的位置信息的情况下，通过比较该位置信息与由曝光装置检测的基准晶圆的各图案的位置信息，可以校正各个曝光装置具有的微细的偏差进行上述曝光工序，因此更优选。
另外，在SOI晶圆上进行曝光时，检测在晶圆表面露出的叠合标记图案4，参照存储于曝光装置的上述基准晶圆的位置信息，对表面上看不见的空腔图案3进行曝光掩模的位置对准。另外，在本工序中也通过进行上述的曝光装置具有的微细的偏差的校正，能进一步提高位置对准精度。
（效果）
在涉及本实施方式的SOI晶圆的制造方法中，使用第一曝光掩模进行空腔图案3的曝光的工序及使用第二曝光掩模进行叠合标记图案4的曝光的工序，参照相同的基准晶圆执行。
因此，不仅有实施方式2叙述的效果，而且只要可利用配置于基准晶圆的图案的正确的位置信息，则就能校正各个曝光装置具有的微细的偏差，能以更高的精度决定叠合标记图案4的曝光掩模及空腔图案3的曝光掩模的曝光位置。
（实施方式4）
图7是表示作为本实施方式中的SOl晶圆的特征的局部的结构的图，是包含外周部的局部剖面图。与实施方式1（图1）不同的点在于，叠合标记图案内部由氧化硅膜填充，并且在空腔图案内部也形成有氧化硅膜这一点。除此之外，是与图1相同的结构，与实施方式1一样，通过多个叠合标记图案来确定空腔图案的位置。
关于本实施方式中的SOI晶圆的制造方法，使用图8进行说明。在本实施方式中，直到图8（d）的工序即准备支承衬底1的工序（图8（a）），在支承衬底1上形成绝缘层2的工序（图8（b））、叠合标记图案4及空腔图案3的曝光、显影工序（图8（c））及通过隔着抗蚀剂进行蚀刻而形成叠合标记图案4及空腔图案3的工序（图8（d））与实施方式1相同。该工序之后，例如通过湿蚀刻全面去除绝缘层2（图8（e））。而且，在下一道工序，通过热氧化法或CVD法在支承衬底1再次形成作为绝缘层2的氧化硅膜（图8（f））。这时，进行直到叠合标记图案4的深槽由氧化硅膜填充。另外，只要没有SOI晶圆特性上的问题，空腔图案3的深槽也可以由氧化硅膜填充。由于以后的工序（图8（g），（h））与实施方式1一样，所以省略说明。
（效果）
本实施方式中的SOI晶圆所具备的绝缘层2的特征在于，也形成于空腔图案3及叠合标记图案4内部。因此，不仅有在实施方式1叙述的效果，而且能期待以下效果，即回避由于叠合标记图案4内部由绝缘层2即氧化硅膜填充，所以基于向叠合标记图案4内部的抗蚀剂的混入、在叠合标记图案4的台阶部的蚀刻残渣的产生所导致的叠合标记图案成为异物的发生源。
另外，本发明在其发明的范围内可自由组合各实施方式，可适宜变形、省略各实施方式。
符号说明
1支承衬底、2绝缘层、3空腔图案、4叠合标记图案、5活性半导体层、6抗蚀剂、6a，6b感光的抗蚀剂、7器件制作区域。

Claims (7)

1.一种SOI晶圆，具备：
支承衬底；以及
绝缘层，形成于所述支承衬底上，
在形成有所述绝缘层的所述支承衬底的一个主面形成有规定的空腔图案，
还具备：活性半导体层，堵塞所述空腔图案并形成于所述绝缘层上，
所述活性半导体层未形成于所述支承衬底的外周部，
还具备：多个叠合标记图案，形成于所述支承衬底的所述一个主面侧的所述外周部，并确定所述空腔图案的位置。
2.如权利要求1所述的SOI晶圆，其特征在于，
所述空腔图案及所述叠合标记图案以贯通所述绝缘层并到达所述支承衬底的深度形成。
3.如权利要求1所述的SOI晶圆，其特征在于，
所述绝缘层还形成于所述空腔图案及所述叠合标记图案内部。
4.一种SOI晶圆的制造方法，具备：
（a）准备支承衬底的工序；
（b）在所述支承衬底上形成绝缘层的工序；
（c）在形成有所述绝缘层的所述支承衬底的一个主面形成规定的空腔图案的工序；以及
（d）堵塞所述空腔图案并在所述绝缘层上形成活性半导体层的工序，
所述活性半导体层未形成于所述支承衬底的外周部，
还具备：
（e）在所述支承衬底的所述一个主面侧的所述外周部，形成确定所述空腔图案的位置的多个叠合标记图案的工序。
5.如权利要求4所述的SOI晶圆的制造方法，其特征在于，
所述工序（c）和所述工序（e）使用相同的曝光掩模同时进行。
6.如权利要求4所述的SOI晶圆的制造方法，其特征在于，
所述工序（c）具备：使用第一曝光掩模进行所述空腔图案的曝光的工序，
所述工序（e）具备：使用第二曝光掩模进行所述叠合标记图案的曝光的工序。
7.如权利要求4所述的SOI晶圆的制造方法，其特征在于，
所述工序（c）具备：使用第一曝光掩模进行所述空腔图案的曝光的工序，
所述工序（e）具备：使用第二曝光掩模进行所述叠合标记图案的曝光的工序，
所述工序（c）及所述工序（e）参照相同的基准晶圆执行。
CN201210521787.7A 2012-02-23 2012-12-07 Soi晶圆及其制造方法 Active CN103296031B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-037024 2012-02-23
JP2012037024A JP5933289B2 (ja) 2012-02-23 2012-02-23 Ｓｏｉウエハおよびその製造方法

Publications (2)

Publication Number Publication Date
CN103296031A CN103296031A (zh) 2013-09-11
CN103296031B true CN103296031B (zh) 2016-01-13

Family

ID=48950965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210521787.7A Active CN103296031B (zh) 2012-02-23 2012-12-07 Soi晶圆及其制造方法

Country Status (4)

Country Link
US (1) US8952454B2 (zh)
JP (1) JP5933289B2 (zh)
CN (1) CN103296031B (zh)
DE (1) DE102013202484B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103529658B (zh) * 2013-10-16 2015-04-01 中国科学院半导体研究所 在第一次光刻工艺中对准方形晶圆的方法
JP2017072678A (ja) * 2015-10-06 2017-04-13 キヤノン株式会社 露光装置、露光方法、及び物品の製造方法
US10643951B2 (en) 2017-07-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mini identification mark in die-less region of semiconductor wafer
DE112020000275T5 (de) * 2019-06-17 2022-05-12 Rohm Co., Ltd. SiC-HALBLEITERBAUTEIL UND VERFAHREN ZUMHERSTELLEN DESSELBEN
CN111952185B (zh) * 2020-08-21 2024-03-29 中国科学院上海微系统与信息技术研究所 可降低对准难度的soi器件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120850A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体基板の製造方法
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
JP3328975B2 (ja) * 1992-12-24 2002-09-30 関西日本電気株式会社 半導体ウェーハ
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JP2870492B2 (ja) * 1995-09-28 1999-03-17 日本電気株式会社 Ｓｏｉ基板およびその製造方法
DE69935495T2 (de) 1999-04-29 2007-11-29 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben
JP2007036279A (ja) * 2000-01-07 2007-02-08 Canon Inc 半導体基板の作製方法
JP3957038B2 (ja) * 2000-11-28 2007-08-08 シャープ株式会社 半導体基板及びその作製方法
DE10142223C2 (de) 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels Polymerisation
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
JP4556158B2 (ja) * 2002-10-22 2010-10-06 株式会社Ｓｕｍｃｏ 貼り合わせｓｏｉ基板の製造方法および半導体装置
JP3944087B2 (ja) * 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US7173309B2 (en) * 2003-04-29 2007-02-06 Via Technologies Inc. SOI single crystalline chip structure with multi-thickness silicon layer
JP4029885B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法
JP5350655B2 (ja) * 2007-04-27 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
JP5846727B2 (ja) * 2009-09-04 2016-01-20 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5541069B2 (ja) * 2010-10-15 2014-07-09 富士電機株式会社 半導体装置の製造方法
US8647945B2 (en) * 2010-12-03 2014-02-11 International Business Machines Corporation Method of forming substrate contact for semiconductor on insulator (SOI) substrate
JP5644466B2 (ja) * 2010-12-17 2014-12-24 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102013202484A1 (de) 2013-08-29
DE102013202484B4 (de) 2015-04-09
US8952454B2 (en) 2015-02-10
US20130221439A1 (en) 2013-08-29
JP2013172124A (ja) 2013-09-02
CN103296031A (zh) 2013-09-11
JP5933289B2 (ja) 2016-06-08

Similar Documents

Publication Publication Date Title
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
CN103296031B (zh) Soi晶圆及其制造方法
JP5096965B2 (ja) 位置合わせ方法、位置合わせ装置、露光方法及びデバイス製造方法
US7480892B2 (en) Overlay mark
EP3098196B1 (en) Positioning method in microprocessing process of bulk silicon
JP2011066323A (ja) 露光処理の補正方法
US7582395B2 (en) Overlay mark
WO2018076591A1 (zh) 用于设备的方法、制造掩膜版或显示基板的方法及系统
US20050219484A1 (en) Novel method to simplify twin stage scanner OVL machine matching
US8930011B2 (en) Method of measuring an overlay of an object
US20040251229A1 (en) Manufacturing method for membrane member
JPH11121369A (ja) パターン描画方法及び装置
JP2007512694A (ja) マスク位置調節装置における直接的アライメント
CN103943464A (zh) 对准标记的形成方法
JP2008277579A (ja) 露光装置およびデバイス製造方法
JP2007194357A (ja) 重ね合わせマークおよびその製造方法
JP2007206085A (ja) 位置検出装置及び位置検出方法、露光装置並びにデバイス製造方法
JP2000228355A (ja) 半導体露光装置およびデバイス製造方法
JPH1174190A (ja) Ｘ線露光装置
CN104570630B (zh) 光刻套刻标记及其形成方法
JP2012191011A (ja) 半導体装置の製造方法および半導体装置
CN105759563B (zh) 光罩以及光罩或晶圆沾污的检测方法
Brabender et al. Wafer Extension For Cost-Effective front to Back Side Alignment
JPH09306806A (ja) Ｘ線マスク及びそのアライメント方法
KR20070025027A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant