JP2013172124A - Ｓｏｉウエハおよびその製造方法 - Google Patents

Ｓｏｉウエハおよびその製造方法 Download PDF

Info

Publication number
JP2013172124A
JP2013172124A JP2012037024A JP2012037024A JP2013172124A JP 2013172124 A JP2013172124 A JP 2013172124A JP 2012037024 A JP2012037024 A JP 2012037024A JP 2012037024 A JP2012037024 A JP 2012037024A JP 2013172124 A JP2013172124 A JP 2013172124A
Authority
JP
Japan
Prior art keywords
pattern
support substrate
soi wafer
wafer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012037024A
Other languages
English (en)
Other versions
JP5933289B2 (ja
Inventor
Kazuhiro Shimizu
和宏 清水
Junichi Yamashita
潤一 山下
Takuichiro Shitomi
拓一郎 蔀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012037024A priority Critical patent/JP5933289B2/ja
Priority to US13/673,263 priority patent/US8952454B2/en
Priority to CN201210521787.7A priority patent/CN103296031B/zh
Priority to DE102013202484.3A priority patent/DE102013202484B4/de
Publication of JP2013172124A publication Critical patent/JP2013172124A/ja
Application granted granted Critical
Publication of JP5933289B2 publication Critical patent/JP5933289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00603—Aligning features and geometries on both sides of a substrate, e.g. when double side etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】本発明は、ウエハ内部に空洞パターン３を備えるＳＯＩウエハであって、ＳＯＩウエハ上に露光を行う際に、低コストで露光マスクの位置合わせを行うことが可能なＳＯＩウエハの提供を目的とする。
【解決手段】本発明に係るＳＯＩウエハは、支持基板１と、支持基板１上に形成される絶縁層２と、を備え、絶縁層２が形成された支持基板１の一方主面には所定の空洞パターン３が形成されており、この空洞パターン３を塞いで絶縁層２上に形成される活性半導体層５をさらに備え、支持基板１の外周部には活性半導体層５が形成されておらず、支持基板１の前記一方主面側の前記外周部に形成され、空洞パターン３の位置を特定する複数の重ね合わせマークパターン４をさらに備える。
【選択図】図１

Description

本発明は、ＳＯＩウエハおよびその製造方法に関するものである。
内部に空洞パターンを含むＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウエハの製造方法は、２枚のシリコン基板を貼り合わせて形成する、貼り合わせ方式が知られている（例えば、特許文献１参照）。特許文献１には、空洞パターン及び絶縁層が形成された支持基板と、デバイスを形成する活性半導体層基板とを、空洞パターン及び絶縁層を介して貼り合わせる方法が記載されている。また、ＳＯＩウエハ内部に、絶縁層が存在する部分と存在しない部分が所定のパターンとして混在するＳＯＩウエハが知られている（特許文献２参照）。
以上のような、ウエハ内部にパターンが形成されたＳＯＩウエハ上に露光を行う際、ウエハ内部のパターンの位置と、露光マスクの位置を合わせて露光を行う必要がある。しかし、通常はウエハ表面の活性半導体層の厚みが１０μｍ程度あるため、ウエハ内部のパターンは活性半導体層により遮られている。従って、ウエハ内部のパターン位置を、露光装置に備わる検出器による画像認識によって検出することができない。このため、一般的な露光装置、即ち、ウエハ表面のパターンを検出して露光マスクの位置合わせを行う露光装置では、ウエハ内部にパターンを備えるＳＯＩウエハに対応することができない。
そこで、従来は、ウエハ内部にパターンを備えるＳＯＩウエハの裏面に、ウエハ内部のパターンの位置を特定するための重ね合わせマークパターンを形成し、そのパターンを、裏面検出を備える専用の露光装置で検出することにより、間接的にウエハ内部のパターンの位置を認識する方法で露光マスクとＳＯＩウエハの位置合わせを行っていた。
前述した裏面検出を備える専用の露光装置について説明する。露光装置に備わる、ウエハを保持するウエハステージには、ウエハステージを貫通する穴が開けられている。この穴にウエハ裏面の重ね合わせマークパターンが位置するように、重ね合わせマークパターンは形成され、ウエハはウエハステージ上の最適な位置に配置される。ウエハステージ裏側に設置された検出器によって、ウエハステージを貫通する穴を通して、重ね合わせマークパターンの位置を、例えば検出器のカメラにより検出する。露光装置に備わる制御ユニットにより、検出した重ね合わせマークパターンの位置を解析してウエハ内部のパターンの位置を特定する。この位置情報を、露光マスクを保持するマスクステージへ送り、ウエハ上の最適な位置へマスクステージを移動させて露光を行う。
上述のように、従来は、ウエハ内部にパターンを備えるＳＯＩウエハ表面に対して露光を行う場合は、ＳＯＩウエハ裏面にウエハ内部のパターン位置を特定するための重ね合わせマークパターンを形成し、さらに、その裏面パターンを検出するために、裏面検出を備える専用の露光装置を用いてＳＯＩウエハの露光を行っていた。
特開２００４−１４６４６１号公報 特開２００４−２２８２０６号公報
上述した従来の、ウエハ内部にパターンを備えるＳＯＩウエハにおいて、ウエハ内部のパターンの位置を特定するためのパターンを、ウエハ裏面に形成しなければならず、それにより製造工程が複雑化するため、製造コストの増大という課題があった。また、このＳＯＩウエハに対して露光を行う場合、前述した裏面検出を備える専用の露光装置を用いる必要があり、設備コストが増大する課題があった。
本発明は以上の課題を解決するためになされたものであり、ウエハ内部に空洞パターンを備えるＳＯＩウエハ及びその製造方法であって、ＳＯＩウエハ上に露光を行う際に、低コストで露光マスクの位置合わせを行うことが可能なＳＯＩウエハ及びその製造方法の提供を目的とする。
本発明に係るＳＯＩウエハは、支持基板と、前記支持基板上に形成される絶縁層と、を備え、絶縁層が形成された支持基板の一方主面には所定の空洞パターンが形成されており、この空洞パターンを塞いで絶縁層上に形成される活性半導体層をさらに備え、支持基板の外周部には活性半導体層が形成されておらず、支持基板の前記一方主面側の外周部に形成され、空洞パターンの位置を特定する複数の重ね合わせマークパターンをさらに備える、ＳＯＩウエハである。
また、本発明に係るＳＯＩウエハの製造方法は、支持基板を準備する工程と、支持基板上に絶縁層を形成する工程と、絶縁層が形成された支持基板の一方主面に所定の空洞パターンを形成する工程と、前記空洞パターンを塞いで絶縁層上に活性半導体層を形成する工程とを備え、支持基板の外周部には活性半導体層が形成されておらず、支持基板の前記一方主面側の外周部に、空洞パターンの位置を特定する複数の重ね合わせマークパターンを形成する工程をさらに備える。
本発明に係るＳＯＩウエハにおいて、ウエハ内部に形成される所定の空洞パターンの位置が、複数の重ね合わせマークパターンによって特定される。前記重ね合わせマークパターンは、一般的な露光装置により検出可能なため、重ね合わせマークパターンを介して、空洞パターンの位置を認識することが可能になる。従って、設備コストを削減する効果がある。また、本発明に係るＳＯＩウエハの製造方法において、重ね合わせマークパターンは、従来のようにウエハ裏面に形成されることなく、ウエハの表側、即ち支持基板の前記一方主面側に形成されるので、製造工程を簡素化でき、製造コストを削減することができる。
実施の形態１に係るＳＯＩウエハの平面図（ａ）と断面図（ｂ）である。 実施の形態１に係るＳＯＩウエハの空洞パターンと重ね合わせマークパターンの平面図である。 実施の形態１に係るＳＯＩウエハの製造工程を示す図である。 実施の形態２に係るＳＯＩウエハの製造工程を示す図である。 実施の形態３に係る基準ウエハの平面図（ａ）と断面図（ｂ）である。 実施の形態３に係るＳＯＩウエハの製造方法のフローチャートである。 実施の形態４に係るＳＯＩウエハの構造を示す図である。 実施の形態４に係るＳＯＩウエハの製造工程を示す図である。
＜実施の形態１＞
＜ＳＯＩウエハの構造＞
図１は、本実施の形態におけるＳＯＩウエハの構造を示す平面図（図１（ａ））と断面図（図１（ｂ））である。本実施の形態におけるＳＯＩウエハは、表面に絶縁層２としてのシリコン酸化膜が形成された支持基板１と、活性半導体層５用基板を、シリコン酸化膜を介して貼り合わせることで形成される。ここで、絶縁層２および支持基板１には、後述する方法にて空洞パターン３および複数の重ね合わせマークパターン４が形成されている。また、支持基板１の外周部には、活性半導体層５が形成されない領域を備える。なお、活性半導体層５の表面は、ＳＯＩウエハ表面であり、この面は半導体素子が形成される面である。また、支持基板１と活性半導体層５用基板はシリコン基板である。
絶縁層２が形成された支持基板１の一方主面、即ち活性半導体層５側には、所定の空洞パターン３が形成される。この空洞パターン３は絶縁層２を貫通して支持基板１の表面から所望の深さに深溝として形成されており、空洞パターン３が活性半導体層５で塞がれることで、空洞パターン３内部が空洞となる。空洞パターン３は、図１（ａ）に示すように、デバイス作成領域７内に形成される。この空洞パターン３は、ＳＯＩウエハ上に形成される半導体パターンに応じて設計された、所定のパターンである。空洞パターン３の平面図の一例を図２（ａ）に示す。
また、前記一方主面の外周部には、空洞パターン３の位置を特定するための複数の重ね合わせマークパターン４が形成される。この重ね合わせマークパターン４も空洞パターン３と同様、絶縁層２を貫通して支持基板１の表面から所望の深さに深溝として形成されている。また、重ね合わせマークパターン４は、活性半導体層５によって塞がれず、ＳＯＩウエハ表面に露出している。なお、重ね合わせマークパターンは、支持基板１の最外周から５ｍｍ程度内側の領域に形成される。重ね合わせマークパターン４の一例を図２（ｂ）に示す。
また、複数の重ね合わせマークパターン４と空洞パターン３の位置関係が特定されており、複数の重ね合わせマークパターン４に対する空洞パターン３の相対的な位置情報が露光装置に記憶されている。
＜ＳＯＩウエハの製造方法＞
以下では、前述した構造を持つＳＯＩウエハの製造方法について説明する。図３に、本実施の形態におけるＳＯＩウエハの製造工程を示す。まず、支持基板１としてシリコン基板を準備する（図３（ａ））。支持基板１に、熱酸化法又はＣＶＤ法を用いることにより、絶縁層２としてのシリコン酸化膜を形成する（図３（ｂ））。次に、露光工程として、本実施の形態では等倍投影露光装置を用いて行う。絶縁膜２が形成された支持基板１の一方主面にレジストを塗布し、空洞パターン３と重ね合わせマークパターン４の両パターンを備える露光マスクを用いて、同時に露光を行う。露光されたレジストを現像し、レジスト６に空洞パターン３と重ね合わせマークパターン４に対応した開口部が形成される（図３（ｃ））。
この開口部に対して、絶縁層２のエッチングと、支持基板１のエッチングを行うことで、シリコン酸化膜、即ち絶縁層２を貫通して支持基板１に至る深さの深溝ができ、空洞パターン３と重ね合わせマークパターン４が同時に形成される（図３（ｄ））。ここで、エッチングは異方性のドライエッチング又はウエットエッチングで行われ、エッチングの時間を調整することで、深溝の深さを調整することができる。
ここで、複数の重ね合わせマークパターン４と空洞パターン３の位置関係は、前記同一の露光マスクによって特定されており、この位置関係、即ち、複数の重ね合わせマークパターン４に対する空洞パターン３の相対的な位置情報を、露光装置に記憶しておく。
次に、絶縁層２が形成された支持基板１と、活性半導体層５用の基板を、絶縁層２を介して貼り合わせる（図３（ｅ））。貼り合わせ方法には周知の方法を用いる。例えば、絶縁層２上に、貼り合わせ面を鏡面仕上げした活性半導体層５用の基板を、室温、大気中で接触させた状態から、１１００℃の雰囲気で３時間の熱処理を施すことにより貼り合わせが行われる。この工程により、空洞パターン３が活性半導体層５によって塞がれ、空洞パターン３内部は空洞となる。また、この工程では、重ね合わせマークパターン４も塞がれる。
次に、活性半導体層５を所定の厚み、例えば１０μｍの厚さになるように研磨し、加えて、活性半導体層５の外周部を取り除く端面処理を行うことで、支持基板１の外周部に形成された重ね合わせマークパターン４を露出させる（図３（ｆ））。以上の工程により、本実施の形態におけるＳＯＩウエハを製造することができる。
＜効果＞
本実施の形態におけるＳＯＩウエハは、支持基板１と、支持基板１上に形成される絶縁層２とを備え、絶縁層２が形成された支持基板１の一方主面には所定の空洞パターン３が形成されており、空洞パターン３を塞いで絶縁層２上に形成される活性半導体層５をさらに備え、支持基板１の外周部には活性半導体層５が形成されておらず、支持基板１の一方主面側の外周部に形成され、空洞パターン３の位置を特定する複数の重ね合わせマークパターン４をさらに備える。
従って、ＳＯＩウエハ上に半導体パターンを露光する際に、ウエハ表面に露出している、空洞パターン３の位置を特定する複数の重ね合わせマークパターン４を一般的な露光装置を用いて検出することにより、露光マスクとＳＯＩウエハとの位置合わせを行うことができるため、従来のように裏面検出を備える専用の露光装置を用いる必要がなく、設備コストの削減が期待できる。
また、本実施の形態におけるＳＯＩウエハに備わる空洞パターン３および重ね合わせマークパターン４は、絶縁層２を貫通して支持基板１に至る深さに形成されていることを特徴とする。従って、ＳＯＩウエハの特性を、空洞パターン３の配置及び深さに応じて変化させることができるため、ＳＯＩウエハ上に形成する半導体デバイスの自由度が向上する。
また、本実施の形態におけるＳＯＩウエハの製造方法は、支持基板１を準備する工程と、支持基板１上に絶縁層２を形成する工程と、絶縁層２が形成された支持基板１の一方主面に所定の空洞パターン３を形成する工程と、空洞パターン３を塞いで絶縁層２上に活性半導体層５を形成する工程とを備え、支持基板１の外周部には活性半導体層５が形成されておらず、支持基板１の前記一方主面側の前記外周部に、空洞パターン３の位置を特定する複数の重ね合わせマークパターン４を形成する工程をさらに備える。
従って、本実施の形態におけるＳＯＩウエハを製造することができる。また、従来のように、支持基板１の前記一方主面の反対側の面（他方主面）、即ちＳＯＩウエハの裏面に対して重ね合わせマークパターン４を形成するのではなく、ＳＯＩウエハ表面側に重ね合わせマークパターン４を形成するので、従来に比べて製造工程を簡素化でき、製造コストを削減する効果が期待できる。
また、本実施の形態におけるＳＯＩウエハの製造方法において、絶縁層２が形成された支持基板１の一方主面に所定の空洞パターン３を形成する工程と、支持基板１の前記一方主面側の前記外周部に、空洞パターン３の位置を特定する複数の重ね合わせマークパターン４を形成する工程は、同一露光マスクを用いて同時に行われることを特徴とする。従って、露光工程が一度で済むため、スループットが高く、製造コスト削減の効果が期待できる。
＜実施の形態２＞
＜ＳＯＩウエハの製造方法＞
本実施の形態におけるＳＯＩウエハの構造は、実施の形態１と同じであるので、説明を省略する。また、本実施の形態に係るＳＯＩウエハの製造方法における露光工程は、縮小投影露光装置を用いて行う。
縮小投影露光装置について簡単に説明する。露光マスクはマスクステージ（レティクルステージともいう）に設置され、露光マスクを通過したパターン像は、投影レンズにより、例えば１／５に縮小され、ウエハステージに設置されたウエハに投影される。そして、ウエハステージを移動させることで、ウエハの所定の位置に露光を行う。
本実施の形態のＳＯＩウエハの製造方法を、図４を用いて説明する。支持基板１の準備工程（図４（ａ））、絶縁層２形成工程（図４（ｂ））およびレジスト塗布工程は実施の形態１と同じである。
次工程として、重ね合わせマークパターン４の露光マスク、即ち第２の露光マスクをマスクステージに設置し、例えば図１（ａ）に示す各重ね合わせマークパターン４の位置（３箇所）で露光を行い、レジスト６を感光させる（図４（ｃ））。次に、空洞パターンの露光マスク、即ち第１の露光マスクをマスクステージに設置し、例えば、図１（ａ）に示すデバイス作製領域７内の各区画に対して順次露光を行う（図４（ｄ））。そして、レジスト６の現像を行い、感光したレジスト６ａ、６ｂを除去する（図４（ｅ））。
この後、実施の形態１と同様、エッチングを行い、重ね合わせマークパターンと空洞パターンを形成する（図４（ｆ））。この際、形成された重ね合わせマークパターンと空洞パターンの位置関係を特定するために、実施の形態１と同様に、各パターンの配置を調査し、位置関係を特定する情報を露光装置に記憶しておく。以降の工程（図４（ｇ），（ｈ））は実施の形態１と同じであるので、説明を省略する。
＜効果＞
本実施の形態のＳＯＩウエハの製造方法において、絶縁層２が形成された支持基板１の一方主面に所定の空洞パターン３を形成する工程は、第１の露光マスクを用いて空洞パターン３の露光を行う工程を備え、支持基板１の前記一方主面側の前記外周部に、空洞パターン３の位置を特定する複数の重ね合わせマークパターン４を形成する工程は、第２の露光マスクを用いて重ね合わせマークパターン４の露光を行う工程を備える。つまり、空洞パターン用露光マスク（第１の露光マスク）と重ね合わせマークパターン用露光マスク（第２の露光マスク）とがそれぞれ異なる露光マスクとして用意される。
従って、実施の形態１で述べた効果に加えて、縮小投影露光装置が利用可能となるため、複数チップを同時に製造できるので製造効率が向上する。また、縮小投影露光装置用の露光マスクは、等倍投影露光装置用の露光マスクに対して比較的安価に製造でき、重ね合わせマークパターンの露光マスクを異なる製品にも共通して適用可能であるため、製造コスト削減の効果がある。さらに、縮小投影露光装置を使用することで、微細加工のデザインルールが適用でき、また、８インチ以上の大口径のウエハにも適用が可能となる。
＜実施の形態３＞
本実施の形態におけるＳＯＩウエハの構造は、実施の形態２と同じであるので、説明を省略する。本実施の形態では、予め作製した基準ウエハを参照して、重ね合わせマークパターン４及び空洞パターン３の露光マスクの位置決めを行う。基準ウエハの平面図および断面図を図５に示す。この基準ウエハは、図５に示すように、図１のＳＯＩウエハから、活性半導体層５を除いたウエハである。つまり、基準ウエハには、製品としてのＳＯＩウエハと同じ重ね合わせマークパターン４および空洞パターン３が形成され、かつこれらのパターンが表面に露出した構成となっている。
本実施の形態におけるＳＯＩウエハの製造方法のフローチャートを図６に示す。なお、図６の最後の工程は、製造されたＳＯＩウエハ対して露光を行う工程である。また、本実施の形態でも、実施の形態２と同じく縮小投影露光装置を用いるが、それに限らず、一般的な露光装置であればよい。以下では、縮小投影露光装置も含めて、単に露光装置と呼ぶ。
まず、露光装置のウエハステージに基準ウエハが設置され、基準ウエハ上の重ね合わせマークパターン４と空洞パターン３の位置を、露光装置の検出器が検出する。検出した位置情報を露光装置に記憶した後、基準ウエハは露光装置から取り出される。
次に、絶縁層２が形成された支持基板１をウエハステージに設置し、また、マスクステージに重ね合わせマークパターン４の露光マスク、即ち第２の露光マスクを設置して、レジスト塗布に続いて露光を行う。この際、予め露光装置に記憶された位置情報に従って、重ね合わせマークパターン４の露光位置を決定する。
次に、マスクステージに空洞パターン３の露光マスク、即ち第１の露光マスクを設置し、重ね合わせマークパターン４の露光の場合と同様に、露光装置に記憶された基準ウエハの位置情報を参照して、露光位置を決定し、露光を行う。以降の工程は実施の形態２と同じであるので、説明を省略する。
なお、基準ウエハに形成される各パターンの、より正確な位置情報が利用可能な場合は、その位置情報と、露光装置で検出した基準ウエハの各パターンの位置情報を比較することで、個々の露光装置が有する微細なずれを補正して上記露光工程を行うことができるので、より好ましい。
また、ＳＯＩウエハ上に露光を行う際には、ウエハ表面に露出している重ね合わせマークパターン４を検出し、露光装置に記憶されている前記基準ウエハの位置情報を参照して、表面上は見えない空洞パターン３に対して、露光マスクの位置合わせを行う。なお、本工程でも、前述の、露光装置が有する微細なずれの補正を行うことで、さらに位置合わせ精度を向上させることができる。
＜効果＞
本実施の形態に係るＳＯＩウエハの製造方法において、第１の露光マスクを用いて空洞パターン３の露光を行う工程及び、第２の露光マスクを用いて重ね合わせマークパターン４の露光を行う工程は、同一の基準ウエハを参照して実行される。
従って、実施の形態２で述べた効果に加えて、基準ウエハに配置されたパターンの正確な位置情報が利用可能であれば、個々の露光装置が有する微細なずれを補正して、より高い精度で、重ね合わせマークパターン４の露光マスクおよび空洞パターン３の露光マスクの露光位置を決定できる。
＜実施の形態４＞
図７は、本実施の形態におけるＳＯＩウエハの特徴とする部分の構造を示すものであり、外周部を含む部分断面図である。実施の形態１（図１）と異なる点は、重ね合わせマークパターン内部がシリコン酸化膜により充填され、かつ空洞パターン内部にもシリコン酸化膜が形成されている点にある。それ以外は、図１と同じ構造であり、実施の形態１と同様、複数の重ね合わせマークパターンによって空洞パターンの位置が特定されている。
本実施の形態におけるＳＯＩウエハの製造方法について、図８を用いて説明する。本実施の形態では、図８（ｄ）までの工程、即ち支持基板１を準備する工程（図８（ａ））、支持基板１上に絶縁層２を形成する工程（図８（ｂ））、重ね合わせマークパターン４及び空洞パターン３の露光・現像工程（図８（ｃ））及び、レジスト越しにエッチングを行うことで重ね合わせマークパターン４及び空洞パターン３を形成する工程（図８（ｄ））は、実施の形態１と同じである。この工程の後、絶縁層２を、例えばウエットエッチングにより全面除去する（図８（ｅ））。そして、次工程で、熱酸化法またはＣＶＤ法により支持基板１に絶縁層２としてのシリコン酸化膜を再び形成する（図８（ｆ））。このとき、重ね合わせマークパターン４の深溝がシリコン酸化膜で充填されるまで行う。なお、ＳＯＩウエハの特性上問題が無ければ、空洞パターン３の深溝がシリコン酸化膜で充填されてもよい。以降の工程（図８（ｇ），（ｈ））は、実施の形態１と同じであるので、説明を省略する。
＜効果＞
本実施の形態におけるＳＯＩウエハに備わる絶縁層２は、空洞パターン３および重ね合わせマークパターン４内部にも形成されていることを特徴とする。従って、実施の形態１で述べた効果に加えて、重ね合わせマークパターン４内部は絶縁層２すなわちシリコン酸化膜で充填されているので、重ね合わせマークパターン４内部へのレジストの入り込みや、重ね合わせマークパターン４の段差部でのエッチング残渣の発生により、重ね合わせマークパターンが異物の発生源となることを避ける効果が期待できる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 支持基板、２ 絶縁層、３ 空洞パターン、４ 重ね合わせマークパターン、５ 活性半導体層、６ レジスト、６ａ，６ｂ 感光したレジスト、７ デバイス作製領域。

Claims (7)

  1. 支持基板と、
    前記支持基板上に形成される絶縁層と、
    を備え、
    前記絶縁層が形成された前記支持基板の一方主面には所定の空洞パターンが形成されており、
    前記空洞パターンを塞いで前記絶縁層上に形成される活性半導体層をさらに備え、
    前記支持基板の外周部には前記活性半導体層が形成されておらず、
    前記支持基板の前記一方主面側の前記外周部に形成され、前記空洞パターンの位置を特定する複数の重ね合わせマークパターンをさらに備える、
    ＳＯＩウエハ。
  2. 前記空洞パターンおよび前記重ね合わせマークパターンは、前記絶縁層を貫通して前記支持基板に至る深さに形成されていることを特徴とする、
    請求項１に記載のＳＯＩウエハ。
  3. 前記絶縁層は、前記空洞パターンおよび前記重ね合わせマークパターン内部にも形成されていることを特徴とする、
    請求項１に記載のＳＯＩウエハ。
  4. （ａ）支持基板を準備する工程と、
    （ｂ）前記支持基板上に絶縁層を形成する工程と、
    （ｃ）前記絶縁層が形成された前記支持基板の一方主面に所定の空洞パターンを形成する工程と、
    （ｄ）前記空洞パターンを塞いで前記絶縁層上に活性半導体層を形成する工程と、
    を備え、
    前記支持基板の外周部には前記活性半導体層が形成されておらず、
    （ｅ）前記支持基板の前記一方主面側の前記外周部に、前記空洞パターンの位置を特定する複数の重ね合わせマークパターンを形成する工程を、
    さらに備える、
    ＳＯＩウエハの製造方法。
  5. 前記工程（ｃ）と前記工程（ｅ）は同一露光マスクを用いて同時に行われることを特徴とする、
    請求項４に記載のＳＯＩウエハの製造方法。
  6. 前記工程（ｃ）は、第１の露光マスクを用いて前記空洞パターンの露光を行う工程を備え、
    前記工程（ｅ）は、第２の露光マスクを用いて前記重ね合わせマークパターンの露光を行う工程を備える、
    請求項４に記載のＳＯＩウエハの製造方法。
  7. 前記工程（ｃ）及び前記工程（ｅ）は同一の基準ウエハを参照して実行される、
    請求項６に記載のＳＯＩウエハの製造方法。
JP2012037024A 2012-02-23 2012-02-23 Ｓｏｉウエハおよびその製造方法 Active JP5933289B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012037024A JP5933289B2 (ja) 2012-02-23 2012-02-23 Ｓｏｉウエハおよびその製造方法
US13/673,263 US8952454B2 (en) 2012-02-23 2012-11-09 SOI wafer and method of manufacturing the same
CN201210521787.7A CN103296031B (zh) 2012-02-23 2012-12-07 Soi晶圆及其制造方法
DE102013202484.3A DE102013202484B4 (de) 2012-02-23 2013-02-15 SOI-Wafer und Verfahren zu seiner Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012037024A JP5933289B2 (ja) 2012-02-23 2012-02-23 Ｓｏｉウエハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2013172124A true JP2013172124A (ja) 2013-09-02
JP5933289B2 JP5933289B2 (ja) 2016-06-08

Family

ID=48950965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012037024A Active JP5933289B2 (ja) 2012-02-23 2012-02-23 Ｓｏｉウエハおよびその製造方法

Country Status (4)

Country Link
US (1) US8952454B2 (ja)
JP (1) JP5933289B2 (ja)
CN (1) CN103296031B (ja)
DE (1) DE102013202484B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255944A1 (ja) * 2019-06-17 2020-12-24 ローム株式会社 ＳｉＣ半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103529658B (zh) 2013-10-16 2015-04-01 中国科学院半导体研究所 在第一次光刻工艺中对准方形晶圆的方法
JP2017072678A (ja) * 2015-10-06 2017-04-13 キヤノン株式会社 露光装置、露光方法、及び物品の製造方法
US10643951B2 (en) * 2017-07-14 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mini identification mark in die-less region of semiconductor wafer
CN111952185B (zh) * 2020-08-21 2024-03-29 中国科学院上海微系统与信息技术研究所 可降低对准难度的soi器件及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120850A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体基板の製造方法
JPH06196379A (ja) * 1992-12-24 1994-07-15 Nec Kansai Ltd 半導体ウェーハ
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JPH09153603A (ja) * 1995-09-28 1997-06-10 Nec Corp Ｓｏｉ基板およびその製造方法
JP2002164521A (ja) * 2000-11-28 2002-06-07 Sharp Corp 半導体基板及びその作製方法
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
JP2004146461A (ja) * 2002-10-22 2004-05-20 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置
JP2007036279A (ja) * 2000-01-07 2007-02-08 Canon Inc 半導体基板の作製方法
US20080265323A1 (en) * 2007-04-27 2008-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
JP2011077506A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP2012089540A (ja) * 2010-10-15 2012-05-10 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012129450A (ja) * 2010-12-17 2012-07-05 Fuji Electric Co Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100289348B1 (ko) * 1992-05-25 2001-12-28 이데이 노부유끼 절연기판실리콘반도체장치와그제조방법
DE69935495T2 (de) 1999-04-29 2007-11-29 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für vergrabene Kanäle und Hohlräume in Halbleiterscheiben
DE10142223C2 (de) 2001-08-29 2003-10-16 Infineon Technologies Ag Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels Polymerisation
US7043106B2 (en) * 2002-07-22 2006-05-09 Applied Materials, Inc. Optical ready wafers
JP3944087B2 (ja) 2003-01-21 2007-07-11 株式会社東芝 素子形成用基板の製造方法
US7173309B2 (en) * 2003-04-29 2007-02-06 Via Technologies Inc. SOI single crystalline chip structure with multi-thickness silicon layer
JP4029885B2 (ja) * 2005-03-29 2008-01-09 セイコーエプソン株式会社 半導体装置の製造方法
US8647945B2 (en) * 2010-12-03 2014-02-11 International Business Machines Corporation Method of forming substrate contact for semiconductor on insulator (SOI) substrate

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120850A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体基板の製造方法
JPH06196379A (ja) * 1992-12-24 1994-07-15 Nec Kansai Ltd 半導体ウェーハ
JPH0837137A (ja) * 1994-05-16 1996-02-06 Sony Corp Ｓｏｉ構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置
JPH09153603A (ja) * 1995-09-28 1997-06-10 Nec Corp Ｓｏｉ基板およびその製造方法
JP2007036279A (ja) * 2000-01-07 2007-02-08 Canon Inc 半導体基板の作製方法
JP2002164521A (ja) * 2000-11-28 2002-06-07 Sharp Corp 半導体基板及びその作製方法
JP2003078115A (ja) * 2001-08-30 2003-03-14 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハのレーザーマーク印字方法、及び、ｓｏｉウェーハ
JP2004146461A (ja) * 2002-10-22 2004-05-20 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法ならびに半導体装置
US20080265323A1 (en) * 2007-04-27 2008-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof
JP2008294408A (ja) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2011077506A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP2012089540A (ja) * 2010-10-15 2012-05-10 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012129450A (ja) * 2010-12-17 2012-07-05 Fuji Electric Co Ltd 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255944A1 (ja) * 2019-06-17 2020-12-24 ローム株式会社 ＳｉＣ半導体装置およびその製造方法
JPWO2020255944A1 (ja) * 2019-06-17 2021-11-25 ローム株式会社 ＳｉＣ半導体装置およびその製造方法
JP7228040B2 (ja) 2019-06-17 2023-02-22 ローム株式会社 ＳｉＣ半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20130221439A1 (en) 2013-08-29
DE102013202484B4 (de) 2015-04-09
DE102013202484A1 (de) 2013-08-29
CN103296031B (zh) 2016-01-13
JP5933289B2 (ja) 2016-06-08
US8952454B2 (en) 2015-02-10
CN103296031A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
US7494830B2 (en) Method and device for wafer backside alignment overlay accuracy
JP5933289B2 (ja) Ｓｏｉウエハおよびその製造方法
US9024457B2 (en) Semiconductor device and method for manufacturing the same
TW200901277A (en) Method for verifying pattern of semiconductor device
JP2009212153A (ja) 露光方法、露光装置及びデバイス製造方法
TWI715770B (zh) 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體
JP2005045218A (ja) オーバーレイキー、アラインキーを有する集積回路半導体素子およびその製造方法
JP2007067099A (ja) 露光装置
KR20140119647A (ko) 홀더, 리소그래피 장치 및 물품의 제조 방법
JP2004228453A (ja) 半導体装置の製造方法
JP2003257828A (ja) 半導体装置の製造方法
JP2006041302A (ja) 露光装置
US7582395B2 (en) Overlay mark
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
JP2005005547A (ja) 薄膜部材の製造方法
JP5332246B2 (ja) イオン注入用ステンシルマスクの製造方法
US20170005015A1 (en) Monitor process for lithography and etching processes
JP2007194357A (ja) 重ね合わせマークおよびその製造方法
TW201738959A (zh) 晶圓蝕刻前之預對準方法
JP2009218379A (ja) 半導体装置の製造方法
JP3828063B2 (ja) 半導体装置の製造方法
JP2007103541A (ja) 微細パターンの形成方法
TWI634070B (zh) Method of producing an accurate alignment pattern on a wafer
JP2006294959A (ja) 半導体装置の製造方法及び半導体基板
JP2012191011A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5933289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250