CN103140918A - 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法 - Google Patents

半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法 Download PDF

Info

Publication number
CN103140918A
CN103140918A CN2012800030951A CN201280003095A CN103140918A CN 103140918 A CN103140918 A CN 103140918A CN 2012800030951 A CN2012800030951 A CN 2012800030951A CN 201280003095 A CN201280003095 A CN 201280003095A CN 103140918 A CN103140918 A CN 103140918A
Authority
CN
China
Prior art keywords
semiconductor substrate
etching
gas
chamber
pallet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800030951A
Other languages
English (en)
Inventor
新井康司
田边浩
谷口泰士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103140918A publication Critical patent/CN103140918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的课题在于提供将与半导体基板产生发热反应的气体用作蚀刻气体，且能应对批量生产的对半导体基板进行蚀刻的装置。本发明的半导体基板的表面蚀刻装置包括：加载互锁真空室；蚀刻室，其能够减压至大气压以下；卸载互锁真空室；输送机构，其用于将收纳有半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室输送到所述卸载互锁真空室为止；以及冷却机构，其冷却所述半导体基板和/或所述托盘，其中，在所述蚀刻室中具有多个喷嘴，该多个喷嘴用于对收纳在所述托盘上的半导体基板表面喷射蚀刻气体。

Description

半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法
技术领域
本发明涉及一种半导体基板的表面蚀刻装置、以及制造在表面形成有凹凸形状的半导体基板的方法。
背景技术
在硅太阳能电池（光电转换元件）等中，在硅基板的受光面上设置被称为纹理(texture)的凹凸形状，以抑制入射光的反射，并且避免进入硅基板的光泄漏到外部。通常通过将碱（KOH）水溶液作为腐蚀剂的湿法工艺来进行对硅基板的表面的纹理形成。利用湿法工艺的纹理形成中，作为后处理需要利用氟化氢的洗涤工序或者热处理工序等。因此，不仅有可能污染硅基板表面，在成本上也有不利。
另一方面，还提出了通过干式工艺对硅基板的表面形成纹理的方法。例如提出了如下的方法：1）利用等离子体的被称为反应性离子蚀刻（Reactive Ion Etching）的技术的方法；2）对放置硅基板的大气压环境下的反应室导入ClF3，XeF2，BrF3和BrF5中的任一种气体，由此对硅基板表面进行蚀刻的方法（参照专利文献1）。
另外，作为半导体基板的蚀刻系统已知有具备用于测量蚀刻特征的光学测量工具的系统（参照专利文献2）。根据专利文献2的装置，能够提高蚀刻的尺寸精度。另外，作为具有输送腔室和处理腔室的基板处理装置，提出了在输送腔室和处理腔室之间设有排气系统的缓冲腔室（参照专利文献3）。通过设置缓冲腔室，能够防止处理腔室内的环境污染。
[专利文献1]日本特开平10－313128号公报
[专利文献2]日本特开2005－129906号公报
[专利文献3]日本特开2001－185598号公报
在使用利用等离子体的反应性离子蚀刻时，硅基板的表面容易因等离子体受到损坏，有时对设备（例如太阳能电池）的性能带来恶劣影响。另外，由于需要等离子体产生装置等，因此还有装置成本高的问题。
发明内容
另一方面，如专利文献1所记载的那样，通过使用ClF3，XeF2，BrF3和BrF5气体，能够对硅基板表面进行蚀刻，但其蚀刻反应为发热反应，若硅基板的温度上升，则无法进行期望的蚀刻。因此，必须反复进行蚀刻工序和冷却工序而对硅基板表面进行蚀刻，不能算是适于批量生产的方法。
因此，本发明的课题在于提供对半导体基板表面进行蚀刻的装置，其将与半导体基板之间引起发热反应的气体用作蚀刻气体，并且能够应对批量生产。
另外，在将ClF3、XeF2、BrF3和BrF5气体作为蚀刻气体时，能够得到一定的蚀刻形状，但有时未必能够得到适合作为太阳能电池的硅基板的纹理构造。因此，本发明的课题在于提供一种装置，其通过使包含ClF3、XeF2、BrF3或者BrF5的蚀刻气体组成优化，不会对硅基板带来损坏而形成适合作为太阳能电池的硅基板的纹理构造。
也就是说，本发明第一方面涉及以下所示的表面蚀刻装置。
［1］半导体基板的表面蚀刻装置，其包括：加载互锁真空室(load-lockchamber)；蚀刻室，其能够减压至大气压以下；卸载互锁真空室(unload-lockchamber)；输送机构，其用于将收纳有半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室输送到所述卸载互锁真空室为止；以及冷却机构，其冷却所述半导体基板和/或所述托盘，在所述蚀刻室中具有多个开口部，该多个开口部用于对收纳在所述托盘上的半导体基板表面喷射蚀刻气体。
［2］半导体基板的表面蚀刻装置，其包括：加载互锁真空室；蚀刻室，其能够减压至大气压以下；气体除去室；卸载互锁真空室；输送机构，其用于将收纳有半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室和气体除去室输送到所述卸载互锁真空室为止；以及冷却机构，其冷却所述半导体基板和/或所述托盘，在所述蚀刻室中具有多个开口部，该多个开口部用于对收纳在所述托盘上的半导体基板表面喷射蚀刻气体。
［3］如［1］或［2］所述的表面蚀刻装置，其中，所述冷却机构设置在所述加载互锁真空室内。
［4］如［1］或［2］所述的表面蚀刻装置，其中，所述冷却机构设置在所述输送机构内。
［5］如［2］所述的表面蚀刻装置，其中，所述表面蚀刻装置还包括中间室，该中间室连结所述加载互锁真空室、所述蚀刻室、所述卸载互锁真空室以及所述气体除去室。
［6］如［1］或［2］所述的表面蚀刻装置，其中，所述蚀刻气体包含选自ClF3、XeF2、BrF3以及BrF5中的一种以上的气体。
［7］如［6］所述的表面蚀刻装置，其中，所述蚀刻气体还包含在分子中含有氧原子的气体。
［8］如［1］或［2］所述的表面蚀刻装置，其中，在所述蚀刻室中还具有多个开口部，该多个开口部用于对收纳在所述托盘上的半导体基板表面喷射冷却气体。
［9］如［8］所述的表面蚀刻装置，所述冷却气体包含氮气或惰性气体。
［10］如［1］或［2］所述的表面蚀刻装置，其中，所述半导体基板为基板表面定向（100）的硅基板。
［11］如［1］或［2］所述的表面蚀刻装置，其中，所述半导体基板为基板表面定向（111）的硅基板。
［12］如［1］或［2］所述的表面蚀刻装置，其中，所述托盘具有流路孔，该流路孔用于将惰性气体喷到收纳在所述托盘上的所述半导体基板的背面。
［13］如［1］或［2］所述的表面蚀刻装置，其中，所述托盘构成为能够收纳多片半导体基板。
［14］如［1］或［2］所述的表面蚀刻装置，其中，所述蚀刻室不具有等离子体产生装置。
本发明的第二发明涉及以下所示的在表面形成有凹凸形状的半导体基板的制造方法。
［15］制造半导体基板的方法，使用所述［1］的表面蚀刻装置，制造在表面形成凹凸形状的半导体基板，该方法包括如下步骤：所述冷却机构对所述半导体基板和/或托盘进行冷却的步骤；在所述输送机构上安装收纳有所述半导体基板的托盘的步骤；以及一面通过所述输送机构输送托盘，一面将蚀刻气体从用于喷射蚀刻气体的开口部喷到收纳在所述托盘上的半导体基板的步骤。
［16］制造半导体基板的方法，使用所述［5］的表面蚀刻装置，制造在表面形成有凹凸形状的半导体基板，该方法包括如下步骤：所述冷却机构对所述半导体基板和/或托盘进行冷却的步骤；在所述输送机构上安装收纳有所述半导体基板的托盘的步骤；通过所述输送机构将收纳在所述托盘上的半导体基板输送到所述蚀刻室的步骤；以及将蚀刻气体从用于喷射蚀刻气体的开口部喷到已输送到所述蚀刻室的半导体基板喷出的步骤。
［17］如［15］或［16］所述的方法，其中，将所述半导体基板的温度保持在130℃以下。
根据本发明的表面蚀刻装置，能够高效率地对半导体基板的表面进行干式蚀刻。并且，能够抑制工艺中的半导体基板的温度上升，因此还能够应对批量生产。进而，通过使蚀刻气体的组成最优化，能够将至今为止无法实现的细微凹凸的纹理构造形成在半导体基板表面上。进而，优选的是，能够提供适合作为太阳能电池的半导体基板，能够提高太阳能电池的光电转换率。
附图说明
图1是表示本发明的表面蚀刻装置的第一例的概要的图。图1A是从侧面观察装置时的透视图；图1B是从上面观察装置时的透视图。
图2是表示本发明的表面蚀刻装置的第二例的概要的图，是从侧面观察装置时的透视图。
图3是表示本发明的表面蚀刻装置的第三例的概要的图，是从上面观察装置时的透视图。
图4是表示将托盘保持在托盘保持部上的情形的图。
符号说明
1  半导体基板
1’半导体基板
5  基板供给部
10 加载互锁真空室
12 干式泵
13 阀
14 闸阀
20 蚀刻室
22 干式泵
23 阀
30 卸载互锁真空室
40 托盘保持部
41 流路孔
45 托盘
46 流路孔
47 基板压具
32 干式泵
33 阀
34 闸阀
35 基板排出部
50 辊输送机
60 蚀刻气体供给喷嘴
70 冷却气体供给喷嘴
80 气体除去室
82 干式泵
83 阀
90 中间室
具体实施方式
1．关于表面蚀刻装置
本发明的表面蚀刻装置包括：1）加载互锁真空室；2）能够减压到大气压以下的蚀刻室；3）卸载互锁真空室；4）输送机构，其用于将收纳了半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室输送到所述卸载互锁真空室为止；5）冷却机构，其用于冷却所述半导体基板或托盘（参照图1A和图1B）。
另外，本发明的表面蚀刻装置包括：1）加载互锁真空室；2）够减压到大气压以下的蚀刻室；3）气体除去室；4）卸载互锁真空室；5）输送机构，其用于将收纳了半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室和气体除去室输送到所述卸载互锁真空室为止；6）冷却机构，其用于冷却所述半导体基板或托盘（参照图2）。
本发明的表面蚀刻装置也可以具有连结各处理室（加载互锁真空室、蚀刻室、卸载互锁真空室、气体除去室（任意））的中间室。这种方式的装置可以是被称为集群（cluster）装置的装置（参照图3）。
输送机构是输送半导体基板的部件，从加载互锁真空室经由蚀刻室输送到卸载互锁真空室，或者从加载互锁真空室经由蚀刻室和气体除去室输送到卸载互锁真空室。输送机构指的是例如辊输送机、齿轮齿条幅、传送带输送机、气浮系统、机器人手臂等。
输送机构对半导体基板进行输送，优选将半导体基板收纳在托盘上进行输送。托盘指的是如下的容器，即：保护半导体基板以避免半导体基板与输送机构直接接触，并且使半导体基板的表面中进行蚀刻处理的面开放。其材质没有特别限定。优选的是，在托盘上具有用于固定要收纳的半导体基板的基板压具。
另外，在一个托盘上既可以收纳一片半导体基板，也可以收纳多片半导体基板，例如能够收纳100片的半导体基板。若在一个托盘上能够收纳多片半导体基板，则可高效率地进行蚀刻处理。
也可以是，在托盘上具有用于对半导体基板的背面（不进行蚀刻处理的面）喷出气体的孔（参照图4）。在此，喷出的气体为不与半导体基板反应的气体（称为惰性气体）即可。
半导体基板有时在蚀刻处理中发热而产生翘曲。另外，有时因蚀刻气体与半导体基板的背面（不进行蚀刻处理的面）接触而导致半导体基板的背面受到非意图的蚀刻。通过对半导体基板的背面（不进行蚀刻处理的面）喷出惰性气体，由此抑制半导体基板的过度的发热，并且使半导体基板的温度分布均匀（减少温度不均），从而能够抑制半导体基板的翘曲，并且还能够抑制气体与半导体基板的背面接触。
在托盘上设有用于喷出惰性气体的孔时，优选的是，在蚀刻室以及根据需要在气体除去室将惰性气体喷到半导体基板的背面。为了喷出惰性气体，例如，预先将设置在蚀刻室或气体除去室中的托盘保持部（后述）连接到惰性气体供给装置，并在托盘保持部安装托盘即可。
加载互锁真空室是以不使反应室向大气开放为目的而设置的空间，通常构成为能够减压。利用闸阀将加载互锁真空室与后述的蚀刻室或气体除去室隔开。从装置外部向加载互锁真空室供给半导体基板。所供给的半导体基板在加载互锁真空室中被收纳到托盘中，安装在输送机构上。
加载互锁真空室的内部也可以被冷却，由此能够冷却半导体基板或托盘。另外，加载互锁真空室内的输送机构（输送辊）也可以被冷却，同样地能够冷却半导体基板或托盘。
半导体基板在后述的蚀刻室内的蚀刻工艺中产生发热反应。若半导体基板的温度过度升高，则不进行预定的蚀刻反应，在半导体基板表面无法形成期望的形状。因此，在加载互锁真空室中预先对半导体基板和/或托盘进行冷却，从而防止半导体基板的温度过度升高。
在加载互锁真空室中，半导体基板也可以冷却到例如－30℃左右。另外，收纳半导体基板的托盘也可以冷却到更低温。
本发明的表面蚀刻装置的蚀刻室是用于对通过输送机构从加载互锁真空室所输送来的半导体基板进行蚀刻的空间。蚀刻室的内部能够设为减压状态，在减压条件下进行蚀刻工艺。蚀刻工艺中的反应室的内部压力被调整在1KPa～100KPa的范围内，通常控制为10KPa～90KPa，优选控制为30KPa～60KPa。
在蚀刻室中输送半导体基板的输送机构也可以被冷却。由此，在蚀刻室中能够抑制半导体基板发热。
在蚀刻室具有喷射蚀刻气体的开口部。所谓开口部，既可以是用于喷出气体的管状的部件，也可以是在如喷板那样的平板状部件设置的多个贯穿孔。
蚀刻气体根据半导体基板的材质等而适当选择，但通常包含ClF3、XeF2、BrF3以及BrF5中的至少一种气体。这些气体分子物理吸附在半导体基板的表面上，移动到蚀刻位置。到达蚀刻位置的气体分子发生分解，与半导体材料（通常为硅）反应而生成挥发性的氟化合物。由此，半导体基板表面被蚀刻，形成凹凸形状。
蚀刻气体优选包括在其分子内含有氧原子的气体。含有氧原子的气体通常是氧气（O2），但也可以是二氧化碳（CO2）等。蚀刻气体中的含氧原子气体的浓度（体积浓度）优选是ClF3、XeF2、BrF3以及BrF5气体的总计浓度的2倍以上。在蚀刻气体中包含含氧原子气体，从而能够将适合作为太阳能电池的纹理构造的凹凸形状形成在半导体基板表面上。其理由虽然未必明显，但例如ClF3气体物理吸附在硅表面上时，与硅反应成为SiF4而气化。此时，氧原子键合到硅网络构造的悬空键(dangling bond)末端，从而局部构成Si－O键。由此形成容易蚀刻的区域(Si－Si)与难以蚀刻的区域(Si－O)。可以考虑为其蚀刻速度之差促进化学反应，能够进行形状控制。
进而，也可以在蚀刻气体中包含氮气或惰性气体。若蚀刻气体中的ClF3、XeF2、BrF3以及BrF5的浓度过高，则有时容易各同向性地进行蚀刻，无法在半导体基板表面得到期望的凹凸形状。因此，有时将氮气或惰性气体作为稀释气体加以混合。
优选的是，在本发明的表面蚀刻装置的蚀刻室中具有喷射冷却气体的开口部。冷却气体只要是与半导体基板的材质不产生发热反应的气体即可，可例示出氮气或惰性气体（氦气或氩气等）等。如上所述，ClF3、XeF2、BrF3以及BrF5与半导体发生反应，但其反应为发热反应，因此半导体基板温度上升。若半导体基板温度上升，则容易各同向性地进行蚀刻，无法在半导体基板表面得到期望的凹凸形状。因此，通过将冷却气体喷到因蚀刻反应而发热的半导体基板，从而冷却半导体基板。
如上所述，也可以在加载互锁真空室中冷却半导体基板，尽管如此，也有可能在蚀刻工艺中发热，半导体基板的温度过度上升。因此，优选的是，通过将蚀刻气体和冷却气体喷到半导体基板表面，更为优选的是交替喷出，从而抑制半导体基板的发热。
蚀刻中的半导体基板的温度优选保持在130℃以下，更优选保持在100℃以下，进一步优选保持在80℃以下。另一方面，半导体基板的温度保持在要喷射的蚀刻气体的沸点以上即可。例如ClF3的沸点为约12℃，因此在使用ClF3时，将半导体基板的温度保持在12℃以上。
在蚀刻室中，优选具有2个以上喷射蚀刻气体的开口部，优选也具有2个以上的喷射冷却气体的开口部。各开口部的排列没有特别限定，但优选沿着半导体基板的输送方向（半导体基板的相对移动方向）排列。喷射蚀刻气体的开口部与喷射冷却气体的开口部优选规则性地排列。例如，也可以是，沿着输送方向交替地排列喷射蚀刻气体的开口部与喷射冷却气体的开口部。或者，也可以是，沿着输送方向反复地配置喷射蚀刻气体的开口部与喷射冷却气体的多个开口部。但是，优选的是，通常不连续地排列2个喷射蚀刻气体的开口部。
另外，各开口部的形状没有特别限制，但优选形成为向开口部的排出口而逐渐扩展，以便将气体喷到半导体基板表面的广大面积。
本发明的表面蚀刻装置也可以具有喷射掩膜形成用气体的开口部。掩膜形成用气体优选为氟化碳气体，氟化碳气体的例子包含四氟甲烷（CF4）、六氟乙烷（C2F6）等。掩膜形成用气体的分子吸附到半导体基板表面后，其吸附部分难以被蚀刻。因此，有可能能够选择性地蚀刻半导体基板表面，容易得到期望的凹凸形状。
另一方面，并不需要在蚀刻室具有等离子体装置。本发明的表面蚀刻装置利用蚀刻气体与半导体基板的化学反应，对半导体基板表面进行蚀刻。因此，并不需要利用等离子体使气体作为活性离子。
本发明的表面蚀刻装置也可以具有气体除去室。气体除去室指的是用于去除残留在蚀刻室中蚀刻后的半导体基板上的蚀刻气体成分或其改性成分的区域。优选利用闸阀将气体除去室与蚀刻室隔开。用于去除气体的结构没有特别限定，只要使气体除去室为减压状态，并将惰性气体喷射到半导体基板上即可。
进而，本发明的表面蚀刻装置也可以具有中间室。中间室指的是连结各处理室（包含加载互锁真空室、蚀刻室、气体除去室、卸载互锁真空室）的空间。即，各处理室经由中间室相连结。这样，具有中间室的装置有时被称为集群方式的装置。中间室也可以具有冷却机构。由此，中间室能够冷却从某处理室输送到其他处理室过程中的半导体基板。
本发明的表面蚀刻装置的卸载互锁真空室与加载互锁真空室同样，是以不将反应室向大气开放为目的而设置的空间。卸载互锁真空室通常被设为能够减压，由闸阀与后述的蚀刻室或气体除去室隔开。通过输送机构将经过了蚀刻处理的半导体基板输送到卸载互锁真空室。输送到卸载互锁真空室的半导体基板从托盘取下而被回收。
优选对回收后的半导体基板实施退火处理等。退火处理指的是高温退火或等离子体退火等。
利用本发明的表面蚀刻装置在表面形成凹凸形状的半导体基板通常是硅基板，但也可以是锗基板、碳化硅等。进而，被表面蚀刻的基板也可以是半导体基板以外的蓝宝石基板等。另外，硅基板通常是单晶硅，但也可以是多晶硅或非晶硅。
单晶硅基板既可以是基板表面定向（100）的硅基板，也可以是基板表面定向（111）的硅基板，或其他基板表面定向的硅基板。若通过以往的使用碱水溶液的湿法工艺对基板表面定向（111）的硅基板进行蚀刻，则无法在基板表面形成凹凸形状，仅是表面被各同向性地蚀刻。但是，根据本发明的表面蚀刻装置，具有如下的特征，即：对于基板表面定向（111）的硅基板，也能够在基板表面形成凹凸形状。
半导体基板既可以是半导体晶片，也可以是形成在其他基板上的半导体薄膜。
2．关于蚀刻方法
使用本发明的表面蚀刻装置，能够制造在表面上形成有凹凸形状的半导体基板。具体而言，首先，对本发明的表面蚀刻装置的加载互锁真空室供给收纳在托盘上的半导体基板。在加载互锁真空室中，冷却半导体基板和/或收纳该基板的托盘。
接着，将在加载互锁真空室中被冷却后的半导体基板通过输送机构输送到蚀刻室。蚀刻室优选被减压。将蚀刻气体从用于喷射蚀刻气体的开口部喷射到已输送到蚀刻室的半导体基板。此时，利用输送机构，控制半导体基板与开口部的相对位置，并将蚀刻气体喷射到半导体基板表面的期望的位置。也可以是，在蚀刻室中，从用于喷射冷却气体的开口部喷射冷却气体。
在蚀刻室中，优选将半导体基板的温度保持在130℃以下，更优选保持在100℃以下，进一步优选保持在80℃以下。
也可以是，在通过输送机构输送半导体基板的同时，使半导体基板振动，或者使开口部振动。由此，能够在半导体基板的表面形成更细微的凹凸形状。另外，半导体基板的相对移动不需要在一个方向，既可以在2维方向移动，也可以在3维方向移动。进而，输送也可以往返移动。
也可以是，在蚀刻室中冷却由输送机构输送过程中的半导体基板。另外，也可以是，在中间室中冷却从加载互锁真空室输送到蚀刻室过程中的半导体基板。由此，更有效地抑制半导体基板的过度的发热。
在表面形成了凹凸形状的半导体基板例如能够用作太阳能电池的半导体基板。在太阳能电池的半导体基板（通常为硅基板）的受光面形成被称为纹理构造的凹凸形状，使反射率降低而降低光学限制率。根据本发明，能够在半导体基板的表面形成适于作为该纹理构造的形状。
［实施方式1］
图1A和图1B示出本发明的表面蚀刻装置的第一例的概要。图1A是从侧面观察装置时的透视图，图1B是从上面观察装置时的透视图。
图1A和图1B所示的表面蚀刻装置包括加载互锁真空室10、蚀刻室20以及卸载互锁真空室30。加载互锁真空室10、蚀刻室20、卸载互锁真空室30的内部均可减压。即，在加载互锁真空室10设有干式泵12、阀13以及闸阀14；在卸载互锁真空室30设有干式泵32、阀33以及闸阀34。
从基板供给部5对加载互锁真空室10供给半导体基板1。半导体基板1载置到载物台上而被供给到加载互锁真空室10。例如，也可以是，在被收纳到托盘等容器等的状态下被供给到加载互锁真空室10。也可以是，在1个托盘上收纳100片左右的半导体基板1。
从加载互锁真空室10经由蚀刻室20直到卸载互锁真空室30为止，设有作为输送机构的辊输送机50。能够将设置在辊输送机50上的半导体基板1从加载互锁真空室10经由蚀刻室20而输送到卸载互锁真空室30为止。
优选的是，在蚀刻室20中设有蚀刻气体供给喷嘴60，进而还设有冷却气体供给喷嘴70。能够将来自这些喷嘴的气体供给到蚀刻室20的内部，使其与被输送的半导体基板1的表面相接触。沿着输送方向交替地设置蚀刻气体供给喷嘴60和冷却气体供给喷嘴70。另外，在蚀刻室20设有干式泵22和阀23，能够排出在蚀刻反应中所产生的气体等。
也可以是，辊输送机50从加载互锁真空室10到卸载互锁真空室30为止在一个方向输送半导体基板1，但也可以一面往返移动（图中在左右方向移动的同时）一面进行输送。
输送到卸载互锁真空室30的半导体基板1'排出到基板排出部35而被回收。在半导体基板1'的与喷嘴（蚀刻气体供给喷嘴60和冷却气体供给喷嘴70）相对的表面形成有期望的凹凸形状。之后，也可以根据需要在氢气环境下对半导体基板1'实施用于去除所残留的氟成分的处理。例如，实施高温退火或者实施等离子体处理。
在图1A和图1B所示的表面蚀刻装置中，优选在加载互锁真空室10设置冷却机构以冷却半导体基板1。为了在加载互锁真空室10中冷却半导体基板1，可以考虑如下的方法：降低加载互锁真空室10的室内温度；降低加载互锁真空室10中的输送机构（输送辊）的温度；将冷却风喷到半导体基板；以及使预先设置的冷却板（例如使制冷剂循环的板）接触收纳半导体基板的托盘一定时间。
在图1A和图1B所示的表面蚀刻装置中，也可以在蚀刻室20中输送半导体基板的输送机构上设置冷却机构来冷却半导体基板1。为了利用蚀刻室20中的输送机构对半导体基板1进行冷却，可以考虑降低构成输送机构的输送辊的温度，或者冷却传送带输送机的传送带。
［实施方式2］
图2示出本发明的表面蚀刻装置的第二例的概要。图2所示的表面蚀刻装置与实施方式1的装置在具有加载互锁真空室10、蚀刻室20、卸载互锁真空室30的方面为相同，但在蚀刻室20与卸载互锁真空室30之间还设置有气体除去室80。
气体除去室80指的是用于去除在蚀刻室20中蚀刻后的半导体基板上残留的蚀刻气体成分的空间。气体除去室80具有干式泵82和阀83，可以减压。进而，也可以是，在气体除去室中具有用于将惰性气体喷到半导体基板的阀（未图示）等。
［实施方式3］
图3示出本发明的表面蚀刻装置的第三例的概要。图3是从上面观察装置时的概略图。有时将这样使半导体基板1经由中间室90在各处理室移动的装置称为“集群装置”。
图3所示的表面蚀刻装置包括加载互锁真空室10、蚀刻室20、气体除去室80、卸载互锁真空室30以及中间室90。加载互锁真空室10、蚀刻室20、卸载互锁真空室30以及气体除去室80与实施方式2的装置相同。加载互锁真空室10、蚀刻室20、气体除去室80以及卸载互锁真空室30经由中间室90相连结。
输送机构能够将收纳在托盘上的半导体基板1从加载互锁真空室10经由蚀刻室20、进而经由气体除去室80输送到卸载互锁真空室30为止。更具体而言，输送机构将半导体基板1从加载互锁真空室10经由中间室90而输送到蚀刻室20，并且，从蚀刻室20经由中间室90向气体除去室80输送半导体基板1，从气体除去室80经由中间室90向卸载互锁真空室30输送半导体基板1（1'）（参照图3的箭头）。
半导体基板1既可以在加载互锁真空室10冷却，也可以利用输送机构冷却。进而，也可以在中间室90冷却半导体基板1。例如，在将半导体基板1从加载互锁真空室10输送到蚀刻室20之间，若在中间室90冷却半导体基板1，则能够抑制在蚀刻室20中的半导体基板1的发热。进而，也可以将在蚀刻室20中发热的半导体基板1输送到气体除去室80时，在中间室90中进行冷却。
［实施方式4］
在图1～图3所示的蚀刻装置的蚀刻室20中，也可以配置用于保持收纳半导体基板1的托盘的托盘保持部。图4示出利用托盘保持部40保持收纳了半导体基板1的托盘45的状况。例如，通过在托盘保持部40的凸部嵌入托盘45的凹部，从而托盘保持部40保持托盘45（参照图4中的实线箭头）。
在托盘保持部40和托盘45中，分别设有用于使气体流过的流路孔41和流路孔46，当托盘保持部40保持托盘45后，孔41和孔46相连通。连接到托盘保持部40的气体供给装置（未图示）能够经由孔41和孔46将气体喷到收纳在托盘45上的半导体基板1的背面（不进行蚀刻处理的面）（参照虚线箭头）。要喷出的气体只要是不与半导体基板1发生反应的惰性气体即可。
通过将惰性气体喷到蚀刻室20中的半导体基板1的背面，由此抑制被供给到蚀刻室20内部的蚀刻气体接触到半导体基板1的背面，从而防止对半导体基板1的背面进行蚀刻。另外，通过喷射惰性气体，能够对半导体基板1均匀地进行冷却。
另外，也可以是，在图2和图3所示的蚀刻装置的气体除去室80中也配置如图4所示的用于保持托盘45的托盘保持部40。通过将惰性气体喷到气体除去室80中的半导体基板1的背面，能够更有效地去除残留在半导体基板1上的蚀刻气体成分。
工业实用性
根据本发明的表面蚀刻装置，能够高效率地对半导体基板的表面进行干式蚀刻。并且，由于能够抑制工艺中的半导体基板的温度上升，因此还能够应对批量生产。因此，能够特别适合应用于太阳能电池的制造工艺中在半导体基板表面形成纹理构造的步骤。

Claims (17)

1.半导体基板的表面蚀刻装置，其包括：
加载互锁真空室；
蚀刻室，其能够减压至大气压以下；
卸载互锁真空室；
输送机构，其用于将收纳有半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室输送到所述卸载互锁真空室为止；以及
冷却机构，其冷却所述半导体基板和/或所述托盘，
在所述蚀刻室中具有多个开口部，该多个开口部用于对收纳在所述托盘上的半导体基板表面喷射蚀刻气体。
2.半导体基板的表面蚀刻装置，其包括：
加载互锁真空室；
蚀刻室，其能够减压至大气压以下；
气体除去室；
卸载互锁真空室；
输送机构，其用于将收纳有半导体基板的托盘从所述加载互锁真空室经由所述蚀刻室和所述气体除去室输送到所述卸载互锁真空室为止；以及
冷却机构，其冷却所述半导体基板和/或所述托盘，
在所述蚀刻室中具有多个开口部，该多个开口部用于对收纳在所述托盘上的半导体基板表面喷射蚀刻气体。
3.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述冷却机构设置在所述加载互锁真空室内。
4.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述冷却机构设置在所述输送机构内。
5.如权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述表面蚀刻装置还包括中间室，该中间室连结所述加载互锁真空室、所述蚀刻室、所述卸载互锁真空室以及所述气体除去室。
6.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述蚀刻气体包含选自ClF3、XeF2、BrF3以及BrF5中的一种以上的气体。
7.如权利要求6所述的半导体基板的表面蚀刻装置，其中，
所述蚀刻气体还包含在分子中含有氧原子的气体。
8.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
在所述蚀刻室中还具有多个开口部，该多个开口部用于对收纳在所述托盘上的半导体基板表面喷射冷却气体。
9.如权利要求8所述的半导体基板的表面蚀刻装置，其中，
所述冷却气体包含氮气或惰性气体。
10.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述半导体基板为基板表面定向（100）的硅基板。
11.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述半导体基板为基板表面定向（111）的硅基板。
12.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述托盘具有流路孔，该流路孔用于将惰性气体喷到收纳在所述托盘上的所述半导体基板的背面。
13.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述托盘构成为能够收纳多片半导体基板。
14.如权利要求1或权利要求2所述的半导体基板的表面蚀刻装置，其中，
所述蚀刻室不具有等离子体产生装置。
15.制造半导体基板的方法，使用权利要求1的表面蚀刻装置，制造在表面形成凹凸形状的半导体基板，该方法包括：
所述冷却机构对所述半导体基板和/或托盘进行冷却的步骤；
在所述输送机构上安装收纳有所述半导体基板的托盘的步骤；以及
一面通过所述输送机构输送托盘，一面将蚀刻气体从用于喷射蚀刻气体的开口部喷到收纳在所述托盘上的半导体基板的步骤。
16.制造半导体基板的方法，使用权利要求5的表面蚀刻装置，制造在表面形成有凹凸形状的半导体基板，该方法包括：
所述冷却机构对所述半导体基板和/或托盘进行冷却的步骤；
在所述输送机构上安装收纳有所述半导体基板的托盘的步骤；
通过所述输送机构将收纳在所述托盘上的半导体基板输送到所述蚀刻室的步骤；以及
将蚀刻气体从用于喷射蚀刻气体的开口部喷到已输送到所述蚀刻室的半导体基板的步骤。
17.如权利要求15或权利要求16所述的制造半导体基板的方法，其中，
将所述半导体基板的温度保持在130℃以下。
CN2012800030951A 2011-03-03 2012-02-22 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法 Pending CN103140918A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-046132 2011-03-03
JP2011046132 2011-03-03
PCT/JP2012/001209 WO2012117696A1 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法

Publications (1)

Publication Number Publication Date
CN103140918A true CN103140918A (zh) 2013-06-05

Family

ID=46757641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800030951A Pending CN103140918A (zh) 2011-03-03 2012-02-22 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法

Country Status (4)

Country Link
JP (3) JP5176007B2 (zh)
KR (1) KR101525234B1 (zh)
CN (1) CN103140918A (zh)
WO (1) WO2012117696A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251235A (zh) * 2014-12-22 2017-10-13 索尔维公司 用于生产太阳能电池的方法
CN109843822A (zh) * 2016-11-16 2019-06-04 日本电气硝子株式会社 玻璃基板的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140918A (zh) * 2011-03-03 2013-06-05 松下电器产业株式会社 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法
CN106206377A (zh) * 2016-07-22 2016-12-07 京东方科技集团股份有限公司 一种刻蚀装置
GB2609025A (en) * 2021-07-19 2023-01-25 Asmpt Smt Singapore Pte Ltd Post-print vacuum degassing

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170777A (zh) * 1996-05-30 1998-01-21 三星电子株式会社 干式蚀刻器中残留气体的去除装置及去除方法
JPH10313128A (ja) * 1997-05-13 1998-11-24 Matsushita Electric Ind Co Ltd シリコン基板の異方性エッチング方法及び太陽電池の製造方法
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
CN101558477A (zh) * 2005-08-23 2009-10-14 埃克提斯公司 间歇性蚀刻冷却
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
CN101826435A (zh) * 2009-03-04 2010-09-08 东京毅力科创株式会社 等离子蚀刻方法、等离子蚀刻装置及计算机存储介质
WO2010113941A1 (ja) * 2009-03-30 2010-10-07 東京エレクトロン株式会社 被処理体の冷却方法および被処理体処理装置
JP2010245405A (ja) * 2009-04-08 2010-10-28 Sekisui Chem Co Ltd シリコンの表面粗化方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193129A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 化学気相成長装置
JPH07193055A (ja) * 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
JP5071437B2 (ja) * 2009-05-18 2012-11-14 パナソニック株式会社 プラズマ処理装置及びプラズマ処理装置におけるトレイの載置方法
CN103140918A (zh) * 2011-03-03 2013-06-05 松下电器产业株式会社 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1170777A (zh) * 1996-05-30 1998-01-21 三星电子株式会社 干式蚀刻器中残留气体的去除装置及去除方法
JPH10313128A (ja) * 1997-05-13 1998-11-24 Matsushita Electric Ind Co Ltd シリコン基板の異方性エッチング方法及び太陽電池の製造方法
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
CN101558477A (zh) * 2005-08-23 2009-10-14 埃克提斯公司 间歇性蚀刻冷却
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
CN101826435A (zh) * 2009-03-04 2010-09-08 东京毅力科创株式会社 等离子蚀刻方法、等离子蚀刻装置及计算机存储介质
WO2010113941A1 (ja) * 2009-03-30 2010-10-07 東京エレクトロン株式会社 被処理体の冷却方法および被処理体処理装置
JP2010245405A (ja) * 2009-04-08 2010-10-28 Sekisui Chem Co Ltd シリコンの表面粗化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251235A (zh) * 2014-12-22 2017-10-13 索尔维公司 用于生产太阳能电池的方法
CN109843822A (zh) * 2016-11-16 2019-06-04 日本电气硝子株式会社 玻璃基板的制造方法
CN109843822B (zh) * 2016-11-16 2022-08-26 日本电气硝子株式会社 玻璃基板的制造方法

Also Published As

Publication number Publication date
JPWO2012117696A1 (ja) 2014-07-07
KR20130045943A (ko) 2013-05-06
WO2012117696A1 (ja) 2012-09-07
JP5488758B2 (ja) 2014-05-14
JP5422064B2 (ja) 2014-02-19
JP2013070096A (ja) 2013-04-18
KR101525234B1 (ko) 2015-06-01
JP5176007B2 (ja) 2013-04-03
JP2014030062A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
US6036581A (en) Substrate cleaning method and apparatus
KR100736959B1 (ko) 피처리체 처리 장치, 그의 피처리체 처리 방법, 압력 제어방법, 피처리체 반송 방법, 및 반송 장치
CN103140918A (zh) 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法
US20130000140A1 (en) Apparatus and method for treating substrate
KR20080059070A (ko) 감압건조장치
CN108352309B (zh) 基板处理方法和基板处理装置
US20160035595A1 (en) Processing apparatus, processing method, and manufacturing method of electronic device
JP2013021208A (ja) 基板処理方法および基板処理装置
KR100869865B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9236272B2 (en) Etching apparatus and etching method
JP2003179025A (ja) 基板処理装置
KR20180054598A (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
US20200234974A1 (en) Etching Method and Etching Apparatus
KR20080011903A (ko) 반도체 기판의 이송 장치, 기판 처리 장치 및 이를 이용한기판의 냉각 방법
KR20220047516A (ko) 기판 처리 방법 및 기판 처리 장치
KR102646730B1 (ko) 원자층 식각 방법
KR102516340B1 (ko) 기판 처리 장치 및 기판 처리 장치의 운용 방법
US20230402303A1 (en) Substrate processing apparatus and substrate processing method
JP2012186283A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
US20230386870A1 (en) Wet processing system and system and method for manufacturing semiconductor structure
US20230211390A1 (en) Apparatus for treating substrate and method for treating a substrate
JP2023071504A (ja) 基板処理方法
TW202414661A (zh) 基板處理裝置及基板處理方法
JP2016115793A (ja) 基板搬送方法、基板処理装置、及び記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130605