WO2012117696A1 - 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法 - Google Patents

半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法 Download PDF

Info

Publication number
WO2012117696A1
WO2012117696A1 PCT/JP2012/001209 JP2012001209W WO2012117696A1 WO 2012117696 A1 WO2012117696 A1 WO 2012117696A1 JP 2012001209 W JP2012001209 W JP 2012001209W WO 2012117696 A1 WO2012117696 A1 WO 2012117696A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
etching
chamber
gas
tray
Prior art date
Application number
PCT/JP2012/001209
Other languages
English (en)
French (fr)
Inventor
新井　康司
田辺　浩
谷口　泰士
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to KR1020137007986A priority Critical patent/KR101525234B1/ko
Priority to JP2012532802A priority patent/JP5176007B2/ja
Priority to CN2012800030951A priority patent/CN103140918A/zh
Publication of WO2012117696A1 publication Critical patent/WO2012117696A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers

Definitions

  • the present invention relates to a surface etching apparatus for a semiconductor substrate and a method for manufacturing a semiconductor substrate having a concavo-convex shape formed on the surface.
  • Texture formation on the surface of a silicon substrate is generally performed by a wet process using an alkaline (KOH) aqueous solution as an etchant. Texture formation by a wet process requires a cleaning process using hydrogen fluoride, a heat treatment process, and the like as post-processing. For this reason, there is a risk of contaminating the surface of the silicon substrate, and there is a disadvantage in terms of cost.
  • KOH alkaline
  • a method for forming a texture on the surface of a silicon substrate by a dry process has also been proposed.
  • a method of etching the surface of a silicon substrate by introducing such a gas has been proposed (see Patent Document 1).
  • the surface of the silicon substrate is easily damaged by plasma, which may adversely affect the performance as a device (for example, a solar cell).
  • a plasma generator or the like is required, there is a problem that the cost of the apparatus increases.
  • an object of the present invention is to provide an apparatus for etching a surface of a semiconductor substrate that can be used for mass production while using a gas that causes an exothermic reaction with the semiconductor substrate as an etching gas.
  • the present invention optimizes the etching gas composition containing ClF 3 , XeF 2 , BrF 3, or BrF 5 to form a texture structure suitable for the silicon substrate of the solar cell without damaging the silicon substrate. It is an object to provide an apparatus.
  • the first of the present invention relates to the following surface etching apparatus.
  • a semiconductor substrate surface etching apparatus having a transport mechanism for transporting and a cooling mechanism for cooling the semiconductor substrate and / or tray,
  • a surface etching apparatus having a plurality of openings for injecting an etching gas onto the surface of a semiconductor substrate accommodated in the tray in the etching chamber.
  • a load lock chamber an etching chamber that can be depressurized below atmospheric pressure, a gas removal chamber, an unload lock chamber, and the load lock chamber to the unload lock chamber through the etching chamber and the gas removal chamber.
  • the semiconductor substrate surface etching apparatus having a transport mechanism for transporting the tray containing the semiconductor substrate, and a cooling mechanism for cooling the semiconductor substrate and / or tray,
  • a surface etching apparatus having a plurality of openings for injecting an etching gas onto the surface of a semiconductor substrate accommodated in the tray in the etching chamber.
  • etching gas includes one or more gases selected from the group consisting of ClF 3 , XeF 2 , BrF 3, and BrF 5 .
  • etching gas further includes a gas containing an oxygen atom in a molecule.
  • the cooling gas includes nitrogen gas or inert gas.
  • the second of the present invention relates to a method for producing a semiconductor substrate having a concavo-convex shape formed on the surface shown below.
  • [16] A method for manufacturing a semiconductor substrate having a concavo-convex shape formed on a surface using the surface etching apparatus of [5], The cooling mechanism cooling the semiconductor substrate and / or tray; setting the tray containing the semiconductor substrate in the transport mechanism; and the semiconductor substrate housed in the tray by the transport mechanism Transferring the etching gas to the etching chamber; and blowing the etching gas to the semiconductor substrate transferred to the etching chamber from an opening for injecting the etching gas. [17] The method according to [15] or [16], wherein the temperature of the semiconductor substrate is maintained at 130 ° C. or lower.
  • the surface of the semiconductor substrate can be efficiently dry etched.
  • the temperature rise of the semiconductor substrate during the process can be suppressed, it can cope with mass production.
  • the composition of the etching gas it is possible to form a texture structure with fine irregularities that has not been realized so far on the surface of the semiconductor substrate.
  • a semiconductor substrate suitable as a solar cell can be preferably provided, and the photoelectric conversion rate of the solar cell can be increased.
  • FIG. 1A is a perspective view of the device as viewed from the side
  • FIG. 1B is a perspective view of the device as viewed from above.
  • FIG. 1A shows the outline
  • FIG. 1B shows the outline
  • the surface etching apparatus of the present invention includes 1) a load lock chamber, 2) an etching chamber that can be depressurized below atmospheric pressure, 3) an unload lock chamber, and 4) from the load lock chamber to the etching chamber. And a transport mechanism for transporting the tray containing the semiconductor substrate to the unload lock chamber, and 5) a cooling mechanism for cooling the semiconductor substrate and the tray (see FIG. 1AB).
  • the surface etching apparatus includes 1) a load lock chamber, 2) an etching chamber that can be reduced to atmospheric pressure, 3) a gas removal chamber, 4) an unload lock chamber, and 5) the load lock.
  • the surface etching apparatus of the present invention may have an intermediate chamber for connecting each processing chamber (load lock chamber, etching chamber, unload lock chamber, gas removal chamber (optional)).
  • the device of such an embodiment can be a device called a cluster device (see FIG. 3).
  • the transport mechanism is a member that transports the semiconductor substrate, transports from the load lock chamber to the unload lock chamber through the etching chamber, or from the load lock chamber to the unload lock chamber through the etching chamber and the gas removal chamber. Transport to.
  • Examples of the transport mechanism include a roller transporter, a rack and pinion, a belt conveyor, air levitation, and a robot arm.
  • the transport mechanism transports the semiconductor substrate, and the semiconductor substrate is preferably transported while being accommodated in a tray.
  • the tray is a container that protects the semiconductor substrate so that the semiconductor substrate does not come into direct contact with the transport mechanism, and opens a surface of the semiconductor substrate to be etched.
  • the material is not particularly limited.
  • the tray preferably has a substrate pressing member for fixing the semiconductor substrate to be accommodated.
  • one semiconductor substrate may be accommodated in one tray, but a plurality of semiconductor substrates may be accommodated. For example, 100 semiconductor substrates can be accommodated. If a plurality of semiconductor substrates can be accommodated in one tray, the etching process becomes efficient.
  • the tray may have a hole for blowing gas on the back surface (surface not subjected to the etching process) of the semiconductor substrate (see FIG. 4).
  • the gas blown here may be a gas that does not react with the semiconductor substrate (referred to as an inert gas).
  • the semiconductor substrate may generate heat during the etching process and cause warpage.
  • the etching gas comes into contact with the back surface of the semiconductor substrate (the surface not subjected to the etching process)
  • the back surface of the semiconductor substrate may be subjected to unintended etching.
  • a hole for spraying an inert gas is provided on the tray, it is preferable to spray an inert gas on the back surface of the semiconductor substrate in an etching chamber and, if necessary, a gas removal chamber.
  • a tray holding unit (described later) provided in the etching chamber or the gas removal chamber may be connected to an inert gas supply device, and the tray may be attached to the tray holding unit.
  • the load lock chamber is a space provided for the purpose of preventing the reaction chamber from being opened to the atmosphere, and is usually capable of depressurization.
  • the load lock chamber is separated from an etching chamber and a gas removal chamber described later by a gate valve.
  • a semiconductor substrate is supplied to the load lock chamber from the outside of the apparatus. The supplied semiconductor substrate is accommodated in a tray in the load lock chamber and set in a transport mechanism.
  • the inside of the load lock chamber may be cooled, so that the semiconductor substrate and the tray can be cooled.
  • the conveyance mechanism (conveyance roller) in the load lock chamber may be cooled, and the semiconductor substrate and the tray can be similarly cooled.
  • the semiconductor substrate causes an exothermic reaction in an etching process in an etching chamber described later.
  • a predetermined etching reaction does not proceed and a desired shape cannot be formed on the surface of the semiconductor substrate. Therefore, the semiconductor substrate and / or the tray is cooled in advance in the load lock chamber, thereby preventing the temperature of the semiconductor substrate from being excessively increased.
  • the semiconductor substrate may be cooled to around ⁇ 30 ° C., for example. Further, the tray that accommodates the semiconductor substrate may be cooled to a lower temperature.
  • the etching chamber of the surface etching apparatus of the present invention is a space for etching the semiconductor substrate transferred from the load lock chamber by the transfer mechanism.
  • the inside of the etching chamber can be in a reduced pressure state, and the etching process is performed under a reduced pressure condition.
  • the internal pressure of the reaction chamber during the etching process is adjusted to a range of 1 KPa to 100 KPa, and is usually controlled to 10 KPa to 90 KPa, preferably 30 KPa to 60 KPa.
  • the transport mechanism for transporting the semiconductor substrate in the etching chamber may be cooled. Thereby, it is possible to suppress the heat generation of the semiconductor substrate in the etching chamber.
  • the etching chamber is provided with an opening for injecting an etching gas.
  • the opening may be a pipe-like member for blowing gas, or may be a plurality of through holes provided in a plate-like member such as a shower plate.
  • the etching gas is appropriately selected depending on the material of the semiconductor substrate and the like; typically, it contains at least one gas of ClF 3 , XeF 2 , BrF 3 and BrF 5 . These gas molecules are physically adsorbed on the surface of the semiconductor substrate and move to the etching site. Gas molecules that have reached the etching site are decomposed and react with a semiconductor material (typically silicon) to produce a volatile fluorine compound. As a result, the surface of the semiconductor substrate is etched to form an uneven shape.
  • a semiconductor material typically silicon
  • the etching gas preferably contains a gas containing oxygen atoms in the molecule.
  • the gas containing oxygen atoms is typically oxygen gas (O 2 ), but may be carbon dioxide (CO 2 ) or the like.
  • the concentration (volume concentration) of the oxygen atom-containing gas in the etching gas is preferably at least twice the total concentration of ClF 3 , XeF 2 , BrF 3 and BrF 5 gases.
  • the etching gas may contain nitrogen gas or inert gas. If the concentration of ClF 3 , XeF 2 , BrF 3, and BrF 5 in the etching gas is too high, etching may easily proceed isotropically, and a desired uneven shape may not be obtained on the surface of the semiconductor substrate. Therefore, nitrogen gas or inert gas may be mixed as a dilution gas.
  • the etching chamber of the surface etching apparatus of the present invention preferably includes an opening for injecting a cooling gas.
  • the cooling gas may be any gas that does not exothermically react with the material of the semiconductor substrate, and examples thereof include nitrogen gas and inert gas (such as helium gas and argon gas).
  • nitrogen gas and inert gas such as helium gas and argon gas.
  • ClF 3 , XeF 2 , BrF 3 and BrF 5 react with the semiconductor, but since the reaction is an exothermic reaction, the semiconductor substrate temperature rises. When the temperature of the semiconductor substrate rises, etching is likely to proceed isotropically, and a desired uneven shape cannot be obtained on the surface of the semiconductor substrate. Therefore, the semiconductor substrate is cooled by spraying a cooling gas on the semiconductor substrate that has generated heat by the etching reaction.
  • the semiconductor substrate may be cooled in the load lock chamber.
  • heat may be generated during the etching process, and the temperature of the semiconductor substrate may be excessively increased. Therefore, it is preferable to suppress the heat generation of the semiconductor substrate by blowing an etching gas and a cooling gas on the surface of the semiconductor substrate, preferably by alternately blowing them.
  • the temperature of the semiconductor substrate during etching is preferably maintained at 130 ° C. or lower, more preferably 100 ° C. or lower, and further preferably 80 ° C. or lower.
  • the temperature of the semiconductor substrate should just be hold
  • the etching chamber preferably includes two or more openings for injecting an etching gas, and preferably includes two or more openings for injecting a cooling gas.
  • the arrangement of the openings is not particularly limited, but is preferably arranged along the transport direction of the semiconductor substrate (the relative movement direction of the semiconductor substrate). It is preferable that the openings for injecting the etching gas and the openings for injecting the cooling gas are regularly arranged. For example, the openings for injecting the etching gas and the openings for injecting the cooling gas may be alternately arranged along the transport direction. Or the opening part which injects etching gas and the opening part which injects several cooling gas may be arrange
  • each opening is not particularly limited, but it may be preferable that the opening is widened toward the discharge port of the opening so that gas can be blown over a large area of the semiconductor substrate surface.
  • the surface etching apparatus of the present invention may have an opening for injecting a mask forming gas.
  • the mask forming gas is preferably a fluorocarbon gas, and examples of the fluorocarbon gas include tetrafluoromethane (CF 4 ), hexafluoroethane (C 2 F 6 ), and the like.
  • CF 4 tetrafluoromethane
  • C 2 F 6 hexafluoroethane
  • the molecules of the mask forming gas are adsorbed on the surface of the semiconductor substrate, the adsorbed portion becomes difficult to be etched. Therefore, the surface of the semiconductor substrate can be selectively etched, and a desired uneven shape may be easily obtained.
  • the etching chamber does not need to be equipped with plasma means.
  • the surface etching apparatus of the present invention etches the surface of a semiconductor substrate by a chemical reaction between an etching gas and the semiconductor substrate. Therefore, it is not necessary to turn the gas into active ions by plasma.
  • the surface etching apparatus of the present invention may have a gas removal chamber.
  • the gas removal chamber is a region for removing an etching gas component remaining on the semiconductor substrate etched in the etching chamber or a modified component thereof.
  • the gas removal chamber is preferably partitioned from the etching chamber by a gate valve.
  • the structure for removing the gas is not particularly limited, but an inert gas may be sprayed onto the semiconductor substrate with the gas removal chamber in a reduced pressure state.
  • the surface etching apparatus of the present invention may have an intermediate chamber.
  • the intermediate chamber is a space connecting the processing chambers (including a load lock chamber, an etching chamber, a gas removal chamber, and an unload lock chamber). That is, each processing chamber is connected via the intermediate chamber.
  • Such an apparatus having an intermediate chamber may be referred to as a cluster-type apparatus.
  • the intermediate chamber may have a cooling mechanism. Thus, the intermediate chamber can cool the semiconductor substrate being transferred from one processing chamber to another processing chamber.
  • the unload lock chamber of the surface etching apparatus is a space provided for the purpose of not opening the reaction chamber to the atmosphere, like the load lock chamber.
  • the unload lock chamber is normally depressurized; it is separated from an etching chamber and a gas removal chamber described later by a gate valve.
  • the etched semiconductor substrate is transferred to the unload lock chamber by the transfer mechanism.
  • the semiconductor substrate transferred to the unload lock chamber is removed from the tray and collected.
  • the recovered semiconductor substrate is preferably subjected to annealing treatment or the like.
  • Annealing treatment means high temperature annealing or plasma annealing.
  • the semiconductor substrate having a concavo-convex shape on the surface by the surface etching apparatus of the present invention is typically a silicon substrate, but may be a germanium substrate, silicon carbide, or the like. Furthermore, the substrate whose surface is etched may be a sapphire substrate other than the semiconductor substrate.
  • the silicon substrate is usually single crystal silicon, but may be polycrystalline silicon or amorphous silicon.
  • the single crystal silicon substrate may be a silicon substrate having a substrate surface orientation (100), a silicon substrate having a substrate surface orientation (111), or a silicon substrate having another substrate surface orientation.
  • a silicon substrate having a substrate surface orientation (111) is etched by a conventional wet process using an alkaline aqueous solution, the uneven surface cannot be formed on the substrate surface, and the surface is simply isotropically etched.
  • the silicon substrate having the substrate surface orientation (111) can also be formed with uneven shapes on the substrate surface.
  • the semiconductor substrate may be a semiconductor wafer or a semiconductor thin film formed on another substrate.
  • a semiconductor substrate having a concavo-convex shape formed on the surface can be manufactured. Specifically, first, the semiconductor substrate housed in the tray is supplied to the load lock chamber of the surface etching apparatus of the present invention. In the load lock chamber, the semiconductor substrate and / or the tray that accommodates the semiconductor substrate is cooled.
  • the semiconductor substrate cooled in the load lock chamber is transferred to the etching chamber by the transfer mechanism.
  • the etching chamber is preferably decompressed.
  • Etching gas is blown onto the semiconductor substrate transferred to the etching chamber from an opening for injecting etching gas.
  • the relative position between the semiconductor substrate and the opening is controlled by the transport mechanism, and the etching gas is sprayed to a desired position on the surface of the semiconductor substrate.
  • the cooling gas may be blown from an opening for injecting the cooling gas.
  • the semiconductor substrate being transferred may be cooled by a transfer mechanism in the etching chamber.
  • the semiconductor substrate being transferred from the load lock chamber to the etching chamber may be cooled. Accordingly, excessive heat generation of the semiconductor substrate is more effectively suppressed.
  • the semiconductor substrate having a concavo-convex shape formed on the surface can be used as a semiconductor substrate of a solar cell, for example.
  • An uneven shape called a texture structure is formed on the light receiving surface of a semiconductor substrate (typically a silicon substrate) of the solar cell to reduce the reflectivity and reduce the light confinement rate.
  • a shape suitable as the texture structure can be formed on the surface of the semiconductor substrate.
  • FIG. 1A and 1B show an outline of a first example of the surface etching apparatus of the present invention.
  • FIG. 1A is a perspective view of the device as viewed from the side;
  • FIG. 1B is a perspective view of the device as viewed from the top.
  • the surface etching apparatus shown in FIG. 1A and FIG. 1B has a load lock chamber 10, an etching chamber 20, and an unload lock chamber 30.
  • the inside of the load lock chamber 10, the etching chamber 20, and the unload lock chamber 30 can be decompressed. That is, the load lock chamber 10 is provided with a dry pump 12, a valve 13, and a gate valve 14; the unload lock chamber 30 is provided with a dry pump 32, a valve 33, and a gate valve 34.
  • the semiconductor substrate 1 is supplied from the substrate supply unit 5 to the load lock chamber 10.
  • the semiconductor substrate 1 is placed on the stage and supplied to the load lock chamber 10.
  • the load lock chamber 10 may be supplied in a state of being accommodated in a container such as a tray. About 100 semiconductor substrates 1 may be accommodated in one tray.
  • a roller transport machine 50 serving as a transport mechanism is provided from the load lock chamber 10 to the unload lock chamber 30 through the etching chamber 20.
  • the semiconductor substrate 1 set on the roller transporter 50 can be transported from the load lock chamber 10 to the unload lock chamber 30 through the etching chamber 20.
  • the etching chamber 20 is preferably provided with an etching gas supply nozzle 60 and further with a cooling gas supply nozzle 70. Gas from these nozzles can be supplied into the etching chamber 20 and brought into contact with the surface of the semiconductor substrate 1 to be transported.
  • the etching gas supply nozzle 60 and the cooling gas supply nozzle 70 are provided alternately along the transport direction. Further, the etching chamber 20 is provided with a dry pump 22 and a valve 23, and the gas generated by the etching reaction can be exhausted.
  • the roller transporter 50 may transport the semiconductor substrate 1 in one direction from the load lock chamber 10 to the unload lock chamber 30, but may transport it while reciprocating (moving left and right in the drawing). .
  • the semiconductor substrate 1 ′ transferred to the unload lock chamber 30 is discharged to the substrate discharge unit 35 and collected.
  • a desired uneven shape is formed on the surface of the semiconductor substrate 1 ′ facing the nozzles (the etching gas supply nozzle 60 and the cooling gas supply nozzle 70).
  • the semiconductor substrate 1 ′ may be subjected to a treatment for removing the fluorine component remaining in the hydrogen gas atmosphere as necessary. For example, high-temperature annealing is performed or plasma treatment is performed.
  • the semiconductor substrate 1 it is preferable to cool the semiconductor substrate 1 by providing a cooling mechanism in the load lock chamber 10.
  • a cooling mechanism in the load lock chamber 10.
  • the temperature of the load lock chamber 10 is lowered; the temperature of the transfer mechanism (transfer roller) in the load lock chamber 10 is lowered; It is conceivable that a tray containing the semiconductor substrate is brought into contact with a cooling plate (for example, a plate in which a coolant is circulated) installed in advance for a certain period of time.
  • a cooling plate for example, a plate in which a coolant is circulated
  • the semiconductor substrate 1 may be cooled by providing a cooling mechanism in the transport mechanism that transports the semiconductor substrate in the etching chamber 20.
  • a cooling mechanism in the transport mechanism that transports the semiconductor substrate in the etching chamber 20.
  • FIG. 2 shows an outline of a second example of the surface etching apparatus of the present invention.
  • the surface etching apparatus shown in FIG. 2 is common in that it has a load lock chamber 10, an etching chamber 20, and an unload lock chamber 30, similar to the apparatus of the first embodiment;
  • a gas removal chamber 80 is provided between the unload lock chamber 30.
  • the gas removal chamber 80 is a space for removing an etching gas component remaining on the semiconductor substrate etched in the etching chamber 20.
  • the gas removal chamber 80 has a dry pump 82 and a valve 83 and can be depressurized. Further, the gas removal chamber may include a valve (not shown) for blowing an inert gas onto the semiconductor substrate.
  • FIG. 3 shows an outline of a third example of the surface etching apparatus of the present invention.
  • FIG. 3 is a schematic view of the apparatus as viewed from above.
  • an apparatus in which the semiconductor substrate 1 moves through each processing chamber via the intermediate chamber 90 may be referred to as a “cluster apparatus”.
  • the surface etching apparatus shown in FIG. 3 has a load lock chamber 10, an etching chamber 20, a gas removal chamber 80, an unload lock chamber 30, and an intermediate chamber 90.
  • the load lock chamber 10, the etching chamber 20, the unload lock chamber 30, and the gas removal chamber 80 are the same as those in the apparatus in the second embodiment.
  • the load lock chamber 10, the etching chamber 20, the gas removal chamber 80, and the unload lock chamber 30 are connected via an intermediate chamber 90.
  • the transfer mechanism can transfer the semiconductor substrate 1 accommodated in the tray from the load lock chamber 10 to the unload lock chamber 30 through the etching chamber 20 and the gas removal chamber 80. More specifically, the transport mechanism transports the semiconductor substrate 1 from the load lock chamber 10 through the intermediate chamber 90 to the etching chamber 20, and transports the semiconductor substrate 1 from the etching chamber 20 through the intermediate chamber 90 to the gas removal chamber 80. Then, the semiconductor substrate 1 (1 ′) is transferred from the gas removal chamber 80 to the unload lock chamber 30 through the intermediate chamber 90 (see the arrow in FIG. 3).
  • the semiconductor substrate 1 may be cooled in the load lock chamber 10 or may be cooled by a transport mechanism. Further, the semiconductor substrate 1 may be cooled in the intermediate chamber 90. For example, if the semiconductor substrate 1 is cooled in the intermediate chamber 90 while the semiconductor substrate 1 is transferred from the load lock chamber 10 to the etching chamber 20, heat generation of the semiconductor substrate 1 in the etching chamber 20 can be suppressed. Further, the cooling chamber 90 may be cooled when the semiconductor substrate 1 that has generated heat in the etching chamber 20 is transferred to the gas removal chamber 80.
  • a tray holding unit for holding a tray for housing the semiconductor substrate 1 may be arranged in the etching chamber 20 of the etching apparatus shown in FIGS.
  • FIG. 4 shows a state in which the tray 45 that accommodates the semiconductor substrate 1 is held by the tray holding unit 40.
  • the concave portion of the tray 45 is fitted into the convex portion of the tray holding portion 40, so that the tray holding portion 40 holds the tray 45 (see the solid line arrow in FIG. 4).
  • the tray holding part 40 and the tray 45 are respectively provided with a channel hole 41 and a channel hole 46 for flowing a gas.
  • the hole 41 and the hole 46 communicate with each other.
  • a gas supply device (not shown) connected to the tray holding unit 40 can spray gas onto the back surface (surface not subjected to the etching process) of the semiconductor substrate 1 accommodated in the tray 45 through the holes 41 and 46. Yes (see dotted arrows).
  • the gas to be sprayed may be an inert gas that does not react with the semiconductor substrate 1.
  • the etching gas supplied into the etching chamber 20 is prevented from coming into contact with the back surface of the semiconductor substrate 1, and the back surface of the semiconductor substrate 1 is removed. Prevent etching. Moreover, the semiconductor substrate 1 can be uniformly cooled by spraying an inert gas.
  • a tray holding unit 40 for holding the tray 45 as shown in FIG. 4 may also be arranged in the gas removal chamber 80 of the etching apparatus shown in FIGS. By spraying an inert gas on the back surface of the semiconductor substrate 1 in the gas removal chamber 80, the etching gas component remaining on the semiconductor substrate 1 can be more effectively removed.
  • the surface of the semiconductor substrate can be efficiently dry etched.
  • the temperature rise of the semiconductor substrate during the process can be suppressed, it can cope with mass production. Therefore, it can be particularly suitably applied to the step of forming the texture structure on the surface of the semiconductor substrate in the manufacturing process of the solar cell.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

　半導体基板と発熱反応を起こすガスをエッチングガスとして用いつつ、量産化に対応可能な半導体基板表面をエッチングする装置を提供することを課題とする。ロードロック室と、大気圧以下に減圧可能なエッチング室と、アンロードロック室と、前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/またはトレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、前記エッチング室において前記トレーに収容された半導体基板表面に向けてエッチングガスを噴射する複数のノズルを有する表面エッチング装置を提供する。

Description

半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
　本発明は、半導体基板の表面エッチング装置、および表面に凹凸形状が形成された半導体基板を製造する方法に関する。
　シリコン太陽電池（光電変換素子）などにおいて、シリコン基板の受光面にテクスチャと称される凹凸形状を設けて、入射光の反射を抑え、かつシリコン基板に取り込んだ光を外部に漏らさないようにしている。シリコン基板の表面へのテクスチャ形成は、一般的にアルカリ（ＫＯＨ）水溶液をエッチャントとするウェットプロセスにより行われている。ウェットプロセスによるテクスチャ形成は、後処理としてフッ化水素による洗浄工程や、熱処理工程などが必要とされる。そのため、シリコン基板表面を汚染する恐れがあるばかりか、コスト面からも不利な点があった。
　一方で、シリコン基板の表面へのテクスチャ形成をドライプロセスにて行う方法も提案されている。例えば、１）プラズマによる反応性イオンエッチング（Reactive Ion Etching）といわれる手法を用いる方法、２）シリコン基板のある大気圧雰囲気下の反応室に、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５のいずれかのガスを導入することで、シリコン基板表面をエッチングする方法が提案されている（特許文献１を参照）。
　また、半導体基板のエッチングシステムであって、エッチングフィーチャーを測定するための光学測定ツールを具備するシステムが知られている（特許文献２を参照）。特許文献２の装置によれば、エッチングの寸法制度を高めることができるとされている。また、搬送チャンバーと処理チャンバーとを有する基板処理装置であって、搬送チャンバーと処理チャンバーとの間に、排気系を備えたバッファーチャンバーを設けることが提案されている（特許文献３を参照）。バッファーチャンバーを設けることで、処理チャンバー内の雰囲気の汚染を防止することができるとされている。
特開平１０－３１３１２８号公報 特開２００５－１２９９０６号公報 特開２００１－１８５５９８号公報
　プラズマによる反応性イオンエッチングを用いると、シリコン基板の表面がプラズマによってダメージを受けやすく、デバイス（例えば太陽電池）としての性能に悪影響を及ぼすことがあった。また、プラズマ発生装置などが必要なため、装置コストが高くなるという問題もあった。
　一方で、特許文献１に記載のように、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５のガスを用いることでシリコン基板表面をエッチングすることができるが、そのエッチング反応は発熱反応であり、シリコン基板の温度が上昇すると所望のエッチングができない。そのため、エッチング工程と冷却工程とを繰り返しながらシリコン基板表面をエッチングしなければならず、量産化に適した方法ではない面があった。そこで本発明は、半導体基板と発熱反応を起こすガスをエッチングガスとして用いつつ、量産化に対応可能な半導体基板表面をエッチングする装置を提供することを課題とする。
　また、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５のガスをエッチングガスとすると、一定のエッチング形状は得られるものの、必ずしも太陽電池のシリコン基板にとって適切なテクスチャ構造を得ることはできない場合があった。そこで本発明は、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３またはＢｒＦ５を含むエッチングガス組成を好適化することで、シリコン基板にダメージを与えることなく、太陽電池のシリコン基板にとって適切なテクスチャ構造を形成する装置を提供することを課題とする。
　すなわち本発明の第一は、以下に示す表面エッチング装置に関する。
　［１］ロードロック室と、大気圧以下に減圧可能なエッチング室と、アンロードロック室と、前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/またはトレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
　前記エッチング室において前記トレーに収容された半導体基板表面にエッチングガスを噴射する複数の開口部を有する表面エッチング装置。
　［２］ロードロック室と、大気圧以下に減圧可能なエッチング室と、ガス除去室と、アンロードロック室と、前記ロードロック室から前記エッチング室およびガス除去室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/またはトレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
　前記エッチング室において、前記トレーに収容された半導体基板表面にエッチングガスを噴射する複数の開口部とを有する表面エッチング装置。
　［３］前記冷却機構は、前記ロードロック室にある、［１］または［２］に記載の表面エッチング装置。
　［４］前記冷却機構は、前記搬送機構にある、［１］または［２］に記載の表面エッチング装置。
　［５］前記表面エッチング装置は、前記ロードロック室、前記エッチング室、前記アンロードロック室および前記ガス除去室とをつなぐ中間室をさらに有する、［２］に記載の表面エッチング装置。
　［６］前記エッチングガスは、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５からなる群から選ばれる一以上のガスを含む、［１］または［２］に記載の表面エッチング装置。
　［７］前記エッチングガスは、分子中に酸素原子を含有するガスをさらに含む、［６］に記載の表面エッチング装置。
　［８］前記エッチング室において前記トレーに収容された半導体基板表面に向けて冷却ガスを噴射する複数の開口部を、さらに有する［１］または［２］に記載の表面エッチング装置。
　［９］前記冷却ガスは、窒素ガスまたは不活性ガスを含む、［８］に記載の表面エッチング装置。
　［１０］前記半導体基板は、基板面方位（１００）のシリコン基板である、［１］または［２］に記載の表面エッチング装置。
　［１１］前記半導体基板は、基板面方位（１１１）のシリコン基板である、［１］または［２］に記載の表面エッチング装置。
　［１２］前記トレーは、前記トレーに収容された前記半導体基板の裏面に不活性ガスを吹きつけるための孔を有する、［１］または［２］に記載の表面エッチング装置。
　［１３］前記トレーは、複数枚の半導体基板を収容可能に構成される、請求項１または２に記載の表面エッチング装置。
　［１４］前記エッチング室は、プラズマ発生手段を有さない、［１］または［２］に記載の表面エッチング装置。
　本発明の第二は、以下に示す表面に凹凸形状が形成された半導体基板の製造方法に関する。
　［１５］前記［１］の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
　前記冷却機構が、前記半導体基板および/またはトレーを冷却するステップと；前記搬送機構に、前記半導体基板を収容したトレーをセットするステップと；前記搬送機構によって搬送させながら、前記トレーに収容された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付けるステップと、を含む方法。
　［１６］前記［５］の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
　前記冷却機構が、前記半導体基板および/またはトレーを冷却するステップと；前記搬送機構に、前記半導体基板を収容したトレーをセットするステップと；前記搬送機構によって、前記トレーに収容された半導体基板を前記エッチング室に搬送するステップと；前記エッチング室に搬送された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付けるステップと、を含む方法。
　［１７］前記半導体基板の温度を１３０℃以下に保持する、［１５］または［１６］に記載の方法。
　本発明の表面エッチング装置によれば、半導体基板の表面を効率的にドライエッチングすることができる。しかも、プロセス中の半導体基板の温度上昇を抑制することができるので量産化にも対応できる。さらに、エッチングガスの組成を好適化することで、これまで実現されなかった微細凹凸のテクスチャ構造を半導体基板表面に形成することができる。さらに、好適には、太陽電池として適切な半導体基板を提供することができ、太陽電池の光電変換率を高めることができる。
本発明の本発明の表面エッチング装置の第一の例の概要を示す図である。図１Ａは、装置を側面から見たときの透視図；図１Ｂは、装置を上面から見たときの透視図である。 本発明の本発明の表面エッチング装置の第二の例の概要を示す図であり、装置を側面から見たときの透視図である。 本発明の本発明の表面エッチング装置の第三の例の概要を示す図であり、装置を上面から見たときの透視図である。 トレーを、トレー保持部に保持させる様子を示す図である。
　１．表面エッチング装置について
　本発明の表面エッチング装置は、１）ロードロック室と、２）大気圧以下に減圧可能なエッチング室と、３）アンロードロック室と、４）前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、５）前記半導体基板やトレーを冷却するための冷却機構とを有する（図１ＡＢを参照）。
　また、本発明の表面エッチング装置は、１）ロードロック室と、２）大気圧以下に減圧可能なエッチング室と、３）ガス除去室と、４）アンロードロック室と、５）前記ロードロック室から前記エッチング室およびガス除去室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、６）前記半導体基板やトレーを冷却するための冷却機構とを有する（図２を参照）。
　本発明の表面エッチング装置は、各処理室（ロードロック室、エッチング室、アンロードロック室、ガス除去室（任意））を連結する中間室を有していてもよい。このような態様の装置は、クラスター装置と称される装置でありうる（図３を参照）。
　搬送機構は半導体基板を搬送する部材であり、ロードロック室からエッチング室を経てアンロードロック室にまで搬送するか、あるいはロードロック室からエッチング室とガス除去室とを経て、アンロードロック室にまで搬送する。搬送機構とは、例えばローラ搬送機、ラックアンドピニオン、ベルトコンベアー、エア浮上、ロボットアームなどである。
　搬送機構は半導体基板を搬送するが、半導体基板はトレーに収容されて搬送されることが好ましい。トレーとは、半導体基板が搬送機構に直接接触しないように半導体基板を保護し、かつ半導体基板の表面のうちエッチング処理する面を開放する容器である。その材質は特に限定されない。トレーには、収容する半導体基板を固定するための基板押さえがあることが好ましい。
　また、一つのトレーには、一枚の半導体基板が収容されてもよいが、複数枚の半導体基板が収容されてもよく、例えば１００枚の半導体基板が収容できる。一つのトレーに複数枚の半導体基板が収容できれば、エッチング処理が効率的になる。
　トレーには、半導体基板の裏面（エッチング処理されない面）にガスを吹きつけるための孔を有していてもよい（図４参照）。ここで吹きつけるガスは、半導体基板と反応しないガス（不活性ガスという）であればよい。
　半導体基板は、エッチング処理中に発熱して、反りを生じさせることがある。また、半導体基板の裏面（エッチング処理されない面）に、エッチングガスが接触することで、半導体基板の裏面が意図しないエッチングを受けることがある。半導体基板の裏面（エッチング処理されない面）に不活性ガスを吹きつけることで、半導体基板の過剰な発熱を抑制し、かつ半導体基板の温度分布を均一にする（温度ムラを低減する）ことで、半導体基板の反りを抑制し；かつ半導体基板の裏面にガスが接触することも抑制できる。
　トレーに不活性ガスを吹きつけるための孔を設けた場合には、エッチング室と、必要に応じてガス除去室とで、半導体基板の裏面に不活性ガスを吹き付けることが好ましい。不活性ガスを吹きつけるには、例えば、エッチング室やガス除去室に設けられたトレー保持部（後述）を不活性ガス供給装置に接続しておき、トレー保持部にトレーを取付ければよい。
　ロードロック室とは、反応室を大気に開放しないことを目的に設けられた空間であり、通常は減圧可能にされている。ロードロック室は、後述するエッチング室やガス除去室とはゲートバルブで仕切られている。ロードロック室には、装置外部から半導体基板が供給される。供給された半導体基板は、ロードロック室においてトレーに収容されて、搬送機構にセットされる。
　ロードロック室の内部は冷却されていてもよく、それにより半導体基板やトレーを冷却することができる。また、ロードロック室内の搬送機構（搬送ローラー）が冷却されていてもよく、同様に半導体基板やトレーを冷却することができる。
　半導体基板は、後述のエッチング室におけるエッチングプロセスにおいて発熱反応を起こす。半導体基板の温度が過剰に高まると、所定のエッチング反応が進行しなくなり、所望の形状が半導体基板表面に形成できなくなる。よって、ロードロック室において予め半導体基板および/またはトレーを冷却することで、半導体基板の温度が過剰に高まることを防止する。
　ロードロック室において、半導体基板は、例えば－３０℃付近にまで冷却されてもよい。また、半導体基板を収容するトレーは、より低温に冷却されていても構わない。
　本発明の表面エッチング装置のエッチング室は、搬送機構によってロードロック室から搬送された半導体基板をエッチングするための空間である。エッチング室の内部は、減圧状態にすることができ、減圧条件下にてエッチングプロセスを行う。エッチングプロセス中の反応室の内部圧力は、１ＫＰａ～１００ＫＰａの範囲に調整され、通常１０ＫＰａ～９０ＫＰａに制御され、好ましくは３０ＫＰａ～６０ＫＰａに制御される。
　エッチング室において半導体基板を搬送する搬送機構は冷却されていてもよい。それにより、エッチング室において半導体基板が発熱するのを抑制することができる。
　エッチング室には、エッチングガスを噴射する開口部が具備される。開口部とは、ガスを吹き付けるためのパイプ状の部材であってもよいし、シャワープレートのような平板状の部材に設けられた複数個の貫通孔であってもよい。
　エッチングガスは、半導体基板の材質などによって適宜選択されるが；典型的には、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５のうちの少なくとも一つのガスを含む。これらのガス分子は、半導体基板の表面に物理吸着して、エッチングサイトに移動する。エッチングサイトに到達したガス分子は分解し、半導体材料（典型的にはシリコン）と反応して揮発性のフッ素化合物を生成する。それにより、半導体基板表面がエッチングされ、凹凸形状が形成される。
　エッチングガスには、その分子内に酸素原子を含有するガスが含まれていることが好ましい。酸素原子を含有するガスとは、典型的には酸素ガス（Ｏ２）であるが、二酸化炭素（ＣＯ２）などであってもよい。エッチングガスにおける酸素原子含有ガスの濃度（体積濃度）は、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５のガスの合計濃度の２倍以上であることが好ましい。エッチングガスに酸素原子含有ガスを含ませることで、太陽電池のテクスチャ構造として適切な凹凸形状を、半導体基板表面に形成することができる。その理由は、必ずしも明らかではないが、例えばＣｌＦ３ガスがシリコン表面に物理吸着すると、シリコンと反応してＳｉＦ４となってガス化する。このとき、シリコンネットワーク構造のダングリングボンドに酸素原子がターミネートすることで、Ｓｉ－Ｏ結合が部分的に構成される。それにより、エッチングされやすい領域(Ｓｉ－Ｓｉ)と、エッチングされにくい領域(Ｓｉ－Ｏ)とができる。そのエッチングレートの差でケミカルな反応が促進され、形状制御が可能となると考えられる。
　さらに、エッチングガスには窒素ガスまたは不活性ガスが含まれていてもよい。エッチングガスにおけるＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５の濃度が高すぎると、等方的にエッチングが進行しやすい場合があり、半導体基板表面に所望の凹凸形状が得られないことがある。そのため、窒素ガスまたは不活性ガスを希釈ガスとして混合させる場合がある。
　本発明の表面エッチング装置のエッチング室には、冷却ガスを噴射する開口部が具備されることが好ましい。冷却ガスとは、半導体基板の材質と発熱反応しないガスであればよく、窒素ガスや不活性ガス（ヘリウムガスやアルゴンガスなど）などが例示される。前述の通り、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５は半導体と反応するが、その反応は発熱反応であるため、半導体基板温度が上昇する。半導体基板温度が上昇すると、等方的にエッチングが進行しやすくなり、半導体基板表面に所望の凹凸形状が得られない。そのため、エッチング反応によって発熱した半導体基板に冷却ガスを吹き付けることで、半導体基板を冷却する。
　前述の通り、ロードロック室において半導体基板を冷却しておいてもよいが、それでもエッチングプロセス中に発熱して、過剰に半導体基板の温度が上昇する恐れがある。そこで、半導体基板表面にエッチングガスと冷却ガスとを吹き付ける、好ましくは交互に吹き付けることで、半導体基板の発熱を抑制することが好ましい。
　エッチング中の半導体基板の温度は、１３０℃以下に保持されることが好ましく、１００℃以下に保持されることがより好ましく、８０℃以下に保持されることがさらに好ましい。一方、半導体基板の温度は、噴射されるエッチングガスの沸点以上に保持されていればよい。例えばＣｌＦ３の沸点は約１２℃であるので、ＣｌＦ３を用いる場合には、半導体基板の温度を１２℃以上に保持する。
　エッチング室には、エッチングガスを噴射する開口部が２つ以上具備されていることが好ましく、冷却ガスを噴射する開口部も２つ以上具備されていることが好ましい。各開口部の配列は、特に限定されないものの、半導体基板の搬送方向（半導体基板の相対移動方向）に沿って配列されていることが好ましい。エッチングガスを噴射する開口部と冷却ガスを噴射する開口部とは、規則的に配列していることが好ましい。例えば、搬送方向に沿って、エッチングガスを噴射する開口部と冷却ガスを噴射する開口部とが交互に配列していてもよい。あるいは、搬送方向に沿って、エッチングガスを噴射する開口部と複数の冷却ガスを噴射する開口部とが、繰り返して配置されていてもよい。ただし、通常は、２つのエッチングガスを噴射する開口部が連続して配列されないことが好ましい。
　また、各開口部の形状は特に制限されないが、半導体基板表面の広面積にガスを吹き付けることができるように、開口部の吐出口にむかって末広がりになっていると好ましい場合がある。
　本発明の表面エッチング装置は、マスク形成用ガスを噴射する開口部を有していてもよい。マスク形成用ガスはフッ化炭素ガスであることが好ましく、フッ化炭素ガスの例には４フッ化メタン（ＣＦ４）や、６フッ化エタン（Ｃ２Ｆ６）などが含まれる。マスク形成用ガスの分子が半導体基板表面に吸着すると、その吸着部分はエッチングされにくくなる。そのため、選択的に半導体基板表面をエッチングすることができ、所望の凹凸形状を得られやすくなることがある。
　一方で、エッチング室にプラズマ手段が具備されている必要はない。本発明の表面エッチング装置は、エッチングガスと半導体基板との化学反応によって、半導体基板表面をエッチングする。そのため、ガスをプラズマによって活性イオンとする必要はない。
　本発明の表面エッチング装置は、ガス除去室を有していてもよい。ガス除去室とは、エッチング室でエッチングされた半導体基板に残留したエッチングガス成分またはその変性成分を取り除くための領域である。ガス除去室は、エッチング室とゲートバルブで仕切られていることが好ましい。ガスを除去するための構成は特に限定されないが、ガス除去室を減圧状態として、不活性ガスを半導体基板に吹き付ければよい。
　さらに、本発明の表面エッチング装置は、中間室を有していてもよい。中間室とは、各処理室（ロードロック室、エッチング室、ガス除去室、アンロードロック室を含む）を繋ぐ空間である。つまり、各処理室は、中間室を介して連結している。このように中間室を有する装置は、クラスター形態の装置と称されることがある。中間室は、冷却機構を有していてもよい。それにより、中間室は、ある処理室から他の処理室へと搬送中の半導体基板を冷却することができる。
　本発明の表面エッチング装置のアンロードロック室は、ロードロック室と同様に、反応室を大気に開放しないことを目的に設けられた空間である。アンロードロック室は、通常は減圧可能にされており；後述するエッチング室やガス除去室とはゲートバルブで仕切られている。アンロードロック室には、エッチング処理された半導体基板が搬送機構によって搬送される。アンロードロック室に搬送された半導体基板は、トレーから取りはずされて回収される。
　回収された半導体基板はアニール処理などを施されることが好ましい。アニール処理とは、高温アニールやプラズマアニールなどをいう。
　本発明の表面エッチング装置によって、表面に凹凸形状を形成される半導体基板とは、典型的にはシリコン基板であるが、ゲルマニウム基板、シリコンカーバイドなどであってもよい。さらに、表面エッチングされる基板は、半導体基板以外のサファイア基板などであってもよい。また、シリコン基板は、通常は単結晶シリコンであるが、多結晶シリコンであっても、アモルファスシリコンであってもよい。
　単結晶シリコン基板は、基板面方位（１００）のシリコン基板であってもよいし、基板面方位（１１１）のシリコン基板であってもよいし、他の基板面方位のシリコン基板であってもよい。基板面方位（１１１）のシリコン基板を、従来のアルカリ水溶液を用いたウェットプロセスによるエッチングを行うと、基板表面に凹凸形状を形成できず、単に表面が等方的にエッチングされる。ところが、本発明の表面エッチング装置によれば、基板面方位（１１１）のシリコン基板にも、基板表面に凹凸形状を形成することができるという特徴がある。
　半導体基板は、半導体ウェハであってもよいし、他の基板に成膜された半導体薄膜であってもよい。
　２．エッチング方法について
　本発明の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造することができる。具体的には、まず、本発明の表面エッチング装置のロードロック室に、トレーに収容され半導体基板を供給する。ロードロック室において、半導体基板および／またはそれを収容するトレーを冷却する。
　次に、ロードロック室で冷却された半導体基板を、搬送機構でエッチング室に搬送する。エッチング室は減圧されていることが好ましい。エッチング室に搬送された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付ける。このとき、搬送機構によって、半導体基板と開口部との相対位置を制御して、半導体基板表面の所望の位置にエッチングガスを吹き付ける。エッチング室において、冷却ガスを噴射する開口部から冷却ガスを吹き付けてもよい。
　エッチング室において、半導体基板の温度を１３０℃以下、好ましくは１００℃以下、より好ましくは８０℃以下に保持することが好ましい。
　搬送機構で半導体基板を搬送しながら、半導体基板を振動させてもよいし、あるいは開口部を振動させてもよい。それにより、より微細な凹凸形状が半導体基板の表面に形成されうる。また、半導体基板の相対移動は、一方向である必要はなく、２次元方向に移動してもよいし、３次元方向に移動してもよい。さらに、搬送は往復移動をしてもよい。
　エッチング室において搬送機構で搬送中の半導体基板を冷却してもよい。また、中間室において、ロードロック室からエッチング室へ搬送中の半導体基板を冷却してもよい。それらによって、半導体基板の過剰な発熱をより効果的に抑制する。
　表面に凹凸形状が形成された半導体基板は、例えば太陽電池の半導体基板としても用いることができる。太陽電池の半導体基板（典型的にはシリコン基板）の受光面には、テクスチャ構造と称される凹凸形状を形成して、反射率を低減させて光閉じ込め率を下げる。本発明によれば、半導体基板の表面に、このテクスチャ構造として適した形状を形成することができる。
　［実施の形態１］
　図１Ａおよび図１Ｂには、本発明の表面エッチング装置の第一の例の概要が示される。図１Ａは、装置を側面から見たときの透視図であり；図１Ｂは、装置を上面から見たときの透視図である。
　図１Ａおよび図１Ｂに示される表面エッチング装置は、ロードロック室１０と、エッチング室２０と、アンロードロック室３０とを有する。ロードロック室１０と、エッチング室２０と、アンロードロック室３０の内部は、いずれも減圧されることができる。つまり、ロードロック室１０にはドライポンプ１２と、バルブ１３と、ゲートバルブ１４が設けられ；アンロードロック室３０にはドライポンプ３２と、バルブ３３と、ゲートバルブ３４が設けられている。
　ロードロック室１０には、基板供給部５から半導体基板１が供給される。半導体基板１は、ステージに載置されてロードロック室１０に供給される。例えば、トレーなどの容器などに収容された状態で、ロードロック室１０に供給されてもよい。１つのトレーに、１００枚程度の半導体基板１が収容されていてもよい。
　ロードロック室１０からエッチング室２０を経てアンロードロック室３０にまで、搬送機構となるローラ搬送機５０が設けられている。ローラ搬送機５０にセットされた半導体基板１は、ロードロック室１０からエッチング室２０を経てアンロードロック室３０にまで搬送されることができる。
　エッチング室２０には、エッチングガス供給ノズル６０が設けられ、さらに冷却ガス供給ノズル７０も設けられていることが好ましい。これらのノズルからのガスを、エッチング室２０の内部に供給し、搬送される半導体基板１の表面に接触させることができる。エッチングガス供給ノズル６０と冷却ガス供給ノズル７０とは、搬送方向に沿って、交互に設けられている。また、エッチング室２０にはドライポンプ２２と、バルブ２３とが設けられており、エッチング反応で発生したガスなどを排気することができる。
　ローラ搬送機５０は、ロードロック室１０からアンロードロック室３０にまで一方向に半導体基板１を搬送してもよいが、往復移動させながら（図において左右に移動させながら）搬送してもよい。
　アンロードロック室３０にまで搬送された半導体基板１'は、基板排出部３５に排出されて回収される。半導体基板１'のノズル（エッチングガス供給ノズル６０と冷却ガス供給ノズル７０）と対向する表面には、所望の凹凸形状が形成されている。その後、半導体基板１'は、必要に応じて水素ガス雰囲気下で残留したフッ素成分を除去するための処理を施されてもよい。例えば、高温アニールを施されたり、プラズマ処理を施されたりする。
　図１Ａおよび図１Ｂに示される表面エッチング装置において、ロードロック室１０に冷却機構を設けて半導体基板１を冷却することが好ましい。ロードロック室１０で半導体基板１を冷却するには、ロードロック室１０の室内温度を下げたり；ロードロック室１０における搬送機構（搬送ローラ）の温度を下げたり；冷却風を半導体基板に吹き付けたり；予め設置された冷却板（例えば冷媒を循環した板）に、半導体基板を収容するトレーを一定時間接触させたりすることが考えられる。
　図１Ａおよび図１Ｂに示される表面エッチング装置において、エッチング室２０で半導体基板を搬送する搬送機構に冷却機構を設けて半導体基板１を冷却してもよい。エッチング室２０における搬送機構で半導体基板１を冷却するには、搬送機構を構成する搬送ローラの温度を下げたり、ベルトコンベアーのベルトを冷却したりすることが考えられる。
　［実施の形態２］
　図２には、本発明の表面エッチング装置の第二の例の概要が示される。図２に示される表面エッチング装置は、実施の形態１の装置と同様、ロードロック室１０と、エッチング室２０と、アンロードロック室３０とを有する点で共通するが；さらに、エッチング室２０とアンロードロック室３０との間に、ガス除去室８０が設けられている。
　ガス除去室８０とは、エッチング室２０でエッチングされた半導体基板に残留したエッチングガス成分を除去するための空間である。ガス除去室８０はドライポンプ８２とバルブ８３とを有しており、減圧されることができる。さらに、ガス除去室には、半導体基板に不活性ガスを吹き付けるバルブ（不図示）などがあってもよい。
　［実施の形態３］
　図３には、本発明の表面エッチング装置の第三の例の概要が示される。図３は、装置を上面から見たときの概略図である。このように、中間室９０を介して、各処理室を半導体基板１が移動する装置を、「クラスター装置」と称することがある。
　図３に示される表面エッチング装置は、ロードロック室１０と、エッチング室２０と、ガス除去室８０と、アンロードロック室３０と、中間室９０とを有する。ロードロック室１０と、エッチング室２０と、アンロードロック室３０と、ガス除去室８０は、実施の形態２における装置と同様である。ロードロック室１０と、エッチング室２０と、ガス除去室８０と、アンロードロック室３０とは、中間室９０を介して連結している。
　搬送機構は、ロードロック室１０からエッチング室２０、さらにガス除去室８０を経て、アンロードロック室３０にまで、トレーに収容された半導体基板１を搬送することができる。より具体的に、搬送機構は、ロードロック室１０から中間室９０を経てエッチング室２０に半導体基板１を搬送し、エッチング室２０から中間室９０を経てガス除去室８０へ半導体基板１を搬送し、ガス除去室８０から中間室９０を経てアンロードロック室３０へ半導体基板１（１'）を搬送する（図３の矢印参照）。
　半導体基板１は、ロードロック室１０で冷却されてもよいし、搬送機構によって冷却されてもよい。さらには、中間室９０で半導体基板１を冷却してもよい。例えば、半導体基板１をロードロック室１０からエッチング室２０に搬送する間に、中間室９０で半導体基板１を冷却すれば、エッチング室２０での半導体基板１の発熱を抑制することができる。さらに冷却室９０は、エッチング室２０で発熱した半導体基板１をガス除去室８０に搬送するときに冷却してもよい。
　［実施の形態４］
　図１～図３に示されるエッチング装置のエッチング室２０に、半導体基板１を収容するトレーを保持するトレー保持部を配置してもよい。図４には、半導体基板１を収容するトレー４５を、トレー保持部４０に保持させる様子が示される。例えば、トレー保持部４０の凸部に、トレー４５の凹部がはめ込まれることで、トレー保持部４０がトレー４５を保持する（図４における実線矢印参照）。
　トレー保持部４０およびトレー４５には、それぞれガスを流すための流路孔４１および流路孔４６が設けられており、トレー保持部４０がトレー４５を保持すると、孔４１および孔４６とが連通する。トレー保持部４０に接続されたガス供給装置（不図示）が、孔４１および孔４６を介して、トレー４５に収容された半導体基板１の裏面（エッチング処理されない面）に、ガスを吹き付けることができる（点線矢印参照）。吹き付けるガスは、半導体基板１と反応しない不活性ガスであればよい。
　エッチング室２０における半導体基板１の裏面に不活性ガスを吹き付けることで、エッチング室２０の内部に供給されたエッチングガスが、半導体基板１の裏面に接触することが抑制され、半導体基板１の裏面をエッチングすることを防止する。また、不活性ガスを吹き付けることで、半導体基板１を均一に冷却することもできる。
　また、図２および図３に示されるエッチング装置のガス除去室８０にも、図４に示されるような、トレー４５を保持するトレー保持部４０を配置してもよい。ガス除去室８０における半導体基板１の裏面に不活性ガスを吹き付けることで、より効果的に半導体基板１に残留したエッチングガス成分を除去することができる。
　本発明の表面エッチング装置によれば、半導体基板の表面を効率的にドライエッチングすることができる。しかも、プロセス中の半導体基板の温度上昇を抑制することができるので量産化にも対応できる。よって、太陽電池の製造プロセスにおける半導体基板表面にテクスチャ構造を形成するステップに、特に好適に応用されうる。
　１　半導体基板
　１’　半導体基板
　５　基板供給部
　１０　ロードロック室
　１２　ドライポンプ
　１３　バルブ
　１４　ゲートバルブ
　２０　エッチング室
　２２　ドライポンプ
　２３　バルブ
　３０　アンロードロック室
　４０　トレー保持部
　４１　流路孔
　４５　トレー
　４６　流路孔
　４７　基板押さえ
　３２　ドライポンプ
　３３　バルブ
　３４　ゲートバルブ
　３５　基板排出部
　５０　ローラ搬送機
　６０　エッチングガス供給ノズル
　７０　冷却ガス供給ノズル
　８０　ガス除去室
　８２　ドライポンプ
　８３　バルブ
　９０　中間室
 

Claims (17)

  1. 　ロードロック室と、大気圧以下に減圧可能なエッチング室と、アンロードロック室と、前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/または前記トレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
    　前記エッチング室において前記トレーに収容された半導体基板表面にエッチングガスを噴射する複数の開口部を有する表面エッチング装置。
  2. 　ロードロック室と、大気圧以下に減圧可能なエッチング室と、ガス除去室と、アンロードロック室と、前記ロードロック室から前記エッチング室およびガス除去室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/または前記トレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
    　前記エッチング室において、前記トレーに収容された半導体基板表面にエッチングガスを噴射する複数の開口部を有する表面エッチング装置。
  3. 　前記冷却機構は、前記ロードロック室にある、請求項１または２に記載の表面エッチング装置。
  4. 　前記冷却機構は、前記搬送機構にある、請求項１または２に記載の表面エッチング装置。
  5. 　前記表面エッチング装置は、前記ロードロック室、前記エッチング室、前記アンロードロック室および前記ガス除去室とをつなぐ中間室をさらに有する、請求項２に記載の表面エッチング装置。
  6. 　前記エッチングガスは、ＣｌＦ３，ＸｅＦ２，ＢｒＦ３およびＢｒＦ５からなる群から選ばれる一以上のガスを含む、請求項１または２に記載の表面エッチング装置。
  7. 　前記エッチングガスは、分子中に酸素原子を含有するガスをさらに含む、請求項６に記載の表面エッチング装置。
  8. 　前記エッチング室において前記トレーに収容された半導体基板表面に冷却ガスを噴射する複数の開口部を、さらに有する請求項１または２に記載の表面エッチング装置。
  9. 　前記冷却ガスは、窒素ガスまたは不活性ガスを含む、請求項８に記載の表面エッチング装置。
  10. 　前記半導体基板は、基板面方位（１００）のシリコン基板である、請求項１または２に記載の表面エッチング装置。
  11. 　前記半導体基板は、基板面方位（１１１）のシリコン基板である、請求項１または２に記載の表面エッチング装置。
  12. 　前記トレーは、前記トレーに収容された前記半導体基板の裏面に不活性ガスを吹きつけるための流路孔を有する、請求項１または２に記載の表面エッチング装置。
  13. 　前記トレーは、複数枚の半導体基板を収容可能に構成される、請求項１または２に記載の表面エッチング装置。
  14. 　前記エッチング室は、プラズマ発生手段を有さない、請求項１または２に記載の表面エッチング装置。
  15. 　請求項１の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
    　前記冷却機構が、前記半導体基板および/またはトレーを冷却するステップと、
    　前記搬送機構に、前記半導体基板を収容したトレーをセットするステップと、
    　前記搬送機構によってトレーを搬送させながら、前記トレーに収容された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付けるステップと、を含む方法。
  16. 　請求項５の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
    　前記冷却機構が、前記半導体基板および/またはトレーを冷却するステップと、
    　前記搬送機構に、前記半導体基板を収容したトレーをセットするステップと、
    　前記搬送機構によって、前記トレーに収容された半導体基板を前記エッチング室に搬送するステップと、
    　前記エッチング室に搬送された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付けるステップと、を含む方法。
  17. 　前記半導体基板の温度を１３０℃以下に保持する、請求項１５または１６に記載の方法。
PCT/JP2012/001209 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法 WO2012117696A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020137007986A KR101525234B1 (ko) 2011-03-03 2012-02-22 반도체 기판의 표면 에칭 장치, 및 그것을 이용하여 표면에 요철 형상이 형성된 반도체 기판을 제조하는 방법
JP2012532802A JP5176007B2 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
CN2012800030951A CN103140918A (zh) 2011-03-03 2012-02-22 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-046132 2011-03-03
JP2011046132 2011-03-03

Publications (1)

Publication Number Publication Date
WO2012117696A1 true WO2012117696A1 (ja) 2012-09-07

Family

ID=46757641

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/001209 WO2012117696A1 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法

Country Status (4)

Country Link
JP (3) JP5176007B2 (ja)
KR (1) KR101525234B1 (ja)
CN (1) CN103140918A (ja)
WO (1) WO2012117696A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092560A1 (ja) * 2016-11-16 2018-05-24 日本電気硝子株式会社 ガラス基板の製造方法
GB2609025A (en) * 2021-07-19 2023-01-25 Asmpt Smt Singapore Pte Ltd Post-print vacuum degassing

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525234B1 (ko) * 2011-03-03 2015-06-01 파나소닉 주식회사 반도체 기판의 표면 에칭 장치, 및 그것을 이용하여 표면에 요철 형상이 형성된 반도체 기판을 제조하는 방법
EP3038169A1 (en) * 2014-12-22 2016-06-29 Solvay SA Process for the manufacture of solar cells
CN106206377A (zh) * 2016-07-22 2016-12-07 京东方科技集团股份有限公司 一种刻蚀装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313128A (ja) * 1997-05-13 1998-11-24 Matsushita Electric Ind Co Ltd シリコン基板の異方性エッチング方法及び太陽電池の製造方法
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
WO2010113941A1 (ja) * 2009-03-30 2010-10-07 東京エレクトロン株式会社 被処理体の冷却方法および被処理体処理装置
JP2010245405A (ja) * 2009-04-08 2010-10-28 Sekisui Chem Co Ltd シリコンの表面粗化方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193129A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 化学気相成長装置
JPH07193055A (ja) * 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
KR100218269B1 (ko) * 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
JP5009295B2 (ja) * 2005-08-23 2012-08-22 ザクティックス・インコーポレイテッド パルス式エッチング冷却
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5071437B2 (ja) * 2009-05-18 2012-11-14 パナソニック株式会社 プラズマ処理装置及びプラズマ処理装置におけるトレイの載置方法
KR101525234B1 (ko) * 2011-03-03 2015-06-01 파나소닉 주식회사 반도체 기판의 표면 에칭 장치, 및 그것을 이용하여 표면에 요철 형상이 형성된 반도체 기판을 제조하는 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313128A (ja) * 1997-05-13 1998-11-24 Matsushita Electric Ind Co Ltd シリコン基板の異方性エッチング方法及び太陽電池の製造方法
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
WO2010113941A1 (ja) * 2009-03-30 2010-10-07 東京エレクトロン株式会社 被処理体の冷却方法および被処理体処理装置
JP2010245405A (ja) * 2009-04-08 2010-10-28 Sekisui Chem Co Ltd シリコンの表面粗化方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018092560A1 (ja) * 2016-11-16 2018-05-24 日本電気硝子株式会社 ガラス基板の製造方法
GB2609025A (en) * 2021-07-19 2023-01-25 Asmpt Smt Singapore Pte Ltd Post-print vacuum degassing
EP4122573A1 (en) * 2021-07-19 2023-01-25 ASMPT SMT Singapore Pte. Ltd Post-print vacuum degassing

Also Published As

Publication number Publication date
KR20130045943A (ko) 2013-05-06
JPWO2012117696A1 (ja) 2014-07-07
JP2014030062A (ja) 2014-02-13
JP5488758B2 (ja) 2014-05-14
CN103140918A (zh) 2013-06-05
JP5176007B2 (ja) 2013-04-03
KR101525234B1 (ko) 2015-06-01
JP2013070096A (ja) 2013-04-18
JP5422064B2 (ja) 2014-02-19

Similar Documents

Publication Publication Date Title
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
JP5422064B2 (ja) 半導体基板の表面エッチング装置
KR100809126B1 (ko) 피처리체 처리 장치
WO2013171988A1 (ja) 成膜方法及び成膜装置
JP4762998B2 (ja) 処理方法及び記録媒体
US11784054B2 (en) Etching method and substrate processing system
US20200111674A1 (en) Etching method
TW202030794A (zh) 蝕刻方法、蝕刻裝置以及記憶媒體
JPWO2012018010A1 (ja) 基板処理方法および基板処理装置
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR20180075388A (ko) 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판
KR20080001613A (ko) 기판 처리 방법 및 기판 처리 장치
US10998185B2 (en) Substrate cleaning method, substrate cleaning apparatus, and method for fabricating a semiconductor device using the apparatus
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP2019125715A (ja) エッチング方法及びエッチング装置
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
JP2012186283A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
JP2013004710A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
KR102516340B1 (ko) 기판 처리 장치 및 기판 처리 장치의 운용 방법
KR102504807B1 (ko) 반도체 하이브리드 식각 장치 및 방법
WO2023123567A1 (zh) 半导体加工系统及半导体加工方法
KR101311277B1 (ko) 기판처리시스템
US20230386870A1 (en) Wet processing system and system and method for manufacturing semiconductor structure
US20230274942A1 (en) Method for manufacturing semiconductor device
US20230091762A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and non-transitory computer-readable recording medium

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280003095.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2012532802

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12751864

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20137007986

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12751864

Country of ref document: EP

Kind code of ref document: A1