JP2014030062A - 半導体基板の表面エッチング装置及び表面エッチング方法 - Google Patents

半導体基板の表面エッチング装置及び表面エッチング方法 Download PDF

Info

Publication number
JP2014030062A
JP2014030062A JP2013233731A JP2013233731A JP2014030062A JP 2014030062 A JP2014030062 A JP 2014030062A JP 2013233731 A JP2013233731 A JP 2013233731A JP 2013233731 A JP2013233731 A JP 2013233731A JP 2014030062 A JP2014030062 A JP 2014030062A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
gas
chamber
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013233731A
Other languages
English (en)
Other versions
JP5488758B2 (ja
Inventor
Yasushi Arai
康司 新井
Hiroshi Tanabe
浩 田辺
Hiroshi Taniguchi
泰士 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013233731A priority Critical patent/JP5488758B2/ja
Publication of JP2014030062A publication Critical patent/JP2014030062A/ja
Application granted granted Critical
Publication of JP5488758B2 publication Critical patent/JP5488758B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776—Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photovoltaic Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体基板と発熱反応を起こすガスをエッチングガスとして用いつつ、量産化に対応可能な半導体基板表面をエッチングする装置を提供することを課題とする。
【解決手段】ロードロック室と、大気圧以下に減圧可能なエッチング室と、アンロードロック室と、前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送する搬送機構とを有する半導体基板の表面エッチング装置を提供する。前記ロードロック室、前記エッチング室および前記アンロードロック室は、一方向に配列して構成される。前記エッチング室は、前記半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第１開口部と、前記半導体基板の表面に冷却ガスを噴射する複数の第２開口部とを備え、前記第１開口部と前記第２開口部とが、前記搬送方向に沿って繰り返して配置されている。
【選択図】図１

Description

本発明は、半導体基板の表面エッチング装置及び表面エッチング方法に関する。
シリコン太陽電池（光電変換素子）などにおいて、シリコン基板の受光面にテクスチャと称される凹凸形状を設けて、入射光の反射を抑え、かつシリコン基板に取り込んだ光を外部に漏らさないようにしている。
シリコン基板の表面へのテクスチャ形成は、一般的にアルカリ（ＫＯＨ）水溶液をエッチャントとするウェットプロセスにより行われている。ウェットプロセスによるテクスチャ形成は、後処理としてフッ化水素による洗浄工程や、熱処理工程などが必要とされる。そのため、シリコン基板表面を汚染する恐れがあるばかりか、コスト面からも不利な点があった。
一方で、シリコン基板の表面へのテクスチャ形成をドライプロセスにて行う方法も提案されている。例えば、１）プラズマによる反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）といわれる手法を用いる方法、２）シリコン基板のある大気圧雰囲気下の反応室に、ＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5のいずれかのガスを導入することで、シリコン基板表面をエッチングする方法が提案されている（特許文献１を参照）。
また、半導体基板のエッチングシステムであって、エッチングフィーチャーを測定するための光学測定ツールを具備するシステムが知られている（特許文献２を参照）。特許文献２の装置によれば、エッチングの寸法制度を高めることができるとされている。また、搬送チャンバーと処理チャンバーとを有する基板処理装置であって、搬送チャンバーと処理チャンバーとの間に、排気系を備えたバッファーチャンバーを設けることが提案されている（特許文献３を参照）。バッファーチャンバーを設けることで、処理チャンバー内の雰囲気の汚染を防止することができるとされている。
特開平１０−３１３１２８号公報 特開２００５−１２９９０６号公報 特開２００１−１８５５９８号公報
プラズマによる反応性イオンエッチングを用いると、シリコン基板の表面がプラズマによってダメージを受けやすく、デバイス（例えば太陽電池）としての性能に悪影響を及ぼすことがあった。また、プラズマ発生装置などが必要なため、装置コストが高くなるという問題もあった。
一方で、特許文献１に記載のように、ＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5のガスを用いることでシリコン基板表面をエッチングすることができるが、そのエッチング反応は発熱反応であり、シリコン基板の温度が上昇すると所望のエッチングができない。そのため、エッチング工程と冷却工程とを繰り返しながらシリコン基板表面をエッチングしなければならず、量産化に適した方法ではない面があった。
そこで本発明は、半導体基板と発熱反応を起こすガスをエッチングガスとして用いつつ、量産化に対応可能な半導体基板表面をエッチングする装置および方法を提供することを課題とする。
すなわち本発明は、以下に示す表面エッチング装置に関する。
大気圧以下に減圧可能なエッチング室と、半導体基板を搬送する搬送機構とを有する半導体基板の表面エッチング装置であって、エッチング室は、半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第１開口部と、半導体基板の表面に冷却ガスを噴射する複数の第２開口部とを備え、第１開口部と第２開口部とが規則的に交互に配列されている、表面エッチング装置。
また、以下に示す表面エッチング方法に関する。
半導体基板を搬送するステップと、半導体基板の表面に冷却ガスを噴射して半導体基板を冷却するステップと、半導体基板を搬送させながら、エッチングガスをプラズマによって活性イオンとすることなく、半導体基板表面にエッチングガスを吹き付けるステップとを含み、冷却するステップおよびエッチングガスを吹き付けるステップは、規則的に交互に行われる、半導体基板の表面エッチング方法。
本発明の表面エッチング装置及び方法によれば、半導体基板の表面を効率的にドライエッチングすることができる。しかも、プロセス中の半導体基板の温度上昇を抑制することができるので量産化にも対応できる。
本発明の本発明の表面エッチング装置の第一の例の概要を示す図である。図１（Ａ）は、装置を側面から見たときの透視図；図１（Ｂ）は、装置を上面から見たときの透視図
１．表面エッチング装置について
本発明の表面エッチング装置は、大気圧以下に減圧可能なエッチング室と、半導体基板を搬送するための搬送機構と、半導体基板を冷却するための冷却機構とを有する（図１（Ａ）（Ｂ）を参照）。
搬送機構は半導体基板を搬送する部材であり、例えばローラ搬送機、ラックアンドピニオン、ベルトコンベアー、エア浮上、ロボットアームなどである。
半導体基板は、エッチング処理中に発熱して、反りを生じさせることがある。また、半導体基板の裏面（エッチング処理されない面）に、エッチングガスが接触することで、半導体基板の裏面が意図しないエッチングを受けることがある。半導体基板の裏面（エッチング処理されない面）に不活性ガスを吹きつけることで、半導体基板の過剰な発熱を抑制し、かつ半導体基板の温度分布を均一にする（温度ムラを低減する）ことで、半導体基板の反りを抑制し；かつ半導体基板の裏面にガスが接触することも抑制できる。
半導体基板は、後述のエッチング室におけるエッチングプロセスにおいて発熱反応を起こす。半導体基板の温度が過剰に高まると、所定のエッチング反応が進行しなくなり、所望の形状が半導体基板表面に形成できなくなる。
本発明の表面エッチング装置のエッチング室は、搬送機構によって搬送された半導体基板をエッチングするための空間である。エッチング室の内部は、減圧状態にすることができ、減圧条件下にてエッチングプロセスを行う。エッチングプロセス中の反応室の内部圧力は、１ＫＰａ〜１００ＫＰａの範囲に調整され、通常１０ＫＰａ〜９０ＫＰａに制御され、好ましくは３０ＫＰａ〜６０ＫＰａに制御される。
エッチング室において半導体基板を搬送する搬送機構は冷却されていてもよい。それにより、エッチング室において半導体基板が発熱するのを抑制することができる。
エッチング室には、エッチングガスを噴射する開口部が具備される。開口部とは、ガスを吹き付けるためのパイプ状の部材であってもよいし、シャワープレートのような平板状の部材に設けられた複数個の貫通孔であってもよい。
エッチングガスは、半導体基板の材質などによって適宜選択されるが；典型的には、ＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5のうちの少なくとも一つのガスを含む。これらのガス分子は、半導体基板の表面に物理吸着して、エッチングサイトに移動する。エッチングサイトに到達したガス分子は分解し、半導体材料（典型的にはシリコン）と反応して揮発性のフッ素化合物を生成する。それにより、半導体基板表面がエッチングされる。
エッチングガスには、その分子内に酸素原子を含有するガスが含まれていることが好ましい。酸素原子を含有するガスとは、典型的には酸素ガス（Ｏ2）であるが、二酸化炭素（ＣＯ2）などであってもよい。
エッチングガスにおける酸素原子含有ガスの濃度（体積濃度）は、ＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5のガスの合計濃度の２倍以上であることが好ましい。その理由は、必ずしも明らかではないが、例えばＣｌＦ3ガスがシリコン表面に物理吸着すると、シリコンと反応してＳｉＦ4となってガス化する。このとき、シリコンネットワーク構造のダングリングボンドに酸素原子がターミネートすることで、Ｓｉ−Ｏ結合が部分的に構成される。
それにより、エッチングされやすい領域（Ｓｉ−Ｓｉ）と、エッチングされにくい領域（Ｓｉ−Ｏ）とができる。そのエッチングレートの差でケミカルな反応が促進され、形状制御が可能となると考えられる。
さらに、エッチングガスには窒素ガスまたは不活性ガスが含まれていてもよい。エッチングガスにおけるＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5の濃度が高すぎると、等方的にエッチングが進行しやすい場合がある。そのため、窒素ガスまたは不活性ガスを希釈ガスとして混合させる場合がある。
本発明の表面エッチング装置のエッチング室には、冷却ガスを噴射する開口部が具備されることが好ましい。冷却ガスとは、半導体基板の材質と発熱反応しないガスであればよく、窒素ガスや不活性ガス（ヘリウムガスやアルゴンガスなど）などが例示される。前述の通り、ＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5は半導体と反応するが、その反応は発熱反応であるため、半導体基板温度が上昇する。半導体基板温度が上昇すると、等方的にエッチングが進行しやすくなる。
そのため、エッチング反応によって発熱した半導体基板に冷却ガスを吹き付けることで、半導体基板を冷却する。エッチングプロセス中に発熱して、過剰に半導体基板の温度が上昇する恐れがある。そこで、半導体基板表面にエッチングガスと冷却ガスとを吹き付ける、好ましくは交互に吹き付けることで、半導体基板の発熱を抑制することが好ましい。
エッチング中の半導体基板の温度は、１３０℃以下に保持されることが好ましく、１００℃以下に保持されることがより好ましく、８０℃以下に保持されることがさらに好ましい。一方、半導体基板の温度は、噴射されるエッチングガスの沸点以上に保持されていればよい。例えばＣｌＦ3の沸点は約１２℃であるので、ＣｌＦ3を用いる場合には、半導体基板の温度を１２℃以上に保持する。
エッチング室には、エッチングガスを噴射する開口部が２つ以上具備されていることが好ましく、冷却ガスを噴射する開口部も２つ以上具備されていることが好ましい。各開口部の配列は、特に限定されないものの、半導体基板の搬送方向（半導体基板の相対移動方向）に沿って配列されていることが好ましい。
エッチングガスを噴射する開口部と冷却ガスを噴射する開口部とは、規則的に配列していることが好ましい。例えば、搬送方向に沿って、エッチングガスを噴射する開口部と冷却ガスを噴射する開口部とが交互に配列していてもよい。あるいは、搬送方向に沿って、エッチングガスを噴射する開口部と複数の冷却ガスを噴射する開口部とが、繰り返して配置されていてもよい。ただし、通常は、２つのエッチングガスを噴射する開口部が連続して配列されないことが好ましい。
また、各開口部の形状は特に制限されないが、半導体基板表面の広面積にガスを吹き付けることができるように、開口部の吐出口にむかって末広がりになっていると好ましい場合がある。
本発明の表面エッチング装置は、マスク形成用ガスを噴射する開口部を有していてもよい。マスク形成用ガスはフッ化炭素ガスであることが好ましく、フッ化炭素ガスの例には４フッ化メタン（ＣＦ4）や、６フッ化エタン（Ｃ2Ｆ6）などが含まれる。マスク形成用ガスの分子が半導体基板表面に吸着すると、その吸着部分はエッチングされにくくなる。そのため、選択的に半導体基板表面をエッチングすることができる。
一方で、エッチング室にプラズマ手段が具備されている必要はない。本発明の表面エッチング装置は、エッチングガスと半導体基板との化学反応によって、半導体基板表面をエッチングする。そのため、ガスをプラズマによって活性イオンとする必要はない。
半導体基板とは、典型的にはシリコン基板であるが、ゲルマニウム基板、シリコンカーバイドなどであってもよい。さらに、表面エッチングされる基板は、半導体基板以外のサファイア基板などであってもよい。また、シリコン基板は、通常は単結晶シリコンであるが、多結晶シリコンであっても、アモルファスシリコンであってもよい。
単結晶シリコン基板は、基板面方位（１００）のシリコン基板であってもよいし、基板面方位（１１１）のシリコン基板であってもよいし、他の基板面方位のシリコン基板であってもよい。半導体基板は、半導体ウェハであってもよいし、他の基板に成膜された半導体薄膜であってもよい。
２．エッチング方法について
本発明の表面エッチング装置を用いて、まず、半導体基板を、搬送機構でエッチング室に搬送する。エッチング室は減圧されていることが好ましい。エッチング室に搬送された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付ける。このとき、搬送機構によって、半導体基板と開口部との相対位置を制御して、半導体基板表面の所望の位置にエッチングガスを吹き付ける。エッチング室において、冷却ガスを噴射する開口部から冷却ガスを吹き付けてもよい。
エッチング室において、半導体基板の温度を１３０℃以下、好ましくは１００℃以下、より好ましくは８０℃以下に保持することが好ましい。
搬送機構で半導体基板を搬送しながら、半導体基板を振動させてもよいし、あるいは開口部を振動させてもよい。また、半導体基板の相対移動は、一方向である必要はなく、２次元方向に移動してもよいし、３次元方向に移動してもよい。さらに、搬送は往復移動をしてもよい。
エッチング室において搬送機構で搬送中の半導体基板を冷却してもよい。それによって、半導体基板の過剰な発熱をより効果的に抑制する。
［実施の形態１］
図１（Ａ）および図１（Ｂ）には、本発明の表面エッチング装置の概要が示される。図１（Ａ）は、装置を側面から見たときの透視図であり；図１（Ｂ）は、装置を上面から見たときの透視図である。
図１（Ａ）および図１（Ｂ）に示される表面エッチング装置は、ロードロック室１０と、エッチング室２０と、アンロードロック室３０とを有する。ロードロック室１０と、エッチング室２０と、アンロードロック室３０の内部は、いずれも減圧されることができる。つまり、ロードロック室１０にはドライポンプ１２と、バルブ１３と、ゲートバルブ１４が設けられ；アンロードロック室３０にはドライポンプ３２と、バルブ３３と、ゲートバルブ３４が設けられている。
ロードロック室１０には、基板供給部５から半導体基板１が供給される。半導体基板１は、ステージに載置されてロードロック室１０に供給される。ロードロック室１０からエッチング室２０を経てアンロードロック室３０にまで、搬送機構となるローラ搬送機５０が設けられている。ローラ搬送機５０にセットされた半導体基板１は、ロードロック室１０からエッチング室２０を経てアンロードロック室３０にまで搬送されることができる。
エッチング室２０には、エッチングガス供給ノズル６０が設けられ、さらに冷却ガス供給ノズル７０も設けられていることが好ましい。これらのノズルからのガスを、エッチング室２０の内部に供給し、搬送される半導体基板１の表面に接触させることができる。エッチングガス供給ノズル６０と冷却ガス供給ノズル７０とは、搬送方向に沿って、交互に設けられている。また、エッチング室２０にはドライポンプ２２と、バルブ２３とが設けられており、エッチング反応で発生したガスなどを排気することができる。
ローラ搬送機５０は、ロードロック室１０からアンロードロック室３０にまで一方向に半導体基板１を搬送してもよいが、往復移動させながら（図において左右に移動させながら）搬送してもよい。
アンロードロック室３０にまで搬送された半導体基板１’は、基板排出部３５に排出されて回収される。その後、半導体基板１’は、必要に応じて水素ガス雰囲気下で残留したフッ素成分を除去するための処理を施されてもよい。例えば、高温アニールを施されたり、プラズマ処理を施されたりする。
図１（Ａ）および図１（Ｂ）に示される表面エッチング装置において、エッチング室２０で半導体基板を搬送する搬送機構に冷却機構を設けて半導体基板１を冷却してもよい。エッチング室２０における搬送機構で半導体基板１を冷却するには、搬送機構を構成する搬送ローラの温度を下げたり、ベルトコンベアーのベルトを冷却したりすることが考えられる。
本発明の表面エッチング装置によれば、半導体基板の表面を効率的にドライエッチングすることができる。しかも、プロセス中の半導体基板の温度上昇を抑制することができるので量産化にも対応できる。
１ 半導体基板
１’ 半導体基板
５ 基板供給部
１０ ロードロック室
１２ ドライポンプ
１３ バルブ
１４ ゲートバルブ
２０ エッチング室
２２ ドライポンプ
２３ バルブ
３０ アンロードロック室
３２ ドライポンプ
３３ バルブ
３４ ゲートバルブ
３５ 基板排出部
６０ エッチングガス供給ノズル
７０ 冷却ガス供給ノズル

Claims (9)

  1. 大気圧以下に減圧可能なエッチング室と、半導体基板を搬送する搬送機構とを有する半導体基板の表面エッチング装置であって、
    前記エッチング室は、前記半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第１開口部と、前記半導体基板の表面に冷却ガスを噴射する複数の第２開口部とを備え、
    前記第１開口部と前記第２開口部とが規則的に交互に配列されている、
    半導体基板の表面エッチング装置。
  2. 前記第１開口部は、パイプ状の部材、又は、平板状の部材に設けられた複数個の貫通孔である、請求項１記載の半導体基板の表面エッチング装置。
  3. 前記搬送機構に冷却機構が備わる、請求項１又は２に記載の半導体基板の表面エッチング装置。
  4. 半導体基板を搬送するステップと、
    前記半導体基板の表面に冷却ガスを噴射して前記半導体基板を冷却するステップと、
    前記半導体基板を搬送させながら、エッチングガスをプラズマによって活性イオンとすることなく、前記半導体基板表面に前記エッチングガスを吹き付けるステップとを含み、
    前記冷却するステップおよび前記エッチングガスを吹き付けるステップは、規則的に交互に行われる、
    半導体基板の表面エッチング方法。
  5. 前記エッチングガスは、ＣｌＦ3，ＸｅＦ2，ＢｒＦ3およびＢｒＦ5のうちの少なくとも一つのガスである、
    請求項４記載の半導体基板の表面エッチング方法。
  6. 前記エッチングガスは、さらに酸素原子を含有するガスを含む、請求項５記載の半導体基板の表面エッチング方法。
  7. 前記エッチングガスは、さらに窒素ガスまたは不活性ガスが希釈ガスとして混合される、請求項６記載の半導体基板の表面エッチング方法。
  8. 半導体基板のエッチング処理されない面に不活性ガスを吹きつける、請求項４〜７の何れか一項に記載の表面エッチング方法。
  9. エッチング中の半導体基板の温度は、１２℃以上１３０℃以下に保持される、請求項４〜８の何れか一項に記載の表面エッチング方法。
JP2013233731A 2011-03-03 2013-11-12 半導体基板の表面エッチング装置及び表面エッチング方法 Expired - Fee Related JP5488758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013233731A JP5488758B2 (ja) 2011-03-03 2013-11-12 半導体基板の表面エッチング装置及び表面エッチング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011046132 2011-03-03
JP2011046132 2011-03-03
JP2013233731A JP5488758B2 (ja) 2011-03-03 2013-11-12 半導体基板の表面エッチング装置及び表面エッチング方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013000088A Division JP5422064B2 (ja) 2011-03-03 2013-01-04 半導体基板の表面エッチング装置

Publications (2)

Publication Number Publication Date
JP2014030062A true JP2014030062A (ja) 2014-02-13
JP5488758B2 JP5488758B2 (ja) 2014-05-14

Family

ID=46757641

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012532802A Expired - Fee Related JP5176007B2 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
JP2013000088A Expired - Fee Related JP5422064B2 (ja) 2011-03-03 2013-01-04 半導体基板の表面エッチング装置
JP2013233731A Expired - Fee Related JP5488758B2 (ja) 2011-03-03 2013-11-12 半導体基板の表面エッチング装置及び表面エッチング方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2012532802A Expired - Fee Related JP5176007B2 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
JP2013000088A Expired - Fee Related JP5422064B2 (ja) 2011-03-03 2013-01-04 半導体基板の表面エッチング装置

Country Status (4)

Country Link
JP (3) JP5176007B2 (ja)
KR (1) KR101525234B1 (ja)
CN (1) CN103140918A (ja)
WO (1) WO2012117696A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206377A (zh) * 2016-07-22 2016-12-07 京东方科技集团股份有限公司 一种刻蚀装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103140918A (zh) * 2011-03-03 2013-06-05 松下电器产业株式会社 半导体基板的表面蚀刻装置、以及使用该表面蚀刻装置制造在表面形成有凹凸形状的半导体基板的方法
EP3038169A1 (en) * 2014-12-22 2016-06-29 Solvay SA Process for the manufacture of solar cells
JP6732213B2 (ja) * 2016-11-16 2020-07-29 日本電気硝子株式会社 ガラス基板の製造方法
GB2609025A (en) * 2021-07-19 2023-01-25 Asmpt Smt Singapore Pte Ltd Post-print vacuum degassing

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193129A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 化学気相成長装置
JPH07193055A (ja) * 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP5176007B2 (ja) * 2011-03-03 2013-04-03 パナソニック株式会社 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218269B1 (ko) * 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
JP3493951B2 (ja) * 1997-05-13 2004-02-03 松下電器産業株式会社 シリコン基板の異方性エッチング方法及び太陽電池の製造方法
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
JP5009295B2 (ja) * 2005-08-23 2012-08-22 ザクティックス・インコーポレイテッド パルス式エッチング冷却
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US20120043062A1 (en) * 2009-03-30 2012-02-23 Tokyo Electron Limited Method for cooling object to be processed, and apparatus for processing object to be processed
JP2010245405A (ja) * 2009-04-08 2010-10-28 Sekisui Chem Co Ltd シリコンの表面粗化方法
JP5071437B2 (ja) * 2009-05-18 2012-11-14 パナソニック株式会社 プラズマ処理装置及びプラズマ処理装置におけるトレイの載置方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193129A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 化学気相成長装置
JPH07193055A (ja) * 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP5176007B2 (ja) * 2011-03-03 2013-04-03 パナソニック株式会社 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
JP2013070096A (ja) * 2011-03-03 2013-04-18 Panasonic Corp 半導体基板の表面エッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206377A (zh) * 2016-07-22 2016-12-07 京东方科技集团股份有限公司 一种刻蚀装置

Also Published As

Publication number Publication date
CN103140918A (zh) 2013-06-05
WO2012117696A1 (ja) 2012-09-07
JP2013070096A (ja) 2013-04-18
JPWO2012117696A1 (ja) 2014-07-07
JP5422064B2 (ja) 2014-02-19
KR101525234B1 (ko) 2015-06-01
JP5488758B2 (ja) 2014-05-14
JP5176007B2 (ja) 2013-04-03
KR20130045943A (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
JP5488758B2 (ja) 半導体基板の表面エッチング装置及び表面エッチング方法
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
KR102629835B1 (ko) 기판 처리 장치
US9984892B2 (en) Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system
JP2009525611A5 (ja)
TWI827685B (zh) 蝕刻方法、蝕刻裝置以及記憶媒體
US11784054B2 (en) Etching method and substrate processing system
JP7109165B2 (ja) エッチング方法
JP4762998B2 (ja) 処理方法及び記録媒体
JP7208318B2 (ja) 処理装置
KR20180075388A (ko) 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판
TWI756425B (zh) 蝕刻方法
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP7034320B2 (ja) エッチング方法、エッチング残渣の除去方法、および記憶媒体
TWI588297B (zh) Attachment removal method and dry etching method
JP2012186283A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
KR101678367B1 (ko) 기판처리시스템
JP2013004710A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
TW202101574A (zh) 蝕刻方法及蝕刻裝置
KR102516340B1 (ko) 기판 처리 장치 및 기판 처리 장치의 운용 방법
JP2013131670A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状を形成する半導体基板の表面エッチング方法、並びに、ガスノズルユニット
US20230274942A1 (en) Method for manufacturing semiconductor device
JP2023071504A (ja) 基板処理方法
US20160035562A1 (en) Silicon-containing substrate cleaning procedure
JP2013131671A (ja) テクスチャー形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131112

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20131114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20131128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R151 Written notification of patent or utility model registration

Ref document number: 5488758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees