JP5176007B2 - 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法 - Google Patents

半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法 Download PDF

Info

Publication number
JP5176007B2
JP5176007B2 JP2012532802A JP2012532802A JP5176007B2 JP 5176007 B2 JP5176007 B2 JP 5176007B2 JP 2012532802 A JP2012532802 A JP 2012532802A JP 2012532802 A JP2012532802 A JP 2012532802A JP 5176007 B2 JP5176007 B2 JP 5176007B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
etching
chamber
tray
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012532802A
Other languages
English (en)
Other versions
JPWO2012117696A1 (ja
Inventor
康司 新井
浩 田辺
泰士 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012532802A priority Critical patent/JP5176007B2/ja
Application granted granted Critical
Publication of JP5176007B2 publication Critical patent/JP5176007B2/ja
Publication of JPWO2012117696A1 publication Critical patent/JPWO2012117696A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/6776Continuous loading and unloading into and out of a processing chamber, e.g. transporting belts within processing chambers

Description

本発明は、半導体基板の表面エッチング装置、および表面に凹凸形状が形成された半導体基板を製造する方法に関する。
シリコン太陽電池(光電変換素子)などにおいて、シリコン基板の受光面にテクスチャと称される凹凸形状を設けて、入射光の反射を抑え、かつシリコン基板に取り込んだ光を外部に漏らさないようにしている。シリコン基板の表面へのテクスチャ形成は、一般的にアルカリ(KOH)水溶液をエッチャントとするウェットプロセスにより行われている。ウェットプロセスによるテクスチャ形成は、後処理としてフッ化水素による洗浄工程や、熱処理工程などが必要とされる。そのため、シリコン基板表面を汚染する恐れがあるばかりか、コスト面からも不利な点があった。
一方で、シリコン基板の表面へのテクスチャ形成をドライプロセスにて行う方法も提案されている。例えば、1)プラズマによる反応性イオンエッチング(Reactive Ion Etching)といわれる手法を用いる方法、2)シリコン基板のある大気圧雰囲気下の反応室に、ClF,XeF,BrFおよびBrFのいずれかのガスを導入することで、シリコン基板表面をエッチングする方法が提案されている(特許文献1を参照)。
また、半導体基板のエッチングシステムであって、エッチングフィーチャーを測定するための光学測定ツールを具備するシステムが知られている(特許文献2を参照)。特許文献2の装置によれば、エッチングの寸法制度を高めることができるとされている。また、搬送チャンバーと処理チャンバーとを有する基板処理装置であって、搬送チャンバーと処理チャンバーとの間に、排気系を備えたバッファーチャンバーを設けることが提案されている(特許文献3を参照)。バッファーチャンバーを設けることで、処理チャンバー内の雰囲気の汚染を防止することができるとされている。
特開平10−313128号公報 特開2005−129906号公報 特開2001−185598号公報
プラズマによる反応性イオンエッチングを用いると、シリコン基板の表面がプラズマによってダメージを受けやすく、デバイス(例えば太陽電池)としての性能に悪影響を及ぼすことがあった。また、プラズマ発生装置などが必要なため、装置コストが高くなるという問題もあった。
一方で、特許文献1に記載のように、ClF,XeF,BrFおよびBrFのガスを用いることでシリコン基板表面をエッチングすることができるが、そのエッチング反応は発熱反応であり、シリコン基板の温度が上昇すると所望のエッチングができない。そのため、エッチング工程と冷却工程とを繰り返しながらシリコン基板表面をエッチングしなければならず、量産化に適した方法ではない面があった。そこで本発明は、半導体基板と発熱反応を起こすガスをエッチングガスとして用いつつ、量産化に対応可能な半導体基板表面をエッチングする装置を提供することを課題とする。
また、ClF,XeF,BrFおよびBrFのガスをエッチングガスとすると、一定のエッチング形状は得られるものの、必ずしも太陽電池のシリコン基板にとって適切なテクスチャ構造を得ることはできない場合があった。そこで本発明は、ClF,XeF,BrFまたはBrFを含むエッチングガス組成を好適化することで、シリコン基板にダメージを与えることなく、太陽電池のシリコン基板にとって適切なテクスチャ構造を形成する装置を提供することを課題とする。
すなわち本発明の第一は、以下に示す表面エッチング装置に関する。
[1]ロードロック室と、大気圧以下に減圧可能なエッチング室と、アンロードロック室と、前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送する搬送機構と、前記半導体基板および/または前記トレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
前記ロードロック室、前記エッチング室および前記アンロードロック室は、一方向に配列して構成され、
前記エッチング室、前記半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第1開口部と、前記半導体基板の表面に冷却ガスを噴射する複数の第2開口部とを備え、前記複数の第1開口部と前記複数の第2開口部とは規則的に交互に配置して構成され、
前記エッチング室は、内部に、前記トレーを嵌め込み式に保持するトレー保持部をさらに有する、表面エッチング装置。
[2]ロードロック室と、大気圧以下に減圧可能なエッチング室と、ガス除去室と、アンロードロック室と、前記ロードロック室から前記エッチング室および前記ガス除去室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/または前記トレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
前記ロードロック室、前記エッチング室、前記ガス除去室および前記アンロードロック室は、一方向に配列して構成され、
前記エッチング室、前記半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第1開口部と、前記半導体基板の表面に冷却ガスを噴射する複数の第2開口部とを備え、前記複数の第1開口部と前記複数の第2開口部とは規則的に交互に配置して構成され、
前記エッチング室は、内部に、前記トレーを嵌め込み式に保持するトレー保持部をさらに有する、表面エッチング装置。
[3]前記冷却機構は、前記ロードロック室にある、[1]または[2]に記載の表面エッチング装置。
]前記トレーは、前記トレーに収容された前記半導体基板の裏面に不活性ガスを吹きつけるための流路孔を有する、[1]または[2]に記載の表面エッチング装置。
前記表面エッチング装置は、前記トレー保持部を介して前記流路孔と連通する不活性ガス供給装置をさらに有する、[]に記載の表面エッチング装置。
]前記トレーは、複数枚の半導体基板を収容可能に構成される、[1]または[2]に記載の表面エッチング装置。
前記表面エッチング装置は、太陽電池の半導体基板の製造に用いられるものである、[1]または[2]に記載の表面エッチング装置。
[6]前記エッチングガスは、ClF,XeF,BrFおよびBrFからなる群から選ばれる一以上のガスを含む、[1]または[2]に記載の表面エッチング装置。
[7]前記エッチングガスは、分子中に酸素原子を含有するガスをさらに含む、[6]に記載の表面エッチング装置。
[8]前記エッチング室において前記トレーに収容された半導体基板表面に向けて冷却ガスを噴射する複数の開口部を、さらに有する[1]または[2]に記載の表面エッチング装置。
[9]前記冷却ガスは、窒素ガスまたは不活性ガスを含む、[8]に記載の表面エッチング装置。
[10]前記半導体基板は、基板面方位(100)のシリコン基板である、[1]または[2]に記載の表面エッチング装置。
[11]前記半導体基板は、基板面方位(111)のシリコン基板である、[1]または[2]に記載の表面エッチング装置。
[12]前記トレーは、前記トレーに収容された前記半導体基板の裏面に不活性ガスを吹きつけるための孔を有する、[1]または[2]に記載の表面エッチング装置。
[13]前記トレーは、複数枚の半導体基板を収容可能に構成される、請求項1または2に記載の表面エッチング装置。
[14]前記エッチング室は、プラズマ発生手段を有さない、[1]または[2]に記載の表面エッチング装置。
本発明の第二は、以下に示す表面に凹凸形状が形成された半導体基板を製造する方法に関する。
][1]の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
前記半導体基板を、トレーに収容するステップと、
前記半導体基板の表面に冷却ガスを噴射して前記半導体基板および/または前記トレーを冷却するステップと、
前記半導体基板を収容した前記トレーを、前記トレーを嵌め込み式に保持するトレー保持部を介して搬送機構にセットするステップと、
前記搬送機構によって前記トレーを搬送させながら、エッチングガスをプラズマによって活性イオンとすることなく、前記エッチングガスと前記半導体基板とを化学反応させるために、前記半導体基板表面に前記エッチングガスを吹き付けるステップとを含み、
前記冷却するステップおよび前記エッチングガスを吹き付けるステップは、規則的に交互に行われる、半導体基板を製造する方法。
][]の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
前記半導体基板を、トレーに収容するステップと、
前記半導体基板の表面に冷却ガスを噴射して前記半導体基板および/または前記トレーを冷却するステップと、
前記半導体基板を収容した前記トレーを、前記トレーを嵌め込み式に保持するトレー保持部を介して前記搬送機構にセットするステップと、
前記搬送機構によって、前記トレーに収容された前記半導体基板を前記エッチング室に搬送するステップと、
前記エッチング室に搬送された前記半導体基板に、エッチングガスをプラズマによって活性イオンとすることなく、前記エッチングガスと前記半導体基板とを化学反応させるために、前記半導体基板表面に前記エッチングガスを吹き付けるステップとを含み、
前記冷却するステップおよび前記エッチングガスを吹き付けるステップは、規則的に交互に行われる、半導体基板を製造する方法。
10]前記半導体基板の温度を130℃以下に保持する、[]または[]に記載の方法。
本発明の表面エッチング装置によれば、半導体基板の表面を効率的にドライエッチングすることができる。しかも、プロセス中の半導体基板の温度上昇を抑制することができるので量産化にも対応できる。さらに、エッチングガスの組成を好適化することで、これまで実現されなかった微細凹凸のテクスチャ構造を半導体基板表面に形成することができる。さらに、好適には、太陽電池として適切な半導体基板を提供することができ、太陽電池の光電変換率を高めることができる。
本発明の表面エッチング装置の第一の例の概要を示す図である。図1Aは、装置を側面から見たときの透視図;図1Bは、装置を上面から見たときの透視図である。 本発明の表面エッチング装置の第二の例の概要を示す図であり、装置を側面から見たときの透視図である。 参考例に係る表面エッチング装置の概要を示す図であり、装置を上面から見たときの透視図である。 トレーを、トレー保持部に保持させる様子を示す図である。
1.表面エッチング装置について
本発明の表面エッチング装置は、1)ロードロック室と、2)大気圧以下に減圧可能なエッチング室と、3)アンロードロック室と、4)前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、5)前記半導体基板やトレーを冷却するための冷却機構とを有する(図1ABを参照)。
また、本発明の表面エッチング装置は、1)ロードロック室と、2)大気圧以下に減圧可能なエッチング室と、3)ガス除去室と、4)アンロードロック室と、5)前記ロードロック室から前記エッチング室およびガス除去室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、6)前記半導体基板やトレーを冷却するための冷却機構とを有する(図2を参照)。
搬送機構は半導体基板を搬送する部材であり、ロードロック室からエッチング室を経てアンロードロック室にまで搬送するか、あるいはロードロック室からエッチング室とガス除去室とを経て、アンロードロック室にまで搬送する。搬送機構とは、例えばローラ搬送機、ラックアンドピニオン、ベルトコンベアー、エア浮上、ロボットアームなどである。
搬送機構は半導体基板を搬送するが、半導体基板はトレーに収容されて搬送されることが好ましい。トレーとは、半導体基板が搬送機構に直接接触しないように半導体基板を保護し、かつ半導体基板の表面のうちエッチング処理する面を開放する容器である。その材質は特に限定されない。トレーには、収容する半導体基板を固定するための基板押さえがあることが好ましい。
また、一つのトレーには、一枚の半導体基板が収容されてもよいが、複数枚の半導体基板が収容されてもよく、例えば100枚の半導体基板が収容できる。一つのトレーに複数枚の半導体基板が収容できれば、エッチング処理が効率的になる。
トレーには、半導体基板の裏面(エッチング処理されない面)にガスを吹きつけるための孔を有していてもよい(図4参照)。ここで吹きつけるガスは、半導体基板と反応しないガス(不活性ガスという)であればよい。
半導体基板は、エッチング処理中に発熱して、反りを生じさせることがある。また、半導体基板の裏面(エッチング処理されない面)に、エッチングガスが接触することで、半導体基板の裏面が意図しないエッチングを受けることがある。半導体基板の裏面(エッチング処理されない面)に不活性ガスを吹きつけることで、半導体基板の過剰な発熱を抑制し、かつ半導体基板の温度分布を均一にする(温度ムラを低減する)ことで、半導体基板の反りを抑制し;かつ半導体基板の裏面にガスが接触することも抑制できる。
トレーに不活性ガスを吹きつけるための孔を設けた場合には、エッチング室と、必要に応じてガス除去室とで、半導体基板の裏面に不活性ガスを吹き付けることが好ましい。不活性ガスを吹きつけるには、例えば、エッチング室やガス除去室に設けられたトレー保持部(後述)を不活性ガス供給装置に接続しておき、トレー保持部にトレーを取付ければよい。
ロードロック室とは、反応室を大気に開放しないことを目的に設けられた空間であり、通常は減圧可能にされている。ロードロック室は、後述するエッチング室やガス除去室とはゲートバルブで仕切られている。ロードロック室には、装置外部から半導体基板が供給される。供給された半導体基板は、ロードロック室においてトレーに収容されて、搬送機構にセットされる。
ロードロック室の内部は冷却されていてもよく、それにより半導体基板やトレーを冷却することができる。また、ロードロック室内の搬送機構(搬送ローラー)が冷却されていてもよく、同様に半導体基板やトレーを冷却することができる。
半導体基板は、後述のエッチング室におけるエッチングプロセスにおいて発熱反応を起こす。半導体基板の温度が過剰に高まると、所定のエッチング反応が進行しなくなり、所望の形状が半導体基板表面に形成できなくなる。よって、ロードロック室において予め半導体基板および/またはトレーを冷却することで、半導体基板の温度が過剰に高まることを防止する。
ロードロック室において、半導体基板は、例えば−30℃付近にまで冷却されてもよい。また、半導体基板を収容するトレーは、より低温に冷却されていても構わない。
本発明の表面エッチング装置のエッチング室は、搬送機構によってロードロック室から搬送された半導体基板をエッチングするための空間である。エッチング室の内部は、減圧状態にすることができ、減圧条件下にてエッチングプロセスを行う。エッチングプロセス中の反応室の内部圧力は、1KPa〜100KPaの範囲に調整され、通常10KPa〜90KPaに制御され、好ましくは30KPa〜60KPaに制御される。
エッチング室において半導体基板を搬送する搬送機構は冷却されていてもよい。それにより、エッチング室において半導体基板が発熱するのを抑制することができる。
エッチング室には、エッチングガスを噴射する開口部が具備される。開口部とは、ガスを吹き付けるためのパイプ状の部材であってもよいし、シャワープレートのような平板状の部材に設けられた複数個の貫通孔であってもよい。
エッチングガスは、半導体基板の材質などによって適宜選択されるが;典型的には、ClF,XeF,BrFおよびBrFのうちの少なくとも一つのガスを含む。これらのガス分子は、半導体基板の表面に物理吸着して、エッチングサイトに移動する。エッチングサイトに到達したガス分子は分解し、半導体材料(典型的にはシリコン)と反応して揮発性のフッ素化合物を生成する。それにより、半導体基板表面がエッチングされ、凹凸形状が形成される。
エッチングガスには、その分子内に酸素原子を含有するガスが含まれていることが好ましい。酸素原子を含有するガスとは、典型的には酸素ガス(O)であるが、二酸化炭素(CO)などであってもよい。エッチングガスにおける酸素原子含有ガスの濃度(体積濃度)は、ClF,XeF,BrFおよびBrFのガスの合計濃度の2倍以上であることが好ましい。エッチングガスに酸素原子含有ガスを含ませることで、太陽電池のテクスチャ構造として適切な凹凸形状を、半導体基板表面に形成することができる。その理由は、必ずしも明らかではないが、例えばClFガスがシリコン表面に物理吸着すると、シリコンと反応してSiFとなってガス化する。このとき、シリコンネットワーク構造のダングリングボンドに酸素原子がターミネートすることで、Si−O結合が部分的に構成される。それにより、エッチングされやすい領域(Si−Si)と、エッチングされにくい領域(Si−O)とができる。そのエッチングレートの差でケミカルな反応が促進され、形状制御が可能となると考えられる。
さらに、エッチングガスには窒素ガスまたは不活性ガスが含まれていてもよい。エッチングガスにおけるClF,XeF,BrFおよびBrFの濃度が高すぎると、等方的にエッチングが進行しやすい場合があり、半導体基板表面に所望の凹凸形状が得られないことがある。そのため、窒素ガスまたは不活性ガスを希釈ガスとして混合させる場合がある。
本発明の表面エッチング装置のエッチング室には、冷却ガスを噴射する開口部が具備されることが好ましい。冷却ガスとは、半導体基板の材質と発熱反応しないガスであればよく、窒素ガスや不活性ガス(ヘリウムガスやアルゴンガスなど)などが例示される。前述の通り、ClF,XeF,BrFおよびBrFは半導体と反応するが、その反応は発熱反応であるため、半導体基板温度が上昇する。半導体基板温度が上昇すると、等方的にエッチングが進行しやすくなり、半導体基板表面に所望の凹凸形状が得られない。そのため、エッチング反応によって発熱した半導体基板に冷却ガスを吹き付けることで、半導体基板を冷却する。
前述の通り、ロードロック室において半導体基板を冷却しておいてもよいが、それでもエッチングプロセス中に発熱して、過剰に半導体基板の温度が上昇する恐れがある。そこで、半導体基板表面にエッチングガスと冷却ガスとを吹き付ける、好ましくは交互に吹き付けることで、半導体基板の発熱を抑制することが好ましい。
エッチング中の半導体基板の温度は、130℃以下に保持されることが好ましく、100℃以下に保持されることがより好ましく、80℃以下に保持されることがさらに好ましい。一方、半導体基板の温度は、噴射されるエッチングガスの沸点以上に保持されていればよい。例えばClFの沸点は約12℃であるので、ClFを用いる場合には、半導体基板の温度を12℃以上に保持する。
エッチング室には、エッチングガスを噴射する開口部が2つ以上具備されていることが好ましく、冷却ガスを噴射する開口部も2つ以上具備されていることが好ましい。各開口部の配列は、特に限定されないものの、半導体基板の搬送方向(半導体基板の相対移動方向)に沿って配列されていることが好ましい。エッチングガスを噴射する開口部と冷却ガスを噴射する開口部とは、規則的に配列していることが好ましい。例えば、搬送方向に沿って、エッチングガスを噴射する開口部と冷却ガスを噴射する開口部とが交互に配列していてもよい。あるいは、搬送方向に沿って、エッチングガスを噴射する開口部と複数の冷却ガスを噴射する開口部とが、繰り返して配置されていてもよい。ただし、通常は、2つのエッチングガスを噴射する開口部が連続して配列されないことが好ましい。
また、各開口部の形状は特に制限されないが、半導体基板表面の広面積にガスを吹き付けることができるように、開口部の吐出口にむかって末広がりになっていると好ましい場合がある。
本発明の表面エッチング装置は、マスク形成用ガスを噴射する開口部を有していてもよい。マスク形成用ガスはフッ化炭素ガスであることが好ましく、フッ化炭素ガスの例には4フッ化メタン(CF)や、6フッ化エタン(C)などが含まれる。マスク形成用ガスの分子が半導体基板表面に吸着すると、その吸着部分はエッチングされにくくなる。そのため、選択的に半導体基板表面をエッチングすることができ、所望の凹凸形状を得られやすくなることがある。
一方で、エッチング室にプラズマ手段が具備されている必要はない。本発明の表面エッチング装置は、エッチングガスと半導体基板との化学反応によって、半導体基板表面をエッチングする。そのため、ガスをプラズマによって活性イオンとする必要はない。
本発明の表面エッチング装置は、ガス除去室を有していてもよい。ガス除去室とは、エッチング室でエッチングされた半導体基板に残留したエッチングガス成分またはその変性成分を取り除くための領域である。ガス除去室は、エッチング室とゲートバルブで仕切られていることが好ましい。ガスを除去するための構成は特に限定されないが、ガス除去室を減圧状態として、不活性ガスを半導体基板に吹き付ければよい。
本発明の表面エッチング装置のアンロードロック室は、ロードロック室と同様に、反応室を大気に開放しないことを目的に設けられた空間である。アンロードロック室は、通常は減圧可能にされており;後述するエッチング室やガス除去室とはゲートバルブで仕切られている。アンロードロック室には、エッチング処理された半導体基板が搬送機構によって搬送される。アンロードロック室に搬送された半導体基板は、トレーから取りはずされて回収される。
回収された半導体基板はアニール処理などを施されることが好ましい。アニール処理とは、高温アニールやプラズマアニールなどをいう。
本発明の表面エッチング装置によって、表面に凹凸形状を形成される半導体基板とは、典型的にはシリコン基板であるが、ゲルマニウム基板、シリコンカーバイドなどであってもよい。さらに、表面エッチングされる基板は、半導体基板以外のサファイア基板などであってもよい。また、シリコン基板は、通常は単結晶シリコンであるが、多結晶シリコンであっても、アモルファスシリコンであってもよい。
単結晶シリコン基板は、基板面方位(100)のシリコン基板であってもよいし、基板面方位(111)のシリコン基板であってもよいし、他の基板面方位のシリコン基板であってもよい。基板面方位(111)のシリコン基板を、従来のアルカリ水溶液を用いたウェットプロセスによるエッチングを行うと、基板表面に凹凸形状を形成できず、単に表面が等方的にエッチングされる。ところが、本発明の表面エッチング装置によれば、基板面方位(111)のシリコン基板にも、基板表面に凹凸形状を形成することができるという特徴がある。
半導体基板は、半導体ウェハであってもよいし、他の基板に成膜された半導体薄膜であってもよい。
2.エッチング方法について
本発明の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造することができる。具体的には、まず、本発明の表面エッチング装置のロードロック室に、トレーに収容され半導体基板を供給する。ロードロック室において、半導体基板および/またはそれを収容するトレーを冷却する。
次に、ロードロック室で冷却された半導体基板を、搬送機構でエッチング室に搬送する。エッチング室は減圧されていることが好ましい。エッチング室に搬送された半導体基板に、エッチングガスを噴射する開口部からエッチングガスを吹き付ける。このとき、搬送機構によって、半導体基板と開口部との相対位置を制御して、半導体基板表面の所望の位置にエッチングガスを吹き付ける。エッチング室において、冷却ガスを噴射する開口部から冷却ガスを吹き付けてもよい。
エッチング室において、半導体基板の温度を130℃以下、好ましくは100℃以下、より好ましくは80℃以下に保持することが好ましい。
搬送機構で半導体基板を搬送しながら、半導体基板を振動させてもよいし、あるいは開口部を振動させてもよい。それにより、より微細な凹凸形状が半導体基板の表面に形成されうる。また、半導体基板の相対移動は、一方向である必要はなく、2次元方向に移動してもよいし、3次元方向に移動してもよい。さらに、搬送は往復移動をしてもよい。
エッチング室において搬送機構で搬送中の半導体基板を冷却してもよい。また、中間室において、ロードロック室からエッチング室へ搬送中の半導体基板を冷却してもよい。それらによって、半導体基板の過剰な発熱をより効果的に抑制する。
表面に凹凸形状が形成された半導体基板は、例えば太陽電池の半導体基板としても用いることができる。太陽電池の半導体基板(典型的にはシリコン基板)の受光面には、テクスチャ構造と称される凹凸形状を形成して、反射率を低減させて光閉じ込め率を下げる。本発明によれば、半導体基板の表面に、このテクスチャ構造として適した形状を形成することができる。
[実施の形態1]
図1Aおよび図1Bには、本発明の表面エッチング装置の第一の例の概要が示される。図1Aは、装置を側面から見たときの透視図であり;図1Bは、装置を上面から見たときの透視図である。
図1Aおよび図1Bに示される表面エッチング装置は、ロードロック室10と、エッチング室20と、アンロードロック室30とを有する。ロードロック室10と、エッチング室20と、アンロードロック室30の内部は、いずれも減圧されることができる。つまり、ロードロック室10にはドライポンプ12と、バルブ13と、ゲートバルブ14が設けられ;アンロードロック室30にはドライポンプ32と、バルブ33と、ゲートバルブ34が設けられている。
ロードロック室10には、基板供給部5から半導体基板1が供給される。半導体基板1は、ステージに載置されてロードロック室10に供給される。例えば、トレーなどの容器などに収容された状態で、ロードロック室10に供給されてもよい。1つのトレーに、100枚程度の半導体基板1が収容されていてもよい。
ロードロック室10からエッチング室20を経てアンロードロック室30にまで、搬送機構となるローラ搬送機50が設けられている。ローラ搬送機50にセットされた半導体基板1は、ロードロック室10からエッチング室20を経てアンロードロック室30にまで搬送されることができる。
エッチング室20には、エッチングガス供給ノズル60が設けられ、さらに冷却ガス供給ノズル70も設けられていることが好ましい。これらのノズルからのガスを、エッチング室20の内部に供給し、搬送される半導体基板1の表面に接触させることができる。エッチングガス供給ノズル60と冷却ガス供給ノズル70とは、搬送方向に沿って、交互に設けられている。また、エッチング室20にはドライポンプ22と、バルブ23とが設けられており、エッチング反応で発生したガスなどを排気することができる。
ローラ搬送機50は、ロードロック室10からアンロードロック室30にまで一方向に半導体基板1を搬送してもよいが、往復移動させながら(図において左右に移動させながら)搬送してもよい。
アンロードロック室30にまで搬送された半導体基板1'は、基板排出部35に排出されて回収される。半導体基板1'のノズル(エッチングガス供給ノズル60と冷却ガス供給ノズル70)と対向する表面には、所望の凹凸形状が形成されている。その後、半導体基板1'は、必要に応じて水素ガス雰囲気下で残留したフッ素成分を除去するための処理を施されてもよい。例えば、高温アニールを施されたり、プラズマ処理を施されたりする。
図1Aおよび図1Bに示される表面エッチング装置において、ロードロック室10に冷却機構を設けて半導体基板1を冷却することが好ましい。ロードロック室10で半導体基板1を冷却するには、ロードロック室10の室内温度を下げたり;ロードロック室10における搬送機構(搬送ローラ)の温度を下げたり;冷却風を半導体基板に吹き付けたり;予め設置された冷却板(例えば冷媒を循環した板)に、半導体基板を収容するトレーを一定時間接触させたりすることが考えられる。
図1Aおよび図1Bに示される表面エッチング装置において、エッチング室20で半導体基板を搬送する搬送機構に冷却機構を設けて半導体基板1を冷却してもよい。エッチング室20における搬送機構で半導体基板1を冷却するには、搬送機構を構成する搬送ローラの温度を下げたり、ベルトコンベアーのベルトを冷却したりすることが考えられる。
[実施の形態2]
図2には、本発明の表面エッチング装置の第二の例の概要が示される。図2に示される表面エッチング装置は、実施の形態1の装置と同様、ロードロック室10と、エッチング室20と、アンロードロック室30とを有する点で共通するが;さらに、エッチング室20とアンロードロック室30との間に、ガス除去室80が設けられている。
ガス除去室80とは、エッチング室20でエッチングされた半導体基板に残留したエッチングガス成分を除去するための空間である。ガス除去室80はドライポンプ82とバルブ83とを有しており、減圧されることができる。さらに、ガス除去室には、半導体基板に不活性ガスを吹き付けるバルブ(不図示)などがあってもよい。
参考例
図3には、参考例に係る表面エッチング装置の概要が示される。図3は、装置を上面から見たときの概略図である。このように、中間室90を介して、各処理室を半導体基板1が移動する装置を、「クラスター装置」と称することがある。
図3に示される表面エッチング装置は、ロードロック室10と、エッチング室20と、ガス除去室80と、アンロードロック室30と、中間室90とを有する。ロードロック室10と、エッチング室20と、アンロードロック室30と、ガス除去室80は、実施の形態2における装置と同様である。ロードロック室10と、エッチング室20と、ガス除去室80と、アンロードロック室30とは、中間室90を介して連結している。
搬送機構は、ロードロック室10からエッチング室20、さらにガス除去室80を経て、アンロードロック室30にまで、トレーに収容された半導体基板1を搬送することができる。より具体的に、搬送機構は、ロードロック室10から中間室90を経てエッチング室20に半導体基板1を搬送し、エッチング室20から中間室90を経てガス除去室80へ半導体基板1を搬送し、ガス除去室80から中間室90を経てアンロードロック室30へ半導体基板1(1')を搬送する(図3の矢印参照)。
半導体基板1は、ロードロック室10で冷却されてもよいし、搬送機構によって冷却されてもよい。さらには、中間室90で半導体基板1を冷却してもよい。例えば、半導体基板1をロードロック室10からエッチング室20に搬送する間に、中間室90で半導体基板1を冷却すれば、エッチング室20での半導体基板1の発熱を抑制することができる。さらに冷却室90は、エッチング室20で発熱した半導体基板1をガス除去室80に搬送するときに冷却してもよい。
[実施の形態
図1〜図3に示されるエッチング装置のエッチング室20に、半導体基板1を収容するトレーを保持するトレー保持部を配置してもよい。図4には、半導体基板1を収容するトレー45を、トレー保持部40に保持させる様子が示される。例えば、トレー保持部40の凸部に、トレー45の凹部がはめ込まれることで、トレー保持部40がトレー45を保持する(図4における実線矢印参照)。
トレー保持部40およびトレー45には、それぞれガスを流すための流路孔41および流路孔46が設けられており、トレー保持部40がトレー45を保持すると、孔41および孔46とが連通する。トレー保持部40に接続されたガス供給装置(不図示)が、孔41および孔46を介して、トレー45に収容された半導体基板1の裏面(エッチング処理されない面)に、ガスを吹き付けることができる(点線矢印参照)。吹き付けるガスは、半導体基板1と反応しない不活性ガスであればよい。
エッチング室20における半導体基板1の裏面に不活性ガスを吹き付けることで、エッチング室20の内部に供給されたエッチングガスが、半導体基板1の裏面に接触することが抑制され、半導体基板1の裏面をエッチングすることを防止する。また、不活性ガスを吹き付けることで、半導体基板1を均一に冷却することもできる。
また、図2および図3に示されるエッチング装置のガス除去室80にも、図4に示されるような、トレー45を保持するトレー保持部40を配置してもよい。ガス除去室80における半導体基板1の裏面に不活性ガスを吹き付けることで、より効果的に半導体基板1に残留したエッチングガス成分を除去することができる。
本発明の表面エッチング装置によれば、半導体基板の表面を効率的にドライエッチングすることができる。しかも、プロセス中の半導体基板の温度上昇を抑制することができるので量産化にも対応できる。よって、太陽電池の製造プロセスにおける半導体基板表面にテクスチャ構造を形成するステップに、特に好適に応用されうる。
1 半導体基板
1’ 半導体基板
5 基板供給部
10 ロードロック室
12 ドライポンプ
13 バルブ
14 ゲートバルブ
20 エッチング室
22 ドライポンプ
23 バルブ
30 アンロードロック室
40 トレー保持部
41 流路孔
45 トレー
46 流路孔
47 基板押さえ
32 ドライポンプ
33 バルブ
34 ゲートバルブ
35 基板排出部
50 ローラ搬送機
60 エッチングガス供給ノズル
70 冷却ガス供給ノズル
80 ガス除去室
82 ドライポンプ
83 バルブ
90 中間室

Claims (10)

  1. ロードロック室と、大気圧以下に減圧可能なエッチング室と、アンロードロック室と、前記ロードロック室から前記エッチング室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送する搬送機構と、前記半導体基板および/または前記トレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
    前記ロードロック室、前記エッチング室および前記アンロードロック室は、一方向に配列して構成され、
    前記エッチング室、前記半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第1開口部と、前記半導体基板の表面に冷却ガスを噴射する複数の第2開口部とを備え、前記複数の第1開口部と前記複数の第2開口部とは規則的に交互に配置して構成され、
    前記エッチング室は、内部に、前記トレーを嵌め込み式に保持するトレー保持部をさらに有する、表面エッチング装置。
  2. ロードロック室と、大気圧以下に減圧可能なエッチング室と、ガス除去室と、アンロードロック室と、前記ロードロック室から前記エッチング室および前記ガス除去室を経て前記アンロードロック室にまで、半導体基板を収容したトレーを搬送するための搬送機構と、前記半導体基板および/または前記トレーを冷却する冷却機構とを有する半導体基板の表面エッチング装置であって、
    前記ロードロック室、前記エッチング室、前記ガス除去室および前記アンロードロック室は、一方向に配列して構成され、
    前記エッチング室、前記半導体基板の表面にプラズマにより活性イオンとすることなくエッチングガスを噴射する複数の第1開口部と、前記半導体基板の表面に冷却ガスを噴射する複数の第2開口部とを備え、前記複数の第1開口部と前記複数の第2開口部とは規則的に交互に配置して構成され、
    前記エッチング室は、内部に、前記トレーを嵌め込み式に保持するトレー保持部をさらに有する、表面エッチング装置。
  3. 前記冷却機構は、前記ロードロック室にある、請求項1または2に記載の表面エッチング装置。
  4. 前記トレーは、前記トレーに収容された前記半導体基板の裏面に不活性ガスを吹きつけるための流路孔を有する、請求項1または2に記載の表面エッチング装置。
  5. 前記表面エッチング装置は、前記トレー保持部を介して前記流路孔と連通する不活性ガス供給装置をさらに有する、請求項に記載の表面エッチング装置。
  6. 前記トレーは、複数枚の半導体基板を収容可能に構成される、請求項1または2に記載の表面エッチング装置。
  7. 前記表面エッチング装置は、太陽電池の半導体基板の製造に用いられるものである、請求項1または2に記載の表面エッチング装置。
  8. 請求項1の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
    前記半導体基板を、トレーに収容するステップと、
    前記半導体基板の表面に冷却ガスを噴射して前記半導体基板および/または前記トレーを冷却するステップと、
    前記半導体基板を収容した前記トレーを、前記トレーを嵌め込み式に保持するトレー保持部を介して搬送機構にセットするステップと、
    前記搬送機構によって前記トレーを搬送させながら、エッチングガスをプラズマによって活性イオンとすることなく、前記エッチングガスと前記半導体基板とを化学反応させるために、前記半導体基板表面に前記エッチングガスを吹き付けるステップとを含み、
    前記冷却するステップおよび前記エッチングガスを吹き付けるステップは、規則的に交互に行われる、半導体基板を製造する方法。
  9. 請求項の表面エッチング装置を用いて、表面に凹凸形状が形成された半導体基板を製造する方法であって、
    前記半導体基板を、トレーに収容するステップと、
    前記半導体基板の表面に冷却ガスを噴射して前記半導体基板および/または前記トレーを冷却するステップと、
    前記半導体基板を収容した前記トレーを、前記トレーを嵌め込み式に保持するトレー保持部を介して前記搬送機構にセットするステップと、
    前記搬送機構によって、前記トレーに収容された前記半導体基板を前記エッチング室に搬送するステップと、
    前記エッチング室に搬送された前記半導体基板に、エッチングガスをプラズマによって活性イオンとすることなく、前記エッチングガスと前記半導体基板とを化学反応させるために、前記半導体基板表面に前記エッチングガスを吹き付けるステップとを含み、
    前記冷却するステップおよび前記エッチングガスを吹き付けるステップは、規則的に交互に行われる、半導体基板を製造する方法。
  10. 前記半導体基板の温度を130℃以下に保持する、請求項またはに記載の方法。
JP2012532802A 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法 Expired - Fee Related JP5176007B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012532802A JP5176007B2 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011046132 2011-03-03
JP2011046132 2011-03-03
JP2012532802A JP5176007B2 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
PCT/JP2012/001209 WO2012117696A1 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013000088A Division JP5422064B2 (ja) 2011-03-03 2013-01-04 半導体基板の表面エッチング装置

Publications (2)

Publication Number Publication Date
JP5176007B2 true JP5176007B2 (ja) 2013-04-03
JPWO2012117696A1 JPWO2012117696A1 (ja) 2014-07-07

Family

ID=46757641

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012532802A Expired - Fee Related JP5176007B2 (ja) 2011-03-03 2012-02-22 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
JP2013000088A Expired - Fee Related JP5422064B2 (ja) 2011-03-03 2013-01-04 半導体基板の表面エッチング装置
JP2013233731A Expired - Fee Related JP5488758B2 (ja) 2011-03-03 2013-11-12 半導体基板の表面エッチング装置及び表面エッチング方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013000088A Expired - Fee Related JP5422064B2 (ja) 2011-03-03 2013-01-04 半導体基板の表面エッチング装置
JP2013233731A Expired - Fee Related JP5488758B2 (ja) 2011-03-03 2013-11-12 半導体基板の表面エッチング装置及び表面エッチング方法

Country Status (4)

Country Link
JP (3) JP5176007B2 (ja)
KR (1) KR101525234B1 (ja)
CN (1) CN103140918A (ja)
WO (1) WO2012117696A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030062A (ja) * 2011-03-03 2014-02-13 Panasonic Corp 半導体基板の表面エッチング装置及び表面エッチング方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3038169A1 (en) * 2014-12-22 2016-06-29 Solvay SA Process for the manufacture of solar cells
CN106206377A (zh) * 2016-07-22 2016-12-07 京东方科技集团股份有限公司 一种刻蚀装置
JP6732213B2 (ja) * 2016-11-16 2020-07-29 日本電気硝子株式会社 ガラス基板の製造方法
GB2609025A (en) * 2021-07-19 2023-01-25 Asmpt Smt Singapore Pte Ltd Post-print vacuum degassing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
WO2010113941A1 (ja) * 2009-03-30 2010-10-07 東京エレクトロン株式会社 被処理体の冷却方法および被処理体処理装置
JP2010267894A (ja) * 2009-05-18 2010-11-25 Panasonic Corp プラズマ処理装置及びプラズマ処理装置におけるトレイの載置方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193129A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 化学気相成長装置
JPH07193055A (ja) * 1993-12-27 1995-07-28 Toshiba Corp ドライエッチング方法
KR100218269B1 (ko) * 1996-05-30 1999-09-01 윤종용 건식 에칭기의 잔류 가스 제거 장치 및 방법
JP3493951B2 (ja) * 1997-05-13 2004-02-03 松下電器産業株式会社 シリコン基板の異方性エッチング方法及び太陽電池の製造方法
JP2002237480A (ja) * 2000-07-28 2002-08-23 Sekisui Chem Co Ltd 放電プラズマ処理方法
CN101558477B (zh) * 2005-08-23 2012-05-30 埃克提斯公司 间歇性蚀刻冷却
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2010245405A (ja) * 2009-04-08 2010-10-28 Sekisui Chem Co Ltd シリコンの表面粗化方法
KR101525234B1 (ko) * 2011-03-03 2015-06-01 파나소닉 주식회사 반도체 기판의 표면 에칭 장치, 및 그것을 이용하여 표면에 요철 형상이 형성된 반도체 기판을 제조하는 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000138275A (ja) * 1998-10-29 2000-05-16 Seiko Epson Corp 半導体製造装置
JP2009099581A (ja) * 2007-10-12 2009-05-07 Ulvac Japan Ltd エッチング装置、無欠陥層基板の製造方法
JP2010177267A (ja) * 2009-01-27 2010-08-12 Ulvac Japan Ltd 搬送トレー及びこの搬送トレーを用いた真空処理装置
WO2010113941A1 (ja) * 2009-03-30 2010-10-07 東京エレクトロン株式会社 被処理体の冷却方法および被処理体処理装置
JP2010267894A (ja) * 2009-05-18 2010-11-25 Panasonic Corp プラズマ処理装置及びプラズマ処理装置におけるトレイの載置方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030062A (ja) * 2011-03-03 2014-02-13 Panasonic Corp 半導体基板の表面エッチング装置及び表面エッチング方法

Also Published As

Publication number Publication date
JP5422064B2 (ja) 2014-02-19
JPWO2012117696A1 (ja) 2014-07-07
WO2012117696A1 (ja) 2012-09-07
KR101525234B1 (ko) 2015-06-01
JP2013070096A (ja) 2013-04-18
JP2014030062A (ja) 2014-02-13
CN103140918A (zh) 2013-06-05
JP5488758B2 (ja) 2014-05-14
KR20130045943A (ko) 2013-05-06

Similar Documents

Publication Publication Date Title
KR102181910B1 (ko) 에칭 방법 및 잔사 제거 방법
JP5422064B2 (ja) 半導体基板の表面エッチング装置
JP7109165B2 (ja) エッチング方法
US20170186634A1 (en) Substrate processing apparatus
JP4762998B2 (ja) 処理方法及び記録媒体
CN108352309B (zh) 基板处理方法和基板处理装置
US11784054B2 (en) Etching method and substrate processing system
TW202030794A (zh) 蝕刻方法、蝕刻裝置以及記憶媒體
JPWO2012018010A1 (ja) 基板処理方法および基板処理装置
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR20180075388A (ko) 기판 처리 방법, 기판 처리 장치, 기판 처리 시스템, 기판 처리 시스템의 제어 장치, 반도체 기판의 제조 방법 및 반도체 기판
JP2019197903A (ja) 処理装置
KR20080001613A (ko) 기판 처리 방법 및 기판 처리 장치
US20140076849A1 (en) Etching apparatus and etching method
TWI756425B (zh) 蝕刻方法
US20190295843A1 (en) Substrate cleaning method, substrate cleaning apparatus, and method for fabricating a semiconductor device using the apparatus
US11557486B2 (en) Etching method, damage layer removal method, and storage medium
JP2019125715A (ja) エッチング方法及びエッチング装置
TWI588297B (zh) Attachment removal method and dry etching method
WO2017022086A1 (ja) 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
JPWO2007020926A1 (ja) 半導体の表面処理法
TW201941283A (zh) 蝕刻方法
JP2012186283A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
JP2013004710A (ja) 半導体基板の表面エッチング装置、およびそれを用いて表面に凹凸形状が形成された半導体基板を製造する方法
KR102516340B1 (ko) 기판 처리 장치 및 기판 처리 장치의 운용 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5176007

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees