CN103022105A - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN103022105A
CN103022105A CN2012103534124A CN201210353412A CN103022105A CN 103022105 A CN103022105 A CN 103022105A CN 2012103534124 A CN2012103534124 A CN 2012103534124A CN 201210353412 A CN201210353412 A CN 201210353412A CN 103022105 A CN103022105 A CN 103022105A
Authority
CN
China
Prior art keywords
film
dielectric film
semiconductor layer
semiconductor device
lower dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103534124A
Other languages
English (en)
Inventor
金村雅仁
宫岛丰生
多木俊裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103022105A publication Critical patent/CN103022105A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件和制造半导体器件的方法。所述半导体器件包括：设置在衬底上的第一半导体层；设置在第一半导体层上的第二半导体层；设置在第二半导体层上的下绝缘膜；设置在下绝缘膜上的p型导电氧化物膜；设置在氧化物膜上的上绝缘膜；和设置在上绝缘膜上的栅电极，其中在栅电极下方的下绝缘膜具有凹陷部分。

Description

半导体器件和制造半导体器件的方法
技术领域
本文中讨论的实施方案涉及半导体器件及用于制造半导体器件的方法。
背景技术
氮化物半导体GaN、AlN和InN以及GaN、AlN和InN的混合晶体具有宽带隙并且已经被用于高功率电子器件和短波长发光器件。关于高功率器件，已经开发了涉及场效应晶体管(FET)特别是高电子迁移率晶体管(HEMT)的多种技术。
使用这样的氮化物半导体制造的HEMT已经被用于高功率高效率放大器及高功率开关器件。
使用这样的氮化物半导体制造的HEMT在衬底上具有氮化铝镓/氮化镓(AlGaN/GaN)异质结构并且包括作为电子传输层的GaN层。衬底可以由蓝宝石、碳化硅(SiC)、氮化镓(GaN)或硅(Si)制成。
GaN具有比Si(1.1eV)或GaAs(1.4eV)的带隙高的3.4eV的带隙，并且具有高击穿电压。GaN具有高饱和电子速度并且允许高电压和高功率操作。因此，GaN可以用于针对高效率开关器件和电动车辆的高压器件。
为了减小晶体管中的漏电流，公开了具有包括在栅电极下方的绝缘膜的绝缘栅极结构的器件。
[专利文件]日本公开特许公报号2002-359256
[专利文件]日本公开特许公报号2010-199481
期望功率开关器件能够用于常断操作，在常断操作期间，除非施加栅极电压，否则没有电流流过半导体器件。常断操作涉及栅阀值电压沿正方向的移动。
因此，已经研究了包括p型GaN盖层或栅极凹部的结构。但是，包括p型盖层的结构具有晶体难以生长的问题。
包括栅极凹部的结构具有易被蚀刻损伤的问题并且难以控制栅极凹部的深度。
在栅电极下方具有用于减小栅极漏电流的绝缘膜的绝缘栅极结构中，半导体层与栅电极之间的绝缘膜阻挡了电子沟道并且使栅极阀值电压沿负方向移动。因此，难以执行常断操作。
已经研究了在半导体层上形成p型NiO膜作为在栅电极下方的绝缘膜，以实现常断操作和减小的栅极漏电流。
但是，NiO具有比SiO2或Al2O3窄的带隙并且不能充分减小栅极漏电流。
发明内容
实施方案的一个目的是提供半导体器件及用于制造这样的半导体器件的方法，所述半导体器件例如为场效应晶体管，利用氮化物半导体如GaN制得，具有减小的栅极漏电流并且能够实现常断操作。
根据实施方案的一个方面，半导体器件包括：设置在衬底上的第一半导体层；设置在第一半导体层上的第二半导体层；设置在第二半导体层上的下绝缘膜；设置在下绝缘膜上的p型导电氧化物膜；设置在氧化物膜上的上绝缘膜；以及设置在上绝缘膜上的栅电极，其中在栅电极下方的下绝缘膜具有凹陷部分。
附图说明
图1A至图1C是用于制造根据第一实施方案的半导体器件的方法的工艺图(1)；
图2A至图2C是用于制造根据第一实施方案的半导体器件的方法的工艺图(2)；
图3A和图3B是用于制造根据第一实施方案的半导体器件的方法的工艺图(3)；
图4是根据对比例1的半导体器件的结构图；
图5A和图5B是根据实施例1的半导体器件与根据对比例1的半导体器件的某些特性的曲线图；
图6是根据对比例2的半导体器件的结构图；
图7A和图7B是根据实施例1的半导体器件与根据对比例2的半导体器件的某些特性的曲线图；
图8是根据对比例3的半导体器件的结构图；
图9A和图9B是根据实施例1的半导体器件与根据对比例3的半导体器件的某些特性的曲线图；
图10A和图10B是用于制造根据第一实施方案的另一半导体器件的方法的说明图；
图11是根据第一实施方案的又一半导体器件的说明图；
图12A至图12C是用于制造根据第二实施方案的半导体器件的方法的工艺图(1)；
图13A至图13C是用于制造根据第二实施方案的半导体器件的方法的工艺图(2)；
图14A和图14B是用于制造根据第二实施方案的半导体器件的方法的工艺图(3)；
图15A至图15C是用于制造根据第三实施方案的半导体器件的方法的工艺图(1)；
图16A和图16B是用于制造根据第三实施方案的半导体器件的方法的工艺图(2)；
图17A和图17B是用于制造根据第三实施方案的半导体器件的方法的工艺图(3)；
图18是根据第四实施方案的半导体器件的分立封装件的说明图；
图19是根据第四实施方案的电源的电路图；以及
图20是根据第四实施方案的高功率放大器的结构图。
具体实施方式
下面将描述实施方案。相同的部件用相同的附图标记来表示并且将不进一步描述。
第一实施方案
半导体器件及用于制造半导体器件的方法
下面将参考图1A至图3B描述用于制造根据第一实施方案的半导体器件的方法。
如图1A所示，通过金属有机气相外延(MOVPE)在衬底11上依次外延生长缓冲层(未示出)、电子传输层12、电子供给层13以及盖层14作为半导体层。
衬底11可以由Si、蓝宝石、SiC、GaN或AlN制成。
电子传输层12为由厚度为3μm的有意未掺杂的GaN制成的第一半导体层。
电子供给层13为由厚度为20nm的有意未掺杂的Al0.25Ga0.75N制成的第二半导体层。电子供给层13可以为部分掺杂有杂质元素例如Si的n型。
盖层14为第三半导体层并且由掺杂有杂质元素例如Si的n型GaN制成。盖层14使半导体层的表面稳定，并且可以为有意未掺杂的GaN(i-GaN)，或者可以具有AlxGa1-xN(Al比例x与电子供给层13中的AlGaN的Al比例x不同)的多层盖结构。可以省略盖层14。在与电子供给层13相邻的电子传输层12中形成2DEG 12a。
在本实施方案的MOVPE中，原料气为用于Ga的三甲基镓(TMG)、用于Al的三甲基铝(TMA)、用于N的氨(NH3)以及用于Si的单硅烷(SiH3)。使用氢(H2)载气将这些原料气施加到MOVPE装置的反应炉。
如图1B所示，在半导体层中形成器件隔离区域21。更具体地，将光刻胶施加到盖层14、暴露于来自曝光装置的光并且进行显影以形成具有对应于器件隔离区域21的开口的光刻胶图案(未示出)。器件隔离区域21通过随后使用氯气的干法蚀刻或离子注入来形成。形成器件隔离区域21之后，使用有机溶剂移除光刻胶图案。
如图1C所示，形成了具有开口31a的第一绝缘膜31。第一绝缘膜31由例如包含选自Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2以及MgO中的一种或两种或更多种的材料的绝缘氧化物或氮化物制成。在本实施方案中，第一绝缘膜31为通过原子层沉积(ALD)形成的Al2O3。在ALD中，原材料为用于Al的TMA和水、氧等离子体或用于氧的臭氧。优选地，在200℃至600℃的范围内的温度下形成第一绝缘膜31。在形成第一绝缘膜31之后，将光刻胶施加到第一绝缘膜31、暴露于来自曝光装置的光并且进行显影，以形成在用于形成下述栅电极41的区域下方具有开口的光刻胶图案(未示出)。通过湿法蚀刻移除第一绝缘膜31的通过光刻胶图案的开口露出的部分以形成开口31a。因此，在第一绝缘膜31中的开口31a设置在用于形成栅电极41的区域下方。之后，使用有机溶剂移除光刻胶图案(未示出)。通过湿法蚀刻移除第一绝缘膜31对盖层14几乎不引起损伤。
如图2A所示，在第一绝缘膜31和盖层14上形成了第二绝缘膜32。第二绝缘膜32由例如包含选自Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2以及MgO中的一种或两种或更多种的材料的绝缘氧化物或氮化物制成。在本实施方案中，第二绝缘膜32为通过ALD形成的Al2O3。在ALD中，原材料为用于Al的TMA和水、氧等离子体或用于氧的臭氧。优选地，在200℃至600℃的范围内的温度下形成第二绝缘膜32。
在形成第一绝缘膜31和第二绝缘膜32之后，可以进行优选在350℃至1000℃的范围内的温度下的热处理。也可以通过等离子体化学气相沉积(CVD)或溅射来形成第一绝缘膜31和第二绝缘膜32。在本实施方案中，第一绝缘膜31和第二绝缘膜32也可以被称作下绝缘膜。因此，在由第一绝缘膜31和第二绝缘膜32构成的下绝缘膜上且在用于形成栅电极41的区域下方形成了凹陷部分32a。
如图2B所示，在第二绝缘膜32上形成氧化物膜33。氧化物膜33由p型导电氧化物制成，或者更具体地，由包含选自NiO、Cu2O、CuAlO2、Ga2O3以及CuGaO2中的一种或两种或更多种的材料制成。虽然这些氧化物在没有杂质元素的情况下具有p型导电性，但是，这些氧化物可以掺杂有p型杂质元素以产生更好的效果。氧化物膜33为通过溅射形成的厚度为40nm的NiO层。也可以通过真空蒸镀形成氧化物膜33。可以在300℃至1000℃的范围内的温度下在氧气氛或氮气氛中对氧化物膜33进行热处理。
如图2C所示，在氧化物膜33上形成第三绝缘膜34。第三绝缘膜34由绝缘的含氮材料制成，或者更具体地，由氮化物例如SiN或AlN或氧氮化物例如SiON或AlON制成。在本实施方案中，第三绝缘膜34为通过等离子体CVD形成的厚度为5nm的SiN膜。注意，第三绝缘膜34包含氮。由本发明人进行的实验证明：由不含氮组分的SiO2或Al2O3制成的第三绝缘膜34不具有改善的电特性，但是，包含氮组分的第三绝缘膜34改善了半导体器件的电特性。该实验表明第三绝缘膜34优选地由绝缘的含氮材料制成。第三绝缘膜34也可以被称作上绝缘膜。
如图3A所示，源电极42和漏电极43形成为与半导体层接触。更具体地，将光刻胶施加到第三绝缘膜34、暴露于来自曝光装置的光并且进行显影，以形成具有对应于源电极42和漏电极43的开口的光刻胶图案(未示出)。通过干法蚀刻，例如使用包含氯组分的气体的反应性离子蚀刻(RIE)，部分地移除第三绝缘膜34、氧化物膜33、第二绝缘膜32、第一绝缘膜31以及盖层14，以露出电子供给层13。在移除光刻胶图案之后，将光刻胶再次施加到第三绝缘膜34、暴露于来自曝光装置的光并且进行显影，以形成具有对应于源电极42和漏电极43的开口的光刻胶图案(未示出)。之后，通过真空蒸镀形成Ta/Al/Ta分层金属膜并且将其浸没在有机溶剂中以剥离光刻胶图案上的金属膜。因此，在电子供给层13上的未涂覆光刻胶的区域中形成了由Ta/Al/Ta制成的源电极42和漏电极43。之后，在600℃或更小的温度下对源电极42和漏电极43进行热处理以产生欧姆接触。
如图3B所示，在第三绝缘膜34上形成栅电极41。更具体地，将光刻胶施加到第三绝缘膜34、暴露于来自曝光装置的光并且进行显影以，形成具有对应于栅电极41的开口的光刻胶图案(未示出)。光刻胶图案形成为使得第一绝缘膜31的开口31a和第二绝缘膜32的凹陷部分32a设置在光刻胶图案的开口下方。之后，通过真空蒸镀形成Ni/Au分层金属膜并且将其浸没在有机溶剂中以剥离光刻胶图案上的金属膜。因此，在第三绝缘膜34上的未覆盖光刻胶的预定区域中形成了由Ni/Au制成的栅电极41。第一绝缘膜31的开口31a与第二绝缘膜32的凹陷部分32a设置在栅电极41下方，其间设置有第三绝缘膜34和氧化物膜33。如本文中使用的，表述“在栅电极41下方”包括在第三绝缘膜34下方的区域或在第三绝缘膜34、氧化物膜33、第二绝缘膜32、盖层14以及电子供给层13下方的区域。
以这种方式，可以制造根据本实施方案的半导体器件。本实施方案不包括通过干法蚀刻将半导体层如盖层14暴露于等离子体的工艺并且因此可以高成品率并且稳定地制造具有期望特性的半导体器件。
在图3B中示出的半导体器件中，p型导电氧化物膜33在栅电极41下方靠近电子传输层12并且可以减少栅电极41下方的2DEG 12a的电子。这可以引起常断操作。在氧化物膜33与盖层14之间的第二绝缘膜32以及在氧化物膜33与栅电极41之间的包含氮组分的第三绝缘膜34可以减小栅极漏电流、保护氧化物膜以及减小电子捕获能级。
实施例
将根据本实施方案的半导体器件的特性与根据对比例1至对比例3的具有传统结构的半导体器件的特性进行比较。实施例1中描述的半导体器件是根据本实施方案的半导体器件并且通过上面描述的方法制造。
对比例1
如图4所示，根据对比例1的半导体器件是具有栅极凹部的HEMT。通过下面的方法制造根据对比例1的半导体器件。
首先，通过MOVPE在衬底911上依次形成电子传输层912和电子供给层913作为半导体层。电子传输层912为厚度为大约3μm的有意未掺杂的GaN层。电子供给层913为厚度为大约20nm的有意未掺杂的Al0.25Ga0.75N层。在电子供给层913上形成具有对应于器件隔离区域921的开口的光刻胶图案。通过随后的使用包含氯组分的气体的干法蚀刻或离子注入在半导体层上形成器件隔离区域921。
在电子供给层913上形成具有对应于源电极942和漏电极943的开口的光刻胶图案。之后，形成Ti/Al分层金属膜，并且通过剥离移除光刻胶图案上的金属膜，以在电子供给层913上形成源电极942和漏电极943。之后，在大约700℃的温度下对源电极942和漏电极943进行热处理以产生欧姆接触。
在电子供给层913上形成具有对应于栅极凹部913a的开口的光刻胶图案。通过干法蚀刻例如RIE移除电子供给层913的未涂覆光刻胶的区域，以在电子供给层913中形成栅极凹部913a。移除光刻胶图案之后，通过等离子体CVD在电子供给层913上形成由Al2O3制成的绝缘膜931作为栅极绝缘膜。在绝缘膜931上形成具有对应于栅极凹部913a的开口的光刻胶图案。之后，在绝缘膜931顶上形成Ni/Au分层金属膜。通过剥离移除光刻胶图案上的金属膜以在栅极凹部913a上形成栅电极941。
通过这些工艺制造根据对比例1的半导体器件HEMT。
与对比例1比较
下面将参考图5A和图5B描述根据实施例1的半导体器件即根据本实施方案的半导体器件和根据对比例1的半导体器件的电特性。图5A是漏极电流Id-栅极电压Vgs曲线的曲线图。图5B是栅极漏电流Ig-栅极电压Vgs曲线的曲线图。漏极电流Id是漏极与源极之间的电流。在根据对比例1的半导体器件中，甚至在0V的栅极电压下，仍然有轻微的漏电流，其表明常断操作不充分。在根据对比例1的半导体器件中，在形成栅极凹部913a期间难以控制干法蚀刻并且因此难以形成具有期望深度的栅极凹部913a。这可能导致低成品率。此外，由形成栅极凹部913a时的干法蚀刻引起的等离子体损伤可以引起阀值电压的变化、栅极漏电流的增大或电子捕获能级的增大。相反，根据实施例1的半导体器件在0V栅极电压下具有可以忽略的漏电流，因此，基本实现了常断操作，并且也具有低的栅极漏电流。
对比例2
如图6所示，根据对比例2的半导体器件是在栅电极下方具有p-GaN层的HEMT。通过下面的方法制造根据对比例2的半导体器件。
首先，通过MOVPE在衬底911上依次形成电子传输层912、电子供给层913以及p-GaN层951作为半导体层。电子传输层912是厚度为大约3μm的有意未掺杂的GaN层。电子供给层913是厚度为大约20nm的有意未掺杂的Al0.25Ga0.75N层。p-GaN层951是厚度为20nm的GaN层并且掺杂有浓度为大约1×1019cm-3的p型杂质元素Mg。在p-GaN层951上形成具有对应于器件隔离区域921的开口的光刻胶图案。随后，通过使用包含氯组分的气体的干法蚀刻或离子注入在半导体层上形成器件隔离区域921。
在p-GaN层951上形成具有对应于源电极942和漏电极943的开口的光刻胶图案。移除p-GaN层951的未涂覆光刻胶的区域以露出电子供给层913。之后形成Ti/Al分层金属膜，并且通过剥离移除光刻胶图案上的金属膜以在电极供给层913上形成源电极942和漏电极943。之后，在大约700℃的温度下对源电极942和漏电极943进行热处理以产生欧姆接触。
将光刻胶施加到p-GaN层951的对应于栅电极941的区域，并且通过干法蚀刻例如RIE移除p-GaN层951的未涂覆光刻胶的区域。之后移除光刻胶。在p-GaN层951上形成具有对应于栅电极941的开口的光刻胶图案。之后，形成Ni/Au分层金属膜，并且通过剥离移除光刻胶图案上的金属膜以在电子供给层913上产生p-GaN层951与栅电极941的层叠体。
通过这些工艺制造根据对比例2的半导体器件HEMT。
与对比例2比较
下面将参考图7A和图7B描述根据实施例1的半导体器件即根据本实施方案的半导体器件和根据对比例2的半导体器件的电特性。图7A是漏极电流Id-栅极电压Vgs曲线的曲线图。图7B是栅极漏电流Ig-栅极电压Vgs曲线的曲线图。虽然根据对比例2的半导体器件在0V栅极电压下具有可以忽略的漏电流并且处于常断状态，但是，在高的栅极电压下漏电流低。此外，栅极漏电流非常高。在根据对比例2的半导体器件中，难以在不损伤电子供给层913的情况下蚀刻p-GaN层951。此外，也难以在p-GaN层951中生长晶体。这些可能导致低成品率。相反，根据实施例1的半导体器件在0V栅极电压下具有可以忽略的漏电流，因此基本实现了常断操作。此外，在正的栅极电压下漏电流高，并且栅极漏电流低。
对比例3
如图8所示，根据对比例3的半导体器件是在栅电极下方具有p型NiO层的HEMT。通过下面的方法制造根据对比例3的半导体器件。
首先，通过MOVPE在衬底911上依次形成电子传输层912和电子供给层913作为半导体层。电子传输层912为厚度为大约3μm的有意未掺杂的GaN层。电子供给层913为厚度为大约20nm的有意未掺杂的Al0.25Ga0.75N。在电子供给层913上形成具有对应于器件隔离区域921的开口的光刻胶图案。通过随后的使用包含氯组分的气体的干法蚀刻或离子注入在半导体层上形成器件隔离区域921。
在电子供给层913上形成具有对应于源电极942和漏电极943的开口的光刻胶图案。在形成Ti/Al分层金属膜后，通过剥离移除光刻胶图案上的金属膜的一部分以在电子供给层913上形成源电极942和漏电极943。之后，在大约700℃的温度下对源电极942和漏电极943进行热处理以产生欧姆接触。
之后，通过溅射在电子供给层913上形成厚度为大约30nm的NiO膜952。将光刻胶施加到NiO膜952的对应于栅电极941的区域，并且通过干法蚀刻例如RIE移除NiO膜952的未涂覆光刻胶的区域。之后移除光刻胶。在剩余的NiO膜952上形成具有对应于栅电极941的开口的光刻胶图案。之后，形成Ni/Au分层金属膜，并且通过剥离移除光刻胶图案上的金属膜，以在电子供给层913上产生NiO膜952与栅电极941的层叠体。
通过这些工艺制造根据对比例3的半导体器件HEMT。
与对比例3比较
下面将参考图9A和图9B描述根据实施例1的半导体器件即根据本实施方案的半导体器件和根据对比例3的半导体器件的电特性。图9A是漏极电流Id-栅极电压Vgs曲线的曲线图。图9B是栅极漏电流Ig-栅极电压Vgs曲线的曲线图。虽然根据对比例3的半导体器件在0V栅极电压下具有可以忽略的漏电流并且处于常断状态，但是，在高的栅极电压下漏电流低。此外，栅极漏电流相当高。在根据对比例3的半导体器件中，难以在不损伤电子供给层913的情况下蚀刻NiO膜952。此外，NiO膜952具有弱的绝缘性能并且不适用于高电压。相反，根据实施例1的半导体器件在0V栅极电压下具有可以忽略的漏电流，因此基本实现了常断操作。此外，在正的栅极电压下漏电流高，并且栅极漏电流低。
用于制造另一半导体器件的方法
根据用于制造根据本实施方案的半导体器件的方法，在盖层14上形成第一绝缘膜31和第二绝缘膜32。也可以通过另一方法制造根据本实施方案的半导体器件。更具体地，可以在盖层14上形成下绝缘膜，并且可以移除下绝缘膜的在用于形成栅电极41的区域下方的部分。
更具体地，在图1B中示出的工艺之后，如图10A所示，形成下绝缘膜30。使用与第一绝缘膜31和第二绝缘膜32相同的材料并且通过相同的方法形成下绝缘膜30。下绝缘膜30的厚度等于第一绝缘膜31和第二绝缘膜32的总厚度。
如图10B所示，移除下绝缘膜30的在用于形成栅电极41的区域下方的部分以在下绝缘膜30中形成凹陷部分30a。更具体地，将光刻胶施加到下绝缘膜30、暴露于来自曝光装置的光并且进行显影，以形成具有对应于凹陷部分30a的开口的光刻胶图案(未示出)。通过干法蚀刻例如RIE移除下绝缘膜30的未涂覆光刻胶的区域至预定的膜厚度。之后，使用有机溶剂移除光刻胶图案。凹陷部分30a对应于图2A中的凹陷部分32a。下绝缘膜30的在凹陷部分30a下方的厚度与第二绝缘膜32的厚度基本相同。换言之，凹陷部分30a的深度与第一绝缘膜31的厚度基本相同。
可以通过图2B中示出的工艺以及随后的工艺制造类似于图3B中示出的半导体器件。用于制造半导体器件的方法包括仅形成一次下绝缘膜30。因此，可以以低成本通过简单的工艺来制造半导体器件。仅在下绝缘膜30中执行干法蚀刻，并且盖层14不暴露于等离子体或被等离子体损伤。
具有凹部的半导体器件
根据本实施方案的半导体器件可以在半导体层中具有栅极凹部。更具体地，如图11所示，根据本实施方案的半导体器件可以在电子传输层13和盖层14中且在栅电极41下方具有栅极凹部60。栅极凹部60有助于常断操作。在通过干法蚀刻形成栅极凹部60的情况下，包括栅极凹部60的区域可能被等离子体损伤。但是，被等离子体损伤的区域小。此外，在栅电极41下方的氧化物膜33可以靠近电子传输层12。这可以减少栅电极41下方的2DEG 12a中的电子。因此，本实施方案的优点超过了损伤。
第二实施方案
下面将参考图12A至图14B描述用于制造根据第二实施方案的半导体器件的方法。
如图12A所示，通过MOVPE在衬底11上依次外延生长缓冲层(未示出)、电子传输层12、电子供给层13以及盖层14作为半导体层。
衬底11可以由Si、蓝宝石、SiC、GaN或AlN制成。
电子传输层12为由厚度为3μm的有意未掺杂的GaN制成的第一半导体层。
电子供给层13为由厚度为20nm的有意掺杂的Al0.25Ga0.75N制成的第二半导体层。电子供给层13可以为部分掺杂有杂质元素例如Si的n型。
盖层14为第三半导体层并且由掺杂有杂质元素例如Si的n型GaN制成。盖层14使半导体层的表面稳定，并且可以为有意未掺杂的GaN(i-GaN)，或者可以具有AlxGa1-xN(Al比例x与电子供给层13中的AlGaN的Al比例x不同)的多层盖结构。可以省去盖层14。在与电子供给层13相邻的电子传输层12中形成2DEG 12a。
如图12B所示，在半导体层中形成器件隔离区域21。更具体地，将光刻胶施加到盖层14、暴露于来自曝光装置的光并且进行显影，以形成具有对应于器件隔离区域21的开口的光刻胶图案(未示出)。器件隔离区域21通过随后的使用氯气的干法蚀刻或离子注入来形成。形成器件隔离区域21之后，使用有机溶剂移除光刻胶图案。
如图12C所示，之后形成第一绝缘膜31。第一绝缘膜31由例如包含选自Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2以及MgO中的一种或两种或更多种的材料的绝缘氧化物或氮化物制成。在本实施方案中，第一绝缘膜31为通过ALD形成的Al2O3膜。在ALD中，原材料为用于Al的TMA和水、氧等离子体或用于氧的臭氧。优选地，在200℃至600℃的范围内的温度下形成第一绝缘膜31。在形成第一绝缘膜31之后，将光刻胶施加到第一绝缘膜31、暴露于来自曝光装置的光并且进行显影，以形成在用于形成下述栅电极41的区域下方具有开口的光刻胶图案(未示出)。通过湿法蚀刻移除第一绝缘膜31的通过光刻胶图案的开口露出的部分以形成开口31a。因此，第一绝缘膜31中的开口31a设置在用于形成栅电极41的区域下方。之后，使用有机溶剂移除光刻胶图案(未示出)。通过湿法蚀刻移除第一绝缘膜31对盖层14几乎不引起损伤。
如图13A所示，在第一绝缘膜31和盖层14上形成第二绝缘膜32。第二绝缘膜32由例如包含选自Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2以及MgO中的一种或两种或更多种的材料的绝缘氧化物或氮化物制成。在本实施方案中，第二绝缘膜32为通过ALD形成的Al2O3膜。在ALD中，原材料为用于Al的TMA和水、氧等离子体或用于氧的臭氧。优选地，在200℃至600℃的范围内的温度下形成第二绝缘膜32。
优选地，在350℃至1000℃的范围内的温度下，通过热处理来形成第一绝缘膜31和第二绝缘膜32。也可以通过等离子体CVD或溅射来形成第一绝缘膜31和第二绝缘膜32。在本实施方案中，第一绝缘膜31和第二绝缘膜32也可以被称作下绝缘膜。因此，在由第一绝缘膜31和第二绝缘膜32构成的下绝缘膜上且在用于形成栅电极41的区域下方形成了凹陷部分32a。
如图13B所示，在第二绝缘膜32的凹陷部分32a中，即，在第一绝缘膜31的开口31a顶上的第二绝缘膜32上，形成氧化物膜133。更具体地，在第二绝缘膜32上形成用于氧化物膜133的氧化物膜。将光刻胶施加到氧化物膜、暴露于来自曝光装置的光并且进行显影，以形成对应于氧化物膜133的光刻胶图案(未示出)。通过RIE移除氧化物膜的未涂覆光刻胶的部分以形成氧化物膜133。之后使用有机溶剂移除光刻胶图案。氧化物膜133由p型导电氧化物制成，或者更具体地，由包含选自NiO、Cu2O、CuAlO2、Ga2O3以及CuGaO2中的一种或两种或更多种的材料制成。虽然这些氧化物在没有杂质元素的情况下具有p型导电性，但是，这些氧化物可以掺杂有p型杂质元素以产生更好的效果。氧化物膜133为通过溅射形成的厚度为40nm的NiO膜。也可以通过真空蒸镀形成氧化物膜133。可以在300℃至1000℃的范围内的温度下在氧气氛或氮气氛中对氧化物膜133进行热处理。
如图13C所示，在氧化物膜133和第二绝缘膜32上形成第三绝缘膜34。第三绝缘膜34由绝缘的含氮材料制成，或者更具体地，由氮化物例如SiN或AlN或氧氮化物例如SiON或AlON制成。在本实施方案中，第三绝缘膜34为通过等离子体CVD形成的厚度为5nm的SiN膜。注意，第三绝缘膜34包含氮。
如图14A所示，源电极42和漏电极43形成为与半导体层接触。更具体地，将光刻胶施加到第三绝缘膜34、暴露于来自曝光装置的光并且进行显影，以形成具有对应于源电极42和漏电极43的开口的光刻胶图案(未示出)。通过干法蚀刻，例如使用包含氯组分的气体的RIE，部分地移除第三绝缘膜34、第二绝缘膜32、第一绝缘膜31以及盖层14，以露出电子供给层13。移除光刻胶图案之后，将光刻胶再次施加到第三绝缘膜34、暴露于来自曝光装置的光并且进行显影，以形成具有对应于源电极42和漏电极43的开口的光刻胶图案(未示出)。之后，通过真空蒸镀形成Ta/Al/Ta分层金属膜并且将其浸没在有机溶剂中以剥离光刻胶图案上的金属膜。因此，在电子供给层13上的未涂覆光刻胶的区域中形成由Ta/Al/Ta制成的源电极42和漏电极43。之后，在600℃或更低的温度下对源电极42和漏电极43进行热处理以产生欧姆接触。
如图14B所示，在第三绝缘膜34上形成栅电极41。更具体地，将光刻胶施加到第三绝缘膜34、暴露于来自曝光装置的光并且进行显影，以形成具有对应于用于形成栅电极41的区域即在第三绝缘膜34下方的凹陷部分32a的开口的光刻胶图案(未示出)。之后，通过真空蒸镀形成Ni/Au分层金属膜并且将其浸没在有机溶剂中以剥离光刻胶图案上的金属膜。因此，在第三绝缘膜34上的未涂覆光刻胶的预定区域中形成由Ni/Au制成的栅电极41。以这种方式，在氧化物膜133上面的第三绝缘膜34上设置栅电极41。
以这种方式，可以制造根据本实施方案的半导体器件。本实施方案不包括通过干法蚀刻将半导体层如盖层14暴露于等离子体的工艺并且因此可以高成品率并且稳定地制造具有期望特性的半导体器件。
如图14B所示，根据本实施方案的半导体器件包括仅在栅电极41下方的p型导电氧化物膜133，这使得能够仅减少在氧化物膜133下方的2DEG 12a中的电子。因此，可以仅减少在栅电极41下方的2DEG 12a中的电子。这可以引起常断操作。在氧化物膜133与盖层14之间的第二绝缘膜32以及在氧化物膜133与栅电极41之间的包含氮组分的第三绝缘膜34可以减小栅极漏电流、保护氧化物膜以及减小电子捕获能级。其他细节与在第一实施方案中描述的一样。
第三实施方案
下面将参考图15A至图17B描述用于制造根据第三实施方案的半导体器件的方法。
首先，如图15A所示，通过MOVPE在衬底11上外延生长缓冲层(未示出)、电子传输层12、电子供给层13以及盖层14作为半导体层。
衬底11可以由Si、蓝宝石、SiC、GaN或AlN制成。
电子传输层12为由厚度为3μm的有意未掺杂的GaN制成的第一半导体层。
电子供给层13为由厚度为20nm的有意未掺杂的Al0.25Ga0.75N制成的第二半导体层。电子供给层13可以为部分掺杂有杂质元素例如Si的n型。
盖层14为第三半导体层并且由掺杂有杂质元素例如Si的n型GaN制成。盖层14使半导体层的表面稳定，并且可以为有意未掺杂的GaN(i-GaN)，或者可以具有AlxGa1-xN(Al比例x与电子供给层13中的AlGaN的Al比例x不同)的多层盖结构。可以省略盖层14。在与电子供给层13相邻的电子传输层12中形成2DEG 12a。
如图15B所示，在半导体层中形成器件隔离区域21。更具体地，将光刻胶施加到盖层14、暴露于来自曝光装置的光以及进行显影，以形成具有对应于器件隔离区域21的开口的光刻胶图案(未示出)。器件隔离区域21通过随后的使用氯气的干法蚀刻或离子注入来形成。形成器件隔离区域21之后，使用有机溶剂移除光刻胶图案。
如图15C所示，形成了下绝缘膜230。下绝缘膜230由例如包含选自Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2以及MgO中的一种或两种或更多种的材料的绝缘氧化物或氮化物制成。在本实施方案中，下绝缘膜230为通过ALD形成的Al2O3膜。在ALD中，原材料为用于Al的TMA和水、氧等离子体或用于氧的臭氧。优选地，在200℃至600℃的范围内的温度下形成下绝缘膜230。
在形成下绝缘膜230之后，可以进行优选在350℃至1000℃的范围内的温度下的热处理。也可以通过等离子体CVD或溅射形成下绝缘膜230。
如图16A所示，在下绝缘膜230上并且在用于形成栅电极41的区域下方形成氧化物膜233。更具体地，在下绝缘膜230上形成用于氧化物膜233的氧化物膜。将光刻胶施加到氧化物膜、暴露于来自曝光装置的光并且进行显影，以形成对应于栅电极41的光刻胶图案(未示出)。通过RIE移除氧化物膜的未涂覆光刻胶的部分以形成氧化物膜233。之后使用有机溶剂移除光刻胶图案。氧化物膜233由p型导电氧化物制成，或者更具体地，由包含选自NiO、Cu2O、CuAlO2、Ga2O3以及CuGaO2中的一种或两种或更多种的材料制成。虽然这些氧化物在没有杂质元素的情况下具有p型导电性，但是，这些氧化物可以掺杂有p型杂质元素以产生更好的效果。氧化物膜233为通过溅射形成的厚度为40nm的NiO层。也可以通过真空蒸镀形成氧化物膜233。可以在300℃至1000℃的范围内的温度下在氧气氛或氮气氛中对氧化物膜233进行热处理。
如图16B所示，在氧化物膜233和下绝缘膜230上形成上绝缘膜234。上绝缘膜234由绝缘的含氮材料制成，或者更具体地，由氮化物例如SiN或AlN或氧氮化物例如SiON或AlON制成。在本实施方案中，上绝缘膜234为通过等离子体CVD形成的厚度为5nm的SiN层。注意，上绝缘膜234包含氮。
如图17A所示，源电极42和漏电极43形成为与半导体层接触。更具体地，将光刻胶施加到上绝缘膜234、暴露于来自曝光装置的光并且进行显影，以形成具有对应于源电极42和漏电极43的开口的光刻胶图案(未示出)。通过干法蚀刻，例如使用包含氯组分的气体的RIE，部分地移除上绝缘膜234、下绝缘膜230以及盖层14，以露出电子供给层13。移除光刻胶图案之后，将光刻胶再次施加到上绝缘膜234、暴露于来自曝光装置的光并且进行显影，以形成具有对应于源电极42和漏电极43的开口的光刻胶图案(未示出)。之后，通过真空蒸镀形成Ta/Al/Ta分层金属膜并且将其浸没在有机溶剂中以剥离光刻胶图案上的金属膜。因此，在电子供给层13上的未涂覆光刻胶的区域中形成由Ta/Al/Ta制成的源电极42和漏电极43。之后，在600℃或更低的温度下对源电极42和漏电极43进行热处理以产生欧姆接触。
如图17B所示，在上绝缘膜234上形成栅电极41。更具体地，将光刻胶施加到上绝缘膜234、暴露于来自曝光装置的光并且进行显影，以形成具有对应于用于形成栅电极41的区域即在上绝缘膜234下方的氧化物膜233的开口的光刻胶图案(未示出)。之后，通过真空蒸镀形成Ni/Au分层金属膜并且将其浸没在有机溶剂中以剥离光刻胶图案上的金属膜。因此，在上绝缘膜234上的未涂覆光刻胶的预定区域中形成由Ni/Au制成的栅电极41。以这种方式，栅电极41设置在氧化物膜233顶上的上绝缘膜234上。
以这种方式，可以制造根据本实施方案的半导体器件。本实施方案不包括通过干法蚀刻将半导体层如盖层14暴露于等离子体的工艺并且因此可以以高成品率并且稳定地制造具有期望特性的半导体器件。
如图17B所示，根据本实施方案的半导体器件包括仅在栅电极41下方的p型导电氧化物膜233，这使得能够减少仅在氧化物膜233下方的2DEG 12a中的电子。因此，可以减少仅在栅电极41下方的2DEG 12a中的电子。这可以引起常断操作。在氧化物膜233与盖层14之间的下绝缘膜230以及在氧化物膜233与栅电极41之间的包含氮组分的上绝缘膜234可以减小栅极漏电流、保护氧化物膜以及减小电子捕获能级。其他细节与在第一实施方案中描述的一样。
第四实施方案
下面将描述第四实施方案。本实施方案包括半导体器件、电源以及高频放大器。
如图18所示，根据本实施方案的半导体器件包括根据第一实施方案至第三实施方案中的任一实施方案的半导体器件的分立封装件。图18是半导体器件的分立封装件的内部的示意图。电极的布置与第一实施方案至第三实施方案中的电极的布置不同。
首先，通过划片将根据第一实施方案至第三实施方案中的任一实施方案的半导体器件切成半导体芯片410。半导体芯片410是由GaN半导体材料制成的HEMT。使用管芯粘合剂430例如钎料将半导体芯片410之一固定至引线框420。半导体芯片410是根据第一实施方案至第三实施方案中的任一实施方案的半导体器件。
使用接合线431将栅电极441连接到栅极引线421。使用接合线432将源电极442连接到源极引线422。使用接合线433将漏电极443连接到漏极引线423。接合线431、432以及433由金属材料例如Al制成。栅电极441为栅电极焊垫并且连接到根据第一实施方案至第三实施方案中的任一实施方案的半导体器件的栅电极41。源电极442为源电极焊垫并且连接到根据第一实施方案至第三实施方案中的任一实施方案的半导体器件的源电极42。漏电极443为漏电极焊垫并且连接到根据第一实施方案至第三实施方案中的任一实施方案的半导体器件的漏电极43。
通过传递模制法使用模制树脂440对半导体器件进行密封。以这种方式，可以制造包括由GaN半导体材料制成的HEMT的半导体器件的分立封装件。
下面将描述根据本实施方案的电源和高频放大器。根据本实施方案的电源和高频放大器包括根据第一实施方案至第三实施方案中的任一实施方案的半导体器件。
下面将参考图19描述根据本实施方案的电源。根据本实施方案的电源460包括高压一次电路461、低压二次电路462以及设置在一次电路461与二次电路462之间的变压器463。一次电路461包括交流电源464、桥式整流电路465、多个开关器件466(在图19中是4个)以及开关器件467。二次电路462包括多个开关器件468(图19中是三个)。一次电路461中的开关器件466和467中的每个开关器件为根据第一实施方案至第三实施方案中的任一实施方案的半导体器件。一次电路461中的开关器件466和467优选地是常断型半导体器件。二次电路462中的开关器件468是普通硅金属绝缘体半导体场效应晶体管(MISFET)。
下面将参考图20描述根据本实施方案的高频放大器。根据本实施方案的高频放大器470可以应用于移动电话的基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473以及定向耦合器474。数字预失真电路471补偿输入信号的非线性应变。混频器472将已补偿的输入信号与交流电信号混合。功率放大器473将与交流电混合的输入信号放大。功率放大器473包括根据第一实施方案至第三实施方案中的任一实施方案的半导体器件。定向耦合器474检测输入信号和输出信号。例如，可以通过转换将在混频器472中与交流电信号混合的输出信号发送至数字预失真电路471。

Claims (20)

1.一种半导体器件，包括：
设置在衬底上的第一半导体层；
设置在所述第一半导体层上的第二半导体层；
设置在所述第二半导体层上的下绝缘膜；
设置在所述下绝缘膜上的p型导电氧化物膜；
设置在所述氧化物膜上的上绝缘膜；和
设置在所述上绝缘膜上的栅电极，
其中在所述栅电极下方的所述下绝缘膜具有凹陷部分。
2.根据权利要求1所述的半导体器件，其中所述氧化物膜设置在所述下绝缘膜的所述凹陷部分中，并且除所述凹陷部分之外的所述下绝缘膜与所述上绝缘膜接触。
3.根据权利要求1所述的半导体器件，其中所述下绝缘膜包括具有对应于所述凹陷部分的开口的第一绝缘膜和设置在所述开口和所述第一绝缘膜上的第二绝缘膜。
4.一种半导体器件，包括：
设置在衬底上的第一半导体层；
设置在所述第一半导体层上的第二半导体层；
设置在所述第二半导体层上的下绝缘膜；
设置在栅电极下方的所述下绝缘膜上的p型导电氧化物膜；
设置在所述氧化物膜上的上绝缘膜；和
设置在所述上绝缘膜上的所述栅电极。
5.根据权利要求1所述的半导体器件，其中所述上绝缘膜由包含氮组分的绝缘体制成。
6.根据权利要求5所述的半导体器件，其中所述上绝缘膜包含选自SiN、AlN、SiON以及AlON中的一种。
7.根据权利要求1所述的半导体器件，还包括各自与所述第二半导体层接触的源电极和漏电极。
8.根据权利要求1所述的半导体器件，其中所述下绝缘膜由包含选自Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2以及MgO中的一种或两种或更多种的材料制成。
9.根据权利要求1所述的半导体器件，其中所述氧化物膜由包含选自NiO、Cu2O、CuAlO2、Ga2O3以及CuGaO2中的一种或两种或更多种的材料制成。
10.根据权利要求1所述的半导体器件，还包括在所述第二半导体层和所述下绝缘膜之间的第三半导体层。
11.根据权利要求1所述的半导体器件，其中所述第一半导体层由包含GaN的材料制成。
12.根据权利要求1所述的半导体器件，其中所述第二半导体层由包含AlGaN的材料制成。
13.一种用于制造半导体器件的方法，包括：
在衬底上依次形成第一半导体层和第二半导体层；
在用于形成栅电极的区域下方的所述第二半导体层上形成具有凹陷部分的下绝缘膜；
在所述下绝缘膜上形成p型导电氧化物膜；
在所述氧化物膜上形成上绝缘膜；以及
在所述上绝缘膜上形成所述栅电极。
14.根据权利要求13所述的用于制造半导体器件的方法，还包括：
在形成所述氧化物膜之后，移除在所述下绝缘膜的所述凹陷部分中的所述氧化物膜，
其中在移除所述氧化物膜之后，形成所述上绝缘膜。
15.根据权利要求13所述的用于制造半导体器件的方法，其中形成所述下绝缘膜包括：
形成具有对应于所述凹陷部分的开口的第一绝缘膜，以及
在所述开口以及所述第一绝缘膜上形成第二绝缘膜。
16.一种用于制造半导体器件的方法，包括：
在衬底上依次形成第一半导体层和第二半导体层；
在所述第二半导体层上形成下绝缘膜；
在用于形成栅电极的区域下方的所述下绝缘膜上形成p型导电氧化物膜；
在所述氧化物膜和所述下绝缘膜上形成上绝缘膜；以及
在所述上绝缘膜上形成所述栅电极。
17.根据权利要求13所述的用于制造半导体器件的方法，其中所述上绝缘膜由包含氮组分的绝缘体制成。
18.根据权利要求13所述的用于制造半导体器件的方法，还包括形成各自与所述第二半导体层接触的源电极和漏电极。
19.一种电源，包括：
半导体器件，
其中所述半导体器件包括：设置在衬底上的第一半导体层；设置在所述第一半导体层上的第二半导体层；设置在所述第二半导体层上的下绝缘膜；设置在所述下绝缘膜上的p型导电氧化物膜；设置在所述氧化物膜上的上绝缘膜；和设置在所述上绝缘膜上的栅电极，
其中在所述栅电极下方的所述下绝缘膜具有凹陷部分。
20.一种放大器，包括：
半导体器件，
其中所述半导体器件包括：设置在衬底上的第一半导体层；设置在所述第一半导体层上的第二半导体层；设置在所述第二半导体层上的下绝缘膜；设置在所述下绝缘膜上的p型导电氧化物膜；设置在所述氧化物膜上的上绝缘膜；和设置在所述上绝缘膜上的栅电极，
其中在所述栅电极下方的所述下绝缘膜具有凹陷部分。
CN2012103534124A 2011-09-27 2012-09-20 半导体器件和制造半导体器件的方法 Pending CN103022105A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-211561 2011-09-27
JP2011211561A JP2013074069A (ja) 2011-09-27 2011-09-27 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN103022105A true CN103022105A (zh) 2013-04-03

Family

ID=47910298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103534124A Pending CN103022105A (zh) 2011-09-27 2012-09-20 半导体器件和制造半导体器件的方法

Country Status (5)

Country Link
US (1) US9269782B2 (zh)
JP (1) JP2013074069A (zh)
KR (1) KR101358489B1 (zh)
CN (1) CN103022105A (zh)
TW (1) TWI476914B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106328701A (zh) * 2016-11-24 2017-01-11 苏州能屋电子科技有限公司 基于双层盖帽层结构的ⅲ族氮化物hemt器件及其制作方法
CN104183638B (zh) * 2013-05-27 2017-05-31 富士通株式会社 半导体装置和制造半导体装置的方法
CN108242466A (zh) * 2016-12-26 2018-07-03 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6272612B2 (ja) * 2013-05-31 2018-01-31 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
US9978844B2 (en) * 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
US9564330B2 (en) * 2013-08-01 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Normally-off enhancement-mode MISFET
JP2015198210A (ja) * 2014-04-03 2015-11-09 三菱電機株式会社 半導体装置およびその製造方法
JP6528366B2 (ja) 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6349592B2 (ja) * 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
US9601608B2 (en) * 2014-11-13 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for a gallium nitride (GaN) high electron mobility transistor
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
CN108713253A (zh) * 2016-04-01 2018-10-26 英特尔公司 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
JP6627138B2 (ja) * 2018-05-17 2020-01-08 株式会社Flosfia 半導体装置
JP2021533556A (ja) 2018-08-06 2021-12-02 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP6639593B2 (ja) * 2018-09-06 2020-02-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057720A1 (en) * 2007-08-29 2009-03-05 Sanken Electric Co., Ltd. Field-Effect Semiconductor Device, and Method of Fabrication
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4457564B2 (ja) * 2002-04-26 2010-04-28 沖電気工業株式会社 半導体装置の製造方法
JP4776162B2 (ja) 2003-12-19 2011-09-21 古河電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2006222414A (ja) 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP5088325B2 (ja) * 2006-09-29 2012-12-05 富士通株式会社 化合物半導体装置およびその製造方法
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP2010050280A (ja) * 2008-08-21 2010-03-04 Toyota Motor Corp 窒化物半導体装置
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
JP5597921B2 (ja) 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP5582378B2 (ja) 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090057720A1 (en) * 2007-08-29 2009-03-05 Sanken Electric Co., Ltd. Field-Effect Semiconductor Device, and Method of Fabrication
US20100044752A1 (en) * 2008-08-22 2010-02-25 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method
US20100155720A1 (en) * 2008-12-24 2010-06-24 Sanken Electric Co., Ltd Field-effect semiconductor device, and method of fabrication
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104183638B (zh) * 2013-05-27 2017-05-31 富士通株式会社 半导体装置和制造半导体装置的方法
CN106328701A (zh) * 2016-11-24 2017-01-11 苏州能屋电子科技有限公司 基于双层盖帽层结构的ⅲ族氮化物hemt器件及其制作方法
CN108242466A (zh) * 2016-12-26 2018-07-03 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
CN108242466B (zh) * 2016-12-26 2020-09-01 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法

Also Published As

Publication number Publication date
US9269782B2 (en) 2016-02-23
JP2013074069A (ja) 2013-04-22
TW201318165A (zh) 2013-05-01
US20130075789A1 (en) 2013-03-28
KR101358489B1 (ko) 2014-02-05
KR20130033965A (ko) 2013-04-04
TWI476914B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN103022105A (zh) 半导体器件和制造半导体器件的方法
JP6179266B2 (ja) 半導体装置及び半導体装置の製造方法
CN103077890B (zh) 半导体器件和制造方法
CN103715244B (zh) 半导体器件以及半导体器件的制造方法
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
CN103022119A (zh) 半导体器件
CN102969354B (zh) 半导体器件
CN102646581B (zh) 半导体器件和制造半导体器件的方法
JP5573941B2 (ja) 化合物半導体装置及びその製造方法
CN104064592A (zh) 半导体器件
CN103022121A (zh) 半导体器件及其制造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
CN103035683A (zh) 化合物半导体器件及其制造方法
CN103367423A (zh) 半导体器件和用于制造半导体器件的方法
CN103367424A (zh) 化合物半导体器件及其制造方法
CN103325823A (zh) 化合物半导体器件及其制造方法
CN103367419A (zh) 化合物半导体器件及其制造方法
CN103035697A (zh) 半导体器件及制造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
CN103022122A (zh) 化合物半导体器件及其制造方法
CN102651351A (zh) 半导体器件、半导体器件的制造方法和电子电路
US20130083570A1 (en) Semiconductor device and method of manufacturing the same
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403