TW201318165A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法 Download PDF

Info

Publication number
TW201318165A
TW201318165A TW101132714A TW101132714A TW201318165A TW 201318165 A TW201318165 A TW 201318165A TW 101132714 A TW101132714 A TW 101132714A TW 101132714 A TW101132714 A TW 101132714A TW 201318165 A TW201318165 A TW 201318165A
Authority
TW
Taiwan
Prior art keywords
insulating film
semiconductor device
semiconductor layer
film
disposed
Prior art date
Application number
TW101132714A
Other languages
English (en)
Other versions
TWI476914B (zh
Inventor
Masahito Kanamura
Toyoo Miyajima
Toshihiro Ohki
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201318165A publication Critical patent/TW201318165A/zh
Application granted granted Critical
Publication of TWI476914B publication Critical patent/TWI476914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置，包含：一設置在一基體上的第一半導體層；一設置在該第一半導體層上的第二半導體層；一設置在該第二半導體層上的下絕緣薄膜；一設置在該下絕緣薄膜上的p-型導電性氧化薄膜；一設置在該氧化薄膜上的上絕緣薄膜；及一設置在該上絕緣薄膜上的閘極電極，其中，在該閘極電極下面的該下絕緣薄膜具有一凹陷部份。

Description

半導體裝置及半導體裝置之製造方法 發明領域
於此中所討論的實施例是有關於半導體裝置及半導體裝置之製造方法。
發明背景
氮化物半導體GaN、AlN、和InN以及其之混合晶體具有一寬能帶隙而且業已被使用於高-功率電子裝置和短波發光裝置。關於高-功率電子裝置，與場效電晶體(FETs)，特別是，高-電子-遷移率電晶體(HEMTs)，有關的各種技術業已被研究發展。
使用如此之氮化物半導體製成的HEMTs業已被使用於高-功率高-效率放大器和高-功率切換裝置。
使用如此之氮化物半導體製成的HEMTs具有一氮化鋁鎵/氮化鎵(AlGaN/GaN)異質結構在一基體上並且包括一作為一電子渡越層的GaN層。該基體可以是由藍寶石、碳化矽(SiC)、氮化鎵(GaN)、或者矽(Si)製成。
GaN具有一個比Si(1.1 eV)或GaAs(1.4 eV)之能帶隙高之3.4 eV的能帶隙，並且具有一高崩潰電壓。GaN具有一高飽和電子速率並且允許高-電壓和高-功率操作。因此，GaN可以被使用於電動車與高-效率切換裝置的高-電壓裝置。
為了降低在電晶體中的漏電流，一具有一包括在 一閘極電極下面之絕緣薄膜之絕緣閘極結構的裝置是被揭露。
[專利文件]日本早期公開專利公告第2002-359256號
[專利文件]日本早期公開專利公告第2010-199481號
功率切換裝置是希望能夠常關操作(normally-off operation)，在常關操作期間，無電流流過一半導體裝置，除非一閘極電極被施加。常關操作包含閘極臨界電壓在正方向上的移動。
因此，包括一p-GaN封頂層或一閘極凹坑的結構業已被研究。然而，一種包括一p-GaN封頂層的結構具有晶體是難以生長的問題。
一種包括一閘極凹坑的結構具有容易因蝕刻而損壞以及難以控制閘極凹坑之深度的問題。
在一降低閘極漏電流之具有一在一閘極電極下面之絕緣薄膜的絕緣閘極結構中，該位在一半導體層與該閘極電極之間的絕緣薄膜阻塞一電子通道並把該閘極臨界電壓在一負方向上移動。因此是難以執行常關操作。
一作為一在一閘極電極下面之絕緣薄膜之p-型NiO薄膜在一半導體層上的形成業已被研究來實現常關操作以及降低閘極漏電流。
然而，NiO具有比SiO2或者Al2O3窄的能帶隙而且不適足地降低閘極漏電流。
發明概要
該等實施例的目的是為提供使用氮化物半導體，像是GaN般，製成之具有降低閘極漏電流且能夠常關操作的半導體裝置，像是場效電晶體般，以及一種用於製造如此之半導體裝置的方法。
根據該等實施例之一特徵，一種半導體裝置包括一設置於一基體上的第一半導體層；一設置於該第一半導體層上的第二半導體層；一設置於該第二半導體層上的下絕緣薄膜；一設置在該下絕緣薄膜上的p-型導電性氧化物薄膜；一設置在該氧化物薄膜上的上絕緣薄膜；及一設置在該上絕緣薄膜上的閘極電極，其中，在該閘極電極下面的下絕緣薄膜具有一凹陷部份。
圖式簡單說明
圖1A至1C是為一第一實施例之用於製造半導體裝置之方法的製程圖(1)。
圖2A至2C是為該第一實施例之用於製造半導體裝置之方法的製程圖(2)。
圖3A和3B是為該第一實施例之用於製造半導體裝置之方法的製程圖(3)。
圖4是為比較範例1之半導體裝置的結構圖。
圖5A和5B是為比較範例1之半導體裝置與範例1之半導體裝置之某些特性的圖表。
圖6是為比較範例2之半導體裝置的結構圖。
圖7A和7B是為比較範例2之半導體裝置與範例1之半導體裝置之某些特性的圖表。
圖8是為比較範例3之半導體裝置的結構圖。
圖9A和9B是為比較範例3之半導體裝置與範例1之半導體裝置之某些特性的圖表。
圖10A和10B是為該第一實施例之製造另一半導體裝置之方法的說明圖。
圖11是為該第一實施例之又另一半導體裝置的說明圖。
圖12A至12C是為一第二實施例之用於製造半導體裝置之方法的製程圖(1)。
圖13A至13C是為該第二實施例之用於製造半導體裝置之方法的製程圖(2)。
圖14A和14B是為該第二實施例之用於製造半導體裝置之方法的製程圖(3)。
圖15A至15C是為一第三實施例之用於製造半導體裝置之方法的製程圖(1)。
圖16A和16B是為該第三實施例之用於製造半導體裝置之方法的製程圖(2)。
圖17A和17B是為該第三實施例之用於製造半導體裝置之方法的製程圖(3)。
圖18是為一第四實施例之半導體裝置之分散封裝體的說明圖。
圖19是為該第四實施例之電源供應器的電路圖。
圖20是為該第四實施例之高-功率放大器的結構圖。
較佳實施例之詳細說明
實施例將會在下面作說明。相同的部件是由相同的標號標示而且將不會進一步作說明。
第一實施例
半導體裝置與用於製造半導體裝置的方法
一第一實施例之用於製造半導體裝置的方法將會配合圖1A至3B來在下面作說明。
如在圖1A中所示，一緩衝層(圖中未示)、一電子渡越層12、一電子供應層13、與一封頂層14是藉金屬有機氣相磊晶(MOVPE)來依序地在一基體11上外延地生長作為半導體層。
該基體11可以是由Si、藍寶石、SiC、GaN、或AlN製成。
該電子渡越層12是為一由具有3 μm之厚度之故意未摻雜GaN製成的第一半導體層。
該電子供應層13是為一由具有20 nm之厚度之故意未摻雜Ak0.25Ga0.75N製成的第二半導體層。該電子供應層13可以是部份地摻雜有像是Si般之雜質元件的n型。
該封頂層14是為一第三半導體層而且是由摻雜有像是Si般之雜質元件的n-GaN製成。該封頂層14穩定該等半導體層的表面而且可以是一故意未摻雜GaN(i-GaN)或者可以具有AlxGal-xN的多層封頂結構(該Al比率x是與在電子供應層13中之AlGaN的不同)。該封頂層14可以被省略。 2DEG 12a是形成在該電子渡越層12中相鄰於該電子供應層13。
在本實施例中的MOVPE中，原材料氣體是Ga的三甲基鎵(TMG)、Al的三甲基鋁(TMAl)，N的氨(NH3)、以及Si的單矽烷(SiH3)。該等原材料氣體是與一氫(H2)載氣一起供應到一MOVPE裝置的反應爐。
如在第1B圖中所示，一裝置隔離區域21是形成在該等半導體層。更明確地，一光阻是施加到該封頂層14、曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一對應於該裝置隔離區域21之開孔的光阻圖案(圖中未示)。該裝置隔離區域21是藉由後續利用氯氣體的乾蝕刻或者離子植入來形成。在該裝置隔離區域21被形成之後，該光阻圖案是以一有機溶劑來移除。
如在圖1C中所示，一具有一開孔31a的第一絕緣薄膜31是形成。該第一絕緣薄膜31是由一絕緣氧化物或氮化物製成，像是一種含有從該包含Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、與MgO之群組中選擇出來之一者或二者或更多者的材料般。在本實施例中，該第一絕緣薄膜31是為一由原子層沉積(ALD)形成的Al2O3薄膜。在ALD中，原材料是為Al的TMA和氧的水、氧電漿、或臭氧。該第一絕緣薄膜31最好是在200℃至600℃之範圍內的溫度下形成。在該第一絕緣薄膜31被形成之後，一光阻是施加到該第一絕緣薄膜31、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一在一個用於形成在下面所述之閘極電極41之 區域下面之開孔的光阻圖案(圖中未示)。該第一絕緣薄膜31之一經由該光阻圖案之開孔來露出的部份是藉著濕蝕刻來移除俾可形成一開孔31a。因此，在該第一絕緣薄膜31中的開孔31a是設置在該用於形成閘極電極41的區域下面。該光阻圖案(圖中未示)然後是以一有機溶劑來移除。該第一絕緣薄膜31之藉由濕蝕刻的移除對該封頂層14產生少許的損壞。
如在圖2A中所示，一第二絕緣薄膜32是形成在該第一絕緣薄膜31與該封頂層14上。該第二絕緣薄膜32是由一絕緣氧化物或氮化物製成，像是一種含有從該包含Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、與MgO之群組中選擇出來之一者或二者或更多者的材料般。在本實施例中，該第二絕緣薄膜32是為一由ALD形成的Al2O3薄膜。在ALD中，原材料是為Al的TMA和氧的水、氧電漿、或臭氧。該第二絕緣薄膜32最好是在200℃至600℃之範圍內的溫度下形成。
該第一絕緣薄膜31與該第二絕緣薄膜32的形成隨後會是最好在350℃至1000℃之範圍內之溫度下的熱處理。該第一絕緣薄膜31與該第二絕緣薄膜32也可以是藉由電漿化學蒸氣沉積(CVD)或濺鍍來形成。在本實施例中，該第一絕緣薄膜31與該第二絕緣薄膜32也可以被稱為一下絕緣薄膜。因此，一凹陷部份32a是形成在該位於該用於形成閘極電極41之區域下面之包含第一絕緣薄膜31與第二絕緣薄膜32的下絕緣薄膜上。
如在圖2B中所示，一氧化薄膜33是形成在該第二絕緣薄膜32上。該氧化薄膜33是由一p-型導電性氧化物，或者更明確地，一含有從包含NiO、Cu2O、CuAlO2、Ga2O3、與CuGaO2之群組選擇出來之一者或二者或更多者的材料製成。雖然這些氧化物在沒有雜質元件之下具有p-型導電性，這些氧化物是可以摻雜有p-型雜質元件來產生更佳效果。該氧化物薄膜33是為一由濺鍍形成之具有40 nm之厚度的NiO層。該氧化物薄膜33也可以是藉由真空蒸鍍來形成。該氧化物薄膜33可以在氧或氮大氣中於在300℃至1000℃之範圍內的溫度下被熱處理。
如在圖2C中所示，一第三絕緣薄膜34是形成在該氧化物薄膜33上。該第三絕緣薄膜34是由一絕緣含氮材料，或者更明確地，一像是SiN或AlN般的氮化物，或一像是SiON或AlON般的氮氧化物製成。在本實施例中，該第三絕緣薄膜34是為一由電漿CVD形成之具有5 nm之厚度的SiN薄膜。要注意的是，該第三絕緣薄膜34含有氮。由本案發明人所執行的一實驗說明由無氮成份之SiO2或Al2O3製成的該第三絕緣薄膜34不具有改進的電氣特性，但含氮成份的該第三絕緣薄膜34改進該半導體裝置的電氣特性。這實驗顯示該第三絕緣薄膜34最好是由一絕緣含氮材料製成。該第三絕緣薄膜34也可以被稱為一上絕緣薄膜。
如在圖3A中所示，一源極電極42與一汲極電極43是被形成與該等半導體層接觸。更明確地，一光阻是施加到該第三絕緣薄膜34、被曝露於來自一曝光裝置的光 線、以及被顯影來形成一具有對應於該源極電極42與該汲極電極43之開孔的光阻圖案(圖中未示)。該第三絕緣薄膜34、該氧化薄膜33、該第二絕緣薄膜32、該第一絕緣薄膜31、與該封頂層14是藉由像是利用一含氯成份之氣體之反應離子蝕刻(RIE)般的乾蝕刻來部份地移除俾可露出該電子供應層13。在該光阻圖案被移除之後，一光阻是再次施加到該第三絕緣薄膜34、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有對應於該源極電極42與該汲極電極43之開孔的光阻圖案(圖中未示)。一Ta/Al/Ta層狀金屬薄膜然後是藉由真空蒸鍍來形成而且是被浸泡在一有機溶劑內俾可把在該光阻圖案上的金屬薄膜剝離。因此，由Ta/Al/Ta製成的源極電極42與汲極電極43是形成在該電子供應層13上於一個未塗佈有光阻的區域內。該源極電極42與該汲極電極43然後是為了歐姆接觸而在600℃或較低的溫度下被熱處理。
如在圖3B圖中所示，該閘極電極41是形成在該第三絕緣薄膜34上。更明確地，一光阻是施加到該第三絕緣薄膜34、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一對應於該閘極電極41之開孔的光阻圖案(圖中未示)。該光阻被形成以致於該第一絕緣薄膜31的開孔31a與該第二絕緣薄膜32的凹陷部份32a是設置在該光阻圖案的開孔下面。一Ni/Au層狀金屬薄膜然後是藉由真空蒸鍍來形成而且是被浸泡在一有機溶劑內俾可把在該光阻圖案上的金屬薄膜剝離。因此，由Ni/Au製成的閘極電極41是形 成在該第三絕緣薄膜34上於一個未被塗佈有光阻的預定區域內。該第一絕緣薄膜31的開孔31a和該第二絕緣薄膜32的凹陷部份32a是在該第三絕緣薄膜34與該氧化薄膜33插置於其間之下被設置在該閘極電極41下面。於此中所使用的該用語”在該閘極電極41下面”，包括一個在該第三絕緣薄膜34下面的區域或者一個在該第三絕緣薄膜34、該氧化薄膜33、該第二絕緣薄膜32、該封頂層14、與該電子供應層13下面的區域。
這樣，本實施例的半導體裝置會被製成。本實施例不包括藉由乾蝕刻把像是封頂層14般的半導體層曝露於電漿的製程而會因此穩定地高產量地製造具有想要之特性的半導體裝置。
在圖3B中所示的半導體裝置中，該p-型導電性氧化薄膜33是接近在閘極電極41下面的電子渡越層12而且可以減少在閘極電極41下面之2DEG 12a的電子。這會導致常關操作。在該氧化薄膜33與該封頂層14之間的該第二絕緣薄膜32和在該氧化薄膜33與該閘極電極41之間之含氮成份的該第三絕緣薄膜34會減少閘極漏電流、保護該氧化薄膜、以及降低電子捕陷水平。
範例
本實施例之半導體裝置的特性是與比較範例1至3之具有傳統結構之半導體裝置的特性作比較。在範例1中所述的半導體裝置是為本實施例的半導體裝置而且是由以上所述 的方法製成。
比較範例1
如在圖4中所示，比較範例1的半導體裝置是為一具有一閘極凹坑的HEMT。比較範例1的半導體裝置是由後面的方法製成。
首先，一電子渡越層912與一電子供應層913是依序地藉由MOVPE來形成在一基體911上作為半導體層。該電子渡越層912是為一具有大約3 μm之厚度的故意未摻雜GaN層。該電子供應層913是為一具有大約20 nm之厚度的故意未摻雜Al0.25Ga0.75N層。一具有一對應於一裝置隔離區域921之開孔的光阻圖案是形成在該電子供應層913上。該裝置隔離區域921是藉由後續之利用一含氯成份之氣體的乾蝕刻或者離子植入來形成在該半導體層上。
一具有對應於一源極電極942和一汲極電極943之開孔的光阻圖案是形成在該電子供應層913上。一Ti/Al層狀金屬薄膜然後被形成，而且在該光阻圖案上的金屬薄膜是藉著剝離來被移除俾可形成該源極電極942和該汲極電極943在該電子供應層913上。該源極電極942與該汲極電極943然後為了歐姆接觸而是在大約700℃的溫度下被熱處理。
一具有一對應於一閘極凹坑913a之開孔的光阻圖案是形成在該電子供應層913上。該電子供應層913之未塗佈有光阻的一區域是藉著像是RIE般的乾蝕刻來移除俾 可形成該閘極凹坑913a在該電子供應層913。在該光阻圖案被移除之後，一作用如一閘極絕緣薄膜之由Al2O3製成的絕緣薄膜931是藉電漿CVD來形成在該電子供應層913上。一具有一對應於該閘極凹坑913a之開孔的光阻圖案是形成在該絕緣薄膜931上。一Ni/Au層狀金屬薄膜然後是形成在該絕緣薄膜931的頂部上。在該光阻圖案上的金屬薄膜是藉剝離來移除俾可形成一閘極電極941在該閘極凹坑913a上。
比較範例1的半導體裝置HEMT是經由這些製程來製成。
與比較範例1作比較
範例1之半導體裝置，即，本實施例之半導體裝置與比較範例1之半導體裝置的電氣特性將會配合圖5A和5B來在下面作描述。圖5A是為汲極電流Id-閘極電壓Vgs曲線的圖表。圖5B是為閘極漏電流Ig-閘極電壓Vgs曲線的圖表。該汲極電流Id是為一在汲極與源極之間的電流。在比較範例1的半導體裝置中，於0V的閘極電壓時汲極電流稍微保持平坦，表示不適足的常關操作。在比較範例1的半導體裝置中，於閘極凹坑913a的形成並因此形成具有想要之深度的閘極凹坑913a期間是難以控制乾蝕刻。這會導致低產量。再者，因在閘極凹坑913a之形成中之乾蝕刻而起的電漿損壞會致使在臨界電壓上的改變、在閘極漏電流上的增加、或者在電子捕陷水平上的增加。相對地，範例1的半導體裝置在0V的閘極電壓時具有可忽略的汲極電流，因此實質上 達成常關操作，而且也具有一低閘極漏電流。
比較範例2
如在圖6中所示，比較範例2的半導體裝置是為一具有一在一閘極電極下面之p-GaN層的HEMT。比較範例2的半導體裝置是由後面的方法製成。
首先，一電子渡越層912、一電子供應層913、與一p-GaN層951是依序地藉由MOVPE來形成在一基體911上作為半導體層。該電子渡越層912是為一具有大約3 μm之厚度的故意未摻雜GaN層。該電子供應層913是為一具有大約20 nm之厚度的故意未摻雜Al0.25Ga0.75N層。該p-GaN層951是為一具有20 nm之厚度的GaN層而且是摻雜有濃度為大約1 x 1019 cm-3的p-型雜質元件Mg。一具有一對應於一裝置隔離區域921之開孔的光阻圖案是形成在該p-GaN層951上。該裝置隔離區域921是藉由後續之利用一含氯成份之氣體的乾蝕刻或者離子植入來形成在該半導體層上。
一具有對應於一源極電極942和一汲極電極943之開孔的光阻圖案是形成在該p-GaN層951上。該p-GaN層951之一未塗佈有光阻的區域是被移除俾可露出該電子供應層913。一Ti/Al層狀金屬薄膜然後被形成，而且在該光阻圖案上的金屬薄膜是藉著剝離來被移除俾可形成該源極電極942和該汲極電極943在該電子供應層913上。該源極電極942與該汲極電極943然後為了歐姆接觸而是在大約700℃的溫度下被熱處理。
一光阻是施加到該p-GaN層951之一對應於一閘極電極941的區域，而該p-GaN層951之一未塗佈有光阻的區域是藉著像是RIE般的乾蝕刻來移除。該光阻圖案然後被移除。一具有一對應於該閘極電極941，即，在餘下之p-GaN層951上，之開孔的光阻圖案是被形成。一Ni/Au層狀金屬薄膜然後是形成，而且在該光阻圖案上的金屬薄膜是藉剝離來移除俾可形成一由該p-GaN層951與該閘極電極941形成的疊層在該電子供應層913上。
比較範例2的半導體裝置HEMT是經由這些製程來製成。
與比較範例2作比較
範例1之半導體裝置，即，本實施例之半導體裝置與比較範例2之半導體裝置的電氣特性將會配合圖7A和7B來在下面作描述。圖7A是為汲極電流Id-閘極電壓Vgs曲線的圖表。圖7B是為閘極漏電流Ig-閘極電壓Vgs曲線的圖表。雖然比較範例2的半導體裝置在0V的閘極電壓時具有一可忽略汲極電流而且是處於常關狀態，該汲極電流在高閘極電壓時是低的。再者，該閘極漏電流是非常高。在比較範例2的半導體裝置中，是難以在沒有損壞該電子供應層913之下蝕刻該p-GaN層951。再者，在該p-GaN層951中的晶體也是難以生長。這些會導致低產量。相對地，範例1的半導體裝置在0V的閘極電壓時具有可忽略的汲極電流，因此實質上達成常關操作。再者，汲極電流在正閘極電壓時是高的， 而閘極漏電流是低的。
比較範例3
如在圖8中所示，比較範例3的半導體裝置是為一具有一在一閘極電極下面之p-NiO層的HEMT。比較範例3的半導體裝置是由後面的方法製成。
首先，一電子渡越層912與一電子供應層913是依序地藉由MOVPE來形成在一基體911上作為半導體層。該電子渡越層912是為一具有大約3 μm之厚度的故意未摻雜GaN層。該電子供應層913是為一具有大約20 nm之厚度的故意未摻雜Al0.25Ga0.75N層。一具有一對應於一裝置隔離區域921之開孔的光阻圖案是形成在該電子供應層913上。該裝置隔離區域921是藉由後續之利用一含氯成份之氣體的乾蝕刻或者離子植入來形成在該半導體層上。
一具有對應於一源極電極942和一汲極電極943之開孔的光阻圖案是形成在該電子供應層913上。在一Ti/Al層狀金屬薄膜然被形成之後，該金屬薄膜之一在該光阻圖案上的部份是藉著剝離來被移除俾可形成該源極電極942和該汲極電極943在該電子供應層913上。該源極電極942與該汲極電極943然後為了歐姆接觸而是在大約700℃的溫度下被熱處理。
一具有大約30 nm之厚度的NiO薄膜952然後是藉濺鍍來形成在該電子供應層913上。一光阻是施加到該NiO薄膜952之一對應於一閘極電極941的區域，而該NiO薄 膜952之一未塗佈有光阻的區域是藉著像是RIE般的乾蝕刻來移除。該光阻然後被移除。一具有一對應於該閘極電極941，即，在餘下之NiO薄膜952上，之開孔的光阻圖案是被形成。一Ni/Au層狀金屬薄膜然後是形成，而在該光阻圖案上的金屬薄膜是藉剝離來移除俾可形成一由該NiO薄膜952與該閘極電極941形成的疊層在該電子供應層913上。
比較範例3的半導體裝置HEMT是經由這些製程來製成。
與比較範例3作比較
範例1之半導體裝置，即，本實施例之半導體裝置與比較範例3之半導體裝置的電氣特性將會配合圖9A和9B來在下面作描述。圖9A是為汲極電流Id-閘極電壓Vgs曲線的圖表。圖9B是為閘極漏電流Ig-閘極電壓Vgs曲線的圖表。雖然比較範例3的半導體裝置在0V的閘極電壓時具有一可忽略的汲極電流而且是處於常關狀態，該汲極電流在高閘極電壓時是低的。再者，該閘極漏電流是相當高。在比較範例3的半導體裝置中，是難以在沒有損壞該電子供應層913之下蝕刻該NiO薄膜952。再者，該NiO薄膜952具有不良的絕緣性能而且是不適用於高電壓。相對地，範例1的半導體裝置在0V的閘極電壓時具有可忽略的汲極電流，因此實質上達成常關操作。再者，該汲極電流在正閘極電壓時是高的，而閘極漏電流是低的。
用於製造另一半導體裝置的方法
根據本實施例之用於製造半導體裝置的方法，該第一絕緣薄膜31與該第二絕緣薄膜32是形成在該封頂層14上。本實施例的半導體裝置也可以由另一種方法製成。更明確地，一下絕緣薄膜可以形成在該封頂層14上，而該下絕緣薄膜之一在一用於形成一閘極電極41之區域下面的部份是可以被移除。
更明確地，在該於圖1B圖中所示的製程之後，一下絕緣薄膜30是形成，如在圖10A中所示。該下絕緣薄膜30是以與第一絕緣薄膜31和第二絕緣薄膜32相同的材料以及相同的方法來形成。該下絕緣薄膜30具有一個與第一絕緣薄膜31和第二絕緣薄膜32之總厚度相同的厚度。
如在圖10B中所示，該下絕緣薄膜30之一在該用於形成該閘極電極41之區域的部份是被移除俾可在該下絕緣薄膜30中形成該凹陷部份30a。更明確地，一光阻是施加到該下絕緣薄膜30、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一對應於該凹陷部份30a之開孔的光阻圖案(圖中未示)。在一未塗佈有光阻之區域內的下絕緣薄膜30是藉由像是RIE般的乾蝕刻來被移除俾可到達一預定薄膜厚度。該光阻圖案然後是以一有機溶劑來移除。該凹陷部份30a對應於在圖2A中的凹陷部份32a。該下絕緣薄膜30之在凹陷部份30a下面的厚度是實質上與該第二絕緣薄膜32的厚度相同。換句話說，該凹陷部份30a的深度是實質上與該第一絕緣薄膜31的厚度相同。
一與在圖3B中所示之半導體裝置相似的半導體裝置可以由在圖2B中所示的製程和後續的製程來製成。這用於製造半導體裝置的方法包括僅一次該下絕緣薄膜30的形成。因此，一半導體裝置可以低成本地由簡單的製程製成。乾蝕刻是僅在該下絕緣薄膜30中執行，而封頂層14未被曝露於電漿或者被電漿損壞。
具有凹坑的半導體裝置
本實施例的半導體裝置可以具有一閘極凹坑在一半導體層中。更明確地，如在圖11中所示，本實施例的半導體裝置可以具有一閘極凹坑60在一電子渡越層13與一封頂層14中於一閘極電極41下面。該閘極凹坑60促成常關操作。在該閘極凹坑60是藉著乾蝕刻來形成的情況中，一個包括該閘極凹坑60的區域會被電漿損壞。然而，被電漿損壞的該區域是小的。再者，在閘極電極41下面的氧化薄膜33會接近該電子波壞層12。這會減少在閘極電極41下面之2DEG 12a的電子。因此，本實施例的優點比損壞更有價值。
第二實施例
一第二實施例之用於製造半導體裝置的方法將會配合圖12A至14B來在下面作描述。
如在圖12A中所示，一緩衝層(圖中未示)、一電子波越層12、一電子供應層13、與一封頂層14是藉MOVPE來依序地在一基體11上外延生長作為半導體層。
該基體11可以是由Si、藍寶石、SiC、GaN、或者AlN製成。
該電子渡越層12是為一由具有3 μm之厚度之故意未摻雜GaN製成的第一半導體層。
該電子供應層13是為一由具有20 nm之厚度之故意未摻雜Al0.25Ga0.75N製成的第二半導體層。該電子供應層13可以是部份地摻雜有像Si般之雜質元件的n-型。
該封頂層14是為一第三半導體層而且是由摻雜有像是Si般之雜質元件的n-GaN製成。該封頂層14穩定該等半導體層的表面而且可以是一故意未摻雜GaN(i-GaN)或者可以具有AlxGa1-xN的多層封頂結構(該Al比率x是與在電子供應層13中之AlGaN的Al比率不同)。該封頂層14可以被省略。2DEG 12a是形成在該電子渡越層12中相鄰於該電子供應層13。
如在圖12B中所示，一裝置隔離區域21是形成在該等半導體層中。更明確地，一光阻是施加到該封頂層14、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一對應於該裝置隔離區域21之開孔的光阻圖案(圖中未示)。該裝置隔離區域21是由後續之利用一氯氣體的乾蝕刻或者離子植入來形成。在該裝置隔離區域21被形成之後，該光阻圖案是以一有機溶劑來移除。
如在圖12C中所示，該第一絕緣薄膜31然後被形成。該第一絕緣薄膜31是由一絕緣氧化物或氮化物製成，像是一種含有從該包含Al2O3、SiN、SiO2、HfO2、Ta2O5、 ZrO2、與MgO之群組中選擇出來之一者或二者或更多者的材料般。在本實施例中，該第一絕緣薄膜31是為一由ALD形成的Al2O3薄膜。在ALD中，原材料是為Al的TMA和氧的水、氧電漿、或臭氧。該第一絕緣薄膜31最好是在200℃至600℃之範圍內的溫度下形成。在該第一絕緣薄膜31被形成之後，一光阻是施加到該第一絕緣薄膜31、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一位在一用於形成在下面所述之閘極電極41之區域下面之開孔的光阻圖案(圖中未示)。該第一絕緣薄膜31之一經由該光阻圖案之開孔露出的部份是藉由濕蝕刻來移除俾可形成一開孔31a。因此，在該第一絕緣薄膜31中的開孔31a是設置在該用於形成該閘極電極41的區域下面。該光阻圖案(圖中未示)然後是以一有機溶劑來移除。該第一絕緣薄膜31之藉著濕蝕刻的移除對該封頂層14產生輕微的損壞。
如在圖13A中所示，一第二絕緣薄膜32是形成在該第一絕緣薄膜31與該封頂層14上。該第二絕緣薄膜32是由一絕緣氧化物或氮化物製成，像是一種含有從該包含Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、與MgO之群組中選擇出來之一者或二者或更多者的材料般。在本實施例中，該第二絕緣薄膜32是為一由ALD形成的Al2O3薄膜。在ALD中，原材料是為Al的TMA和氧的水、氧電漿、或臭氧。該第二絕緣薄膜32最好是在200℃至600℃之範圍內的溫度下形成。
接在該第一絕緣薄膜31與該第二絕緣薄膜32的 形成後面可以是最好在350℃至1000℃之範圍內之溫度下的熱處理。該第一絕緣薄膜31與該第二絕緣薄膜32也可以藉由電漿CVD或濺鍍來形成。在本實施例中，該第一絕緣薄膜31與該第二絕緣薄膜32也可以被稱為一下絕緣薄膜。因此，一凹陷部份32a是形成在該由該第一絕緣薄膜31與該第二絕緣薄膜32形成的下絕緣薄膜上位在該用於形成閘極電極41的區域下面。
如在圖13B中所示，一氧化薄膜133是形成在該第二絕緣薄膜32的凹陷部份32a，即，在該第一絕緣薄膜31之開孔31a之頂部上的第二絕緣薄膜32上。更明確地，為了該氧化薄膜133的一氧化薄膜是形成在該第二絕緣薄膜32上。一光阻是施加到該氧化薄膜、被曝露於來自一曝光裝置的光線、以及被顯影來形成一對應於該氧化薄膜133的光阻圖案(圖中未示)。該氧化薄膜之一未塗佈有光阻的部份是藉由RIE來移除俾可形成該氧化薄膜133。該光阻圖案然後是以一有機溶劑來移除。該氧化薄膜133是由一p-型導電性氧化物製成，或者更明確地，像是一種含有從該包含NiO、Cu2O、CuAlO2、Ga2O3、與CuGaO2之群組中選擇出來之一者或二者或更多者的材料般。雖然這些氧化物在沒有雜質元件之下具有p-型導電性，這些氧化物可以被摻雜有p-型雜質元件俾可產生更佳效果。該氧化薄膜133是為一藉由濺鍍形成之具有40 nm之厚度的NiO薄膜。該氧化薄膜133也可以藉著真空蒸鍍來形成。該氧化薄膜133可以在一氧或氮大氣中於300℃至1000℃之範圍內的溫度下被熱處理。
如在圖13C中所示，一第三絕緣薄膜34是形成在該氧化薄膜133與該第二絕緣薄膜32上。該第三絕緣薄膜34是由一種絕緣含氮材料製成，或者更明確地，一像是SiN或AlN般的氮化物，或者一像是SiON或AlON般的氮氧化物。在本實施例中，該第三絕緣薄膜34是為一藉著電漿CVD來形成之具有5 nm之厚度的SiN薄膜。要注意的是，該第三絕緣薄膜34含氮。
如在圖14A中所示，一源極電極42和一汲極電極43是形成與該等半導體層接觸。更明確地，一光阻是施加到該第三絕緣薄膜34、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有對應於該源極電極42與該汲極電極43之開孔的光阻圖案(圖中未示)。該第三絕緣薄膜34、該第二絕緣薄膜32、該第一絕緣薄膜31、與該封頂層14是藉由像是利用一含氯成份之氣體之RIE般的乾蝕刻來被部份地移除俾可露出該電子供應層13。在該光阻圖案被移除之後，一光阻是再次施加到該第三絕緣薄膜34、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有對應於該源極電極42與該汲極電極43之開孔的光阻圖案(圖中未示)。一Ta/Al/Ta層狀金屬薄膜然後是藉著真空蒸鍍來形成而且是被浸泡在一有機溶劑內來把在該光阻圖案上的金屬薄膜剝離。因此，由Ta/Al/Ta製成的該源極電極42和該汲極電極43是形成在該電子供應層13上於一個未塗佈有光阻的區域內。該源極電極42和該汲極電極43然後為了歐姆接觸而是在600℃或較低的溫度下被熱處理。
如在圖14B中所示，該閘極電極41是形成在該第三絕緣薄膜34上。更明確地，一光阻是施加到該第三絕緣薄膜34、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一對應於該用於形成閘極電極41之區域，即，在該第三絕緣薄膜34下面之凹陷部份32a，之開孔的光阻圖案(圖中未示)。一Ni/Au層狀金屬薄膜然後是藉著真空蒸鍍來被形成而且是被浸泡在一有機溶劑內來把在該光阻圖案上的金屬薄膜剝離。因此，由Ni/Au製成的閘極電極41是形成在該第三絕緣薄膜34上於一個未塗佈有光阻的預定區域內。這樣，該閘極電極41是設置在該氧化薄膜133之頂部上的第三絕緣薄膜34上。
這樣，本實施例的半導體裝置會被製成。本實施例不包括藉著乾蝕刻把像是封頂層14般之半導體層曝露於電漿的製程而因此可以穩定地高產量地製造具有想要之特性的半導體裝置。
如在圖14B中所示，本實施例的半導體裝置包括僅在該閘極電極41下面的p-型導電性氧化薄膜133，其允許僅在該氧化薄膜133下面之2DEG 12a的電子被減少。因此，僅在該閘極電極41下面之2DEG 12a的電子會被減少。這可以致使常關操作。在該氧化薄膜133與該封頂層14之間的第二絕緣薄膜32和在該氧化薄膜133與該閘極電極41之間之含氮成份的第三絕緣薄膜34可以減少閘極漏電流、保護該氧化薄膜、以及降低電子捕陷水平。其他的細節是如同在該第一實施例中所述的一樣。
第三實施例
一第三實施例之用於製造半導體裝置的方法將會配合圖15A至17B來在下面作說明。
首先，如在圖15A中所示，一緩衝層(圖中未示)、一電子波越層12、一電子供應層13、與一封頂層14是藉MOVPE來依序地在一基體11上外延生長作為半導體層。
該基體11可以是由Si、藍寶石、SiC、GaN、或者AlN製成。
該電子渡越層12是為一由具有3 μm之厚度之故意未摻雜GaN製成的第一半導體層。
該電子供應層13是為一由具有20 nm之厚度之故意未摻雜Al0.25Ga0.75N製成的第二半導體層。該電子供應層13可以是部份地摻雜有像Si般之雜質元件的n-型。
該封頂層14是為一第三半導體層而且是由摻雜有像是Si般之雜質元件的n-GaN製成。該封頂層14穩定該等半導體層的表面而且可以是一故意未摻雜GaN(i-GaN)或者可以具有AlxGa1-xN的多層封頂結構(該Al比率x是與在電子供應層13中之AlGaN的Al比率不同)。該封頂層14可以被省略。2DEG 12a是形成在該電子渡越層12中相鄰於該電子供應層13。
如在圖15B中所示，一裝置隔離區域21是形成在該等半導體層中。更明確地，一光阻是施加到該封頂層14、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具 有一對應於該裝置隔離區域21之開孔的光阻圖案(圖中未示)。該裝置隔離區域21是由後續之利用一氯氣體的乾蝕刻或者離子植入來形成。在該裝置隔離區域21被形成之後，該光阻圖案是以一有機溶劑來移除。
如在圖15C中所示，一下絕緣薄膜230被形成。該下絕緣薄膜230是由一絕緣氧化物或氮化物製成，像是一種含有從該包含Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、與MgO之群組中選擇出來之一者或二者或更多者的材料般。在本實施例中，該下絕緣薄膜230是為一由ALD形成的Al2O3薄膜。在ALD中，原材料是為Al的TMA和氧的水、氧電漿、或臭氧。該下絕緣薄膜230最好是在200℃至600℃之範圍內的溫度下形成。
接在該下絕緣薄膜230的形成後面可以是最好在350℃至1000℃之範圍內之溫度下的熱處理。該下絕緣薄膜230也可以藉電漿CVD或濺鍍來形成。
如在圖16A中所示，一氧化薄膜233是形成在該下絕緣薄膜230上位於一個用於形成一閘極電極41的區域下面。更明確地，為了該氧化薄膜233的一氧化薄膜是形成在該下絕緣薄膜230上。一光阻是施加到該氧化薄膜、被曝露於來自一曝光裝置的光線、以及被顯影來形成一對應於該閘極電極41的光阻圖案(圖中未示)。該氧化薄膜之一未塗佈有光阻的部份是藉著RIE來移除俾可形成該氧化薄膜233。該光阻圖案然後是以一有機溶劑來移除。該氧化薄膜233是由一p-型導電性氧化物製成，或者更明確地，一種含 有從該包含NiO、Cu2O、CuAlO2、Ga2O3、與CuGaO2之群組中選擇出來之一者或二者或更多者的材料般。雖然這些氧化物在沒有雜質元件之下具有p-型導電性，這些氧化物可以被摻雜有p-型雜質元件俾可產生更佳的效果。該氧化薄膜233是為一由濺鍍形成之具有40 nm之厚度的NiO層。該氧化薄膜233也可以藉真空蒸鍍來形成。該氧化薄膜233可以在一氧或氮大氣中在300℃至1000℃之範圍內的溫度下被熱處理。
如在圖16B中所示，一上絕緣薄膜234是形成在該氧化薄膜233與該下絕緣薄膜230上。該上絕緣薄膜234是由一種絕緣含氮材料製成，或者更明確地，一像是SiN或AlN般的氮化物，或者一像是SiON或AlON般的氮氧化物。在本實施例中，該上絕緣薄膜234是為一藉著電漿CVD來形成之具有5 nm之厚度的SiN薄膜。要注意的是，該上絕緣薄膜234含氮。
如在圖17A中所示，一源極電極42和一汲極電極43是形成與該等半導體層接觸。更明確地，一光阻是施加到該上絕緣薄膜234、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有對應於該源極電極42與該汲極電極43之開孔的光阻圖案(圖中未示)。該上絕緣薄膜234、該下絕緣薄膜230、與該封頂層14是藉由像是利用一含氯成份之氣體之RIE般的乾蝕刻來被部份地移除俾可露出該電子供應層13。在該光阻圖案被移除之後，一光阻是再次施加到該上絕緣薄膜234、被曝露於來自一曝光裝置的光線、以及 被顯影來形成一具有對應於該源極電極42與該汲極電極43之開孔的光阻圖案(圖中未示)。一Ta/Al/Ta層狀金屬薄膜然後是藉著真空蒸鍍來形成而且是被浸泡在一有機溶劑內來把在該光阻圖案上的金屬薄膜剝離。因此，由Ta/Al/Ta製成的該源極電極42和該汲極電極43是形成在該電子供應層13上於一個未塗佈有光阻的區域內。該源極電極42和該汲極電極43然後為了歐姆接觸而是在600℃或較低的溫度下被熱處理。
如在圖17B中所示，該閘極電極41是形成在該上絕緣薄膜234上。更明確地，一光阻是施加到該上絕緣薄膜234、被曝露於來自一曝光裝置的光線、以及被顯影來形成一具有一對應於該用於形成閘極電極41之區域，即，在該上絕緣薄膜234下面之氧化薄膜233，之開孔的光阻圖案(圖中未示)。一Ni/Au層狀金屬薄膜然後是藉著真空蒸鍍來被形成而且是被浸泡在一有機溶劑內來把在該光阻圖案上的金屬薄膜剝離。因此，由Ni/Au製成的閘極電極41是形成在該上絕緣薄膜34上於一個未塗佈有光阻的預定區域內。這樣，該閘極電極41是設置在該氧化薄膜233之頂部上的上絕緣薄膜234上。
這樣，本實施例的半導體裝置會被製成。本實施例不包括一藉由乾蝕刻把像是封頂層14般之該等半導體層曝露於電漿的製程而會因此穩定地高產量地製造具有想要之特性的半導體裝置。
如在圖17B中所示，本實施例的半導體裝置包括 僅在閘極電極41下面的p-型導電性氧化薄膜233，其允許僅在該氧化薄膜233下面之2DEG 12a的電子被減少。因此，僅在該閘極電極41下面之2DEG 12a的電子會被減少。這會致使常關操作。在該氧化薄膜233與該封頂層14之間的下絕緣薄膜230和在該氧化薄膜233與該閘極電極41之間之含氮成份的上絕緣薄膜234可以減少閘極漏電流、保護該氧化薄膜、以及降低電子捕陷水平。其他的細節是如同在第一實施例中所述的一樣。
第四實施例
一第四實施例將會在下面作說明。本實施例包括一半導體裝置、一電源供應器、和一高頻放大器。
如在圖18中所示，本實施例的半導體裝置包括第一至第三實施例中之任一者之半導體裝置的分離封裝體。圖18是為該半導體裝置之分離封裝體之內的示意圖。該等電極的佈置是與在第一至第三實施例中的那些不同。
首先，該第一至第三實施例中之任一者的半導體裝置是藉切割來切成半導體晶片410。該等半導體晶片410是為由GaN半導體材料製成的HEMTs。該等半導體晶片410中之一者是利用像是焊錫般的固晶劑430來固定到一導線架420。該半導體晶片410是為該第一至第三實施例中之任一者的半導體裝置。
一閘極電極441是藉導線431來連接到一閘極端子421。一源極電極442是藉導線432來連接到一源極端子 422。一汲極電極443是藉導線433來連接到一源極端子423。注意的是，導線431,432和433是由像是Al般的金屬材料形成。該閘極電極441是為一閘極電極墊而且是連接到該第一至第三實施例中之任一者之半導體裝置的閘極電極41。該源極電極442是為一源極電極墊而且是連接到該第一至第三實施例中之任一者之半導體裝置的源極電極42。該汲極電極443是為一汲極電極墊而且是連接到該第一至第三實施例中之任一者之半導體裝置的汲極電極43。
該半導體裝置是藉著轉移鑄模來以壓模樹脂440密封。這樣，包括一由GaN半導體材料製成之HEMT之半導體裝置的分離封裝體會被製成。
本實施例的電源供應單元和高頻放大器將會在下面作說明。本實施例的電源供應單元與高頻放大器包括該第一至第三實施例中之任一者的半導體裝置。
本實施例中的電源供應器將會配合圖19在下面作說明。本實施例的電源供應單元460包括一高壓主要電路461、一低壓次要電路462、和一設置在該主要電路461與該次要電路462之間的變壓器463。該主要電路461包括一交流發電機464、一橋式整流器電路465、數個切換裝置466(在圖19中四個)和一個切換裝置467。該次要電路462包括數個切換裝置468(在圖19中三個)。在該主要電路461中之該等切換裝置466和467中之每一者是為該第一至第三實施例中之任一者之的半導體裝置。在該主要電路461中的該等切換裝置466和467最好是為常關半導體裝置。在該次要電路462中 的該等切換裝置468是為普通矽金屬絕緣體半導體場效電晶體(MISFETs)。
本實施例的高頻放大器將會配合圖20來在下面作說明。本實施例的高頻放大器470可以應用到行動電話的基地台功率放大器。該高頻放大器470包括一數位預失真電路471、混合器472、一功率放大器473、和一定向耦合器474。該數位預失真電路471補償一輸入訊號的非線性應力。該等混合器472把補償過的該輸入訊號與一交流訊號混合。該功率放大器473包括該第一至第三實施例中之任一者的半導體裝置。一在該等混合器472中與一交流訊號混合的輸出訊號會藉由，例如，切換來被發送到該數位預失真電路471。
11‧‧‧基體
12‧‧‧電子渡越層
12a‧‧‧2DEG
13‧‧‧電子供應層
14‧‧‧封頂層
21‧‧‧裝置隔離區域
30‧‧‧下絕緣薄膜
30a‧‧‧凹陷部份
31‧‧‧第一絕緣薄膜
31a‧‧‧開孔
32‧‧‧第二絕緣薄膜
32a‧‧‧凹陷部份
33‧‧‧氧化薄膜
34‧‧‧第三絕緣薄膜
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
60‧‧‧閘極凹坑
133‧‧‧氧化薄膜
230‧‧‧下絕緣薄膜
233‧‧‧氧化薄膜
234‧‧‧上絕緣薄膜
410‧‧‧半導體晶片
420‧‧‧導線架
421‧‧‧閘極端子
422‧‧‧源極端子
423‧‧‧汲極端子
430‧‧‧固晶劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
440‧‧‧壓模樹脂
441‧‧‧閘極電極
442‧‧‧源極電極
443‧‧‧汲極電極
460‧‧‧電源供應器
461‧‧‧高壓主要電路
462‧‧‧低壓主要電路
463‧‧‧變壓器
464‧‧‧交流發電機
465‧‧‧橋式整流器電路
466‧‧‧切換裝置
467‧‧‧切換裝置
468‧‧‧切換裝置
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
911‧‧‧基體
912‧‧‧電子渡越層
913‧‧‧電子供應層
913a‧‧‧閘極凹坑
921‧‧‧裝置隔離區域
931‧‧‧絕緣薄膜
942‧‧‧源極電極
943‧‧‧汲極電極
951‧‧‧p-GaN層
952‧‧‧NiO薄膜
圖1A至1C是為一第一實施例之用於製造半導體裝置之方法的製程圖(1)。
圖2A至2C是為該第一實施例之用於製造半導體裝置之方法的製程圖(2)。
圖3A和3B是為該第一實施例之用於製造半導體裝置之方法的製程圖(3)。
圖4是為比較範例1之半導體裝置的結構圖。
圖5A和5B是為比較範例1之半導體裝置與範例1之半導體裝置之某些特性的圖表。
圖6是為比較範例2之半導體裝置的結構圖。
圖7A和7B是為比較範例2之半導體裝置與範例1之半 導體裝置之某些特性的圖表。
圖8是為比較範例3之半導體裝置的結構圖。
圖9A和9B是為比較範例3之半導體裝置與範例1之半導體裝置之某些特性的圖表。
圖10A和10B是為該第一實施例之製造另一半導體裝置之方法的說明圖。
圖11是為該第一實施例之又另一半導體裝置的說明圖。
圖12A至12C是為一第二實施例之用於製造半導體裝置之方法的製程圖(1)。
圖13A至13C是為該第二實施例之用於製造半導體裝置之方法的製程圖(2)。
圖14A和14B是為該第二實施例之用於製造半導體裝置之方法的製程圖(3)。
圖15A至15C是為一第三實施例之用於製造半導體裝置之方法的製程圖(1)。
圖16A和16B是為該第三實施例之用於製造半導體裝置之方法的製程圖(2)。
圖17A和17B是為該第三實施例之用於製造半導體裝置之方法的製程圖(3)。
圖18是為一第四實施例之半導體裝置之分散封裝體的說明圖。
圖19是為該第四實施例之電源供應器的電路圖。
圖20是為該第四實施例之高-功率放大器的結構圖。
11‧‧‧基體
12‧‧‧電子渡越層
12a‧‧‧2DEG
13‧‧‧電子供應層
14‧‧‧封頂層
21‧‧‧裝置隔離區域
31‧‧‧第一絕緣薄膜
31a‧‧‧開孔

Claims (20)

  1. 一種半導體裝置，包含：一設置在一基體上的第一半導體層；一設置在該第一半導體層上的第二半導體層；一設置在該第二半導體層上的下絕緣薄膜；一設置在該下絕緣薄膜上的p-型導電性氧化薄膜；一設置在該氧化薄膜上的上絕緣薄膜；及一設置在該上絕緣薄膜上的閘極電極，其中，在該閘極電極下面的下絕緣薄膜具有一凹陷部份。
  2. 如申請專利範圍第1項所述之半導體裝置，其中，該氧化薄膜是設置在該下絕緣薄膜的凹陷部份中，而且除了該凹陷部份之外的該下絕緣薄膜是與該上絕緣薄膜接觸。
  3. 如申請專利範圍第1項所述之半導體裝置，其中，該下絕緣薄膜包括一具有一對應於該凹陷部份之開孔的第一絕緣薄膜和一設置在該開孔與該第一絕緣薄膜上的第二絕緣薄膜。
  4. 一種半導體裝置，包含：一設置在一基體上的第一半導體層；一設置在該第一半導體層上的第二半導體層；一設置在該第二半導體層上的下絕緣薄膜；一設置在該下絕緣薄膜上於一閘極電極下面的p-型導電性氧化薄膜；一設置在該氧化薄膜上的上絕緣薄膜；及 該設置在該上絕緣薄膜上的閘極電極。
  5. 如申請專利範圍第1項所述之半導體裝置，其中，該上絕緣薄膜是由一含氮成份的絕緣體製成。
  6. 如申請專利範圍第5項所述之半導體裝置，其中，該上絕緣薄膜含有從該包含SiN、AlN、SiON、與AlON之群組中選擇出來之一者。
  7. 如申請專利範圍第1項所述之半導體裝置，更包含各與該第二半導體層接觸的一源極電極和一汲極電極。
  8. 如申請專利範圍第1項所述之半導體裝置，其中，該下絕緣薄膜是由一種含有從該包含Al2O3、SiN、SiO2、HfO2、Ta2O5、ZrO2、與MgO之群組中選擇出來之一者或二者或更多者的材料製成。
  9. 如申請專利範圍第1項所述之半導體裝置，其中，該氧化薄膜是由一種含有從該包含NiO、CuO2、CuAlO2、Ga2O3、與CuGaO2之群組中選擇出來之一者或二者或更多者的材料製成。
  10. 如申請專利範圍第1項所述之半導體裝置，更包含一在該第二半導體層與該下絕緣薄膜之間的第三半導體層。
  11. 如申請專利範圍第1項所述之半導體裝置，其中，該第一半導體層是由一包含GaN的材料製成。
  12. 如申請專利範圍第1項所述之半導體裝置，其中，該第二半導體層是由一包含AlGaN的材料製成。
  13. 一種用於製造半導體裝置之方法，包含：接連地在一基體上形成一第一半導體層和一第二半 導體層；形成一具有一凹陷部份的下絕緣薄膜在該第二半導體層上於一個用於形成一閘極電極的區域下面；形成一p-型導電性氧化薄膜在該下絕緣薄膜上；形成一上絕緣薄膜在該氧化薄膜上；及形成該閘極電極在該上絕緣薄膜上。
  14. 如申請專利範圍第13項所述之用於製造半導體裝置之方法，更包含：在形成該氧化薄膜之後移除在該下絕緣薄膜之凹陷部份中的氧化薄膜，其中，接在該移除該氧化薄膜後面的是形成該上絕緣薄膜。
  15. 如申請專利範圍第13項所述之用於製造半導體裝置之方法，其中，該形成該下絕緣薄膜包含：形成一具有一對應於該凹陷部份之開孔的第一絕緣薄膜，及形成一第二絕緣薄膜在該開孔和該第一絕緣薄膜上。
  16. 一種用於製造半導體裝置之方法，含：相繼地形成一第一半導體層與一第二半導體層在一基體上；形成一下絕緣薄膜在該第二半導體層上；形成一p-型導電性氧化薄膜在該下絕緣薄膜上於一個用於形成一閘極電極的區域下面； 形成一上絕緣薄膜在該氧化薄膜和該下絕緣薄膜上；及形成該閘極電極在該上絕緣薄膜上。
  17. 如申請專利範圍第13項所述之用於製造半導體裝置之方法，其中，該上絕緣薄膜是由一包含氮成份的絕緣體製成。
  18. 如申請專利範圍第13項所述之用於製造半導體裝置之方法，更包含形成各與該第二半導體層接觸的一源極電極和一汲極電極。
  19. 一種電源供應器，包含：一半導體裝置，其中，該半導體裝置包含一設置在一基體上的第一半導體層；一設置在該第一半導體層上的第二半導體層；一設置在該第二半導體層上的下絕緣薄膜；一設置在該下絕緣薄膜上的p-型導電性氧化薄膜；一設置在該氧化薄膜上的上絕緣薄膜；及一設置在該上絕緣薄膜上的閘極電極，其中，在該閘極電極下面的該下絕緣薄膜具有一凹陷部份。
  20. 一種放大器，包含：一半導體裝置，其中，該半導體裝置包含一設置在一基體上的第一半導體層；一設置在該第一半導體層上的第二半導體層；一設置在該第二半導體層上的下絕緣薄膜；一設置 在該下絕緣薄膜上的p-型導電性氧化薄膜；一設置在該氧化薄膜上的上絕緣薄膜；及一設置在該上絕緣薄膜上的閘極電極，其中，在該閘極電極下面的該下絕緣薄膜具有一凹陷部份。
TW101132714A 2011-09-27 2012-09-07 半導體裝置及半導體裝置之製造方法 TWI476914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211561A JP2013074069A (ja) 2011-09-27 2011-09-27 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201318165A true TW201318165A (zh) 2013-05-01
TWI476914B TWI476914B (zh) 2015-03-11

Family

ID=47910298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101132714A TWI476914B (zh) 2011-09-27 2012-09-07 半導體裝置及半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US9269782B2 (zh)
JP (1) JP2013074069A (zh)
KR (1) KR101358489B1 (zh)
CN (1) CN103022105A (zh)
TW (1) TWI476914B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6136573B2 (ja) * 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI609490B (zh) * 2013-05-31 2017-12-21 住友化學股份有限公司 半導體基板、半導體基板之製造方法及電子裝置
US9564330B2 (en) * 2013-08-01 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Normally-off enhancement-mode MISFET
US9978844B2 (en) * 2013-08-01 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. HEMT-compatible lateral rectifier structure
JP2015198210A (ja) * 2014-04-03 2015-11-09 三菱電機株式会社 半導体装置およびその製造方法
JP6528366B2 (ja) 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
JP6349592B2 (ja) * 2014-07-22 2018-07-04 株式会社Flosfia 半導体装置
US9601608B2 (en) * 2014-11-13 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for a gallium nitride (GaN) high electron mobility transistor
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US20200066848A1 (en) * 2016-04-01 2020-02-27 Intel Corporation Gallium nitride transistor with underfill aluminum nitride for improved thermal and rf performance
CN108242466B (zh) * 2016-12-26 2020-09-01 中国科学院苏州纳米技术与纳米仿生研究所 场发射器件及其制作方法
JP6859646B2 (ja) * 2016-09-29 2021-04-14 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器
CN106328701A (zh) * 2016-11-24 2017-01-11 苏州能屋电子科技有限公司 基于双层盖帽层结构的ⅲ族氮化物hemt器件及其制作方法
JP6627138B2 (ja) * 2018-05-17 2020-01-08 株式会社Flosfia 半導体装置
JP2021533556A (ja) 2018-08-06 2021-12-02 メイコム テクノロジー ソリューションズ ホールディングス インコーポレイテッド 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
JP6639593B2 (ja) * 2018-09-06 2020-02-05 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI288435B (en) * 2000-11-21 2007-10-11 Matsushita Electric Ind Co Ltd Semiconductor device and equipment for communication system
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP4457564B2 (ja) * 2002-04-26 2010-04-28 沖電気工業株式会社 半導体装置の製造方法
JP4776162B2 (ja) 2003-12-19 2011-09-21 古河電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2006222414A (ja) 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7548112B2 (en) 2005-07-21 2009-06-16 Cree, Inc. Switch mode power amplifier using MIS-HEMT with field plate extension
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
EP2068355A4 (en) * 2006-09-29 2010-02-24 Fujitsu Ltd VERBUND SEMICONDUCTOR ARRANGEMENT AND PROCESS FOR THEIR MANUFACTURE
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US8304809B2 (en) * 2007-11-16 2012-11-06 Furukawa Electric Co., Ltd. GaN-based semiconductor device and method of manufacturing the same
JP2010050280A (ja) * 2008-08-21 2010-03-04 Toyota Motor Corp 窒化物半導体装置
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
JP5597921B2 (ja) 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5582378B2 (ja) 2009-02-27 2014-09-03 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2010232610A (ja) 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101358489B1 (ko) 2014-02-05
CN103022105A (zh) 2013-04-03
US9269782B2 (en) 2016-02-23
US20130075789A1 (en) 2013-03-28
JP2013074069A (ja) 2013-04-22
KR20130033965A (ko) 2013-04-04
TWI476914B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
TWI542008B (zh) 半導體裝置
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
TWI549296B (zh) 半導體裝置及其製造方法
TWI500148B (zh) 半導體裝置
JP5114947B2 (ja) 窒化物半導体装置とその製造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
TWI470795B (zh) 半導體裝置及半導體裝置之製造方法
US20150311333A1 (en) Semiconductor device and method of fabricating semiconductor device
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
TW201417280A (zh) 化合物半導體裝置及其製造方法
US20170125545A1 (en) Compound semiconductor device and manufacturing method thereof
US9899492B2 (en) Compound semiconductor device and method for manufacturing the same
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
TW201427013A (zh) 化合物半導體裝置及其製造方法
TWI497711B (zh) 半導體裝置及其製造方法
JP2018085414A (ja) 化合物半導体装置
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP2013065720A (ja) 半導体結晶基板、半導体結晶基板の製造方法、半導体装置の製造方法、電源装置及び増幅器
JP2022016950A (ja) 半導体装置
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP2022110730A (ja) 半導体装置及び半導体装置の製造方法
JP2015082599A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees