CN102956193A - 显示设备和电子装置 - Google Patents

显示设备和电子装置 Download PDF

Info

Publication number
CN102956193A
CN102956193A CN2012102923248A CN201210292324A CN102956193A CN 102956193 A CN102956193 A CN 102956193A CN 2012102923248 A CN2012102923248 A CN 2012102923248A CN 201210292324 A CN201210292324 A CN 201210292324A CN 102956193 A CN102956193 A CN 102956193A
Authority
CN
China
Prior art keywords
period
drv
driving transistors
luminescence unit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102923248A
Other languages
English (en)
Other versions
CN102956193B (zh
Inventor
山下淳一
小野山有亮
三并彻雄
丰村直史
山本哲郎
内野胜秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102956193A publication Critical patent/CN102956193A/zh
Application granted granted Critical
Publication of CN102956193B publication Critical patent/CN102956193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

一种显示设备包括：多个发光元件，每个发光元件具有发光单元和用于驱动该发光单元的驱动电路。该驱动电路至少包括：（A）具有源极/漏极区域、沟道形成区域以及栅电极的驱动晶体管，（B）具有源极/漏极区域、沟道形成区域以及栅电极的视频信号写入晶体管，以及（C）电容单元。在驱动晶体管中，（A-1）源极/漏极区域的一个连接到对应的电流供应线，（A-2）源极/漏极区域的另一区域连接到发光单元并且连接到电容单元的一端，并且形成第二节点，以及（A-3）栅电极连接到视频信号写入晶体管的源极/漏极区域的另一区域，并且连接到电容单元的另一端，并且形成第一节点。

Description

显示设备和电子装置
技术领域
本公开涉及显示设备和电子装置。
背景技术
近年来，作为由液晶显示器为代表的显示设备，使用有机电致发光元件（下文中，简称为“有机EL元件”）的有机电致发光显示设备（下文中，简称为“有机EL显示设备”）正在吸引注意。有机EL显示设备属于自发光类型，并且具有低功耗的特性。考虑到有机EL显示器具有对高分辨率和高速视频信号的充分响应性，并且对于实践应用和商业化的开发正在紧密地进行。
有机EL显示设备具有多个发光元件，每个元件包括发光单元ELP和用于驱动该发光单元ELP的驱动电路。例如，图23A是发光元件的等效电路图，该发光元件包括具有两个晶体管和一个电容单元的驱动电路（例如，参见JP-A-2007-310311）。驱动电路具有包括源极/漏极区域、沟道形成区域和栅电极的驱动晶体管TDrv，包括源极/漏极区域、沟道形成区域和栅电极的视频信号写入晶体管TSig，以及电容单元C1。参考数字CEL表示发光单元C1的寄生电容。
在驱动晶体管TDrv中，源极/漏极区域的一个区域连接到电流供应线CSL，并且源极/漏极区域的另一区域连接到发光单元ELP，还连接到电容单元C1的一端以构成第二节点ND2。驱动晶体管TDrv的栅电极连接到视频信号写入晶体管TSig的源极/漏极区域的另一区域，并且还连接到电容单元C1的另一端以构成第一节点ND1。
在视频信号写入晶体管TSig中，源极/漏极区域的一个区域连接到数据线DTL，并且栅电极连接到扫描线SCL。
电流供应线CSL连接到电流供应单元100，数据线DTL连接到视频信号输出电路102，并且扫描线SCL连接到扫描电路101。在发光单元ELP发光时（也就是说，发光单元ELP发光之前和之后），电流从电流供应单元100通过电流供应线CSL和驱动晶体管TDrv流到发光单元ELP，并且发光单元ELP的阳极电极（对应于第二节点ND2）的电势升高直到达到对应于电流值的操作点。
发明内容
另一方面，当在硅半导体基底中提供的p型阱内形成具有n沟道驱动晶体管TDrv的驱动电路时，对于稳定的操作，考虑其中p型阱处于固定电势（例如，p型阱接地）的配置。换句话说，当将驱动晶体管TDrv当作四端晶体管时，考虑其中背栅极端接地的配置。然而，当使用该配置时，以下问题可能出现。也就是说，在使用该驱动电路的发光元件ELP发光时，如上所述第二节点ND2的电势升高。附带地，由于p型阱的电势中不存在变化，所以p型阱和驱动晶体管TDrv的源极之间的电势Vbs升高，并且驱动晶体管TDrv中流过的电流Ids由于所谓背栅极效应降低。结果，发光单元ELP的亮度变得比期望亮度低。因此，为了解决该现象，必需在背栅极效应的前景中增大从视频信号输出电路102输出的信号的值，导致了有机EL显示设备的功耗增大的问题。当发光单元ELP劣化时，如图23B的示意性视图中所示，发光单元ELP的I-V特性劣化。因此，为了与劣化之前相同的电流在发光单元ELP中流过，必需进一步增大阳极电极的电势。附带地，当阳极电极（对应于第二节点ND2）的电势进一步增大时，由于背栅极效应与如上所述相同的问题出现。
因此期望提供一种具有能够抑制背栅极效应的出现的配置或结构的显示设备，并且期望提供包括该显示设备的电子装置。本公开的实施例指向包括多个发光元件的显示设备，每个发光元件具有发光单元和用于驱动该发光单元的驱动电路。该驱动电路至少包括：（A）具有源极/漏极区域、沟道形成区域以及栅电极的驱动晶体管，（B）具有源极/漏极区域、沟道形成区域以及栅电极的视频信号写入晶体管，以及（C）电容单元。在驱动晶体管中，（A-1）源极/漏极区域的一个区域连接到对应的电流供应线，（A-2）源极/漏极区域的另一区域连接到发光单元并且连接到电容单元的一端，并且形成第二节点，以及（A-3）栅电极连接到视频信号写入晶体管的源极/漏极区域的另一区域，并且连接到电容单元的另一端，并且形成第一节点。在视频信号写入晶体管中，（B-1）源极/漏极区域的一个区域连接到对应的数据线，并且（B-2）栅电极连接到对应的扫描线。驱动晶体管形成在第一导电型硅半导体基底中的第二导电型第一阱内形成的第一导电型第二阱中，视频信号写入晶体管形成在第一导电型硅半导体基底中，并且驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起。
本公开的另一实施例指向包括根据本公开的实施例的上述显示设备的电子装置。
在根据本公开实施例的显示设备或根据本公开的另一实施例的电子装置的显示设备中，驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起。由于该原因，当驱动晶体管的源极/漏极区域的另一区域的电势升高或电压增大时，第二阱的电势也升高或电压增大。因此，可能抑制背栅极效应（也称为基底偏置效应）的出现，以取得驱动电路的稳定操作，并且抑制显示设备或电子装置的功耗的增大。
附图说明
图1是包括示例1的显示设备或电子装置的显示设备中的驱动电路的发光元件的示意性局部剖视图。
图2A和2B分别是构成示例1和2的显示设备或电子装置的显示设备中的驱动电路的驱动晶体管和视频信号写入晶体管的提取部分的示意性局部剖视图。
图3是包括示例1的显示设备或电子装置的显示设备中的驱动电路的修改的发光元件的示意性局部剖视图。
图4是构成示例3的显示设备或电子装置的显示设备的电路的概念图。
图5是示例3的5Tr/1C驱动电路的等效电路图。
图6是示例3的5Tr/1C驱动电路的示意性驱动时序图。
图7A-7D是示意性示出构成示例3的5Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图8A-8E是在图7D之后示意性示出构成示例3的5Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图9是构成示例4的显示设备或电子装置的显示设备的电路的概念图。
图10是示例4的4Tr/1C驱动电路的等效电路图。
图11是示例4的4Tr/1C驱动电路的示意性驱动时序图。
图12A-12D是示意性示出构成示例4的4Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图13A-13D是在图12D之后示意性示出构成示例4的4Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图14是构成示例5的显示设备或电子装置的显示设备的电路的概念图。
图15是示例5的3Tr/1C驱动电路的等效电路图。
图16是示例5的3Tr/1C驱动电路的示意性驱动时序图。
图17A-17D是示意性示出构成示例5的3Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图18A-18E是在图17D之后示意性示出构成示例5的3Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图19是构成示例1和6的显示设备或电子装置的显示设备的电路的概念图。
图20是示例1和6的2Tr/1C驱动电路的等效电路图。
图21是示例1和6的2Tr/1C驱动电路的示意性驱动时序图。
图22A-22F是示意性示出构成示例1和6的2Tr/1C驱动电路的每个晶体管的通/断状态等的图。
图23A是现有有机EL显示设备的驱动电路的电路图，图23B是示意性示出当发光单元劣化时发光单元的I-V特性的劣化的图。
具体实施方式
虽然以下将参考附图与示例有关的描述本公开，但是本公开不限于示例，并且示例中的各种数值和材料用于图示。将按以下顺序提供描述。
1．根据本公开实施例的显示设备和电子装置的总体描述
2．示例1（根据本公开实施例的显示设备和电子装置）
3．示例2（示例1的修改）
4．示例3（示例1的另一修改．5Tr/1C驱动电路）
5．示例4（示例1的另一修改．4Tr/1C驱动电路）
6．示例5（示例1的另一修改．3Tr/1C驱动电路）
7．示例6（示例1的另一修改．2Tr/1C驱动电路）
[根据本公开实施例的显示设备和电子装置的总体描述]
在根据本公开实施例的显示设备或电子装置的显示设备中，可以制造这样的形式，其中在形成在第一导电型硅半导体基底中形成的第一导电型第三阱中形成视频信号写入晶体管，并且第三阱在所有发光元件中处于相同电势。在包括该形式的据本公开实施例的显示设备或电子装置的显示设备中，可以制造在每个发光元件中电隔离第一阱的形式。
虽然p型用作第一导电型并且n型用作第二导电型，但是形式不限于此。第一导电型可以是n型并且第二导电型可以是p型。
在根据本公开实施例的显示设备或电子装置的显示设备中，电流供应线连接到电流供应单元，数据线连接到视频信号输出电路，并且扫描线连接到扫描电路。电流供应单元、视频信号输出电路和扫描电路通常包含在显示设备中。
例如，驱动电路可以是具有两个驱动晶体管（驱动晶体管和视频信号写入晶体管）和一个电容单元的驱动电路（称为“2Tr/1C”驱动电路）的驱动电路，具有两个驱动晶体管（驱动晶体管、视频信号写入晶体管和一个晶体管）和一个电容单元的驱动电路（称为“3Tr/1C”驱动电路）的驱动电路，具有两个驱动晶体管（驱动晶体管、视频信号写入晶体管和两个晶体管）和一个电容单元的驱动电路（称为“4Tr/1C”驱动电路）的驱动电路，或者具有两个驱动晶体管（驱动晶体管、视频信号写入晶体管和三个晶体管）和一个电容单元的驱动电路（称为“5Tr/1C”驱动电路）的驱动电路。具体地，发光单元可以具有有机电致发光发光单元（有机EL发光单元）。驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起。具体地，例如，第一导电型的连接区域提供在第二阱的表面区域中，驱动晶体管的源极/漏极区域的连接和另一区域相互直接或通过导电材料层电连接在一起。可替代地，驱动晶体管的源极/漏极区域的连接区域和另一区域可以通过接触孔、布线等电连接在一起。
根据本公开实施例的显示设备或电子装置的显示设备可以具有其中执行所谓单色显示的配置或者这样的配置，其中一个像素具有多个子像素，具体地，一个像素具有红色发光子像素、绿色发光子像素和蓝色发光子像素三个子像素。每个像素可以具有包括这些三种子像素和一种子像素或多种子像素的一组子像素（例如，一组子像素包括发射用于改进亮度的白光的子像素，一组子像素包括发射用于扩展色彩再现范围的补色光的子像素，一组子像素包括发射用于扩展色彩再现范围的黄光的子像素，或者一组子像素包括发射用于扩展色彩再现范围的黄色和青色光的子像素）。
根据本公开实施例的显示设备或电子装置的显示设备中，各种电路（诸如电流供应单元、视频信号输出电路和扫描电路）、各种布线（诸如电流供应线、数据线和扫描线）和发光单元的配置或结构可以是已知的配置或结构。具体地，例如，由有机EL发光单元构成的发光单元可以具有例如阳极电极、有机材料层（例如，具有其中空穴传送层、发光层和电子传送层层压的结构）、阴极电极等。构成驱动电路的电容单元可以具有一个电极、另一电极和插入这些电极之间的电介质层（绝缘层）。构成驱动电路的晶体管和电容单元形成在硅半导体基底中，并且例如发光单元形成在通过绝缘夹层构成驱动电路的晶体管和电容单元之上。驱动晶体管的源极/漏极区域的另一个例如通过接触孔连接到发光单元的阳极电极。
[示例1]
示例1涉及根据本公开实施例的显示设备和电子装置，具体地涉及有机EL显示设备和包括有机EL显示设备的电子装置。下文中，每个示例的显示设备和电子装置的显示设备统一地简称为“示例的显示设备”。图1是包括示例1的显示设备中的驱动电路的发光元件的示意性局部剖视图。图2A是构成驱动电路的驱动晶体管和视频信号写入晶体管的提取部分的示意性局部剖视图。图20是包括示例1（其中驱动电路是具有两个晶体管TDrv和TSig与一个电容单元C1的驱动电路（2Tr/1C驱动电路）的示例）的显示设备中的驱动电路的发光元件的等效电路图。图19是构成显示设备的电路的概念图。在图1的示意性局部剖视图中，为了简化附图，还包括沿不同的垂直虚拟平面得到的显示设备的剖视图。
示例1的显示设备是具有多个发光元件1的显示设备。每个发光元件1包括发光单元（具体地，有机EL发光单元）ELP和用于驱动发光单元ELP的驱动电路。
显示设备具有按二维矩阵排列的N×M个像素。一个像素具有三个子像素（发射红光的红色发光子像素、发射绿光的绿色发光子像素和发射蓝光的蓝色发光子像素）。
如图19的电路的概念图中所示，示例1的显示设备包括（a）电流供应单元100、（b）扫描电路101、（c）视频信号输出电路102、（d）按二维矩阵排列的、在第一方向的N个发光元件1和在不同于第一方向的第二方向（具体地，垂直于第一方向的方向）的M个发光元件1的总共N×M个发光元件1、（e）连接到电流供应单元100并且在第一方向延伸的M个电流供应线CSL、（f）连接到扫描电路101并且在第一方向延伸的M个扫描线SCL、以及（g）连接到视频信号输出电路102并且在第二方向延伸的N个数据线DTL。虽然在图19中示出3×3个发光元件1，但是这仅仅用于图示。电流供应单元100或扫描电路101可以在扫描线SCL的一端排列，或者可以在两端排列。
驱动电路至少包括（A）具有源极/漏极区域、沟道形成区域和栅电极的驱动晶体管TDrv，（B）具有源极/漏极区域、沟道形成区域和栅电极的视频信号写入晶体管TSig，以及（C）电容单元C1。具体地，驱动晶体管TDrv和视频信号写入晶体管TSig是MOSFET。
在驱动晶体管TDrv中，（A-1）源极/漏极区域的一个区域24连接到对应的电流供应线CSL、（A-2）源极/漏极区域的另一区域25连接到发光单元ELP以及连接到电容单元C1的一端，并且形成第二节点ND2，以及（A-3）栅电极21连接到视频信号写入晶体管TSig的源极/漏极区域的另一区域35，以及连接到电容单元C1的另一端，并且形成第一节点ND1。
在视频信号写入晶体管TSig中，（B-1）源极/漏极区域的一个区域34连接到对应的数据线DTL，以及（B-2）栅电极31连接到对应的扫描线SCL。
电容单元C1（在图1中由画圈部分指示）具有一个电极41、另一电极42、在这些电极41和42之间插入的电介质层（绝缘层）43。在驱动晶体管TDrv中，源极/漏极区域的一个区域（在该示例中，具体地，在发光单元发光时用作漏极区域24的源极/漏极区域。同样应用于以下描述）连接到电流供应单元100。源极/漏极区域的另一个（在该示例中，具体地，在发光单元发光时用作源极区域25的源极/漏极区域。同样应用于以下描述）连接到发光单元（有机EL发光单元）ELP的阳极电极51，以及连接到电容单元C1的另一电极42。栅电极连接到视频信号写入晶体管TSig的源极/漏极区域的另一区域（在该示例中，具体地，在视频信号写入时用作源极区域35的源极/漏极区域。同样应用于以下描述），以及连接到电容单元C1的一个电极41，并且形成第一节点ND1。在视频信号写入晶体管TSig中，源极/漏极区域的一个区域（在该示例中，具体地，在视频信号写入时用作漏极区域34的源极/漏极区域。同样应用于以下描述）连接到数据线DTL，并且栅电极31连接到扫描线SCL。注意参考标号15表示隔离区域，参考标号22和32表示栅极绝缘层，并且参考标号23和33表示栅极侧壁。
驱动晶体管TDrv的漏极区域24通过接触孔、接触点70和电源供应线CSL连接到电源供应单元100。视频信号写入晶体管TSig的漏极区域34通过另一接触孔、另一接触点70和数据线DTL连接到视频信号输出电路102。视频信号写入晶体管TSig的栅电极31通过另一接触孔、另一接触点70和扫描线SCL连接到扫描电路101。电容单元C1的另一电极42通过另一接触孔和另一接触点70连接到发光单元ELP的阳极电极51。提供接触孔和接触点70以便不与在第一方向延伸的扫描线SCL或电流供应线CSL短路。图1示出这样的状态。
驱动晶体管TDrv形成在第一导电型（p型）第二阱12内，该第一导电型第二阱形成在第一导电型（在该示例中，具体地p型）硅半导体基底10中形成的第二导电型（在该示例中，具体地n型）第一阱11内。视频信号写入晶体管TSig形成在第一导电型（p型）硅半导体基底10中形成的第一导电型（p型）第三阱13内。驱动晶体管TDrv的源极/漏极区域的另一区域（漏极区域25）和第二阱12电连接在一起。具体地，第一导电型（p+）的连接区域26形成在第二阱12的表面区域中。驱动晶体管TDrv的源极/漏极区域的连接区域26和另一区域25通过接触孔17、布线等（具体地，电容单元C1的另一电极42）电连接。
第三阱13在所有发光元件中处于相同的电势。具体地，第三阱13通过硅半导体基底10处于第一预定电势（例如，地电势）。第一阱11在每个发光元件1中电隔离。具体地，构成每个发光元件1的驱动晶体管TDrv由隔离区域15包围，并且第一阱11由通过p型硅半导体基底10构成的p型半导体层包围。第一阱11用作关于第二阱12的保护环。第一阱11通过布线（未示出）处于第二预定电势（例如，电源电势）。
如作为包括示例1的显示设备中的驱动电路的修改的发光元件的示意性局部剖视图的图3所示，作为与第三阱13相同的第一导电型（p型）的阱（第四阱14）可以形成在硅半导体基底10的区域中，其中驱动晶体管TDrv要与第三阱13的形成同时形成，并且第一阱11和第二阱12可以提供在第一导电型（p型）第四阱14内。
可替代地，换句话说，示例1的显示设备具有多个发光元件，每个发光元件具有发光单元和用于驱动该发光单元的驱动电路。驱动电路至少包括发光单元ELP、电容单元C1、由MOSFET构成并且保持电容单元C1中的驱动信号（亮度信号）VSig的视频信号写入晶体管TSig、以及由MOSFET构成并且基于电容单元C1中保持的驱动信号（亮度信号）VSig驱动发光单元ELP的驱动晶体管TDrv。
驱动晶体管TDrv形成在第一导电型第二阱12内，该第一导电型第二阱12形成在第一导电型硅半导体基底10中形成的第二导电型第一阱11内，视频信号写入晶体管TSig形成在第一导电型硅半导体基底10中，并且驱动晶体管TDrv的源极/漏极区域的另一区域和第二阱12电连接在一起。
硅半导体基底10中提供的驱动晶体管TDrv和视频信号写入晶体管TSig用绝缘夹层61覆盖。电容单元C1的另一电极42和电介质层（绝缘层）43形成在绝缘夹层61上，并且电容单元C1的一个电极41形成在电介质层（绝缘层）43上。绝缘夹层61形成在电介质层（绝缘层）43和电容单元C1的一个电极41上，并且扫描线SCL形成在绝缘夹层62上。绝缘夹层63形成在绝缘夹层62和扫描SCL上，并且数据线DTL形成在绝缘夹层63上。绝缘夹层64形成在绝缘夹层63和数据线DTL上，并且电流供应线CSL形成在绝缘夹层64上。绝缘夹层65形成在绝缘夹层64和电流供应线CSL上，并且构成发光单元ELP的阳极电极51形成在绝缘夹层65上。阳极电极51暴露在其底部的具有开口的绝缘夹层66形成在绝缘夹层65和阳极电极51上，构成发光单元ELP的空穴传送层、发光层、电子传送层（具有这些层的层叠结构的有机材料层52）和阴极电极53形成在绝缘夹层66和阳极电极51上，并且绝缘夹层67形成在阴极电极53上。玻璃板（未示出）通过粘合剂层（未示出）粘贴到绝缘夹层67上。在一些情况下，不必执行有机材料层52和阴极电极53的图案形成。扫描线SCL、数据线DTL和电流供应线CSL的层叠顺序不限于上述层叠顺序，并且是固有地任意的。
上面描述的发光元件1可以通过已知方法制造，并且制造发光元件1时使用的各种材料可以是已知材料。
将在以下描述的示例6中描述示例1的驱动电路的操作。
在示例1的显示设备中，由于构成驱动电路的驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起，当驱动晶体管的源极/漏极区域的另一区域的电势升高或电压增大时，第二阱的电势也升高或电压增大。相应地，可能抑制背栅极效应的出现，以获得驱动电路的稳定操作，并且抑制显示设备的功耗的增加。虽然在现有技术中，必需排序用于控制以下描述的发光单元ELP中的亮度的驱动信号（亮度信号）VSig的宽信号动态范围，但是在根据本公开实施例的驱动电路中，变得可能设置窄信号动态范围和抑制数据线的充电/放电电流，从而对显示设备的低功耗做出贡献。因为驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起，所以当发光单元ELP劣化时发光单元ELP的I-V特性劣化。因此即使当阳极电极的电势较高时，也不出现问题。
[示例2]
示例2是示例1的修改。图2B是构成示例2的显示设备中的驱动电路的驱动晶体管和视频信号写入晶体管的提取部分的示意性局部剖视图。在示例2中，第一导电型（p+）的连接区域26提供在第二阱12的表面区域。与第一示例的不同在于导电材料层27（具体地，金属硅化物层）形成在连接区域26和源极区域25的表面上。利用该配置，可能可靠地将驱动晶体管TDrv的源极/漏极区域的另一区域（源极区域25）和第二阱电连接在一起。
具体地，导电材料层27可以通过SALICADE（自对准硅化物（self-alignedsilicide））处理形成。也就是说，在驱动晶体管TDrv的栅极绝缘层22的形成、栅电极21的形成、用于形成LDD结构的离子注入、栅极侧壁23的形成、基于离子注入的源极/漏极区域24和25的形成、以及基于离子注入的连接区域26的形成之后，在整个表面上形成金属层（例如，钴层）。执行热处理，并且硅半导体基底10中的硅原子与金属层中的金属原子反应以形成金属硅化物层。因此，形成导电材料层27。此时，金属硅化物层可以形成在栅电极21的顶部表面上。其后，移除不与硅原子反应的金属层，并且退火金属硅化物层以稳定金属硅化物层。以该方式，可能获得稳定地将驱动晶体管TDrv的源极/漏极区域的另一区域（源极区域25）和第二阱电连接在一起的导电材料层27。
[示例3]
在以下描述的示例3或示例4-6中，执行根据本公开实施例的驱动电路的操作。例如，以下描述的示例3或示例4-6中的驱动驱动电路的方法的概述如下。也就是说，驱动驱动电路的方法包括以下步骤：（a）执行用于施加第一节点初始化电压到第一节点ND1并且施加第二节点初始化电压到第二节点ND2的预处理，以便第一节点ND1和第二节点ND2之间的电势差超过驱动晶体管TDrv的阈值电压Vth，并且第二节点ND2和发光单元ELP的阴极电极之间的电势差不超过发光单元ELP的阈值电压Vth-EP，（b）在保持第一节点ND1的电势以增大第二节点ND2的电势的状态下，设置驱动晶体管TDrv的漏极区域的电势高于在步骤（a）中的第二节点ND2的电势，并且执行用于使第一节点ND1和第二节点ND2之间的电势差接近于驱动晶体管TDrv的阈值电压Vth的阈值电压取消处理，（c）执行用于通过响应于来自扫描线SCL的信号变为导通状态的视频信号写入晶体管TSig施加来自数据线DTL的视频信号电压到第一节点ND1的写入处理，并且将驱动晶体管TDrv置入导通状态，（d）响应于来自扫描线SCL的信号将视频信号写入晶体管TSig置入截止状态，以将第一节点ND1置入浮置状态，以及（e）允许基于第一节点ND1和第二节点ND2之间的电势差的值的电流通过驱动晶体管TDrv从电流供应单元100流入到发光单元ELP，以驱动发光单元ELP。
如上所述，在步骤（b）中，执行其中使第一节点和第二节点之间的电势差接近驱动晶体管的阈值电压的阈值电压取消处理。质量上的，在阈值电压取消处理中，使第一节点ND1和第二节点ND2之间的电势差（换句话说，驱动晶体管TDrv的栅电极22和源极区域25之间的电势差Vsg）如何接近驱动晶体管TDrv的阈值电压Vth取决于阈值电压取消处理的时间。相应地，例如，在确保阈值电压取消处理的充足时间的形式中，第一节点ND1和第二节点ND2之间的电势差达到驱动晶体管TDrv的阈值电压Vth，并且驱动晶体管TDrv置入截止状态。在阈值电压取消处理的时间仅必需设置短的形式下，第一节点ND1和第二节点ND2之间的电势差大于驱动晶体管TDrv的阈值电压Vth，并且驱动晶体管TDrv可以不置入截止状态。作为阈值电压取消处理的结果，驱动晶体管TDrv置入截止状态不是必需的。
假设线顺序驱动构成每个像素的发光元件，并且显示帧速率是FR（次/秒）。也就是说，同时驱动构成在第m（其中m=1，2，3，…，和M）行中排列的N个像素（3×N个子像素）的发光元件。换句话说，在构成一行的发光元件的每个中，按照这些发光元件所属的行控制发光/不发光定时。用于将视频信号写入到构成一行的每个像素的处理可以是用于同时写入视频信号到所有像素的处理（同时写入处理），或者用于顺序写入视频信号到每个像素的处理（顺序写入处理）。可以根据发光元件或驱动电路的配置适当地选择这些写入处理。
下文中，将描述构成第m行和第n（其中n=1，2，3，…，和N）列中的像素的一个子像素的发光元件的驱动或操作。相关子像素或发光元件下文中称为第（n，m）个子像素或第（n，m）个发光元件。执行各种处理（阈值电压取消处理、写入处理、以及以下描述的迁移率校正处理），直到在第m行中排列的每个发光元件的水平扫描时段（第m个水平扫描时段）结束。在第m个水平扫描时段中执行写入处理或迁移率校正处理是必须的。取决于发光元件或驱动电路的类型，阈值电压取消处理或相关的处理可以在第m个水平扫描时段之前执行。
在上述各种处理结束之后，构成第m行中排列的每个发光元件的发光单元发光。发光单元可以立刻或在上述各种处理结束之后过去预定时段（例如，用于预定数量的行的水平扫描时段）时发光。可以根据显示设备的规格、发光元件或驱动电路的配置等，适当地设置预定时段。在以下的描述中，为了描述方便，假设发光单元在各种处理结束之后立刻发光。构成第m行中排列的每个发光元件的发光单元的发光在紧接第（m+m’）行中排列的每个发光元件的水平扫描时段的开始之前持续。显示设备的设计规范确定“m’”。也就是说，在某一显示帧中构成第m行中排列的每个发光元件的发光单元的发光持续直到第（m+m’-1）个水平扫描时段。构成第m行中排列的每个发光元件的发光单元从第（m+m’）个水平扫描时段的开始维持在不发光状态，直到在下一显示帧中的第m个水平扫描时段内完成写入处理或迁移率校正处理。如果提供上述不发光状态的时段（下文中，简称为不发光时段），可以减少由于主动矩阵驱动导致的余像模糊，并且可以获得优秀的运动图像质量。每个子像素（发光元件）的发光状态/不发光状态不限于以上描述的状态。水平扫描时段的时间长度是小于（1/FR）×（1/M）的时间长度。当（m+m’）的值超过M时，在下一显示帧中处理超出的水平扫描时段。
在以下的描述中，一个晶体管的两个源极/漏极区域中，术语“源极/漏极区域的一个区域”意味着连接到电流供应单元或电源单元的源极/漏极区域。当晶体管处于导通状态时，这意味着在源极/漏极区域之间形成沟道的状态。电流是否从某一晶体管的源极/漏极区域的一个区域流到源极/漏极区域的另一区域无关紧要。当晶体管处于截止状态时，这意味着在源极/漏极区域之间不形成沟道。当某一晶体管的源极/漏极区域连接到另一晶体管的源极/漏极区域时，这包括其中某一晶体管的源极/漏极区域和另一晶体管的源极/漏极区域占据相同的区域的形式。源极/漏极区域可以由导电材料（诸如包含杂质的多晶硅和非晶硅）形成，或者可以由金属、合金、导电粒子、其层叠结构或有机材料（导电聚合物）制造的层形成。在以下描述中使用的时序图中，示意性地示出表示每个时段的水平轴的长度（时间长度），并且该水平轴的长度不意图表示每个时段的时间长度的比率。
具体地，示例3的驱动电路是具有五个晶体管和一个电容单元C1的驱动电路（5Tr/1C驱动电路）。图4是构成示例3的显示设备的电路概念图。图5是5Tr/1C驱动电路的等效电路图。图6是示意性驱动时序图。图7A-7D和8A-8E示意性示出每个晶体管的导通/截止状态等。在以下描述的图7A-7D、8A-8E和12A-12D、13A-13D、17A-17D、18A-18E以及22A-22F中，驱动晶体管的源极/漏极区域的另一区域和第二阱的电连接未示出。
5Tr/1C驱动电路具有示例1或2中描述的视频信号写入晶体管TSig和驱动晶体管TDrv、发光控制晶体管TEL_C、第一节点初始化晶体管TND1、第二节点初始化晶体管TND2五个晶体管和一个电容单元C1。
[发光控制晶体管TEL_C]
发光控制晶体管TEL_C的源极/漏极区域之一连接到电流供应单元（VCC）100，并且发光控制晶体管TEL_C的源极/漏极区域另一区域连接到驱动晶体管TDrv的源极/漏极区域的一个区域。发光控制晶体管TEL_C的导通/截止操作由连接到发光控制晶体管TEL_C的栅电极的发光控制晶体管控制线CLEL_C控制。
[驱动晶体管TDrv]
如上所述，驱动晶体管TDrv的源极/漏极区域的一个区域连接到发光控制晶体管TEL_C的源极/漏极区域的另一区域。即，驱动晶体管TDrv通过发光控制晶体管TEL_C连接到电流供应单元100。源极/漏极区域的另一区域驱动晶体管TDrv的源极/漏极区域的另一个连接到（1）发光单元ELP的阳极电极，（2）第二节点初始化晶体管TND2的源极/漏极区域的另一区域，以及（3）电容单元C1的一个电极，并且形成第二节点ND2。驱动晶体管TDrv的栅电极连接到（1）视频信号写入晶体管TSig的源极/漏极区域的另一区域，（2）第一节点初始化晶体管TND1的源极/漏极区域的另一区域，以及（3）电容单元C1的另一电极，并且形成第一节点ND1。
在发光单元ELP的发光状态下，这样驱动驱动晶体管TDrv，以便漏极电流Ids根据表达式1流动。在发光单元ELP的发光状态下，驱动晶体管TDrv的源极/漏极区域的一个区域操作为漏极区域，并且源极/漏极区域的另一区域操作为源极区域。如示例1中所述，下文中驱动晶体管TDrv的源极/漏极区域的一个区域简称为漏极区域，源极/漏极区域的另一区域简称为源极区域。
μ：有效迁移率
L：沟道长度
W：沟道宽度
Vgs：栅电极和源极区域之间的电势差
Vth：阈值电压
Cox：（栅极绝缘层的相对介电常数）×（真空介电常数）/（栅极绝缘层的厚度）
k≡（1/2）·（W/L）·Cox
Ids=k·μ·（Vgs-Vth）2…（1）
如果漏极电流Ids在发光单元ELP中流过，发光单元ELP发光。取决于漏极电流Ids值的量值控制发光单元ELP的发光状态（亮度）。
[视频信号写入晶体管TSig]
如示例1中所述，视频信号写入晶体管TSig的源极/漏极区域的另一区域连接到驱动晶体管TDrv的栅电极。用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig从视频信号输出电路102通过数据线DTL提供到源极/漏极区域的一个区域。不同于VSig的各种信号/电压（用于预充电驱动的信号、各种参考电压等）可以通过数据线DTL提供到源极/漏极区域的一个区域。视频信号写入晶体管TSig的导通/截止操作通过连接到视频信号写入晶体管TSig的栅电极的扫描线SCL控制。
[第一节点初始化晶体管TND1]
如上所述，第一节点初始化晶体管TND1的源极/漏极区域的另一区域连接到驱动晶体管TDrv的栅电极。用于初始化第一节点ND1的电势的电压VOfs（即驱动晶体管TDrv的栅电极的电势）提供到第一节点初始化晶体管TND1的源极/漏极区域的一个区域。第一节点初始化晶体管TND1的导通/截止操作通过连接到第一节点初始化晶体管TND1的栅电极的第一节点初始化晶体管控制线AZND1控制。第一节点初始化晶体管控制线AZND1连接到第一节点初始化晶体管控制电路104。
[第二节点初始化晶体管TND2]
如上所述，第二节点初始化晶体管TND2的源极/漏极区域的另一区域连接到驱动晶体管TDrv的源极区域。用于初始化第二节点ND2的电势的电压VSS（即驱动晶体管TDrv的源极区域的电势）提供到第二节点初始化晶体管TND2的源极/漏极区域的一个区域。第二节点初始化晶体管TND2的导通/截止操作通过连接到第二节点初始化晶体管TND2的栅电极的第二节点初始化晶体管控制线AZND2控制。第二节点初始化晶体管控制线AZND2连接到第二节点初始化晶体管控制电路105。
[发光单元ELP]
如上所述，发光单元ELP的阳极电极连接到驱动晶体管TDrv的源极区域。电压VCat施加到发光单元ELP的阴极电极。发光单元ELP的寄生电容由参考标号CEL表示。假设发光单元ELP的发光要求的阈值电压是Vth-EL。也就是说，如果等于或高于Vth-EL的电压施加在发光单元ELP的阳极电极和阴极电极之间，发光单元ELP发光。
虽然在以下的描述中，电压或电势的值如下，但是这些值仅仅用于说明，并且电压或电势不限于这些值。
VSig：用于控制发光单元ELP的亮度的驱动信号（亮度信号）…0V到10V
VCC：用于控制发光单元ELP的发光的电流供应单元的电压…20V
VOfs：用于初始化驱动晶体管TDrv的栅电极的电势的电压（第一节点ND1的电势）…0V
VSS：用于初始化驱动晶体管TDrv的漏极区域的电势的电压（第二节点ND2的电势）…-10V
Vth：驱动晶体管TDrv的阈值电压…3V
VCat：施加到发光单元ELP的阴极电极的电压…0V
Vth-EL：发光单元ELP的阈值电压…3V
下文中，将描述5Tr/1C驱动电路。如上所述，虽然将描述在各种处理（阈值电压取消处理、写入处理和迁移率校正处理）完成之后发光状态立刻开始的情况，但是形式不限于此。同样适用于以下描述的4Tr/1C驱动电路、3Tr/1C驱动电路和2Tr/1C驱动电路。
[时段-TP（5）-1]（参见图6和图7）
[时段-TP（5）-1]是例如在先前的显示帧中的操作，以及在各种先前的处理完成之后是第（n，m）个发光单元ELP处于发光状态的时段。也就是说，基于表达式（5）的漏极电流I’ds在构成第（n，m）个子像素的发光单元ELP中流动，并且构成第（n，m）个发光单元ELP的亮度具有对应于相关漏极电流I’ds的值。视频信号写入晶体管TSig、第一节点初始化晶体管TND1、以及第二节点初始化晶体管TND2处于截止状态，并且发光控制晶体管TEL_C和驱动晶体管TDrv处于导通状态。紧接第（m+m’）行中排列的发光单元ELP的水平扫描时段的开始之前，第（n，m）个发光单元ELP的发光状态持续。
图6中示出的[时段-TP（5）0]到[时段-TP（5）4]是从发光状态结束时起在完成各种先前的处理之后紧接执行下一写入处理之前的操作时段。也就是说，[时段-TP（5）0]到[时段-TP（5）4]是从先前的显示帧中的第（m+m’）个水平扫描时段开始直到在当前显示帧中第（m-1）个水平扫描时段的结束的某一时间长度的时段。[时段-TP（5）0]到[时段-TP（5）4]可以包括在当前显示帧中的第m个水平扫描时段内。
在[时段-TP（5）0]到[时段-TP（5）4]中，第（n，m）个发光单元ELP处于不发光状态。也就是说，在[时段-TP（5）0]到[时段-TP（5）1]和[时段-TP（5）3]到[时段-TP（5）4]中，由于发光控制晶体管TEL_C处于截止状态，所以发光单元ELP不发光。在[时段-TP（5）2]中，发光控制晶体管TEL_C处于导通状态。然而，在该时段中，执行以下描述的阈值电压取消处理。虽然以下将详细描述阈值电压取消处理，但是如果假设满足表达式（2），发光单元ELP不发光。
下文中，将首先描述[时段-TP（5）0]到[时段-TP（5）4]的每个时段。注意可以根据显示设备的设计适当地设置[时段-TP（5）1]的开始的长度或[时段-TP（5）1]到[时段-TP（5）4]的每个时段。
[时段-TP（5）0]
如上所述，在[时段-TP（5）0]，第（n，m）个发光单元ELP处于不发光状态。视频信号写入晶体管TSig、第一节点初始化晶体管TND1、以及第二节点初始化晶体管TND2处于截止状态。在从[时段-TP（5）-1]到[时段-TP（5）0]变化的时间，因为发光控制晶体管TEL_C置入截止状态，所以第二节点ND2（驱动晶体管TDrv的源极区域或发光单元ELP的阳极电极）的电势下降到（Vth-EL+VCat），并且发光单元ELP置入不发光状态。为了跟随第二节点ND2的电势下降，在浮置状态下的第一节点ND1（驱动晶体管TDrv的栅电极）的电势也下降。
[时段-TP（5）1]（参见图7B和7C）
在[时段-TP（5）1]中执行以下描述的用于执行阈值电压取消处理的预处理。也就是说，在[时段-TP（5）1]的开始的时间，如果第一节点初始化晶体管控制线AZND1和第二节点初始化晶体管控制线AZND2基于第一节点初始化晶体管控制电路104和第二节点初始化晶体管控制电路105的操作处于高电平，第一节点初始化晶体管TND1和第二节点初始化晶体管TND2置入导通状态。结果，第一节点ND1的电势变为VOfs（例如0V）。第二节点ND2的电势变为VSS（例如-10V）。在完成[时段-TP（5）1]之前，如果第二节点初始化晶体管控制线AZND2基于第二节点初始化晶体管控制电路105处于低电平，第二节点初始化晶体管TND2置入截止状态。第一节点初始化晶体管TND1和第二节点初始化晶体管TND2可以同时置入导通状态，第一节点初始化晶体管TND1可以提前置入导通状态，或者第二节点初始化晶体管TND2可以提前置入导通状态。
利用上述处理，驱动晶体管TDrv的栅电极和源极区域之间的电势差等于或大于Vth，并且驱动晶体管TDrv变为导通状态。
[时段-TP（5）2]（参见图7D）
接下来，执行阈值电压取消处理。也就是说，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于高电平，同时第一节点初始化晶体管TND1维持在导通状态，发光控制晶体管TEL_C置入导通状态。结果，当第一节点ND1的电势不改变（维持在VOfs=0V）时，处于浮置状态的第二节点ND2的电势升高，并且使第一节点ND1和第二节点ND2之间的电势差接近驱动晶体管TDrv的阈值电压Vth。如果驱动晶体管TDrv的栅电极和源极区域之间的电势差达到Vth，驱动晶体管TDrv置入截止状态。具体地，使处于浮置状态的第二节点ND2的电势接近（VOfs-Vth=-3V>VSS），并且最终变为（VOfs-Vth）。如果确保表达式（2），换句话说，如果选择并确定电势以便满足表达式（2），发光单元ELP不发光。质量上，在阈值电压取消处理中，第一节点ND1和第二节点ND2之间的电势差（换句话说，驱动晶体管TDrv的栅电极和源极区域之间的电势差）如何接近驱动晶体管TDrv的阈值电压Vth取决于阈值电压取消处理的时间。相应地，例如，当保证用于阈值电压取消处理的足够时间时，第一节点ND1和第二节点ND2之间的电势差达到驱动晶体管TDrv的阈值电压Vth，并且驱动晶体管TDrv置入截止状态。例如，当阈值电压取消处理的时间设置短时，第一节点ND1和第二节点ND2之间的电势差大于驱动晶体管TDrv的阈值电压Vth，并且驱动晶体管TDrv可以不置入截止状态。也就是说，作为阈值电压取消处理的结果，驱动晶体管TDrv置入截止状态不是必需的。
(VOfs-Vth)<(Vth-EL+VCat)…(2)
在[时段-TP（5）2]中，第二节点ND2的电势例如最终变为(VOfs-Vth)。也就是说，仅取决于驱动晶体管TDrv的阈值电压Vth和用于初始化驱动晶体管TDrv的栅电极的电压VOfs确定第二节点ND2的电势。换句话说，第二节点ND2的电势不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（5）3]（参见图8A）
其后，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于低电平，同时第一节点初始化晶体管TND1维持在导通状态，发光控制晶体管TEL_C置入截止状态。结果，第一节点ND1的电势不改变（维持在VOfs=0V），并且处于浮置状态的第二节点ND2的电势也不改变，并且保持在（VOfs-Vth=-3V）。
[时段-TP（5）4]（参见图8B）
接下来，如果第一节点初始化晶体管控制线AZND1基于第一节点初始化晶体管控制电路104处于低电平，第一节点初始化晶体管TND1置入截止状态。第一节点ND1和第二节点ND2的电势实质上不改变（实际上，电势的变化由于静电耦合出现，诸如寄生电容，但是该变化通常可忽略）。
接下来，将描述[时段-TP（5）5]到[时段-TP（5）7]的每个时段。如下面描述的，在[时段-TP（5）5]执行写入处理，并且在[时段-TP（5）6]执行迁移率校正处理。如以上描述的，在第m个水平扫描时段内执行这些处理是必需的。为了描述的方便，将假设[时段-TP（5）5]的开始和[时段-TP（5）6]的结束分别匹配第m个水平扫描时段的开始和结束来提供描述。
[时段-TP（5）5]（参见图8C）
其后，执行对驱动晶体管TDrv的写入处理。具体地，当第一节点初始化晶体管TND1、第二节点初始化晶体管TND2、以及发光控制晶体管TEL_C维持在截止状态时，如果数据线DTL的电势基于视频信号输出电路102的操作，设置为用于控制发光单元ELP亮度的驱动信号（亮度信号）VSig，并且然后扫描线SCL基于扫描电路101的操作处于高电平，则视频信号写入晶体管TSig置入导通状态。结果，第一节点ND1的电势升高到VSig。
电容单元C1的电容具有值c1，发光单元ELP的寄生电容CEL的电容具有值cEL。假设驱动晶体管TDrv的栅电极和源极区域之间的寄生电容的值是cgs。当驱动晶体管TDrv的栅电极的电势从VOfs改变到VSig时，原理上，在电容单元C1的两端的电势（第一节点ND1和第二节点ND2的电势）改变。也就是说，基于驱动晶体管TDrv的栅电极的电势（=第一节点ND1的电势）的改变（VSig-VOfs）的电荷划分到电容单元C1、发光单元ELP的寄生电容CEL、以及驱动晶体管TDrv的栅电极和源极区域之间的寄生电容中。顺带地，如果值cEL充分大于值c1和值cgs，则基于驱动晶体管TDrv的栅极的电势的改变（VSig-VOfs）的驱动晶体管TDrv的源极区域（第二节点ND2）的电势的改变小。一般，发光单元ELP的寄生电容CEL的电容值cEL大于电容单元C1的电容值c1以及驱动晶体管TDrv的寄生电容的值cgs。为了描述的方便，除非特别要求，将不考虑由于第一节点ND1的电势的变化导致的第二节点ND2的电势的变化来提供描述。同样适用于其他驱动电路。不考虑由于第一节点ND1的电势变化导致的第二节点ND2的电势的变化来示出图6的驱动时序图。当驱动晶体管TDrv的栅电极（第一节点ND1）的电势是Vg，并且驱动晶体管TDrv的源极区域（第二节点ND2）的电势是Vs时，Vg的值和Vs的值如下。因此，第一节点ND1和第二节点ND2之间的电势差，也就是说，驱动晶体管TDrv的栅电极和源极区域之间的电势差Vgs的电势差可以通过表达式（3）表示。
Vg=VSig
V s &cong; V Ofs - V th
V gs &cong; V Sig - ( V Ofs - V th ) . . . ( 3 )
也就是说，对驱动晶体管TDrv的写入处理中获得的Vgs仅取决于用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig、驱动晶体管TDrv的阈值电压Vth、以及用于初始化驱动晶体管TDrv的栅电极的电压VOfs。Vgs不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（5）6]（参见图8D）
其后，驱动晶体管TDrv的源极区域（第二节点ND2）的电势基于驱动晶体管TDrv的迁移率μ的量值校正（迁移率校正处理）。
一般，当使用多晶硅薄膜晶体管等制造驱动晶体管TDrv时，迁移率μ的变化不可避免地在各晶体管之间生成。相应地，即使当相同值的驱动信号VSig施加到迁移率μ不同的多个驱动晶体管TDrv的栅电极时，也存在流入具有大迁移率μ的驱动晶体管TDrv的漏极电流Ids和流入具有小迁移率μ的驱动晶体管TDrv的漏极电流Ids之间的差别。如果生成该差别，显示设备的屏幕均匀性受到破坏。
相应地，具体地，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于高电平，同时驱动晶体管TDrv维持在导通状态，则发光控制晶体管TEL_C置入导通状态。接下来，如果当预定时间（t0）已经过去时扫描线SCL基于扫描电路101的操作处于低电平，则视频信号写入晶体管TSig置入截止状态，并且第一节点ND1（驱动晶体管TDrv的栅电极）置入浮置状态。结果，当驱动晶体管TDrv的迁移率μ的值大时，驱动晶体管TDrv的源极区域的电势的升高量ΔV（电势校正值）增大。当驱动晶体管TDrv的迁移率μ的值小时，驱动晶体管TDrv的源极区域的电势的升高量ΔV（电势校正值）减小。驱动晶体管TDrv的栅电极和源极区域之间的电势差Vgs从表达式（3）到表达式（4）修改。
V gs &cong; V Sig - ( V Ofs - V th ) - &Delta;V . . . ( 4 )
用于执行迁移率校正处理的预定时间（[时段-TP（5）6]的完整时间t0）可以预先确定为在显示设备设计时的设计值。确定[时段-TP（5）6]的完整时间t0，以便此时的驱动晶体管TDrv的源极区域的电势(VOfs-Vth+ΔV)满足表达式(2’)。相应地，在[时段-TP（5）6]中，发光单元ELP不发光。利用迁移率校正处理，同时校正系数k(≡(1/2)·(W/L)·Cox)的变化。
(VOfs-Vth+ΔV)<(Vth-EL+VCat)…(2’)
[时段-TP（5）7]（参见图8E）
利用上述操作，完成阈值电压取消处理、写入处理和迁移率校正处理。另一方面，如果扫描线SCL基于扫描电路101的操作处于低电平，结果，视频信号写入晶体管TSig置入截止状态，并且第一节点ND1，即，驱动晶体管TDrv的栅电极置入浮置状态。发光控制晶体管TEL_C维持在导通状态，并且发光控制晶体管TEL_C的漏极区域连接到用于控制发光单元ELP的发光的电流供应单元100（电压VCC，例如20V）。结果，第二节点ND2的电势升高。
如上所述，由于驱动晶体管TDrv的栅电极处于浮置状态，并且提供电容单元C1，所以驱动晶体管TDrv的栅电极经历与所谓自举（bootstrap）电路相同的现象，并且第一节点ND1的电势也升高。结果，驱动晶体管TDrv的栅电极和源极区域之间的电势差Vgs保持在表达式（4）的值。
因为第二节点ND2的电势升高并且超过（Vth-EL+VCat），所以发光单元ELP开始发光。此时，因为发光单元ELP中流动的电流是从驱动晶体管TDrv的漏极区域到源极区域流动的漏极电流Ids，所以该电流可以通过表达式（1）表达。根据表达式（1）和（4），表达式（1）可以修改为表达式（5）。
Ids=k·μ·(VSig-VOfs-ΔV)2…(5)
相应地，当VOfs设置到0V时，发光单元ELP中流动的电流Ids与这样的值的平方成比例，通过从用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig减去由于驱动晶体管的迁移率μ导致的第二节点ND2（驱动晶体管TDrv的源极区域）的电势校正值ΔV获得该值。换句话说，发光单元ELP中流动的电流Ids不取决于发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth。也就是说，发光单元ELP的发光量（亮度）不受发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth的影响。第（n，m）个发光单元ELP的亮度具有对应于相关电流Ids的值。
随着驱动晶体管TDrv具有较大的迁移率μ，电势校正值ΔV增大，以便表达式（4）的左侧的Vgs的值减小。相应地，在表达式（5）中，即使当迁移率μ的值大时，(VSig-VOfs-ΔV)2的值也减小，从而校正漏极电流Ids。也就是说，在具有不同迁移率μ的驱动晶体管TDrv中，如果驱动信号（亮度信号）VSig的值相同，并且漏极电流Ids实质上相同。结果，发光单元ELP中流动的并且控制发光单元ELP的亮度的电流Ids被均匀化。也就是说，可以校正由于迁移率μ的变化（也称为k的变化）导致的发光单元的亮度的变化。发光单元ELP的发光状态持续直到第（m+m’-1）个水平扫描时段。该时间对应于[时段-TP（5）-1]的结束。
利用上述，完成发光单元ELP（第（n，m）个子像素）的发光的操作。
在[时段-TP（5）7]（参见图8E），如果第二节点ND2的电势升高并且超过（Vth-EL+VCat），发光单元ELP的发光开始。同时，当由于第二节点ND2的电势升高导致背栅极效应出现时，驱动晶体管TDrv中流动的电流Ids减少。顺带地，在根据本公开实施例的驱动电路中，因为驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起，随着第二节点ND2的电势升高第二阱的电势也升高，并且不存在第二阱和驱动晶体管TDrv的源极区域之间的电势Vbs的变化。相应地，不存在由于背栅极效应导致驱动晶体管TDrv中流动的电流Ids减少的问题。同样适用于以下描述的示例4到6。
[示例4]
示例4涉及4Tr/1C驱动电路。图9是示例4的驱动电路的概念图。图10是4Tr/1C驱动电路的等效电路图。图11是示意性驱动时序图。图12A到12D和13A到13D示意性示出每个晶体管的导通/截止状态等。
在4Tr/1C驱动电路中，第一节点初始化晶体管TND1从以上描述的5Tr/1C驱动电路中移除。也就是说，4Tr/1C驱动电路具有视频信号写入晶体管TSig、驱动晶体管TDrv、发光控制晶体管TEL_C和第二节点初始化晶体管TND2四个晶体管，以及一个电容单元C1。
[发光控制晶体管TEL_C]
发光控制晶体管TEL_C的配置与5Tr/1C驱动电路中描述的发光控制晶体管TEL_C相同，并且因此将不重复其详细的描述。
[驱动晶体管TDrv]
驱动晶体管TDrv的配置与5Tr/1C驱动电路中描述的驱动晶体管TDrv相同，并且因此将不重复其详细的描述。
[第二节点初始化晶体管TND2]
第二节点初始化晶体管TND2的配置与5Tr/1C驱动电路中描述的第二节点初始化晶体管TND2相同，并且因此将不重复其详细的描述。
[视频信号写入晶体管TSig]
视频信号写入晶体管TSig的配置与5Tr/1C驱动电路中描述的视频信号写入晶体管TSig相同，并且因此将不重复其详细的描述。虽然视频信号写入晶体管TSig的源极/漏极区域的一个区域连接到数据线DTL，但是不仅用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig而且用于初始化驱动晶体管TDrv的栅电极的电压VOfs从视频信号输出电路102提供。该点不同于5Tr/1C驱动电路中描述的视频信号写入晶体管TSig的操作。不同于VSig或VOfs的信号/电压（例如，用于预充电驱动的信号）可以从视频信号输出电路102通过数据线DTL提供到源极/漏极区域的一个区域。
[发光单元ELP]
发光单元ELP的配置与5Tr/1C驱动电路中描述的发光单元ELP相同，并且因此将不重复其详细的描述。
下文中，将描述4Tr/1C驱动电路的操作。
[时段-TP（4）-1]（图11和12A）
[时段-TP（4）-1]例如是先前显示帧中的操作，并且与5Tr/1C驱动电路中的[时段-TP（5）-1]相同的操作。
图11中示出的[时段-TP（4）0]到[时段-TP（4）4]是对应于图6中示出的[时段-TP（5）0]到[时段-TP（5）4]的时段，并且是紧接在执行下一写入处理之前的操作时段。类似于5Tr/1C驱动电路，在[时段-TP（4）0]到[时段-TP（4）4]中，第（n，m）个发光单元ELP处于不发光状态。4Tr/1C驱动电路的操作不同于5Tr/1C驱动电路的操作在于，除了图6中所示的[时段-TP（4）5]到[时段-TP（4）6]之外，[时段-TP（4）2]到[时段-TP（4）4]也包括在第m个水平扫描时段中。为了描述的方便，将假设[时段-TP（4）2]的开始和[时段-TP（4）6]的结束分别匹配第m个水平扫描时段的开始和结束来提供描述。
下文中，将描述[时段-TP（4）0]到[时段-TP（4）4]的每个时段。如5Tr/1C驱动电路中所描述的，[时段-TP（4）1]的开始的长度或[时段-TP（4）1]到[时段-TP（4）4]的每个时段可以根据显示设备的设计适当地设置。
[时段-TP（4）0]
[时段-TP（4）0]例如是从先前显示帧到当前显示帧的操作，并且实质上是与5Tr/1C驱动电路中描述的[时段-TP（5）0]相同的操作。
[时段-TP（4）1]（参见图12B）
[时段-TP（4）1]对应于5Tr/1C驱动电路中描述的[时段-TP（5）1]。在[时段-TP（4）1]中，执行以下描述的用于执行阈值电压取消处理的预处理。在[时段-TP（4）1]的开始时，如果第二节点初始化晶体管控制线AZND2基于第二节点初始化晶体管控制电路105处于高电平，则第二节点初始化晶体管TND2置入导通状态。结果，第二节点ND2的电势变为VSS（例如-10V）。为了跟随第二节点ND2的电势下降，处于浮置状态的第一节点ND1（驱动晶体管TDrv的栅电极）的电势也下降。因为在[时段-TP（4）1]中第一节点ND1的电势取决于在[时段-TP（4）-1]中的第一节点ND1的电势（根据先前帧中的VSig的值定义），所以第一节点ND1的电势不具有恒定值。
[时段-TP（4）2]（参见图12C）
其后，如果数据线DTL的电势基于视频信号输出电路102的操作设置到VOfs，并且扫描线SCL基于扫描电路101的操作处于高电平，则视频信号写入晶体管TSig置入导通状态。结果，第一节点ND1的电势变为VOfs（例如0V）。第二节点ND2的电势保持在VSS（例如-10V）。其后，如果第二节点初始化晶体管控制线AZND2基于第二节点初始化晶体管控制电路105的操作处于低电平，则第二节点初始化晶体管TND2置入截止状态。
与[时段-TP（4）1]的开始或[时段-TP（4）1]的半程同时地，驱动晶体管TDrv的栅电极和源极区域之间的电势差等于或大于Vth，并且驱动晶体管TDrv置入导通状态。
[时段-TP（4）3]（参见图12D）
接下来，执行阈值电压取消处理。也就是说，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于高电平，同时视频信号写入晶体管TSig维持在导通状态，则发光控制晶体管TEL_C置入导通状态。结果，当第一节点ND1的电势不改变（维持在VOfs=0V）时，处于浮置状态的第二节点ND2的电势升高，并且使第一节点ND1和第二节点ND2之间的电势差接近于驱动晶体管TDrv的阈值电压Vth。如果驱动晶体管TDrv的栅电极和源极区域之间的电势差达到Vth，则驱动晶体管TDrv置入截止状态。具体地，使处于浮置状态的第二节点ND2的电势接近于（VOfs-Vth=-3V）并且最终变为（VOfs-Vth）。如果保证表达式（2），换句话说，如果选择并且确定电势以便满足表达式（2），则发光单元ELP不发光。
在[时段-TP（4）3]中，第二节点ND2的电势最终变为例如（VOfs-Vth）。也就是说，仅取决于驱动晶体管TDrv的阈值电压Vth和用于初始化驱动晶体管TDrv的栅电极的电压VOfs确定第二节点ND2的电势。第二节点ND2的电势不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（4）4]（参见图13A）
其后，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于低电平，同时视频信号写入晶体管TSig维持在导通状态，则发光控制晶体管TEL_C置入截止状态。结果，第一节点ND1的电势不改变（维持在VOfs=0V），并且处于浮置状态的第二节点ND2的电势实质上不改变（实际上，电势的改变由于静电耦合出现，诸如寄生电容，但是该改变通常可忽略），并且保持在（VOfs-Vth=-3V）。
接下来，将描述[时段-TP（4）5]到[时段-TP（4）7]的每个时段。这些时段实质上是与5Tr/1C驱动电路中描述的[时段-TP（5）5]到[时段-TP（5）7]相同的操作。
[时段-TP（4）5]（参见图13B）
接下来，执行对驱动晶体管TDrv的写入处理。具体地，当视频信号写入晶体管TSig维持在导通状态，并且第二节点初始化晶体管TND2和发光控制晶体管TEL_C维持在截止状态时，数据线DTL的电势基于视频信号输出电路102的操作从VOfs切换到用于抑制发光单元ELP的亮度的驱动信号（亮度信号）VSig。结果，第一节点ND1的电势升高到VSig。视频信号写入晶体管TSig置入截止状态一次，并且在视频信号写入晶体管TSig、第二节点初始化晶体管TND2和发光控制晶体管TEL_C维持在截止状态时，数据线DTL的电势基于视频信号输出电路102的操作改变到用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig。其后，如果扫描线SCL处于高电平（也就是说，通过减慢的扫描信号），同时第二节点初始化晶体管TND2和发光控制晶体管TEL_C维持在截止状态，则视频信号写入晶体管TSig置入导通状态。
相应地，如5Tr/1C驱动电路中所描述的，表达式（3）中描述的值可以获得为第一节点ND1和第二节点ND2之间的电势差，也就是说，驱动晶体管TDrv的栅电极和源极区域之间的电势差Vgs。
也就是说，在4Tr/1C驱动电路中在对驱动晶体管TDrv的写入处理中获得的Vgs仅取决于用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig、驱动晶体管TDrv的阈值电压Vth、以及用于初始化驱动晶体管TDrv的栅电极的电压VOfs。Vgs不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（4）6]（参见图13C）
其后，驱动晶体管TDrv的源极区域（第二节点ND2）的电势基于驱动晶体管TDrv的迁移率μ的量值校正（迁移率校正处理）。具体地，可以执行与5Tr/1C驱动电路中描述的[时段-TP（5）6]相同的操作。用于执行迁移率校正处理的预定时间（[时段-TP（4）6]的完整时间t0）可以预先确定为在显示设备设计时的设计值。
[时段-TP（4）7]（参见图13D）
利用上述操作，完成阈值电压取消处理、写入处理、以及迁移率校正处理。因为执行与5Tr/1C驱动电路中描述的[时段-TP（5）7]相同的处理，并且第二节点ND2的电势升高并且超过（Vth-EL+VCat）,所以发光单元ELP开始发光。此时，因为可以通过表达式（5）获得发光单元ELP中流过的电流，所以发光单元ELP中流过的电流Ids不取决于发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth。也就是说，发光单元ELP的发光量（亮度）不受发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth的影响。还可能抑制由于驱动晶体管TDrv的迁移率μ的变化导致的漏极电流Ids的变化的出现。
发光单元ELP的发光状态持续直到第（m+m’-1）个水平扫描时段。该时间对应于[时段-TP（4）-1]的结束。
利用上述，完成发光单元ELP（第（n，m）个子像素）的发光的操作。
[示例5]
示例5涉及3Tr/1C驱动电路。图14是示例5的驱动电路的概念图。图15是3Tr/1C驱动电路的等效电路图。图16是示意性驱动时序图。图17A到17D和18A到18E示意性示出每个晶体管的导通/截止状态等。
在3Tr/1C驱动电路中，第一节点初始化晶体管TND1和第二节点初始化晶体管TND2从以上描述的5Tr/1C驱动电路中移除。也就是说，3Tr/1C驱动电路具有视频信号写入晶体管TSig、发光控制晶体管TEL_C和驱动晶体管TDrv三个晶体管，以及一个电容单元C1。
[发光控制晶体管TEL_C]
发光控制晶体管TEL_C的配置与5Tr/1C驱动电路中描述的发光控制晶体管TEL_C相同，并且因此将不重复其详细的描述。
[驱动晶体管TDrv]
驱动晶体管TDrv的配置与5Tr/1C驱动电路中描述的驱动晶体管TDrv相同，并且因此将不重复其详细的描述。
[视频信号写入晶体管TSig]
视频信号写入晶体管TSig的配置与5Tr/1C驱动电路中描述的视频信号写入晶体管TSig相同，并且因此将不重复其详细的描述。虽然视频信号写入晶体管TSig的源极/漏极区域的一个区域连接到数据线DTL，但是不仅用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig而且用于初始化驱动晶体管TDrv的栅电极的电压VOfs-H和电压VOfs-L从视频信号输出电路102提供。该点不同于5Tr/1C驱动电路中描述的视频信号写入晶体管TSig的操作。不同于VSig或VOfs-H/VOfs-L的信号/电压（例如，用于预充电驱动的信号）可以从视频信号输出电路102通过数据线DTL提供到源极/漏极区域的一个区域。
电压VOfs-H和电压VOfs-L的值例如是，但不限于如下。
VOfs-H=约30V
VOfs-L=约0V
[值CEL和C1之间的关系]
如以下描述的，在3Tr/1C驱动电路中，必需使用数据线DTL改变第二节点ND2的电势。在以上描述的5Tr/1C驱动电路或4Tr/1C驱动电路中，已经假设值CEL充分大于值c1和值cgs，并且考虑基于驱动晶体管TDrv的栅电极的电势中的变化（VSig-VOfs）的驱动晶体管TDrv的源极区域（第二节点ND2）的电势的变化（同样适用于以下描述的2Tr/1C驱动电路），来提供描述。在3Tr/1C驱动电路中，为了设计，值c1设置为大于其他驱动电路（例如，值c1是值cEL的1/4到1/3）。相应地，相较于其他驱动电路由于第一节点ND1的电势的变化导致的第二节点ND2的电势的变化大。为此，在3Tr/1C的情况下，将考虑由于第一节点ND1的电势的变化导致的第二节点ND2的电势的变化来提供描述。考虑由于第一节点ND1的电势的变化导致的第二节点ND2的电势的变化示出图16的驱动时序图。
[发光单元ELP]
发光单元ELP的配置与5Tr/1C驱动电路中描述的发光单元ELP相同，并且因此将不重复其详细的描述。
下文中，将描述3Tr/1C驱动电路的操作。
[时段-TP（3）-1]（参见图16和17A）
[时段-TP（3）-1]例如是先前显示帧中的操作，并且实质上是与5Tr/1C驱动电路中描述的[时段-TP（5）-1]相同的操作。
图16中示出的[时段-TP（3）0]到[时段-TP（3）4]是对应于图6中示出的[时段-TP（5）0]到[时段-TP（5）4]的时段，并且是紧接在执行下一写入处理之前的操作时段。类似于5Tr/1C驱动电路，在[时段-TP（3）0]到[时段-TP（3）4]中，第（n，m）个发光单元ELP处于不发光状态。如图16中所示，3Tr/1C驱动电路的操作不同于5Tr/1C驱动电路的操作在于，除了[时段-TP（3）5]到[时段-TP（3）6]之外，[时段-TP（3）1]到[时段-TP（3）4]也包括在第m个水平扫描时段中。为了描述的方便，将假设[时段-TP（3）1]的开始和[时段-TP（3）6]的结束分别匹配第m个水平扫描时段的开始和结束来提供描述。
下文中，将描述[时段-TP（3）0]到[时段-TP（3）4]的每个时段。如5Tr/1C驱动电路中所描述的，可以根据用于显示设备的设计适当地设置[时段-TP（3）1]到[时段-TP（3）4]的每个时段的长度。
[时段-TP（3）0]（参见图17B）
[时段-TP（3）0]例如是从先前显示帧到当前显示帧的操作，并且是实质上与5Tr/1C驱动电路中描述的[时段-TP（5）0]相同的操作。
[时段-TP（3）1]（参见图17C）
在当前显示帧中的第m行的水平扫描时段开始。在[时段-TP（3）1]的开始时，如果数据线DTL的电势基于视频信号输出电路102的操作设置到用于初始化驱动晶体管TDrv的栅电极的电压VOfs-H，并且随后如果基于扫描电路101的操作扫描线SCL处于高电平，则视频信号写入晶体管TSig置入导通状态。结果，第一节点ND1的电势变为VOfs-H。如上所述，为了设计，因为电容单元C1的值c1大于驱动电路，所以源极区域的电势（第二节点ND2的电势）升高。因为发光单元ELP的两端之间的电势差超过阈值电压Vth-EL，所以发光单元ELP置入导通状态，但是驱动晶体管TDrv的源极区域的电势再次直接下降到（Vth-EL+VCat）。其间，虽然发光单元ELP可以发光，但是发光是瞬时的，并且不存在实践使用的问题。驱动晶体管TDrv的栅电极保持在电压VOfs-H。
[时段-TP（3）2]（参见图17C）
其后，如果数据线DTL的电势基于视频信号输出电路102的操作从用于初始化驱动晶体管TDrv的栅电极的电压VOfs-H变化到电压VOfs-L，则第一节点ND1的电势变为VOfs-L。在第一节点ND1的电势下降的情况下，第二节点ND2的电势也下降。也就是说，基于驱动晶体管TDrv的栅电极的电势的变化（VOfs-L-VOfs-H）的电荷划分到电容单元C1、发光单元ELP的寄生电容CEL、以及驱动晶体管TDrv的栅电极和源极区域之间的寄生电容中。作为以下描述的[时段-TP（3）3]中的操作的假设，在[时段-TP（3）2]的结束时，必需第二节点ND2的电势低于VOfs-L-Vth。设置VOfs-H等的值以便满足各条件。也就是说，利用上述处理，驱动晶体管TDrv的栅电极和源极区域之间的电势差等于或大于Vth，并且驱动晶体管TDrv置入导通状态。
[时段-TP（3）3]（参见图18A）
接下来，执行阈值电压取消处理。也就是说，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于高电平，同时视频信号写入晶体管TSig维持在导通状态，则发光控制晶体管TEL_C置入导通状态。结果，虽然第一节点ND1的电势不改变（维持在VOfs-L=0V），但是处于浮置状态的第二节点ND2的电势升高，并且使第一节点ND1和第二节点ND2之间的电势差接近于驱动晶体管TDrv的阈值电压Vth。如果驱动晶体管TDrv的栅电极和源极区域之间的电势差达到Vth，则驱动晶体管TDrv置入截止状态。具体地，使处于浮置状态的第二节点ND2的电势接近于（VOfs-L-Vth=-3V）并且最终变为（VOfs-L-Vth）。如果保证表达式（2），换句话说，如果选择并且确定电势以便满足表达式（2），则发光单元ELP不发光。
在[时段-TP（3）3]中，第二节点ND2的电势变为例如（VOfs-L-Vth）。也就是说，仅取决于驱动晶体管TDrv的阈值电压Vth和用于初始化驱动晶体管TDrv的栅电极的电压VOfs-L确定第二节点ND2的电势。第二节点ND2的电势不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（3）4]（参见图18B）
其后，如果发光控制晶体管控制线CLEL_C基于发光控制晶体管控制电路103的操作处于低电平，同时视频信号写入晶体管TSig维持在导通状态，则发光控制晶体管TEL_C置入截止状态。结果，第一节点ND1的电势不改变（维持在VOfs-L=0V），并且处于浮置状态的第二节点ND2的电势不改变并且保持在（VOfs-L-Vth=-3V）。
接下来，将描述[时段-TP（3）5]到[时段-TP（3）7]的每个时段。这些时段实质上是与5Tr/1C驱动电路中描述的[时段-TP（5）5]到[时段-TP（5）7]相同的操作。
[时段-TP（3）5]（参见图18C）
接下来，执行对驱动晶体管TDrv的写入处理。具体地，虽然视频信号写入晶体管TSig维持在导通状态，并且发光控制晶体管TEL_C维持在截止状态时，但是数据线DTL的电势基于视频信号输出电路102的操作设置到用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig。结果，第一节点ND1的电势升高到VSig。视频信号写入晶体管TSig可以置入截止状态一次，并且在视频信号写入晶体管TSig和发光控制晶体管TEL_C维持在截止状态时，数据线DTL的电势可以改变到用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig。其后，如果扫描线SCL处于高电平（也就是说，通过减慢的扫描信号），同时发光控制晶体管TEL_C维持在截止状态，则视频信号写入晶体管TSig可以置入导通状态。
在[时段-TP（3）5]中第一节点ND1的电势从VOfs-L升高到VSig。由此，如果考虑由于第一节点ND1的电势的变化导致的第二节点ND2的电势的变化，则
Figure BDA00002019739300311
的电势稍微升高。也就是说，可以通过VOfs-L-Vth+α·(VSig-VOfs-L)表示。建立0<α<1的关系，并且α的值通过电容单元C1、发光单元ELP的寄生电容CEL等定义。
相应地，如5Tr/1C驱动电路中所描述的，表达式（3’）中描述的值可以获得为第一节点ND1和第二节点ND2之间的电势差，也就是说，驱动晶体管TDrv的栅电极和源极区域之间的电势差Vgs。
也就是说，在3Tr/1C驱动电路中在对驱动晶体管TDrv的写入处理中获得的Vgs仅取决于用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig、驱动晶体管TDrv的阈值电压Vth、以及用于初始化驱动晶体管TDrv的栅电极的电压VOfs-L。Vgs不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（3）6]（参见图18D）
其后，驱动晶体管TDrv的源极区域（第二节点ND2）的电势基于驱动晶体管TDrv的迁移率μ的量值校正（迁移率校正处理）。具体地，可以执行与5Tr/1C驱动电路中描述的[时段-TP（5）6]相同的操作。用于执行迁移率校正处理的预定时间（[时段-TP（3）6]的完整时间t0）可以预先确定为在显示设备设计时的设计值。
[时段-TP（3）7]（参见图18E）
利用上述操作，完成阈值电压取消处理、写入处理、以及迁移率校正处理。因为执行与5Tr/1C驱动电路中描述的[时段-TP（5）7]相同的处理，并且第二节点ND2的电势升高并且超过（Vth-EL+VCat）,所以发光单元ELP开始发光。此时，因为可以通过表达式（5）获得发光单元ELP中流过的电流，所以发光单元ELP中流过的电流Ids不取决于发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth。也就是说，发光单元ELP的发光量（亮度）不受发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth的影响。还可能抑制由于驱动晶体管TDrv的迁移率μ的变化导致的漏极电流Ids的变化的出现。
发光单元ELP的发光状态持续直到第（m+m’-1）个水平扫描时段。该时间对应于[时段-TP（3）-1]的结束。
利用上述，完成发光单元ELP（第（n，m）个子像素）的发光的操作。
[示例6]
示例6涉及2Tr/1C驱动电路。图19是构成示例6的显示设备的电路的概念图。图20示出2Tr/1C驱动电路的等效电路图。图21是示意性驱动时序图。图22A到22F示意性示出每个晶体管的导通/截止状态等。
在2Tr/1C驱动电路中，第一节点初始化晶体管TND1、发光控制晶体管TEL_C和第二节点初始化晶体管TND2三个晶体管从以上描述的5Tr/1C驱动电路中移除。也就是说，2Tr/1C驱动电路具有视频信号写入晶体管TSig和驱动晶体管TDrv两个晶体管，以及一个电容单元C1。
[驱动晶体管TDrv]
驱动晶体管TDrv的配置与5Tr/1C驱动电路中描述的驱动晶体管TDrv相同，并且因此将不重复其详细的描述。驱动晶体管TDrv的漏极区域连接到电流供应单元100。用于控制发光单元ELP的发光的电压VCC-H和用于控制驱动晶体管TDrv的源极区域的电势的电压VCC-L从电流供应单元100提供。电压VCC-H和VCC-L的值可以如下。
VCC-H=20V
VCC-L=-10V
然而，电压VCC-H和VCC-L不限于这些值。
[视频信号写入晶体管TSig]
视频信号写入晶体管TSig的配置与5Tr/1C驱动电路中描述的视频信号写入晶体管TSig相同，并且因此将不重复其详细的描述。
[发光单元ELP]
发光单元ELP的配置与5Tr/1C驱动电路中描述的发光单元ELP相同，并且因此将不重复其详细的描述。
下文中，将描述2Tr/1C驱动电路的操作。
[时段-TP（2）-1]（参见图21和22A）
[时段-TP（2）-1]例如是先前显示帧中的操作，并且实质上是与5Tr/1C驱动电路中的[时段-TP（5）-1]相同的操作。
图21中示出的[时段-TP（2）0]到[时段-TP（2）2]是对应于图6中示出的[时段-TP（5）0]到[时段-TP（5）4]的时段，并且是紧接在执行下一写入处理之前的操作时段。类似于5Tr/1C驱动电路，在[时段-TP（2）0]到[时段-TP（2）2]中，第（n，m）个发光单元ELP处于不发光状态。如图21中所示，2Tr/1C驱动电路的操作不同于5Tr/1C驱动电路的操作在于，除了[时段-TP（2）3]之外，[时段-TP（2）1]到[时段-TP（2）2]也包括在第m个水平扫描时段中。为了描述的方便，将假设[时段-TP（2）1]的开始和[时段-TP（2）3]的结束分别匹配第m个水平扫描时段的开始和结束来提供描述。
下文中，将描述[时段-TP（2）0]到[时段-TP（2）2]的每个时段。如5Tr/1C驱动电路中所描述的，可以根据用于显示设备的设计适当地选择[时段-TP（2）1]到[时段-TP（2）3]的每个时段的长度。
[时段-TP（2）0]（参见图22B）
[时段-TP（2）0]例如是从先前显示帧到当前显示帧的操作。也就是说，[时段-TP（2）0]是从先前显示帧中的第（m+m’）个水平扫描时段到当前显示帧中的第（m-1）个水平扫描时段的时段。在[时段-TP（2）0]中，第（n，m）个发光单元ELP处于不发光状态。在从[时段-TP（2）-1]到[时段-TP（2）0]的变化时，从电流供应单元100提供的电压从VCC-H切换到VCC-L。结果，第二节点ND2（驱动晶体管TDrv的源极区域或发光单元ELP的阳极电极）的电势下降到VCC-L，并且发光单元ELP置入不发光状态。为了跟随第二节点ND2的电势下降，处于浮置状态的第一节点ND1（驱动晶体管TDrv的栅电极）的电势也下降。
[时段-TP（2）1]（参见图22C）
在当前显示帧中的第m行的水平扫描时段开始。在[时段-TP（2）1]的开始时，如果扫描线SCL基于扫描电路101的操作处于高电平，则视频信号写入晶体管TSig置入导通状态。结果，第一节点ND1的电势变为VOfs（例如0V）。第二节点ND2的电势保持在VCC-L（例如-10V）。
利用以上处理，驱动晶体管TDrv的栅电极和源极区域之间的电势差等于或大于Vth，并且驱动晶体管TDrv置入导通状态。
[时段-TP（2）2]（参见图22D）
接下来，执行阈值电压取消处理。也就是说，虽然视频信号写入晶体管TSig维持在导通状态，但是从电流供应单元100提供的电压从电压VCC-L切换到电压VCC-H。结果，虽然第一节点ND1的电势不改变（维持在VOfs=0V），但是处于浮置状态的第二节点ND2的电势升高，并且使第一节点ND1和第二节点ND2之间的电势差接近于驱动晶体管TDrv的阈值电压Vth。如果驱动晶体管TDrv的栅电极和源极区域之间的电势差达到Vth，则驱动晶体管TDrv置入截止状态。具体地，使处于浮置状态的第二节点ND2的电势接近于（VOfs-Vth=-3V）并且最终变为（VOfs-Vth）。如果保证表达式（2），换句话说，如果选择并且确定电势以便满足表达式（2），则发光单元ELP不发光。
在[时段-TP（2）2]中，第二节点ND2的电势最终变为例如（VOfs-Vth）。也就是说，第二节点ND2的电势仅取决于驱动晶体管TDrv的阈值电压Vth和用于初始化驱动晶体管TDrv的栅电极的电压VOfs。第二节点ND2的电势不取决于发光单元ELP的阈值电压Vth-EL。
[时段-TP（2）3]（参见图22E）
接下来，执行对驱动晶体管TDrv的写入处理，并且基于驱动晶体管TDrv的迁移率μ的量值校正驱动晶体管TDrv的源极区域（第二节点ND2）的电势（迁移率校正处理）。具体地，虽然视频信号写入晶体管TSig维持在导通状态，但是数据线DTL的电势基于视频信号输出电路102的操作设置到用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig。结果，第一节点ND1的电势升高到VSig。视频信号写入晶体管TSig可以置入截止状态一次，数据线DTL的电势可以改变到用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig，然后，如果扫描线SCL处于高电平（也就是说，通过减慢的扫描信号），则视频信号写入晶体管TSig可以置入导通状态，以便驱动晶体管TDrv置入导通状态。
不同于5Tr/1C驱动电路的描述，因为电势VCC-H从电流供应单元100施加到驱动晶体管TDrv的漏极区域，所以驱动晶体管TDrv的源极区域的电势升高。当预定时间（t0）已经过去时，如果扫描线SCL处于低电平，则视频信号写入晶体管TSig置入截止状态，并且第一节点ND1（驱动晶体管TDrv的栅电极）置入浮置状态。[时段-TP（2）3]的完整时间t0可以预先确定为显示设备设计时的设计值，以便第二节点ND2的电势变为(VOfs-Vth+ΔV)。
在[时段-TP（2）3]中，当驱动晶体管TDrv的迁移率μ的值大时，驱动晶体管TDrv的源极区域的电势的上升量ΔV大。当驱动晶体管TDrv的迁移率μ的值小时，驱动晶体管TDrv的源极区域的电势的上升量ΔV小。
[时段-TP（2）4]（参见图22F）
利用上述操作，完成阈值电压取消处理、写入处理、以及迁移率校正处理。因为执行与5Tr/1C驱动电路中描述的[时段-TP（5）7]相同的处理，并且第二节点ND2的电势升高并且超过（Vth-EL+VCat）,所以发光单元ELP开始发光。此时，因为可以通过表达式（5）获得发光单元ELP中流过的电流，所以发光单元ELP中流过的电流Ids不取决于发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth。也就是说，发光单元ELP的发光量（亮度）不受发光单元ELP的阈值电压Vth-EL和驱动晶体管TDrv的阈值电压Vth的影响。还可能抑制由于驱动晶体管TDrv的迁移率μ的变化导致的漏极电流Ids的变化的出现。
发光单元ELP的发光状态持续直到第（m+m’-1）个水平扫描时段。该时间对应于[时段-TP（2）-1]的结束。
利用上述，完成发光单元ELP（第（n，m）个子像素）的发光的操作。
尽管已经基于优选示例描述了根据本公开实施例的显示设备和电子装置，但是根据本公开实施例的显示设备和电子装置不限于这些示例。示例中的显示设备或驱动电路的配置或结构用于说明，并且可以适当地改变。驱动方法用于说明，并且可以适当地改变。例如，在2Tr/1C驱动电路的操作中，[时段-TP（2）3]可以划分为[时段-TP（2）3]和[时段-TP（2）’3]两个时段。在[时段-TP（2）3]中，如上所述，视频信号写入晶体管TSig可以置入截止状态一次，并且数据线DTL的电势可以改变到用于控制发光单元ELP的亮度的驱动信号（亮度信号）VSig。其后，在[时段-TP（2）’3]中，如果扫描线SCL处于高电平，则视频信号写入晶体管TSig可以置入导通状态，以便驱动晶体管TDrv可以置入导通状态。尽管在示例中，已经描述了各种晶体管是n沟道型的情况，但是在一些情况下，驱动电路的部分或全部可以由p沟道型晶体管构成。根据本公开实施例的显示设备可以应用于例如电视接收机、构成数字相机的监视器、构成视频相机的监视器、构成个人计算机的监视器、个人数字助理（PDA）中的各种显示器、移动电话、智能电话、便携式音乐播放器、游戏机、电子书和电子字典、电子取录器（EVF）和头戴显示器（HMD）。也就是说，根据本公开实施例的电子装置的示例包括电视接收机、数字相机、视频相机、个人计算机、PDA、移动电话、智能电话、便携式音乐播放器、游戏机、电子书、电子字典、电子取录器、和头戴显示器。根据本公开实施例的显示设备提供在这些电子装置中。尽管在示例中，已经描述了由有机电致发光发光单元专有地构成的显示器单元的情况，但是发光单元可以由自发光发光单元（诸如，无机电致发光单元、LED发光单元或半导体激光发光单元）构成。
本公开包含涉及于2011年8月23日向日本专利局提交的日本优先权专利申请JP 2011-181797中公开的主题，在此通过引用并入其全部内容。
本领域的技术人员应当理解，依赖于设计需求和其他因素，可以出现各种修改、组合、子组合和更改，只要它们在权利要求或其等效的范围内。

Claims (4)

1.一种显示设备，包括：
多个发光元件，每个发光元件具有发光单元和用于驱动所述发光单元的驱动电路，
其中所述驱动电路至少包括
（A）具有源极/漏极区域、沟道形成区域以及栅电极的驱动晶体管，
（B）具有源极/漏极区域、沟道形成区域以及栅电极的视频信号写入晶体管，以及
（C）电容单元，
在所述驱动晶体管中，
（A-1）源极/漏极区域的一个区域连接到对应的电流供应线，
（A-2）源极/漏极区域的另一区域连接到发光单元并且连接到所述电容单元的一端，并且形成第二节点，以及
（A-3）栅电极连接到所述视频信号写入晶体管的源极/漏极区域的另一区域，并且连接到电容单元的另一端，并且形成第一节点，
在所述视频信号写入晶体管中，
（B-1）源极/漏极区域的一个区域连接到对应的数据线，并且
（B-2）栅电极连接到对应的扫描线，
所述驱动晶体管形成在在第一导电型硅半导体基底中的第二导电型第一阱内形成的第一导电型第二阱内，
所述视频信号写入晶体管形成在第一导电型硅半导体基底中，并且
所述驱动晶体管的源极/漏极区域的另一区域和第二阱电连接在一起。
2.根据权利要求1的显示设备，
其中所述视频信号写入晶体管形成在在第一导电型硅半导体基底中形成的第一导电型第三阱内，以及
所述第三阱在所有发光元件中处于相同的电势。
3.根据权利要求1的显示设备，
其中第一阱在每个发光元件中被电隔离。
4.一种电子装置，包括：
根据权利要求1的显示设备。
CN201210292324.8A 2011-08-23 2012-08-16 显示设备和电子装置 Active CN102956193B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-181797 2011-08-23
JP2011181797A JP5870546B2 (ja) 2011-08-23 2011-08-23 表示装置及び電子機器

Publications (2)

Publication Number Publication Date
CN102956193A true CN102956193A (zh) 2013-03-06
CN102956193B CN102956193B (zh) 2017-06-23

Family

ID=47074566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210292324.8A Active CN102956193B (zh) 2011-08-23 2012-08-16 显示设备和电子装置

Country Status (8)

Country Link
US (4) US9041628B2 (zh)
EP (1) EP2562742A3 (zh)
JP (1) JP5870546B2 (zh)
KR (3) KR20130023077A (zh)
CN (1) CN102956193B (zh)
BR (1) BR102012020624A2 (zh)
RU (1) RU2012135330A (zh)
TW (1) TW201310419A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9400390B2 (en) * 2014-01-24 2016-07-26 Osterhout Group, Inc. Peripheral lighting for head worn computing
JP6056175B2 (ja) 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6268836B2 (ja) * 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
JP2015115469A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2015176889A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置
WO2015151927A1 (ja) * 2014-03-31 2015-10-08 シャープ株式会社 表示装置およびその駆動方法
CN105185304B (zh) * 2015-09-09 2017-09-22 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置
CN113936601A (zh) 2016-04-22 2022-01-14 索尼公司 显示装置与电子设备
JP6872133B2 (ja) * 2016-04-28 2021-05-19 ソニーグループ株式会社 表示装置、および電子機器
WO2018047492A1 (ja) 2016-09-07 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
KR102508157B1 (ko) * 2017-12-27 2023-03-08 엘지디스플레이 주식회사 유기발광 표시장치
CN110264975B (zh) * 2018-07-10 2021-05-28 友达光电股份有限公司 显示面板
CN112689893A (zh) 2018-09-18 2021-04-20 索尼公司 显示装置和电子设备
JP7020566B2 (ja) 2018-11-19 2022-02-16 ソニーグループ株式会社 発光素子
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
EP4024463A4 (en) * 2019-08-27 2022-09-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PREPARING IT, AND ELECTRONIC DEVICE
JP6702492B2 (ja) * 2019-09-02 2020-06-03 セイコーエプソン株式会社 電気光学装置及び電子機器
WO2021090658A1 (ja) * 2019-11-05 2021-05-14 ソニー株式会社 表示装置
KR20230171494A (ko) * 2022-06-13 2023-12-21 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326950A (ja) * 1992-05-22 1993-12-10 Mitsubishi Electric Corp Ｎ形ｍｏｓドライバトランジスタ
JP2003158117A (ja) * 2001-11-19 2003-05-30 Anelva Corp ダメージのないウェハードライエッチングのプラズマ処理装置
CN1442904A (zh) * 2002-03-06 2003-09-17 精工爱普生株式会社 半导体装置
CN1947338A (zh) * 2004-03-23 2007-04-11 德克萨斯仪器股份有限公司 减少漏电流的方法
CN101136170A (zh) * 2006-05-22 2008-03-05 索尼株式会社 显示设备和驱动该显示设备的方法
US20080218455A1 (en) * 2007-03-08 2008-09-11 Sony Corporation Organic electroluminescence display
US20090058771A1 (en) * 2007-09-05 2009-03-05 Sony Corporation Method of driving organic electroluminescence emission portion
CN101501828A (zh) * 2006-08-10 2009-08-05 帝斯曼方案公司 具有在绝缘体上硅或体硅中构建的背栅极的结场效应晶体管
US20100220117A1 (en) * 2009-02-27 2010-09-02 Semiconductor Energy Laboratory Co., Ltd. Method for Driving Semiconductor Device
CN102110697A (zh) * 2009-12-03 2011-06-29 索尼公司 成像元件和相机系统

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE37424E1 (en) * 1989-06-14 2001-10-30 Stmicroelectronics S.R.L. Mixed technology integrated device comprising complementary LDMOS power transistors, CMOS and vertical PNP integrated structures having an enhanced ability to withstand a relatively high supply voltage
KR100565941B1 (ko) * 1997-06-16 2006-03-30 가부시키가이샤 히타치세이사쿠쇼 반도체집적회로장치
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6876145B1 (en) * 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
JP2001284680A (ja) 2000-03-30 2001-10-12 Sony Corp 磁気抵抗効果素子及び磁気抵抗効果型磁気ヘッド、並びに磁気抵抗効果素子の製造方法
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置
JP3719189B2 (ja) * 2001-10-18 2005-11-24 セイコーエプソン株式会社 半導体装置の製造方法
JP3972916B2 (ja) * 2004-04-08 2007-09-05 セイコーエプソン株式会社 昇圧回路及び半導体集積回路
JP2007065322A (ja) * 2005-08-31 2007-03-15 Seiko Epson Corp 集積回路装置及び電子機器
JP2007096266A (ja) * 2005-08-31 2007-04-12 Seiko Epson Corp 集積回路装置及び電子機器
KR100752185B1 (ko) * 2005-10-13 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP5397219B2 (ja) * 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
JP5151258B2 (ja) * 2006-06-15 2013-02-27 株式会社リコー 昇圧型ｄｃ−ｄｃコンバータ用の半導体装置及び昇圧型ｄｃ−ｄｃコンバータ
KR100833860B1 (ko) 2006-12-31 2008-06-02 엘지전자 주식회사 제빙장치 및 그 제어방법
EP2008618A1 (en) * 2007-06-26 2008-12-31 Finsbury (Development) Limited Prosthesis
KR100840098B1 (ko) * 2007-07-04 2008-06-19 삼성에스디아이 주식회사 유기전계발광 소자 및 그의 제조 방법
JP4847486B2 (ja) * 2008-03-25 2011-12-28 株式会社沖データ 駆動回路、ｌｅｄヘッドおよび画像形成装置
JP4844598B2 (ja) * 2008-07-14 2011-12-28 ソニー株式会社 走査駆動回路
JP2010041370A (ja) * 2008-08-05 2010-02-18 Nec Electronics Corp 演算増幅回路及び表示パネル駆動装置
JP5207885B2 (ja) 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
JP2010113188A (ja) * 2008-11-07 2010-05-20 Sony Corp 有機エレクトロルミネッセンス発光部の駆動方法
JP4844634B2 (ja) * 2009-01-06 2011-12-28 ソニー株式会社 有機エレクトロルミネッセンス発光部の駆動方法
TWI792068B (zh) * 2009-01-16 2023-02-11 日商半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
JP5373661B2 (ja) * 2010-02-19 2013-12-18 ルネサスエレクトロニクス株式会社 デコーダ及びそれを用いた表示装置のデータドライバ
JP5425666B2 (ja) 2010-03-03 2014-02-26 大日本スクリーン製造株式会社 基板処理装置
US20130071994A1 (en) * 2011-09-20 2013-03-21 Alpha And Omega Semiconductor Incorporated Method of integrating high voltage devices

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326950A (ja) * 1992-05-22 1993-12-10 Mitsubishi Electric Corp Ｎ形ｍｏｓドライバトランジスタ
JP2003158117A (ja) * 2001-11-19 2003-05-30 Anelva Corp ダメージのないウェハードライエッチングのプラズマ処理装置
CN1442904A (zh) * 2002-03-06 2003-09-17 精工爱普生株式会社 半导体装置
CN1947338A (zh) * 2004-03-23 2007-04-11 德克萨斯仪器股份有限公司 减少漏电流的方法
CN101136170A (zh) * 2006-05-22 2008-03-05 索尼株式会社 显示设备和驱动该显示设备的方法
CN101501828A (zh) * 2006-08-10 2009-08-05 帝斯曼方案公司 具有在绝缘体上硅或体硅中构建的背栅极的结场效应晶体管
US20080218455A1 (en) * 2007-03-08 2008-09-11 Sony Corporation Organic electroluminescence display
US20090058771A1 (en) * 2007-09-05 2009-03-05 Sony Corporation Method of driving organic electroluminescence emission portion
US20100220117A1 (en) * 2009-02-27 2010-09-02 Semiconductor Energy Laboratory Co., Ltd. Method for Driving Semiconductor Device
CN102110697A (zh) * 2009-12-03 2011-06-29 索尼公司 成像元件和相机系统

Also Published As

Publication number Publication date
US9972244B2 (en) 2018-05-15
US20130050067A1 (en) 2013-02-28
US10885837B2 (en) 2021-01-05
KR20130023077A (ko) 2013-03-07
EP2562742A3 (en) 2013-03-13
JP2013044890A (ja) 2013-03-04
CN102956193B (zh) 2017-06-23
US20150235592A1 (en) 2015-08-20
BR102012020624A2 (pt) 2013-12-03
KR20200029428A (ko) 2020-03-18
KR20190026711A (ko) 2019-03-13
KR102090195B1 (ko) 2020-03-17
RU2012135330A (ru) 2014-02-27
KR102245043B1 (ko) 2021-04-28
US9640111B2 (en) 2017-05-02
EP2562742A2 (en) 2013-02-27
US20170148386A1 (en) 2017-05-25
JP5870546B2 (ja) 2016-03-01
US20180261156A1 (en) 2018-09-13
US9041628B2 (en) 2015-05-26
TW201310419A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
CN102956193A (zh) 显示设备和电子装置
CN110610684B (zh) 一种有机电致发光显示面板及显示装置
CN101339735B (zh) 有机电致发光器件和有机电致发光显示装置
CN108281114B (zh) 有机发光显示装置
CN103779385B (zh) 显示装置
US10490617B2 (en) Organic light emitting display device and a method of manufacturing the same
CN101777304B (zh) 显示装置及电子装置
KR102216995B1 (ko) 유기발광 표시장치
CN100548082C (zh) 有机电致发光显示装置
CN1848223B (zh) 显示器件的驱动方法
KR100570165B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치 및전자 기기
CN104347031B (zh) 显示装置、用于驱动该显示装置的方法以及电子设备
CN101572055B (zh) 显示装置和显示装置驱动方法
CN101908309B (zh) 显示设备、电子装置、操作像素发光和显示图像的方法
CN101271665B (zh) 用于有机电致发光发光部的驱动方法
US20190108789A1 (en) Display device
CN103810967A (zh) 发光元件、显示器件及电子装置
CN110364120A (zh) 用施加于发光装置的数据电压的tft像素阈值电压补偿电路
CN101770745A (zh) 显示装置、显示装置驱动方法及电子设备
CN102867840A (zh) 像素电路、显示器、电子装置和像素电路的驱动方法
CN108389551B (zh) 一种像素电路及其驱动方法、显示装置
CN104143562A (zh) 有机发光二极管显示器
CN101246667A (zh) 像素电路、显示装置以及制造像素电路的方法
US20140313180A1 (en) Organic light emitting display pixel and display device
CN102956194B (zh) 显示设备以及电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant