CN102916688B - 半导体电路 - Google Patents

Abstract

本发明涉及一种半导体电路，包括：延迟单元，用于将输入信号延迟预定时间以输出延迟信号；电压调节单元，用于根据输入信号的电平对电压进行充电和放电；以及组合单元，用于根据使用输入信号的电平和从延迟单元输出的信号的电平产生的信号对电压调节单元的充电和放电操作进行控制，并可有效地去除分别混合在输入半导体电路的高电平信号和低电平信号中的低电平噪声和高电平噪声。

Description

半导体电路

相关申请的交叉引用

本申请要求于2011年8月4日提交的韩国专利申请序列号为No.10-2011-0077782的优先权，其全部内容通过引用结合在本申请中。

技术领域

本发明涉及一种安装在电子设备上的半导体电路，更具体地，涉及一种能够去除混合在输入信号中的噪声的半导体电路。

背景技术

通常，在电子设备中，在电源线或信号线中产生噪声，并且存在由于噪声的影响，安装在电子设备中的半导体电路出现故障的问题。

例如，当由于噪声施加到半导体电路的复位端子导致半导体发生故障时，由于内部电路可能被初始化，在电子设备中可能发生严重问题。

进一步地，当噪声混合在输入到半导体电路的信号中时，由于噪声可能被判断为输入信号，这可能是干扰电子设备正常操作和电子设备故障的主要原因。

因此，为了解决这个问题，提出了一种可去除噪声的半导体电路。然而，在传统半导体电路中，当多个噪声不断叠加在输入信号上时，存在一个问题就是很难精确的去除相应的噪声。

相关在先技术文献

日本专利公开号1995-095022

发明内容

完成本发明是为了解决上述问题，因此，本发明的一个目的是提供一种能够更有效地去除混合在高电平输入信号中的低电平噪声和混合在低电平输入信号中混合的高电平噪声的半导体电路。

根据本发明的一个方面，为达到该目的，提供了一种半导体电路，包括：延迟单元，用于对输入信号延迟预定时间以输出延迟信号；电压调节单元，用于根据输入信号的电平对电压进行充电和放电；以及组合单元，用于根据使用所述输入信号的电平和从延迟单元输出的信号的电平产生的信号，对电压调节单元的充电和放电操作进行控制。

在此，延迟单元可包括将输入信号的电平反相以输出反相信号的多个反相器。

进一步地，延迟单元可包括串联连接的第一和第二反相器，电压调节单元可连接在第一和第二反相器的连接点与地线之间。

第一反相器可包括根据输入信号的电平选择性地执行开关操作的第一和第二开关。

此时，第一和第二开关可分别由PMOS和NMOS组成。

此外，第一反相器可包括分别连接至第一和第二开关的第一和第二电流源。

进一步地，电压调节单元可包括根据第一和第二开关的开关操作对电压进行充电和放电的电容器。

此外，当输入信号从低电平变为高电平时，第一反相器可断开第一开关并闭合第二开关，电压调节单元可根据第二开关的闭合操作对电压进行放电。

此时，当从电压调节单元放电的电压比预设参考电压低时，第二反相器可输出高电平信号，当从电压调节单元放电的电压不比预设参考电压低时，输出低电平信号。

同时，当输入信号从高电平变为低电平时，第一反相器可闭合第一开关并断开第二开关，电压调节单元可根据第一开关的关闭操作对电压进行充电。

在此，当电压调节单元中充电的电压比预设参考电压高时，第二反相器可输出低电平信号，当电压调节单元中充电的电压不比预设参考电压高时，输出高电平信号。

此外，组合单元可包括：第一和第二运算器，通过组合输入信号和从延迟单元输出的信号执行逻辑运算；第三和第四开关，根据由第一和第二运算器产生的信号的电平执行开关操作。

此时，第一和第二运算器可分别有或门和与门组成。

同时，延迟单元可包括顺序串联连接的第一反相器至第六反相器，电压调节单元可连接在第三和第四反相器的连接点与地线之间。

第三反相器可包括：第一和第二开关，根据输入信号电平选择性地执行开关操作；以及第一和第二电流源，分别连接至第一和第二开关。

此外，组合单元可根据由输入第二反相器的信号和从第五反相器输出的信号组合产生的信号，对电压调节单元的充电和放电操作进行控制。

进一步地，组合单元可包括：第一和第二运算器，通过组合输入第二反相器的信号和从第五反相器输出的信号执行逻辑运算；第三和第四开关，根据第一和第二运算器产生的信号电平执行开关操作。

在此，第一和第二运算器可分别由与非门和或非门组成。

附图说明

由结合附图对实施方式的以下描述，当前总发明构思的这些和/或其他方面和优势将变得明显并更易理解：

图1为根据本发明实施方式的半导体电路的结构图；

图2为示出半导体电路去除噪声操作的时序图；

图3A为半导体电路的结构图，其中连接第一和第二电阻器以替代图1的第一和第二电流源；

图3B为半导体电路的结构图，图1的第一开关从中移除；

图3C为半导体电路的结构图，图1的第二开关从中移除；

图4为根据本发明另一实施方式的半导体电路的结构图；以及

图5为根据本发明又一实施方式的半导体电路的结构图。

具体实施方式

本说明书和权利要求书中使用的术语或词不应被解释为限于典型的或字面的意思，而应解释为具有关于基于规则的本发明技术精神的含义和概念，根据该规则发明人可适当地定义术语的概念，以最好的方式来描述他/她自己的发明。

因此，本发明的实施方式和附图中所示的结构更确切地说是大多数示例性实施方式的实例，而不代表本发明的所有技术精神。因此可以理解的是，当提交本申请时，替换该结构的各种等同物和修改都是可行的。

以下将参考附图详细描述本发明的实施方式。

图1为根据本发明实施方式的半导体电路的结构图，图2为示出半导体电路去除噪声操作的时序图。

如图1和图2所示，半导体电路100包括延迟单元120、电压调节单元140以及组合单元160。

首先，延迟单元120，为对输入到半导体电路100的输入端子IN的信号P1延迟预定时间以输出延迟信号的装置，可由多个（详细地，偶数个）反相器组成，这些反相器对输入信号的电平进行反相以输出反相信号。

此时，图1所示的延迟单元120可由串联连接的第一和第二反相器122和124组成，第一反相器122可包括根据输入信号P1的电平选择性地执行开关操作的第一和第二开关Q1和Q2，和分别连接至第一和第二开关Q1和Q2以为第一和第二开关Q1和Q2供电的第一和第二电流源S1和S2。

如果第一反相器122为CMOS反相器，优选第一和第二开关Q1和Q2分别由PMOS和NMOS组成。

将详细描述第一反相器122的操作。当输入信号P1从低电平变为高电平时，第一开关Q1（PMOS）被断开（截止），相反地，第二开关Q2（NMOS）被闭合（导通），使得电流通过第二开关Q2和第二电流源S2流向地线。

如果输入信号P1从高电平变为低电平，第一开关Q1（PMOS）被闭合（导通），相反地，第二开关Q2（NMOS）被断开（截止），使得电流输出从第一电流源S1流向第一开关Q1。

电压调节单元140，为根据输入信号P1的电平对电压进行充电或放电的装置，可包括位于第一和第二反相器122和124的连接点A与地线之间的电容器C1。

将更加详细地描述以上电压调节单元140的操作。电压调节单元140根据第一反相器122的第一和第二开关Q1和Q2的开关操作对电压进行充电或放电。例如，如图2中，当输入到输入端子IN的信号P1从低电平变为高电平时，第一开关Q1（PMOS）被断开（截止），相反地，第二开关Q2（NMOS）被闭合（导通），使得在电容器C1中充电的电压通过第二开关Q2和第二电流源S2放电。

相应地，在电容器C1中充电的电压以预定的斜率下降，当放电电压（信号P2的电压）比第二反相器124的参考电压低时，第二反相器124输出高电平信号P3。

另一方面，当放电电压（信号P2的电压）不比第二反相器124的参考电压低时，通过确定高电平噪声混合在低电平输入信号P1中，第二反相器124输出低电平信号P3。

如上，如图2所示，直到输入信号P1从低电平变为高电平且输出输出信号P3的时间成为去除混合在低电平输入信号P1中的高电平噪声的噪声滤波时间t0，且脉冲宽度短于噪声滤波时间t0的高电平信号t1被识别为噪声并被去除。

同时，当输入到输入端子IN的信号P1从高电平变为低电平时，第一开关Q1（PMOS）被闭合（导通），相反地，第二开关Q2（NMOS）被断开（截止），使得电容器C1通过第一电流源S1和第一开关Q1充电。

相应地，电容器C1中充电的电压以预定的斜率上升，当充电电压（信号P2的电压）比第二反相器124的参考电压高时，第二反相器124输出低电平信号P3。

另一方面，当充电电压（信号P2的电压）不比第二反相器124的参考电压高时，通过确定低电平噪声混合在高电平输入信号中，第二反相器124输出高电平信号P3。

如上，直到输入信号P1从高电平变为低电平且输出输出信号P3的时间成为去除高电平输入信号中混合的低电平噪声的噪声滤波时间t2（t2=t0），脉冲宽度短于噪声滤波时间t2的低电平信号被识别为噪声并被去除。

组合单元160，为根据使用输入到输入端子IN的信号P1的电平和从输出端子OUT输出的信号P3的电平产生的信号，对电压调节单元140的充电和放电操作进行控制的装置，根据由输入到输入端子IN的信号P1和从输出端子OUT输出的信号P3组合产生的信号P4和P5控制电压调节单元140的充电和放电操作，组合单元160可由第一和第二运算器G1和G2，和第三和第四开关Q3和Q4组成。

在此，第一和第二运算器G1和G2可由或门和与门组成，它们分别通过组合输入信号P1和输出信号P3来进行逻辑（或、与）运算。

第一运算器G1，由或门组成，只有当输入信号P1和输出信号P3的电平都低时输出低电平信号P4，在其余情况下输出高电平信号P4。

第二运算器G2，由与门组成，只有当输入信号P1和输出信号P3的电平都高时输出高电平信号P5，在其余情况下输出低电平信号P5。

第三和第四开关Q3和Q4，为根据从第一和第二运算器G1和G2输出的信号P4和P5的电平进行开关操作的装置，可分别由PMOS和NMOS组成。

将更加详细地描述组合单元160的操作。组合单元160防止在电压调节单元140的电容器C1没有被完全充电或放电的状态下由于噪声对输入信号P1的叠加施加而导致半导体电路100故障。

这样，当在电压调节单元140的电容器C1没有被充分充电或放电的状态下，噪声被不断施加时，虽然施加的是脉冲宽度短于噪声滤波时间t0的噪声，但是由于在电容器C1中充电的电压超过参考电压，第二反相器124可能将正常信号错误地输出为噪声。

参考图1和图2，将详细描述为了半导体电路去除噪声的操作。

当高电平噪声混合在输入到输入端子IN的低电平输入信号中使得输入信号从低电平变为高电平如P1时，第一开关Q1（PMOS）被断开（截止），相反地，第二开关Q2（NMOS）被闭合（导通），使得在电容器C1中充电的电压通过第二开关Q2和第二电流源S2放电。

相应地，在电容器C1中充电的电压以预定的斜率下降。但是，由于在放电电压（信号P2的电压）达到第二反相器124的参考电压之前高电平噪声信号从高电平变为低电平，第二开关Q2（NMOS）被断开（截止），相反地，第一开关Q1（PMOS）被闭合（导通），使得放电电压通过第一开关Q1和第一电流源S1在电容器C1中充电，且第二反相器124保持低电平信号P3。

随后，第一运算器G1对低电平输入信号P1和低电平输出信号P3进行或操作以输出低电平信号P4，第三开关Q3根据从第一运算器G1输出的低电平信号P4被闭合（导通）。

同时，第二运算器G2对高电平噪声信号P1和低电平输出信号P3进行与操作以输出低电平信号P5，并第四开关Q4根据从第二运算器G2输出的低电平信号P5被断开（截止）。

相应地，由于放电电压通过第三开关Q3在电压调节单元140的电容器C1中完全充电至电源电压，通过不断保持噪声滤波时间t0，可容易地去除在低电平输入信号上叠加的高电平噪声。

同时，当低电平噪声被包括在输入至输入端子IN的高电平输入信号中使得输入信号从高电平变为低电平如P1时，第一开关Q1（PMOS）被闭合（导通），相反地，第二开关Q2（NMOS）被断开（截止），使得电容器C1通过第一电流源S1和第一开关Q1充电。

相应地，在电容器C1中充电的电压以预定斜率上升。但是，由于在充电电压（信号P2的电压）达到第二反相器124的参考电压之前低电平噪声信号从低电平变为高电平，第一开关Q1（PMOS）被断开（截止），相反地，第二开关Q2（NMOS）被闭合（导通），使得在电容器C1中充电的电压通过第二开关Q2和第二电流源S2放电，且第二反相器124保持高电平信号P3。

第一运算器G1对低电平输入信号P1和高电平输出信号P3进行或操作以输出高电平信号P4，第三开关Q3根据从第一运算器G1输出的高电平信号P4被断开（截止）。

同时，第二运算器G2对高电平噪声信号P1和高电平输出信号P3进行与操作以输出高电平信号P5，第四开关Q4根据从第二运算器G2输出的高电平信号P5被闭合（导通）。

那么，由于电压通过第四开关Q4从电压调节单元140的电容器C1完全放电至地电压，即使低电平噪声叠加在高电平输入信号上，也可通过不断保持噪声滤波时间t2容易地去除噪声。

图3A为半导体电路的结构图，其中，连接第一和第二电阻器以替代图1的第一和第二电流源，图3B为半导体电路的结构图，图1的第一开关从中移除，图3C为半导体电路的结构图，图1的第二开关从中移除。

如图3A中，按照本发明实施方式的半导体电路100可使用连接第一和第二电阻器R1和R2以替代第一和第二电流源S1和S2的方法。

进一步，如图3B和图3C中，可去除第一反相器122的第一和第二开关Q1和Q2中的一个。

图4为根据本发明另一个实施方式的半导体电路的结构图。

如图4中所示，半导体电路200包括延迟单元220、电压调节单元240以及组合单元260。

首先，延迟单元220可由串联连接的第一和第二反相器222和224组成，除去图1所示的第一和第二电流源S1和S2，第一反相器222可由第一和第二开关Q21和Q22组成。

进一步地，除了如图4所示的第一和第二开关Q21和Q22串联连接的方法，第一反相器222可使用各种方法。

由于电压调节单元240和组合单元260的结构已在本发明的实施方式中描述，以下将省略对其的描述。

将描述图4的半导体电路200的操作。当输入到输入端子IN的信号P21从低电平变为高电平时，第一开关Q21（PMOS）被断开（截止），相反地，第二开关Q22（NMOS）被闭合（导通），使得在电容器C21中充电的电压被放电。

相应地，在电容器C21中充电的电压以预定斜率下降，当放电电压（信号P22的电压）比第二反相器224的参考电压低时，第二反相器224输出高电平信号P23。

随后，第一运算器G21对高电平输入信号P21和高电平输出信号P23进行或操作以输出高电平信号P24，第三开关Q23根据从第一运算器G21输出的高电平信号P24被断开（截止）。

同时，第二运算器G22对高电平输入信号P21和高电平输出信号P23进行与操作以输出高电平信号P25，第四开关Q24根据从第二运算器G22输出的高电平信号P25被闭合（导通）。

相应地，由于电容器C21中充电的电压通过第四开关Q24完全放电至地电压，所以可通过不断保持噪声滤波时间t2容易地去除在高电平输入信号上叠加的低电平噪声。

此时，噪声滤波时间t2可由电容器C21和第一开关Q21的大小决定，并确定第四开关Q24的大小以无延迟地对电容器进行放电，其中第四开关Q24对由于噪声导致的电容器充电电压进行放电，以具有固定的噪声滤波时间。

同时，当输入至输入端子IN的信号P21从高电平变为低电平时，第一开关Q1（PMOS）被闭合（导通），相反地，第二开关Q2（NMOS）被断开（截止），使得对电容器C1进行充电。

相应地，在电容器C21中充电的电压以预定斜率上升，且当放电电压（信号P22的电压）比第二反相器224的参考电压高时，第二反相器224输出低电平信号P23。

第一运算器G21对低电平输入信号P21和低电平输出信号P23进行或操作以输出低电平信号P24，第三开关Q23根据从第一运算器G21输出的低电平信号P24被闭合（导通）。

同时，第二运算器G22对低电平输入信号P21和低电平输出信号P23进行与操作以输出低电平信号P25，第四开关Q24根据从第二运算器G22输出的低电平信号P25被断开（截止）。

那么，由于电压通过第三开关Q3在电压调节单元240的电容器C21中完全充电至电源电压，所以即使高电平噪声叠加在低电平输入信号上，也可以通过不断保持噪声滤波时间t0去除噪声。

此时，噪声滤波时间t0可由电容器C21和第二开关Q22的大小来决定，并确定第三开关Q23的大小以无延迟地对电容器进行放电，其中第三开关Q23对由于噪声导致的电容器的放电电压进行充电，以具有固定的噪声滤波时间。

图5为根据本发明的又一个实施方式的半导体电路的结构图。

如图5所示，半导体电路300包括延迟单元320、电压调节单元340以及组合单元360。

首先，延迟单元320可由串联连接的第一至第六反相器321至326组成，且第三反相器323可包括第一和第二开关Q31和Q32和第一和第二电流源S31和S32，第一和第二开关Q31和Q32根据输入信号P31的电平选择性地进行开关操作，第一和第二电流源S31和S32分别与第一和第二开关Q31和Q32连接，以为第一和第二开关Q31和Q32提供电流。

进一步地，电压调节单元340可包括连接在第三和第四反相器323和324的连接点A与地线之间的电容器C31。

组合单元360，为根据使用输入到输入端子IN的信号电平和从输出端子OUT输出的信号电平而产生的信号，对电压调节单元340的充电和放电操作进行控制的装置，更具体地，根据由从第一反相器321输出的信号P31a和从第五反相器325输出的信号P33a组合产生的信号P34和P35，控制电压调节单元340的操作，组合单元360可由第一和第二运算器G31和G32和第三和第四开关Q33和Q34组成。

在此，第一和第二运算器G31和G32可分别由与非门和或非门组成。

第一运算器G31，由与非门组成，只有当从第一反相器321输出的信号P31a和从第五反相器325输出的信号P33a的电平都高时输出低电平信号P34，在其余情况下输出高电平信号P34。

第二运算器G2，由或非门组成，只有当从第一反相器321输出的信号P31a和从第五反相器325输出的信号P33a的电平都低时输出高电平信号P35，在其余情况下输出低电平信号P35。

由于电压调节单元340的结构已在本发明的一个实施方式中描述，以下将省略对其的描述。

将描述图5的半导体电路300的操作。当输入到输入端子IN的信号P31从低电平变为高电平时，第一反相器321输出低电平信号P31a，第二反相器322输出高电平信号P31b。相应地，第一开关Q31（PMOS）被断开（截止），相反地，第二开关Q32（NMOS）被闭合（导通），使得在电容器C31中充电的电压通过第二开关Q32和第二电流源S32被放电。

相应地，在电容器C31中充电的电压以预定斜率下降，当放电电压（信号P32的电压）比第四反相器324的参考电压低时，第四反相器324输出高电平信号P33b，第五反相器325输出低电平信号P33a。

随后，第一运算器G31对从第一反相器321输出的低电平输入信号P31a和从第五反相器325输出的低电平输出信号P33a进行与非操作以输出高电平信号P34，第三开关Q33根据从第一运算器G31输出的高电平信号P34被断开（截止）。

同时，第二运算器G32对从第一反相器321输出的低电平输入信号P31a和从第五反相器325输出的低电平输出信号P33a进行或非操作以输出高电平信号P35，第四开关Q34根据从第二运算器G32输出的高电平信号P35被闭合（导通）。

相应地，由于在电压调节单元340的电容器C31中充电的电压通过第四开关Q34完全放电至地电压，可通过不断保持噪声滤波时间t2容易地去除叠加在高电平输入信号P31上的低电平噪声。

同时，当输入到输入端子IN的信号P31从高电平变为低电平时，第一反相器321输出高电平信号P31a，第二反相器322输出低电平信号P31b。相应地，第一开关Q31（PMOS）被闭合（导通），相反地，第二开关Q32（NMOS）被断开（截止），使得电容器C31被充电。

相应地，在电容器C31中充电的电压以预定斜率上升，且当充电电压（信号P32的电压）比第四反相器324的参考电压高时，第四反相器324输出低电平信号P33b，第五反相器325输出高电平信号P33a。

第一运算器G31对从第一反相器321输出的高电平输入信号P31a和从第五反相器325输出的高电平输出信号P33a进行与非操作以输出低电平信号P34，第三开关Q33根据从第一运算器G31输出的低电平信号P34闭合（导通）。

同时，第二运算器G32对从第一反相器321输出的高电平输入信号P31a和从第五反相器325输出的高电平输出信号P33a进行或非操作以输出低电平信号P35，第四开关Q34根据从第二运算器G32输出的低电平信号P35被断开（截止）。

随后，由于电压调节单元340的电容器C31中的电压通过第三开关Q33完全充电达到功率电压，所以即使高电平噪声叠加在低电平输入信号P31上，也可通过不断保持噪声滤波时间t0去除噪声。

同时，在本发明的实施方式和另一个实施方式中，虽然描述了延迟单元由两个或六个反相器组成，但可通过使用不受限制的各种数目的反相器来实现延迟单元。

如上所述，根据按照本发明实施方式的半导体电路，可更有效地去除混合在高电平输入信号中的低电平噪声和混合在低电平输入信号中的高电平噪声。

进一步地，即使在噪声不断地施加时，也可半导体电路不发生故障地容易地去除噪声。

由于可实现输入信号延迟功能以及噪声去除功能，可减小半导体电路的芯片大小。

因此，可有效降低半导体电路的制造成本和其中安装有半导体电路的电子设备的制造成本。

如上所述，虽然已示出并描述了本发明的优先实施方式，本领域技术人员应当理解，在不背离总的发明构思的原理和精神的情况下，可对这些实施方式进行替代、修改和变型，其保护范围在所附权利要求及其等同物中限定。

Claims (6)

1.一种半导体电路，包括：

延迟单元，用于将输入信号延迟预定时间，以输出延迟信号，其中，所述延迟单元包括顺序串联连接的对所述输入信号的电平进行反相的第一至第六反相器；

电压调节单元，连接在所述第三反相器和所述第四反相器的连接点与地线之间，用于根据所述输入信号的电平对电压进行充电和放电；以及

组合单元，用于根据使用所述输入信号的电平和从所述延迟单元输出的延迟信号的电平产生的信号对所述电压调节单元的充电和放电操作进行控制。

2.根据权利要求1所述的半导体电路，其中，所述第三反相器包括：

第一和第二开关，根据所述输入信号的电平选择性地执行开关操作；以及

第一和第二电流源，分别连接至所述第一和第二开关。

3.根据权利要求1所述的半导体电路，其中，所述第三反相器包括：

第一和第二开关，根据所述输入信号的电平选择性地执行开关操作；以及

第一和第二电阻器，分别连接至所述第一和第二开关。

4.根据权利要求1所述的半导体电路，其中，所述组合单元根据由输入所述第二反相器的信号和从第五反相器输出的信号组合产生的信号对所述电压调节单元的充电和放电操作进行控制。

5.根据权利要求4所述的半导体电路，其中，所述组合单元包括：

第一和第二运算器，通过组合输入所述第二反相器的信号和从所述第五反相器输出的信号执行逻辑运算；以及

第三和第四开关，根据所述第一和第二运算器产生的信号的电平执行开关操作。

6.根据权利要求5所述的半导体电路，其中，所述第一和第二运算器分别由与非门和或非门组成。