KR20120092059A - 통신 시스템 및 그 디바이스 - Google Patents

통신 시스템 및 그 디바이스 Download PDF

Info

Publication number
KR20120092059A
KR20120092059A KR1020120013243A KR20120013243A KR20120092059A KR 20120092059 A KR20120092059 A KR 20120092059A KR 1020120013243 A KR1020120013243 A KR 1020120013243A KR 20120013243 A KR20120013243 A KR 20120013243A KR 20120092059 A KR20120092059 A KR 20120092059A
Authority
KR
South Korea
Prior art keywords
level
clock
terminal
battery monitoring
output
Prior art date
Application number
KR1020120013243A
Other languages
English (en)
Inventor
히데노리 타나카
요시노리 히로세
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20120092059A publication Critical patent/KR20120092059A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1469—Two-way operation using the same type of signal, i.e. duplex using time-sharing
    • H04L5/1484—Two-way operation using the same type of signal, i.e. duplex using time-sharing operating bytewise
    • H04L5/1492—Two-way operation using the same type of signal, i.e. duplex using time-sharing operating bytewise with time compression, e.g. operating according to the ping-pong technique
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Abstract

1개의 신호선을 사용하여 쌍방향의 시리얼 통신을 행하는 통신 시스템 및 그 디바이스를 제공하는 것을 목적으로 한다.
제 1 디바이스(11)와 제 2 디바이스(12) 사이를 1개의 신호선으로 접속하고, 서로 레벨이 다른 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 통신 시스템으로서, 제 1 디바이스는 제 1 레벨과 중간 레벨을 반복함으로써 제 2 디바이스에 클록을 송신하고, 제 2 디바이스는 수신한 클록의 중간 레벨의 기간에 제 2 레벨을 출력할 것인지 아닌지로 제 1 디바이스에 정보를 송신하고, 제 1 디바이스는 제 2 디바이스가 정보를 송신하지 않은 경우에, 클록의 중간 레벨의 기간에 제 2 레벨을 출력할 것인지 아닌지로 상기 제 2 디바이스(12)에 정보를 송신한다.

Description

통신 시스템 및 그 디바이스{COMMUNICATION SYSTEM AND DEVICE THEREOF}
본 발명은 쌍방향의 시리얼 통신을 행하는 통신 시스템 및 그 디바이스에 관한 것이다.
종래부터 쌍방향의 시리얼 통신을 행하는 통신 시스템이 있다. 예를 들면, 특허문헌 1에는, 데이터 및 클록을 시분할로 다중하여 1개의 버스 라인으로 전송하고, 송신/수신 판정용의 버스 라인과 합쳐 2개의 버스 라인으로서, 쌍방향으로 서로 송수신을 행하는 것이 기재되어 있다.
상기 특허문헌 1에는, 송신시에, 래치 회로는 클록 회로의 클록 신호에 동기하여, 데이터 입력부로부터의 데이터(H)에 의해 IN 단자의 전원 전압(Vcc)을 스위치의 접점(a)에 출력하고, 데이터(L)에 의해 접점(a)을 저항(R1과 R2)에 의한 분압값으로 하고, 스위치는 클록 신호로 a, b로 전환되고, a로 데이터, b로 클록 신호를 출력하고, 송수 전환 스위치를 통하여 데이터?클록 전송 라인에 송출하고, 수신시에, 송수 전환 스위치로부터 분리 회로에 입력한 신호를 레벨 판별에 의해 데이터와 클록 신호로 분리하고, 데이터는 래치?정형 회로에서 래치하고 파형 정형하여 출력하고, 송신시에, 디코더는 송수 판정 라인의 레벨과 송신 요구 입력(H)을 연산, H를 출력하고, 송수 전환 스위치를 송신측으로 전환하고, 송수 판정 라인을 L로 함으로써 데이터와 클록 신호를 시분할 다중하여 버스 라인으로 전송하는 것이 기재되어 있다.
일본 특개 평7-95248호 공보
(발명의 개요)
(발명이 해결하고자 하는 과제)
종래의 기술은 쌍방향의 시리얼 통신을 행하기 위하여 데이터?클록 전송 라인과 송수 판정 라인을 필요로 하고, 1개의 신호선만을 사용하여 쌍방향의 시리얼 통신을 행할 수는 없다고 하는 문제가 있었다.
본 발명은 상기의 점을 감안하여 이루어진 것으로, 1개의 신호선을 사용하여 쌍방향의 시리얼 통신을 행하는 통신 시스템 및 그 디바이스를 제공하는 것을 목적으로 한다.
본 발명의 1실시태양에 의한 통신 시스템은 제 1 디바이스(11)와 제 2 디바이스(12) 사이를 1개의 신호선으로 접속하고, 서로 레벨이 상이한 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 통신 시스템으로서,
상기 제 1 디바이스(11)는 상기 제 1 레벨과 상기 중간 레벨을 반복함으로써 상기 제 2 디바이스에 클록을 송신하고,
상기 제 2 디바이스(12)는 수신한 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 1 디바이스(11)에 정보를 송신하고,
상기 제 1 디바이스(11)는 상기 제 2 디바이스(12)가 정보를 송신하지 않은 경우에, 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 2 디바이스(12)에 정보를 송신한다.
바람직하게는, 상기 제 1 디바이스(11)는 최초에 상기 중간 레벨을 출력한 뒤 상기 제 2 디바이스에 정보를 송신한다.
바람직하게는, 상기 제 1 디바이스(11)는 최초에 상기 제 2 레벨을 출력한 뒤 상기 제 2 디바이스로부터 송신되는 정보를 수신한다.
바람직하게는, 상기 제 2 디바이스(12)는 최초에 상기 제 2 레벨을 출력한 뒤 상기 제 1 디바이스에 정보를 송신한다.
바람직하게는, 상기 제 1 디바이스(11)는 최초에 상기 중간 레벨 또는 상기 제 2 레벨을 출력한 뒤 소정 기간 내에 상기 제 2 레벨을 수신했을 때, 상기 제 2 디바이스로부터 송신되는 정보를 수신한다.
바람직하게는, 상기 제 1 디바이스(11)는 2차전지(10)의 충방전을 감시하는 전지 감시 집적 회로이다.
바람직하게는, 상기 제 2 디바이스(12)는 상기 2차전지(10)의 충방전을 제어하는 보호 집적 회로이다.
또한 본 발명의 1실시태양에 의한 제 1 디바이스는 제 1 디바이스(11)와 제 2 디바이스(12) 사이를 1개의 신호선으로 접속하고, 서로 레벨이 상이한 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 시리얼 통신 시스템의 제 1 디바이스로서,
상기 제 1 레벨과 상기 중간 레벨을 반복함으로써 상기 제 2 디바이스(12)에 클록을 송신하는 수단(R11, M12)과,
상기 제 2 디바이스(12)가 정보를 송신하지 않은 경우에, 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 2 디바이스에 정보를 송신하는 수단(R12, M11)을 갖는다.
또한 본 발명의 1실시태양에 의한 제 2 디바이스는 제 1 디바이스(11)와 제 2 디바이스(12) 사이를 1개의 신호선으로 접속하고, 서로 레벨이 상이한 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 통신 시스템의 제 2 디바이스로서,
상기 제 1 디바이스(11)로부터 공급되는 상기 제 1 레벨과 상기 중간 레벨이 반복하는 클록을 수신하는 수단(33)과,
수신한 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 1 디바이스에 정보를 송신하는 수단(M13)을 갖는다.
또한, 상기 괄호 내의 참조부호는 이해를 쉽게 하기 위하여 붙인 것으로, 일례에 지나지 않으며, 도시의 태양에 한정되는 것은 아니다.
본 발명에 의하면, 1개의 신호선을 사용하여 쌍방향의 시리얼 통신을 행할 수 있다.
도 1은 본 발명의 통신 시스템의 1실시형태의 블록 구성도.
도 2는 전지 감시 IC와 보호 IC의 신호 입출력부의 1실시형태의 회로 구성도.
도 3은 제어 명령 송신 모드의 신호 타이밍 차트.
도 4는 상태 문의 명령 수신 모드의 신호 타이밍 차트.
도 5는 인터럽트 수신 모드의 신호 타이밍 차트.
도 6은 전지 감시 IC에 있어서의 상태천이도.
도 7은 보호 IC의 신호 입출력부의 1실시형태의 회로 구성도.
도 8은 도 7의 각 부의 신호 파형도.
도 9는 시프트 레지스터의 구성도.
도 10은 제어 명령 송신 모드의 도 7의 각 부의 신호 파형도.
도 11은 상태 문의 명령 수신 모드의 도 7의 각 부의 신호 파형도.
도 12는 인터럽트 수신 모드의 도 7의 각 부의 신호 파형도.
도 13은 보호 IC가 실행하는 신호 출력 처리의 플로우차트.
(발명을 실시하기 위한 형태)
이하, 도면에 기초하여 본 발명의 실시형태에 대하여 설명한다.
<통신 시스템의 블록 구성>
도 1은 본 발명의 통신 시스템의 1실시형태의 블록 구성도를 나타낸다. 도 1에 있어서, 단자(B+, B-) 사이에는 리튬 이온 전지 등의 2차전지(10)가 접속되고, 단자(B+)는 단자(P+)에 접속되고, 단자(B-)는 저항(R4) 및 MOS 트랜지스터(M2 및 M1)를 통하여 단자(P-)에 접속되어 있고, 단자(P+, P-) 사이에 부하 또는 충전 회로가 접속된다.
제 1 디바이스인 전지 감시 IC(Integrated Circuit: 집적 회로)(11)는 저항(R4)의 양단의 전압이 단자(VRSM, VRSF)에 공급되고, 단자(VRSM, VRSF)의 전위차로부터 2차전지(10)의 충방전 전류를 검출한다. 또한 2차전지(10)의 전지 전압이 보호 IC(12)를 통하여 단자(VBAT)에 공급되고, 전지 감시 IC(11)는 단자(VBAT)의 전압을 2차전지(10)의 전압으로서 검출한다. 또한 전지 감시 IC(11)는 단자(VDD)에 보호 IC(12)에서 안정화된 전원을 공급받고 있다. 전지 감시 IC(11)는 마이크로컴퓨터를 내장하고, 2차전지(10)의 충방전 전류를 적산하여 배터리 잔량을 산출함과 아울러, 2차전지(10)의 과전압 검출 및 충방전의 과전류 검출 등을 행하고, 그 검출결과에 기초하여 보호 IC(12)의 제어를 행한다.
제 2 디바이스인 보호 IC(12)는 2차전지(10)로부터 저항(R3)을 통하여 단자(VDD)에 공급되는 전압을 안정화하여 단자(VREGOUT)로부터 전지 감시 IC(11)에 공급한다. 또한 단자(VSENSE)에는 저항(R1)을 통하여 2차전지(10)의 전지 전압이 공급되고, 이 전지 전압을 분압하여 단자(VBAT)로부터 전지 감시 IC(11)에 공급한다. 또한 보호 IC(12)는 단자(VSENSE)의 전압을 과충전 임계값 및 과방전 임계값과 비교하여, 단자(VSENSE) 전압이 과충전 임계값을 초과하면, 이상 상태라고 하여 MOS 트랜지스터(M1)를 오프 하고, 과방전 임계값을 밑돌면, 이상 상태라고 하여 MOS 트랜지스터(M2)를 오프 한다. 이와 아울러, 보호 IC(12)는 전지 감시 IC(11)로부터의 제어에 따라 MOS 트랜지스터(M1, M2)의 온/오프를 전환함으로써, 2차전지(10)의 충방전 제어를 행한다.
전지 감시 IC(11)의 단자(ICOM)와 보호 IC(12)의 단자(ICOM)는 신호선(13)으로 접속되어 있고, 전지 감시 IC(11)와 보호 IC(12) 사이에서 쌍방향의 3값 시리얼 통신이 행해진다.
<통신 시스템의 입출력 회로의 구성>
도 2는 전지 감시 IC(11)와 보호 IC(12)의 신호 입출력부의 1실시형태의 회로 구성도를 도시한다. 도 2에 있어서, 전지 감시 IC(11)의 단자(ICOM)에는 전지 감시 IC(11)의 입출력 회로(21)가 병설되어 있다. 입출력 회로(21) 내에서, 전지 감시 IC(11)의 단자(ICOM)는 저항(R11)을 통하여 전원(VDD)에 접속됨과 아울러, 저항(R12)을 통하여 n채널 MOS 트랜지스터(M11)의 드레인에 접속되어 있고, MOS 트랜지스터(M11)의 소스는 전원(VSS)에 접속되어 있다. MOS 트랜지스터(M11)의 게이트에는 통신 제어 회로(22)로부터 미들 레벨 출력 신호가 공급된다.
또한 전지 감시 IC(11)의 단자(ICOM)는 n채널 MOS 트랜지스터(M12)의 드레인에 접속되어 있고, MOS 트랜지스터(M12)의 소스는 전원(VSS)에 접속되어 있다. MOS 트랜지스터(M12)의 게이트에는 전지 감시 IC(11) 내의 통신 제어 회로(22)로부터 로 레벨 출력 신호가 공급된다. 또한 전지 감시 IC(11)의 단자(ICOM)는 인버터(23)를 통하여 통신 제어 회로(22)에 접속되어 있다. 인버터(23)는 미들 레벨과 로 레벨의 중간 전위인 제 1 임계값을 가지고 있고, 단자(ICOM)가 로 레벨일 때 통신 제어 회로(22)에 하이 레벨을 공급하고, 단자(ICOM)가 미들 레벨 또는 하이 레벨일 때 통신 제어 회로(22)에 로 레벨을 공급한다.
또한 보호 IC(12)의 단자(ICOM)에는 보호 IC(12)의 입출력 회로(31)가 병설되어 있다. 입출력 회로(31) 내에서, 보호 IC(12)의 단자(ICOM)는 n채널 MOS 트랜지스터(M13)의 드레인에 접속되어 있고, MOS 트랜지스터(M13)의 소스는 전원(VSS)에 접속되어 있다. MOS 트랜지스터(M13)의 게이트에는 보호 IC(12) 내의 통신 제어 회로(32)로부터 로 레벨 출력 신호가 공급된다.
또한 보호 IC(12)의 단자(ICOM)는 인버터(33, 34)를 통하여 통신 제어 회로(22)에 접속되어 있다. 인버터(33)는 미들 레벨과 로 레벨의 중간 전위인 제 1 임계값을 가지고 있고, 단자(ICOM)가 로 레벨일 때 통신 제어 회로(22)에 하이 레벨을 공급하고, 단자(ICOM)가 미들 레벨 이상일 때 통신 제어 회로(22)에 로 레벨을 공급한다. 인버터(34)는 하이 레벨과 미들 레벨의 중간 전위인 제 2 임계값을 가지고 있고, 단자(ICOM)가 미들 레벨 이하일 때 통신 제어 회로(22)에 하이 레벨을 공급하고, 단자(ICOM)가 하이 레벨일 때 통신 제어 회로(22)에 로 레벨을 공급한다.
여기에서, 전지 감시 IC(11)는 단자(ICOM)로부터 하이 레벨의 신호를 출력할 때는 MOS 트랜지스터(M11, M12)에 값 0의 신호를 공급하고, 단자(ICOM)로부터 로 레벨의 신호를 출력할 때는 MOS 트랜지스터(M11)에 값 0, MOS 트랜지스터(M12)에 값 1의 신호를 공급한다. 또한 전지 감시 IC(11)는 단자(ICOM)로부터 미들 레벨의 신호를 출력할 때는 MOS 트랜지스터(M11)에 값 1, MOS 트랜지스터(M12)에 값 0의 신호를 공급한다.
또한 보호 IC(12)는 단자(ICOM)가 미들 레벨의 기간에, 단자(ICOM)로부터 로 레벨의 신호를 출력할 때는 MOS 트랜지스터(M13)에 값 1의 신호를 공급한다.
<제어 명령 송신 모드>
도 3에 전지 감시 IC(11)로부터 보호 IC(12)에 제어 명령을 송신하는 제어 명령 송신 모드의 신호 타이밍 차트를 나타낸다.
우선, 전지 감시 IC(11)는, 도 3(A)에 도시하는 바와 같이, 단자(ICOM)를 소정 기간(τ/2)(예를 들면, 수 10μsec)만 미들 레벨로 하고, 다음에 단자(ICOM)를 소정 기간(τ/2)만 하이 레벨로 한다. 전지 감시 IC(11)는 미들 레벨로 제어 명령 송신 모드를 보호 IC(12)에 통지하고, 미들 레벨 및 하이 레벨의 기간(τ)에서 1클록 주기를 통지한다. 또한, 도면 중의 사선부는 미들 레벨과 로 레벨의 어느 한쪽인 것을 나타낸다.
이 후, 미들 레벨 또는 로 레벨의 소정 기간과 하이 레벨의 소정 기간을, 예를 들면, 14회 반복함으로써 클록을 포함하고, 도면 중 (1)?(14)로 나타내는 미들 레벨 또는 로 레벨로 14비트의 제어 명령을 송신한다. 각 비트는 미들 레벨을 값 1로 하고, 로 레벨을 값 0으로 한다. 그런데, 상기 14비트 중 홀수 비트 (1), (3), (5), (7), (9), (11)은 제어 명령의 각 비트의 값이며, 짝수 비트 (2), (4), (6), (8), (10), (12)는 선행하는 홀수 비트 (1), (3), (5), (7), (9), (11)을 반전한 값이다. 그리고, 홀수 비트 (13)은 홀수 비트 (1), (3), (5), (7), (9), (11)의 홀수 패리티로서의 체크 비트이며, 짝수 비트 (14)는 체크 비트를 반전한 값이다. 즉, 제어 명령은 실제로는 체크 비트를 포함하여 7비트 구성이다. 또한, 제어 명령으로서는 MOS 트랜지스터(M1)의 온/오프의 제어, MOS 트랜지스터(M2)의 온/오프의 제어 등이 있다.
그 후, 전지 감시 IC(11)가 단자(ICOM)를 미들 레벨로 하는 타이밍에서, 보호 IC(12)는 도 3(B)에 (15)로 나타내는 바와 같이 단자(ICOM)를 소정 기간(τ/2)만 하이 레벨 또는 로 레벨로 하고, 패리티 비트(15)를 전지 감시 IC(11)에 통지한다. 이 패리티 비트(15)는 수신한 홀수 비트 (1), (3), (5), (7), (9), (11), (13)으로부터 생성한 홀수 패리티의 값이다. 여기에서는, 제어 명령을 정상 수신한 경우에 패리티 비트(15)를 로 레벨로 하고, 정상 수신할 수 없었을 경우에 패리티 비트(15)를 하이 레벨로 하고 있다. 이것에 의해, 전지 감시 IC(11)와 보호 IC(12)의 단자(ICOM)는 도 3(C)에 도시하는 신호상태로 된다.
<상태 문의 명령 수신 모드>
도 4에 전지 감시 IC(11)로부터 보호 IC(12)에 상태를 문의하고, 보호 IC(12)로부터 송신되는 상태를 전지 감시 IC(11)에서 수신하는 상태 문의 명령 수신 모드의 신호 타이밍 차트를 나타낸다.
우선, 전지 감시 IC(11)는, 도 4(A)에 도시하는 바와 같이, 단자(ICOM)를 소정 기간(τ/2)만 로 레벨로 하고, 다음에 단자(ICOM)를 소정 기간(τ/2)만 하이 레벨로 한다. 전지 감시 IC(11)는 로 레벨로 함으로써 보호 IC(12)에 상태 문의 명령 수신 모드를 통지하고, 미들 레벨 및 하이 레벨의 기간(τ)에서 1클록 주기를 통지한다. 이 다음, 미들 레벨의 소정 기간과 하이 레벨의 소정 기간을, 예를 들면, 14회 반복함으로써 클록을 송신한다.
그 후, 전지 감시 IC(11)가 단자(ICOM)를 미들 레벨로 하는 타이밍에서, 보호 IC(12)는 도 4(B)에 (1)?(14)로 나타내는 하이 레벨 또는 로 레벨로 14비트의 스테이터스를 송신한다. 각 비트는 하이 레벨을 값 1로 하고, 로 레벨을 값 0으로 한다. 그런데, 상기 14비트 중 비트 (1)?(13)은 스테이터스의 각 비트의 값이며, 비트 (14)는 비트 (1)?(13)의 홀수 패리티로서의 체크 비트이다. 즉, 제어 명령은 실제로는 체크 비트를 포함하여 14비트 구성이다. 이것에 의해, 전지 감시 IC(11)와 보호 IC(12)의 단자(ICOM)는 도 4(C)에 나타내는 신호 상태로 된다. 또한, 스테이터스로서는 MOS 트랜지스터(M1)의 온/오프 상태, MOS 트랜지스터(M2)의 온/오프의 상태 등이 있다.
<인터럽트 수신 모드>
도 5에 보호 IC(12)로부터 전지 감시 IC(11)에 인터럽트를 행하고, 보호 IC(12)로부터 송신되는 상태를 전지 감시 IC(11)에서 수신하는 인터럽트 수신 모드의 신호 타이밍 차트를 나타낸다.
우선, 보호 IC(12)는, 도 5(B)에 도시하는 바와 같이, 단자(ICOM)를 소정 기간(τ/2)만 로 레벨로 한다. 보호 IC(12)는 로 레벨로 함으로써 전지 감시 IC(11)에 인터럽트 수신 모드인 것을 통지한다.
이것을 받아 전지 감시 IC(11)는, 도 5(A)에 도시하는 바와 같이, 단자(ICOM)를 소정 기간(τ/2)만 로 레벨로 하고, 다음에 단자(ICOM)를 소정 기간(τ/2)만 하이 레벨로 하는 것, 예를 들면, 14회 반복함으로써 클록을 송신한다.
그 후, 전지 감시 IC(11)가 단자(ICOM)를 미들 레벨로 하는 타이밍에서, 보호 IC(12)는 도 5(B)에 (1)?(14)로 나타내는 하이 레벨 또는 로 레벨로 14비트의 스테이터스를 송신한다. 각 비트는 하이 레벨을 값 1로 하고, 로 레벨을 값 0으로 한다. 그런데, 상기 14비트 중 비트 (1)?(13)은 스테이터스의 각 비트의 값이며, 비트 (14)는 비트 (1)?(13)의 홀수 패리티로서의 체크 비트이다. 즉, 제어 명령은 실제로는 체크 비트를 포함시켜 14비트 구성이다. 이것에 의해, 전지 감시 IC(11)와 보호 IC(12)의 단자(ICOM)는 도 5(C)에 나타내는 신호 상태로 된다.
<전지 감시 IC의 상태천이도>
도 6에 전지 감시 IC(11)에 있어서의 상태천이도를 나타낸다. 도 6에 있어서, 초기 상태는 0 시퀀스이다. 전지 감시 IC(11)에 있어서 제어 명령 송신 모드가 개시되면, 0 시퀀스로부터 T1 시퀀스로 천이하고, 문제가 없으면 클록 주기로 T1 시퀀스?TEND 시퀀스를 차례로 경유하여 0 시퀀스로 되돌아온다.
또한 전지 감시 IC(11)에 있어서 상태 문의 명령 수신 모드가 개시되면, 0 시퀀스로부터 R1 시퀀스로 천이하고, 문제가 없으면 클록 주기로 R1 시퀀스?REND 시퀀스를 차례로 경유하여 0 시퀀스로 되돌아온다.
또한 전지 감시 IC(11)가 단자(ICOM)의 로 레벨을 검출하면, 인터럽트 수신 모드로 되고, 전지 감시 IC(11)는 0 시퀀스로부터 I1 시퀀스로 천이하고, I1 시퀀스로부터 I2 시퀀스, R3 시퀀스?REND 시퀀스를 차례로 경유하여 0 시퀀스로 되돌아온다.
여기에서, T1 시퀀스, T2 시퀀스, R1 시퀀스, R2 시퀀스 중 어느 하나에 있어서, 전지 감시 IC(11)가 단자(ICOM)의 로 레벨을 검출하면 J1 시퀀스로 천이한다. 이것은 제어 명령 송신 모드 또는 상태 문의 명령 수신 모드와 인터럽트 수신 모드가 경합한 경우에 발생한다.
본 실시형태에서는 이 경합을 회피하기 위하여, 인터럽트 수신 모드의 우선도를 제어 명령 송신 모드 또는 상태 문의 명령 수신 모드보다 높게 설정하고 있다. 이것에 의해, 경합에 의한 J1 시퀀스로부터 I2 시퀀스로 천이하고, 그 후, R3 시퀀스?REND 시퀀스를 차례로 경유하여 0 시퀀스로 되돌아온다.
<보호 IC의 신호 입출력부의 구성>
도 7은 보호 IC(12)의 신호 입출력부의 1실시형태의 회로 구성도를 도시한다. 도 7에 있어서, 도 2와 동일 부분에는 동일한 부호를 붙인다. 도 7에 있어서, 보호 IC(12)의 단자(ICOM)로부터의 입력 신호는 인버터(33, 34)를 통하여 통신 제어 회로(32)에 공급된다.
통신 제어 회로(32)는 인버터(33)로부터 공급되는 입력 신호의 클록을 분리하고, 분리한 클록에 동기하고, 14비트의 스테이터스 중 로 레벨 출력으로 해야 할 타이밍에서, 도 8(A)에 도시하는 바와 같이, 하이 레벨 기간이 τ/2의 펄스 신호를 출력한다. 이 통신 제어 회로(32)가 출력하는 펄스 신호는 인버터(42, 43, 44, 45)를 통하여 노어 회로(46)에 공급됨과 아울러, 노어 회로(47)에 공급된다.
인버터(43, 44)의 접속점은 컨덴서(C1)에 접지되어 있고, 상기 펄스 신호에 의해 컨덴서(C1)의 전압은, 도 8(B)에 도시하는 바와 같이, 경사파형으로 된다. 이것에 의해, 인버터(45)의 출력 신호는, 도 8(C)에 도시하는 바와 같이, 펄스폭이 축소된다.
노어 회로(46)의 출력은 MOS 트랜지스터(M13)의 게이트에 공급됨과 아울러 노어 회로(47)의 입력 단자에 공급되고, 노어 회로(47)의 출력은 노어 회로(47)의 입력 단자에 공급되고 있다. 이 때문에, 노어 회로(46)의 출력은, 도 8(D)에 도시하는 바와 같이, 통신 제어 회로(32)의 출력 펄스 신호보다 펄스폭이 좁아진다. 이 노어 회로(46)가 출력하는 펄스 신호의 하이 레벨 기간에 MOS 트랜지스터(M13)가 온 함으로써, 단자(ICOM)는, 도 8(E)에 도시하는 바와 같이, 클록에 동기하여 로 레벨로 된다. 즉, 도 8(E)의 로 레벨 기간은 통신 제어 회로(32)의 출력 펄스 신호의 펄스폭(τ/2)보다 펄스폭이 좁아진다. 만약 보호 IC(12)가 출력하는 도 8(E)의 로 레벨 기간이 τ/2이면, 전지 감시 IC(11)가 미들 레벨로 출력하는 클록의 정보가 모두 소실되어 버린다. 이 때문에, 상기 미들 레벨의 클록 정보가 모두 소실되지 않도록, 도 8(E)의 로 레벨 기간을 τ/2보다 좁게 하고 있다.
여기에서, 도 7에 도시하는 통신 제어 회로(32)에는 도 9에 도시하는 시프트 레지스터가 설치되어 있다. 시프트 레지스터는 n 단계의 D형 플립플롭(100-1?100-n)과 각 플립플롭의 D 입력 단자에 접속된 스위치(101-1?101-n)로부터 구성되어 있다. 스위치(101-1?101-n)는 단자(102)에, 예를 들면, 값 0의 신호가 공급되었을 때에 단자(103-1?103-n)측에 접속되어, 단자(103-1?103-n)로부터 공급되는 n 비트의 스테이터스가 단자(105)로부터의 클록의 입력에 의해 플립플롭(100-1?100-n)에 세팅된다.
그 후, 단자(102)는 값 1로 되고, 스위치(101-1)는 플립플롭(100-1)의 D 입력 단자를 단자(104)에 접속하고, 스위치(101-2?101-n)는 플립플롭(100-2?100-n)의 D 입력 단자를 전단계의 플립플롭(100-1?100-n-1)의 Q출력 단자에 접속하여 시프트 레지스터를 구성한다. 단자(105)에는 통신 제어 회로(32)가 단자(ICOM)의 입력 신호로부터 분리한 클록이 입력되고, 플립플롭(100-1?100-n)의 클록 입력 단자에 공급된다. 이 클록의 입력에 의해, 플립플롭(100-1?100-n)에 세팅되어 있는 n 비트의 스테이터스는 플립플롭이 차례로 시프트 되어 단자(106)로부터 시리얼로 출력된다.
도 10(A)?(E)에 제어 명령 송신 모드에 있어서의 도 7의 인버터(42) 입력, 컨덴서(C1)의 전압, 인버터(45) 출력, 노어 회로(47) 출력, 단자(ICOM) 각각의 파형도를 나타낸다. 여기에서는, 보호 IC(12)가 단자(ICOM)로부터 로 레벨 출력을 행하기 때문에, 인버터(42)에 도 10(A)에 나타내는 하이 레벨의 펄스(P1)를 공급하면, 단자(ICOM)는, 도 10(E)에 도시하는 바와 같이, 펄스(P1)의 기간(τ/2)의 전반은 로 레벨로 되고, 그 후 미들 레벨로 된다.
도 11(A)?(E)에 상태 문의 명령 수신 모드에 있어서의 도 7의 인버터(42) 입력, 컨덴서(C1)의 전압, 인버터(45) 출력, 노어 회로(47) 출력, 단자(ICOM) 각각의 파형도를 나타낸다. 여기에서는, 보호 IC(12)가 단자(ICOM)로부터 로 레벨 출력을 행하기 때문에 인버터(42)에 도 11 (A)에 나타내는 하이 레벨의 펄스(P2?P5)를 공급하면, 단자(ICOM)는, 도 11(E)에 도시하는 바와 같이, 펄스(P2?P5)의 각 기간(τ/2)의 전반은 로 레벨로 되고, 그 후 미들 레벨로 된다.
도 12(A)?(E)에 인터럽트 수신 모드에 있어서의 도 7의 인버터(42) 입력, 컨덴서(C1)의 전압, 인버터(45) 출력, 노어 회로(47) 출력, 단자(ICOM) 각각의 파형도를 나타낸다. 여기에서는, 보호 IC(12)가 단자(ICOM)로부터 로 레벨 출력을 행하기 때문에 인버터(42)에 도 12(A)에 나타내는 하이 레벨의 펄스(P6?P9)를 공급하면, 단자(ICOM)는, 도 12(E)에 도시하는 바와 같이, 펄스(P6?P9)의 각 기간(τ/2)의 전반은 로 레벨로 되고, 그 후 미들 레벨로 된다.
<보호 IC의 신호 출력 처리>
도 13은 보호 IC(12)가 실행하는 신호 출력 처리의 플로우차트를 나타낸다. 도 13에 있어서, 정상 상태에서는 스텝 S1에서 보호 상태가 변화되었는지, 즉, 보호 상태가 정상 상태로부터 이상 상태 등으로 되었는지 아닌지를 판별한다. 보호 상태의 변화가 없으면, 스텝 S2에서 단자(ICOM)로부터 입력 신호가 있는지 없는지를 판별하고, 입력 신호가 없으면 스텝 S1로 진행한다.
스텝 S1에서 보호 상태의 변화가 있었다고 판별된 경우에는 스텝 S3에서 1펄스째를 로 레벨로 하여 단자(ICOM)로부터 출력하고, 전지 감시 IC(11)에 인터럽트 수신 모드인 것을 통지하고 스텝 S2로 진행한다. 그리고, 스텝 S2에서 입력 신호가 있는 경우에는, 스텝 S4에서 단자(ICOM)에 있어서의 1펄스째가 미들 레벨인지 아닌지를 판별한다.
스텝 S4에서 1펄스째가 미들 레벨이 아니면 상태 문의 명령 수신 모드 또는 인터럽트 수신 모드이므로, 스텝 S5에서 스테이터스의 출력을 인식하고, 스텝 S6에서 클록에 맞추어 스테이터스의 각 비트를 송신한다. 다음에 스텝 S7에서 직전의 펄스 입력으로부터 일정 기간(예를 들면, τ의 수배?10수배 정도)을 경과해도 다음 펄스 입력이 없는지 있는지를 판별한다.
일정 기간을 초과하여 다음 펄스 입력이 없는 경우에는, 스텝 S3에서 출력한 로 레벨이 전지 감시 IC(11)에서 인식되지 않았다고 간주하고 다시 스텝 S3으로 진행하고, 스텝 S3의 처리를 반복한다. 일정 기간 내에 다음 펄스 입력이 있는 경우에는 스텝 S8에서 하이 레벨의 펄스를 15개 카운트하고, 그 동안에 14비트의 스테이터스 송신을 완료함으로써 정상 상태로 되돌아온다.
한편, 스텝 S4에서 1펄스째가 미들 레벨이면 제어 명령 송신 모드이므로, 스텝 S9에서 전지 감시 IC(11)로부터 송신되는 제어 명령의 각 비트를 수신하여 입력한다. 다음에 스텝 S10에서 홀수 비트 (1), (3), (5), (7), (9), (11), (13) 각각이 짝수 비트 (2), (4), (6), (8), (10), (12), (14)와 일치하고, 또한, 홀수 비트 (1), (3), (5), (7), (9), (11)로부터 연산한 홀수 패리티와, 홀수 비트 (13)의 체크 비트가 일치하는지 아닌지를 판별한다. 그리고, 일치의 경우 즉 패리티가 맞는 경우에는, 스텝 S11에서 단자(ICOM)로부터 로 레벨을 출력하여 전지 감시 IC(11)에 정상 수신을 통지하고, 정상 상태에 돌아온다. 불일치의 경우 즉 패리티가 맞지 않는 경우에는, 스텝 S12에서 단자(ICOM)로부터 로 레벨을 출력하고, 전지 감시 IC(11)에 수신 이상을 통지하고 정상 상태로 되돌아온다.
이렇게 하여, 상기 실시형태에서는, 1개의 신호선을 사용하여 쌍방향의 시리얼 통신을 행할 수 있다.
또한, 상기 실시형태에서는, 전지 감시 IC(11)로부터 하이 레벨과 미들 레벨로 클록을 송신하고 보호 IC(12)로부터 로 레벨의 신호를 송신하여 쌍방향 통신을 행하고 있지만, 전지 감시 IC(11)로부터 로 레벨과 미들 레벨로 클록을 송신하고 보호 IC(12)로부터 하이 레벨의 신호를 송신하여 쌍방향 통신을 행해도 되고, 상기 실시형태에 한정되는 것은 아니다.
10 2차전지
11 전지 감시 IC
12 보호 IC
21, 31 입출력 회로
22, 32 통신 제어 회로
24, 33, 42?45 인버터
41 논리 회로
46, 47 노어 회로
M11?M13 MOS 트랜지스터
R11, R12 저항

Claims (9)

  1. 제 1 디바이스와 제 2 디바이스 사이를 1개의 신호선으로 접속하고, 서로 레벨이 다른 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 통신 시스템으로서,
    상기 제 1 디바이스는 상기 제 1 레벨과 상기 중간 레벨을 반복함으로써 상기 제 2 디바이스에 클록을 송신하고,
    상기 제 2 디바이스는 수신한 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 1 디바이스에 정보를 송신하고,
    상기 제 1 디바이스는, 상기 제 2 디바이스가 정보를 송신하지 않은 경우에, 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력하는지 아닌지로 상기 제 2 디바이스에 정보를 송신하는 것을 특징으로 하는 통신 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 디바이스는 최초에 상기 중간 레벨을 출력한 뒤 상기 제 2 디바이스에 정보를 송신하는 것을 특징으로 하는 통신 시스템.
  3. 제 2 항에 있어서,
    상기 제 1 디바이스는 최초에 상기 제 2 레벨을 출력한 뒤 상기 제 2 디바이스로부터 송신되는 정보를 수신하는 것을 특징으로 하는 통신 시스템.
  4. 제 3 항에 있어서,
    상기 제 2 디바이스는 최초에 상기 제 2 레벨을 출력한 뒤 상기 제 1 디바이스에 정보를 송신하는 것을 특징으로 하는 통신 시스템.
  5. 제 4 항에 있어서,
    상기 제 1 디바이스는, 최초에 상기 중간 레벨 또는 상기 제 2 레벨을 출력한 뒤 소정 기간 내에 상기 제 2 레벨을 수신했을 때, 상기 제 2 디바이스로부터 송신되는 정보를 수신하는 것을 특징으로 하는 통신 시스템.
  6. 제 5 항에 있어서,
    상기 제 1 디바이스는 2차전지의 충방전을 감시하는 전지 감시 집적 회로인 것을 특징으로 하는 통신 시스템.
  7. 제 6 항에 있어서,
    상기 제 2 디바이스는 상기 2차전지의 충방전을 제어하는 보호 집적 회로인 것을 특징으로 하는 통신 시스템.
  8. 제 1 디바이스와 제 2 디바이스 사이를 1개의 신호선으로 접속하고, 서로 레벨이 다른 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 시리얼 통신 시스템의 제 1 디바이스로서,
    상기 제 1 레벨과 상기 중간 레벨을 반복함으로써 상기 제 2 디바이스에 클록을 송신하는 수단과,
    상기 제 2 디바이스가 정보를 송신하지 않은 경우에, 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 2 디바이스에 정보를 송신하는 수단을 갖는 것을 특징으로 하는 제 1 디바이스.
  9. 제 1 디바이스와 제 2 디바이스 사이를 1개의 신호선으로 접속하고, 서로 레벨의 다른 제 1 레벨과 제 2 레벨, 및 상기 제 1 레벨과 제 2 레벨의 중간 레벨을 사용하여 시리얼 통신을 행하는 통신 시스템의 제 2 디바이스로서,
    상기 제 1 디바이스로부터 공급되는 상기 제 1 레벨과 상기 중간 레벨이 반복하는 클록을 수신하는 수단과,
    수신한 상기 클록의 상기 중간 레벨의 기간에 상기 제 2 레벨을 출력할 것인지 아닌지로 상기 제 1 디바이스에 정보를 송신하는 수단을 갖는 것을 특징으로 하는 제 2 디바이스.
KR1020120013243A 2011-02-10 2012-02-09 통신 시스템 및 그 디바이스 KR20120092059A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-027203 2011-02-10
JP2011027203A JP2012169746A (ja) 2011-02-10 2011-02-10 通信システム及びそのデバイス

Publications (1)

Publication Number Publication Date
KR20120092059A true KR20120092059A (ko) 2012-08-20

Family

ID=46622592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120013243A KR20120092059A (ko) 2011-02-10 2012-02-09 통신 시스템 및 그 디바이스

Country Status (4)

Country Link
US (1) US20120206091A1 (ko)
JP (1) JP2012169746A (ko)
KR (1) KR20120092059A (ko)
CN (1) CN102638338A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103414621A (zh) * 2013-08-14 2013-11-27 上海固泰科技有限公司 基于FlexRay总线的多设备同步方法
CN104052456B (zh) 2014-06-23 2017-02-15 青岛海信电器股份有限公司 一种用于双向通信的电路
CN104953989A (zh) * 2015-04-27 2015-09-30 成都腾悦科技有限公司 通信系统
WO2016203529A1 (ja) * 2015-06-15 2016-12-22 富士電機株式会社 データ通信システム、データ通信装置およびセンサ装置
WO2017110504A1 (ja) 2015-12-25 2017-06-29 日立マクセル株式会社 携行品管理装置、携行品管理方法、及び携行品管理システム
CN108292517B (zh) 2016-06-03 2021-09-14 富士电机株式会社 半导体装置
CN112003775B (zh) * 2020-07-27 2022-02-18 苏州浪潮智能科技有限公司 一种单电平单线全双工总线通信方法和系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135538A (en) * 1981-02-14 1982-08-21 Omron Tateisi Electronics Co Series data transmission system
JPH07264250A (ja) * 1994-03-17 1995-10-13 Nissan Motor Co Ltd シリアルデータ伝送装置
JPH0879225A (ja) * 1994-09-02 1996-03-22 Canon Inc データ通信システム及びデータ通信方法
DE19651126A1 (de) * 1996-12-09 1998-06-18 Siemens Audiologische Technik Serielles, bidirektionales Datenübermittlungsverfahren
JPH10322404A (ja) * 1997-05-19 1998-12-04 Sharp Corp シリアルデータ通信方法および装置
JP5279170B2 (ja) * 2006-03-28 2013-09-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー マスタ通信回路、スレーブ通信回路、及びデータ通信方法
CN201256397Y (zh) * 2008-08-08 2009-06-10 广州日滨科技发展有限公司 串行信号通讯电路及通讯装置
CN101819710B (zh) * 2010-03-30 2011-12-21 西安盛赛尔电子有限公司 基于双向串行通信协议的消防报警系统用通信方法

Also Published As

Publication number Publication date
JP2012169746A (ja) 2012-09-06
CN102638338A (zh) 2012-08-15
US20120206091A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR20120092059A (ko) 통신 시스템 및 그 디바이스
EP2797336B1 (en) Battery pack
CN101005210B (zh) 充放电控制电路和充电型电源装置
JP5928509B2 (ja) 電池監視装置
TWI558057B (zh) Charge and discharge control circuit and battery device
KR101047193B1 (ko) 배터리 보호 회로
CN102916458A (zh) 电池均衡系统、电路及其方法
US9466993B2 (en) Charge and discharge control circuit having an intermediate terminal disconnection detecting circuit for detecting disconnection with secondary batteries
KR20030013349A (ko) 충전/방전 보호 회로
US9000726B2 (en) Cell balance device and battery system
KR20020067667A (ko) 배터리 상태 감시 회로
KR20200026032A (ko) 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법
JP6939744B2 (ja) 電池監視装置
KR101819710B1 (ko) 통신 방법, 통신 시스템 및 그 디바이스
KR102471293B1 (ko) 다수의 유사한 직렬 배터리 셀 모듈 간의 데이터 교환을 위한 통신 장치를 구비한 배터리 셀 모듈
KR20200031925A (ko) 릴레이의 동작 상태를 유지시키는 장치 및 이를 포함하는 전자장치
EP2216873B1 (en) Battery state monitoring circuit and battery device
US20140167698A1 (en) Battery block, and power source system
US10090992B2 (en) Injection locked clock receiver
US7378831B1 (en) System and method for determining a delay time interval of components
US20110280323A1 (en) Isolated communication system, and transmission unit and receiving unit applied to isolated communication system
ITMI20071104A1 (it) &#34;dispositivo di controllo di un&#39;interfaccia usb e relativo metodo di controllo&#34;
JP2021061717A (ja) セルバランス制御装置
US6842044B1 (en) Glitch-free receivers for bi-directional, simultaneous data bus
JP2015088868A (ja) 電池監視部制御装置、電池監視システム

Legal Events

Date Code Title Description
G170 Re-publication after modification of scope of protection [patent]
WITB Written withdrawal of application