CN102801289A - 半导体器件驱动电路以及半导体装置 - Google Patents

Abstract

本发明涉及半导体器件驱动电路以及半导体装置。得到如下的半导体器件驱动电路：即使电源电压发生变动，也能够稳定地驱动半导体器件的导通工作以及截止工作。驱动电路（10）基于从输入电路（11）得到的控制信号（S11），从变换器（G4）将由电源电压（VCC）决定的“H”（导通电平）或者由接地电压（GND）决定的“L”（截止电平）的输出电压（VOUT1）作为驱动信号输出到半导体器件（Q1）的栅极。基准电源部（14）利用电阻（R1）与（R2）的串联连接，得到将电源电压（VCC）与接地电压（GND）间的电位差以预定的分压比例（电阻（R1）与（R2）的电阻比）进行分压所得到的电压作为基准电压（VREF1）。缓冲电路（8）将成为由基准电压（VREF1）决定的基准信号的输出电压（VOUT2）提供给半导体器件（Q1）的源极。

Description

半导体器件驱动电路以及半导体装置

技术领域

本发明涉及对半导体器件的开关进行控制的半导体器件驱动电路以及包含半导体器件和半导体器件驱动电路的半导体装置。

背景技术

作为即使在所供给的电源电压发生变动的情况下也能够使作为半导体器件的功率用的半导体开关元件稳定地工作的半导体器件驱动电路，存在例如在专利文献1中公开的驱动控制电路或在专利文献2中公开的半导体元件控制装置等。

专利文献1：日本特开2010-226835号公报。

专利文献2：日本特开2009-44304号公报。

但是，通常，在以往的半导体器件驱动电路中，基准电压被设定为固定值。基准电压通常被提供给晶体管的源极电极。

例如，基准电压由GND基准构成，在对导通工作时需要高的栅极源极间电压Vgs的半导体器件进行驱动的情况下，由于电源电压VCC的变动，在导通工作时半导体器件的栅极源极间电压Vgs同样地发生了变动，所以，存在半导体器件的电流能力产生偏差的问题。

另一方面，基准电压由VCC基准构成，在对需要比较低的阈值电压Vth的半导体器件进行驱动的情况下，由于VCC的变动，在截止工作时半导体器件的栅极源极间电压Vgs同样地发生变动，存在半导体器件的关断损失（turn-off loss）产生偏差的问题。

发明内容

本发明是为了解决上述问题而提出的，其目的在于得到一种即使电源电压发生变动也能够稳定地驱动半导体器件的导通工作以及截止工作的半导体器件驱动电路。

本发明的技术方案1提供一种半导体器件驱动电路，利用第一以及第二电源电压进行工作，对具有控制电极、一个电极以及另一个电极的半导体器件进行驱动，其特征在于，具有：驱动部，将第一电源电压用作导通电平决定用的电压，将第二电源电压用作截止电平决定用的电压，将导通电平或者截止电平的驱动信号输出到所述半导体器件的所述控制电极，使所述半导体器件进行导通工作或者截止工作；基准电源部，将根据对所述第一电源电源与第二电源电压间的电位差以预定的分压比例进行分压而得到的基准电压所决定的基准信号输出到所述半导体器件的所述一个电极。

本发明的技术方案2提供一种半导体器件驱动电路，利用第一以及第二电源电压进行工作，对具有控制电极、一个电极以及另一个电极的半导体器件进行驱动，其特征在于，具有：驱动部，将第一内部电源电压用作导通电平决定用的电压，将第二内部电源电压用作截止电平决定用的电压，将导通电平或者截止电平的驱动信号输出到所述半导体器件的所述控制电极，使所述半导体器件进行导通工作或者截止工作；基准电源部，将由作为所述第一电源电压与第二电源电压间的中间电位的基准电压决定的基准信号输出到所述半导体器件的所述一个电极，将从所述基准电压起向所述第一电源电压侧被钳位（clamp）了第一电平的量的电压规定为所述第一内部电源电压，将从所述基准信号起向所述第二电源电压侧被钳位了第二电平的量的电压规定为所述第二内部电源电压。

本发明的技术方案3提供一种半导体器件驱动电路，利用第一以及第二电源电压进行工作，对具有控制电极、一个电极以及另一个电极的半导体器件进行驱动，其特征在于，具有：驱动部，将第一电源电压用作导通电平决定用的电压，将第二电源电压用作截止电平决定用的电压，将导通电平或截止电平的驱动信号输出到所述半导体器件的所述控制电极，使所述半导体器件进行导通工作或截止工作；第一基准电压输出部，输出第一基准电压，该第一基准电压是从所述第一电源电压起向所述第二电源电压侧被钳位了第一电平的量的电压；第二基准电压输出部，输出第二基准电压，该第二基准电压是从所述第二电源电压起向所述第一电源电压侧被钳位了第二电平的量的电压；基准信号输出部，在所述驱动信号成为导通电平的定时（timing），输出由所述第一基准电压决定的基准信号，在所述驱动信号成为截止电平的定时，将由所述第二基准电压决定的所述基准信号输出到所述半导体器件的一个电极。

从技术方案1所记载的本申请发明中的半导体器件驱动电路的基准电源部输出的基准信号的变动能够相对于第一以及第二电源电压的变动反映预定的分压比例而被抑制得较小，所以，通过适当地设定预定的分压比例，从而能够将半导体器件的导通工作时、截止工作时的控制电极与一个电极间的电位的变动抑制在允许范围。

其结果是，技术方案1所记载的本申请发明能够使导通工作以及截止工作稳定地驱动使半导体器件。

在作为技术方案2记载的本申请发明的半导体器件驱动电路中，将从基准电源部输出的基准电压起向第一电源电压侧被钳位了第一电平的量的电压规定为第一内部电源电压，将从基准电压起向第二电源电压侧被钳位了第二电平的量的电压规定为所述第二内部电源电压。

其结果是，能够使基准信号与导通电平的驱动信号的电位差、基准信号与截止电平的驱动信号的电位差始终为固定，所以，即使第一以及第二电源电压发生变动，也不存在半导体器件的导通工作时、截止工作时的半导体器件的控制电极一个电极间电位的变动，能够稳定地驱动半导体器件。

在作为技术方案3记载的本申请发明的半导体器件驱动电路中，在驱动信号成为导通电平的定时，输出由第一基准电压决定的基准信号，在驱动信号成为截止电平的定时，输出由第二基准电压决定的上述基准信号。因此，在第一基准电压中出现与第一电源电压的变动相同的变动，在第二基准电压中出现与第二电源电压的变动相同的变动。

其结果是，能够使基准信号与导通电平的驱动信号的电位差、基准信号与截止电平的驱动信号的电位差始终为固定，所以，即使第一以及第二电源电压发生变动，也不存在半导体器件的导通工作时、截止工作时的半导体器件的控制电极一个电极间电位的变动，能够稳定地驱动半导体器件。

附图说明

图1是示出作为本发明的实施方式1的半导体器件驱动电路的电路结构的电路图。

图2是示出图1所示的实施方式1的半导体器件驱动电路的工作控制内容的波形图。

图3是示出作为本发明的实施方式2的半导体器件驱动电路的电路结构的电路图。

图4是示出图3所示的实施方式2的半导体器件驱动电路的工作控制内容的波形图。

图5是示出作为本发明的实施方式3的半导体器件驱动电路的电路结构的电路图。

图6是示出图5所示的实施方式3的半导体器件驱动电路的工作控制内容的波形图。

图7是示出作为本发明的实施方式4的半导体器件驱动电路的电路结构的电路图。

图8是示出作为第一前提技术的半导体器件驱动电路的电路结构的电路图。

图9是示出图8所示的第一前提技术的导通工作的波形图。

图10是示出作为第二前提技术的半导体器件驱动电路的电路结构的电路图。

图11是示出图10所示的第二前提技术的导通工作的波形图。

具体实施方式

<前提技术>

以下，为了使本申请发明容易理解，说明两个前提技术。

（第一前提技术）

图8是示出作为第一前提技术的半导体器件驱动电路的电路结构的电路图。如该图所示，对呈现出具有栅极电极（控制电极）、源极电极（一个电极）以及漏极电极（另一个电极）的NMOS晶体管结构的半导体器件Q5设置有半导体器件驱动电路41。半导体器件驱动电路41将从驱动电源部32得到的电源电压VCC以及接地电压GND作为第一以及第二电源进行工作。

半导体器件驱动电路41由驱动电路30、输入电路31以及基准电源部33构成。

输入电路31从外部接收控制信号S5，基于控制信号S5，将能够使驱动电路30工作的控制信号S31输出到驱动电路30。

驱动电路30由四级变换器（inverter）G11～G14的串联连接构成。变换器G1i（i=1～4）由PMOS晶体管Q3i以及NMOS晶体管Q4i构成，PMOS晶体管Q3i的源极连接到电源电压VCC，漏极连接到NMOS晶体管Q4i的漏极，NMOS晶体管Q4i的源极连接到接地电压GND。并且，PMOS晶体管Q3i以及NMOS晶体管Q4i的栅极成为变换器G1i的输入部，PMOS晶体管Q3i的漏极（NMOS晶体管Q4i的漏极）成为变换器G1i的输出部。将从变换器G14的输出部得到的输出电压VOUT1提供给半导体器件Q5的栅极电极。

基准电源部33由电阻R11、（齐纳）二极管D11以及缓冲电路38构成，电阻R11的一端连接到电源电压VCC，另一端（节点N11）连接到二极管D11的阴极，二极管D11的阳极连接到接地电压GND。因此，得到从接地电压GND起被钳位了二极管D11的恒定电压（齐纳电压）的量的电压作为基准电压VREF31。

缓冲电路38的输入部连接到作为电阻R11的另一端的节点N11，缓冲电路38将由基准电压VREF31决定的输出电压VOUT2提供给半导体器件Q5的源极。

图9是示出图8所示的第一前提技术的导通工作的波形图。如该图所示，当电源电压VCC发生变动时，输出电压VOUT1（H）也发生变动。输出电压VOUT1（H）与电源电压VCC相比电位稍低，这是因为，产生了由变换器G14的PMOS晶体管Q34的沟道部分的电阻所引起的电压降。

并且，输出电压VOUT1（H）意味着在输出电压VOUT1指示“H”电平（导通电平）的情况下的变动。并且，L1表示没有变动的理想电源电压电平，L2（H）表示没有变动的理想驱动电压H电平。

另一方面，基准电压VREF31是从接地电压GND起被钳位了二极管D11的恒定电压（齐纳电压）的量而得到的，所以，在接地电压GND为理想接地电平L4的情况下，输出电压VOUT2也稳定在理想基准电压电平L3。

因此，在第一前提技术中，在电源电压VCC变动时，在半导体器件Q5的导通工作时，导通时栅极源极间电压VGS（导通）发生了变动，所以，存在不能够稳定性良好地驱动半导体器件Q5的导通工作的问题。

（第二前提技术）

图10是示出作为第二前提技术的半导体器件驱动电路的电路结构的电路图。如该图所示，对呈现出NMOS晶体管结构的半导体器件Q5设置有半导体器件驱动电路42。半导体器件驱动电路42将从驱动电源部32得到的电源电压VCC以及接地电压GND作为第一以及第二电源进行工作。

半导体器件驱动电路42由驱动电路30、输入电路31以及基准电源部34构成。驱动电路30以及输入电路31与图8所示的第一前提技术相同，所以，标注相同的附图标记并省略说明。

基准电源部34由串联连接的（齐纳）二极管D12、D13、电阻R12以及缓冲电路38构成，二极管D12的阴极连接到电源电压VCC，二极管D13的阳极（节点N12）连接到电阻R12的一端，电阻R12的另一端连接到接地电压GND。因此，得到从电源电压VCC起向接地电压GND侧被钳位了二极管D12以及D13的两个恒定电压的量的电压作为基准电压VREF32。

缓冲电路38的输入部连接到节点N12，缓冲电路38将由基准电压VREF32决定的输出电压VOUT2提供给半导体器件Q5的源极。

图11是示出图10所示的第二前提技术的导通工作的波形图。如该图所示，当电源电压VCC发生变动时，输出电压VOUT1（H）以及输出电压VOUT2也同样地发生变动。因此，导通时栅极源极间电压VGS（导通）也由于电源电压VCC的变动而能够保持为固定。

另一方面，基准电压VREF32是从电源电压VCC起被钳位了二极管D12以及D13的恒定电压的量而得到的，所以，在接地电压GND为理想接地电平L4的情况下（未图示），输出电压VOUT1（L）也稳定在理想基准电压电平L3。

因此，在第二前提技术中，当电源电压VCC变动时，在半导体器件Q5的截止工作时，截止时栅极源极间电压VGS（截止）发生了变动，所以，存在不能够稳定性良好地驱动半导体器件Q5的截止工作的问题。

在如下所述的实施方式中，实现能够对半导体器件的导通工作以及截止工作都稳定性良好地进行驱动的半导体器件驱动电路。

<实施方式1>

图1是示出作为本发明的实施方式1的半导体器件驱动电路的电路结构的电路图。如该图所示，对呈现出具有栅极电极（控制电极）、源极电极（一个电极）以及漏极电极（另一个电极）的NMOS晶体管结构的半导体器件Q1设置有半导体器件驱动电路1。半导体器件驱动电路1将从驱动电源部12得到的电源电压VCC以及接地电压GND作为第一以及第二电源电压进行工作。

半导体器件驱动电路1由驱动电路10、输入电路11以及基准电源部14构成。

输入电路11从外部接收控制信号S1，基于控制信号S1，将能够使驱动电路10工作的控制信号S11输出到驱动电路10。

驱动电路10由四级变换器G1～G4的串联连接构成。变换器Gi（i=1～4）由PMOS晶体管Q1i以及NMOS晶体管Q2i构成，PMOS晶体管Q1i的源极连接到电源电压VCC，漏极连接到NMOS晶体管Q2i的漏极，NMOS晶体管Q2i的源极连接到接地电压GND。并且，PMOS晶体管Q1i以及NMOS晶体管Q2i的栅极成为变换器Gi的输入部，PMOS晶体管Q1i的漏极（NMOS晶体管Q2i的漏极）成为变换器Gi的输出部。将从变换器G4的输出部得到的输出电压VOUT1提供给半导体器件Q1的栅极电极。

因此，驱动电路10基于从输入电路11得到的控制信号S11，从变换器G4输出由电源电压VCC决定的“H”（导通电平）或者由接地电压GND决定的“L”（截止电平）的输出电压VOUT1作为驱动信号。

基准电源部14由电阻R1、电阻R2以及缓冲电路8构成，电阻R1的一端连接到电源电压VCC，另一端（节点N1）连接到电阻R2的一端，电阻R2的另一端连接到接地电压GND。因此，利用电阻R1以及R2的串联连接，得到将电源电压VCC与接地电压GND间的电位差以预定的分压比例（利用电阻R1以及R2得到的电阻比）进行分压所得到的电压作为基准电压VREF1。

缓冲电路8的输入部连接到节点N1，缓冲电路8将成为由基准电压VREF1决定的基准信号的输出电压VOUT2（例如，VOUT2=VREF1）提供给半导体器件Q1的源极。

图2是示出图1所示的实施方式1的半导体器件驱动电路1的工作控制内容的波形图。在图2中，输出电压VOUT1（H）示出在输出电压VOUT1指示“H”的情况下的电压变化，输出电压VOUT1（L）示出在输出电压VOUT1指示“L”的情况下的电压变化。此外，L1示出没有变动的理想电源电压电平，L2（H）示出没有变动的理想驱动电压H电平。并且，L2（L）示出没有变动的理想驱动电压L电平，L3示出没有变动的理想基准电压电平。

如该图所示，当电源电压VCC发生变动时，输出电压VOUT1（H）也同样地发生变动。输出电压VOUT1（H）与电源电压VCC相比电位稍微变低，这是由于产生了由变换器G4的PMOS晶体管Q14的沟道部分的电阻所引起的电压降。

在图2中，输出电压VOUT1（H）从理想驱动电压H电平L2（H）起以驱动电压变动量ΔVD发生变动。

基准电压VREF1是使用由电阻R1与电阻R2的电阻比所决定的分压比例对电源电压VCC与接地电压GND之间的电位差进行分压而得到的。例如，在电源电压VCC为22V、接地电压GND为0V时将分压比例设定为7/22以得到7V的基准电压VREF1的情况下，能够将输出电压VOUT2的从理想基准电压电平L3起的基准电压变动量ΔVR抑制为驱动电压变动量ΔVD的7/22。

因此，在实施方式1中，在电源电压VCC变动时，在半导体器件Q1的导通工作时，能够将导通时栅极源极间电压VGS（导通）发生变动的量从驱动电压变动量ΔVD抑制得低至（ΔVD－ΔVR）。

例如，当电源电压VCC在22V±2V中变化时，驱动电压变动量ΔVD为±2V，但是，（ΔVD－ΔVR）能够低至（1－7/22）*（±2）=±1.36V。

另一方面，在实施方式1中，即使在接地电压GND为理想接地电平L4的情况（未图示）下，如果电源电压VCC发生变动，则输出电压VOUT2以基准电压变动量ΔVR发生变动。

但是，该变动量能够从驱动电压变动量ΔVD抑制得低至基准电压变动量ΔVR。例如，当接地电压GND在0V±2V中变化时，驱动电压变动量ΔVD为±2V，但是，ΔVR能够低至（7/22）*（±2）=±0.64V。

因此，在实施方式1的半导体器件驱动电路1中，考虑电源电压VCC的变动、接地电压GND的变动，适当地设定基准电源部14的分压比例，由此，能够稳定性良好地驱动半导体器件Q1的导通工作以及截止工作。

这样，从实施方式1的半导体器件驱动电路1的基准电源部14输出的输出电压VOUT2（基准信号）能够相对于电源电压VCC以及接地电位GND的变动反映由电阻R1与电阻R2的电阻比所决定的分压比例而抑制得较小。因此，通过适当地设定上述分压比例，能够将半导体器件的导通工作时、截止工作时的控制电极与一个电极间的电位的变动抑制在允许范围。

其结果是，实施方式1的半导体器件驱动电路1能够使导通的工作以及截止的工作稳定地对半导体器件Q1进行驱动。

并且，通过使半导体器件Q1的电流供给能力稳定，从而能够使半导体器件Q1能量效率良好地进行工作，由此，能够谋求节能化。

并且，通过使半导体器件Q1的电流供给能力稳定，从而能够期待成品率提高，所以，能够谋求生产工序的提高。

此外，由半导体器件Q1和实施方式1的半导体器件驱动电路1构成，由此，能够得到具有进行稳定的导通、截止工作的半导体器件Q1的半导体装置。

<实施方式2>

图3是示出作为本发明的实施方式2的半导体器件驱动电路的电路结构的电路图。如该图所示，对呈现出NMOS晶体管结构的半导体器件Q1设置有半导体器件驱动电路2。半导体器件驱动电路2将从驱动电源部12得到的电源电压VCC以及接地电压GND作为第一以及第二电源进行工作。

半导体器件驱动电路2由驱动电路20、输入电路11以及基准电源部15构成。输入电路11与图1所示的实施方式1相同，所以，标注相同附图标记并省略说明。

驱动电路20与实施方式1的驱动电路10同样地由四级变换器G1～G4的串联连接构成。变换器Gi（i=1～4）由PMOS晶体管Q1i以及NMOS晶体管Q2i构成，PMOS晶体管Q1i的源极连接到内部电源电压VC2，漏极连接到NMOS晶体管Q2i的漏极，NMOS晶体管Q2i的源极连接到内部接地电压GD2。并且，PMOS晶体管Q1i以及NMOS晶体管Q2i的栅极成为变换器Gi的输入部，PMOS晶体管Q1i的漏极（NMOS晶体管Q2i的漏极）成为变换器Gi的输出部。将从变换器G4的输出部得到的输出电压VOUT1提供给半导体器件Q1的栅极电极。

基准电源部15由电阻R3、串联连接的三个（齐纳）二极管D1～D3、电阻R4以及缓冲电路8构成。电阻R3的一端连接到电源电压VCC，另一端（节点N2）连接到二极管D1的阴极，二极管D3的阳极（节点N4）连接到电阻R4的一端，电阻R4的另一端连接到接地电压GND。

并且，从作为二极管D2的阳极（二极管D3的阴极）的节点N3得到基准电压VREF2。即，基准电压VREF2被决定为电源电压VCC与接地电压GND间的中间电位。

此外，从作为二极管D1的阴极的节点N2得到内部电源电压VC2，从作为二极管D3的阳极的节点N4得到内部接地电压GD2。

因此，内部电源电压VC2是从基准电压VREF2起向电源电压VCC侧被钳位了两个二极管D1以及D2的恒定电压的量而得到的。同样地，内部接地电压GD2是从基准电压VREF2起向接地电压GND侧被钳位了一个二极管D3的恒定电压的量而得到的。

因此，内部电源电压VC2与基准电压VREF2之间、内部接地电压GD2与基准电压VREF2之间的电位差能够与电源电压VCC以及接地电压GND的变动无关地保持为固定。

即，内部电源电压VC2与电源电压VCC的变动无关地稳定，内部接地电压GD2与接地电压GND的变动无关地稳定。

例如，当将电源电压VCC设为25V左右、将内部电源电压VC2与基准电压VREF2之间的电压设为14V、将基准电压VREF2与内部接地电压GD2之间的电压设为7V时，即使电源电压VCC与接地电压GND之间的电压为25±2V，也能够保持上述的14V和7V。

缓冲电路8的输入部连接到节点N3，缓冲电路8将由基准电压VREF2决定的输出电压VOUT2（例如，VOUT2=VREF2）提供给半导体器件Q1的源极。

图4是示出图3所示的实施方式2的半导体器件驱动电路2的工作控制内容的波形图。在该图中，L4示出在没有变动的情况下的理想接地电平。

如该图所示，即使电源电压VCC发生变动，输出电压VOUT1（H）和输出电压VOUT2都以相同的波形发生变动，所以，输出电压VOUT1（H）与输出电压VOUT2之间的电位差不受电源电压VCC的变动的影响。这是因为，输出电压VOUT1（H）由从基准电压VREF2向电源电压VCC方向被钳位了的内部电源电压VC2决定。

因此，在实施方式2的半导体器件驱动电路2中，即使电源电压VCC发生变动，也能够使导通时栅极源极间电压VGS（导通）为固定，所以，能够稳定地驱动半导体器件Q1的导通工作。

并且，即使接地电压GND发生变动，输出电压VOUT1（L）和输出电压VOUT2也都以相同的波形发生变动，所以，输出电压VOUT1（L）与输出电压VOUT2的电位差不受电源电压VCC的变动的影响。这是因为，输出电压VOUT1（L）由从基准电压VREF2向接地电压GND方向被钳位了的内部接地电压GD2决定。

因此，在实施方式2的半导体器件驱动电路2中，即使接地电压GND发生变动，也能够使截止时栅极源极间电压VGS（截止）为固定，所以，能够稳定地驱动半导体器件Q1的截止工作。

这样，在实施方式2的半导体器件驱动电路2中，将从基准电源部15所输出的基准电压VREF2起向电源电压VCC侧被钳位了第一电平（两个二极管D1以及D2的恒定电压）的量的电压规定为内部电源电压VC2（第一内部电源电压），将从基准电压VREF2起向接地电压GND侧被钳位了第二电平（一个二极管D3的恒定电压）的量的电压规定为内部接地电压GD2（第二内部电源电压）。

其结果是，能够使基准信号（输出电压VOUT2）和“H”（导通电平）的驱动信号（输出电压VOUT1（H））的电位差、基准信号和“L”（截止电平）的驱动信号（输出电压VOUT1（L））的电位差始终为固定。因此，即使电源电压VCC以及接地电压GND发生变动，也不存在半导体器件Q1的导通工作时、截止工作时的半导体器件Q1的栅极源极间电压VGS的变动，能够稳定地驱动半导体器件Q1。

此外，通过由半导体器件Q1以及实施方式2的半导体器件驱动电路2构成，能够得到具有进行稳定的导通、截止工作的半导体器件Q1的半导体装置。

<实施方式3>

图5是示出作为本发明的实施方式3的半导体器件驱动电路的电路结构的电路图。如该图所示，对呈现出NMOS晶体管结构的半导体器件Q1设置有半导体器件驱动电路3。半导体器件驱动电路3将从驱动电源部12得到的电源电压VCC以及接地电压GND作为第一以及第二电源进行工作。

半导体器件驱动电路3由驱动电路10、输入电路11以及基准电源部16构成。除了在驱动电路10与输入电路11之间插入有后述的定时调整电路17这一点之外，与图1所示的实施方式1是相同的，所以，标注相同的附图标记并省略与实施方式1相同之处的说明。

基准电源部16由定时调整电路17、基准电源18A（第一基准电压输出部）、基准电源18B（第二基准电压输出部）、开关19以及缓冲电路8构成。

定时调整电路17接收控制信号S1，使控制信号S17输出到驱动电路10的变换器G1的输入部和开关19。

基准电源18A由串联连接的两个（齐纳）二极管D4、D5以及电阻R5构成。二极管D4的阴极连接到电源电压VCC，二极管D5的阳极（节点N5）连接到电阻R5的一端，电阻R5的另一端连接到接地电压GND。

并且，从节点N5得到的基准电压VREF11是电源电压VCC向接地电压GND方向被钳位了两个二极管D4以及D5的恒定电压的量的电压，被提供给端子P1。

基准电源18B由电阻R6以及（齐纳）二极管D6构成。电阻R6的一端连接到电源电压VCC，电阻R6的另一端（节点N6）连接到二极管D6的阴极，二极管D6的阳极连接到接地电压GND。

并且，从节点N6得到的基准电压VREF12是接地电压GND向电源电压VCC方向被钳位了一个二极管D6的恒定电压的量的电压，被提供给端子P2。

开关19接收控制信号S17，当控制信号S17指示“H”时，进行使端子P1与端子P3间成为连接状态的开关，当控制信号S17指示“L”时，进行使端子P2与端子P3间成为连接状态的开关。

即，开关19在电压VOUT1对输出电压VOUT1（H）进行输出的定时之时，将基准电压VREF11提供给端子P3，在输出电压VOUT1对输出电压VOUT1（L）进行输出的定时之时，将基准电压VREF12提供给端子P3。

缓冲电路8将根据从端子P3得到的电压所决定的输出电压VOUT2提供给半导体器件Q1的源极电极。即，在输出电压VOUT1对输出电压VOUT1（H）进行输出的定时之时，输出由基准电压VREF11决定的输出电压VOUT2（例如，VOUT2=VREF11），在输出电压VOUT1对输出电压VOUT1（L）进行输出的定时之时，输出由基准电压VREF12决定的输出电压VOUT2（例如，VOUT2=VREF12）。

图6是示出图5所示的实施方式3的半导体器件驱动电路3的工作控制内容的波形图。如该图（a）所示，当电源电压VCC发生变动时，输出电压VOUT1（H）和输出电压VOUT2都进行与电源电压VCC相同的变化，所以，导通时栅极源极间电压VGS（导通）始终保持为固定。

例如，在电源电压VCC为22V的情况下，从电源电压VCC起的被两个二极管D4以及D5的恒定电压（每一个为7V）钳位了的基准电压VREF11为8V。在该状态下，当电源电压VCC变动±2V时，输出电压VOUT1（H）当然变动±2V，输出电压VOUT2也同样地变动±2V。

因此，在实施方式3的半导体器件驱动电路3中，即使电源电压VCC发生变动，也能够使导通时栅极源极间电压VGS（导通）为固定，所以，能够稳定地驱动半导体器件Q1的导通工作。

并且，如该图（b）所示，当接地电压GND发生变动时，输出电压VOUT1（L）和输出电压VOUT2都与接地电压GND同样地变化，所以，截止时栅极源极间电压VGS（截止）始终保持为固定。

例如，在接地电压GND为0V的情况下，被二极管D6的恒定电压（7V）钳位了的基准电压VREF12为7V。在该状态下，当接地电压GND变动±2V时，输出电压VOUT1（L）当然变动±2V，输出电压VOUT2也同样地变动±2V。

因此，在实施方式3的半导体器件驱动电路3中，即使接地电压GND发生变动，也能够使截止时栅极源极间电压VGS（截止）为固定，所以，能够稳定地驱动半导体器件Q1的截止工作。

这样，在实施方式3的半导体器件驱动电路3中，利用由输入电路11、定时调整电路17以及开关19构成的基准信号输出部，在输出电压VOUT1为“H”的定时，输出由基准电压VREF11决定的输出电压VOUT2，在输出电压VOUT1为“L”的定时，输出由基准电压VREF12决定的输出电压VOUT2。因此，在基准电压VREF11中出现与电源电压VCC的变动相同的变动，在基准电压VREF12中出现与接地电压GND的变动相同的变动。

其结果是，能够使输出电压VOUT2和输出电压VOUT1（H）的电位差、输出电压VOUT2和输出电压VOUT1（L）的电位差始终为固定，所以，即使电源电压VCC以及接地电压GND发生变动，也不存在半导体器件Q1的导通工作时、截止工作时的栅极源极间电压VGS的变动，能够稳定地驱动半导体器件Q1。

此外，通过由半导体器件Q1以及实施方式3的半导体器件驱动电路3构成，从而能够得到具有进行稳定的导通、截止工作的半导体器件Q1的半导体装置。

<实施方式4>

图7是示出作为本发明的实施方式4的半导体器件驱动电路的电路结构的电路图。如该图所示，对呈现出NMOS晶体管结构的SiC半导体器件Q2设置有半导体器件驱动电路4。SiC半导体器件Q2使用碳化硅形成。

虽然将半导体器件Q1置换为SiC半导体器件Q2这一点不同，但是，半导体器件驱动电路4的内部结构与图5所示的实施方式3的半导体器件驱动电路3的内部结构相同，所以，标注相同的附图标记并省略说明。

这样，实施方式4的半导体器件驱动电路4与实施方式3的半导体器件驱动电路3同样地，能够对SiC半导体器件Q2的导通工作以及截止工作都稳定地进行驱动。

并且，通过由SiC半导体器件Q2以及实施方式4的半导体器件驱动电路4构成，从而能够得到具有进行稳定的导通、截止工作的SiC半导体器件Q2的半导体装置。

并且，在实施方式4的半导体器件驱动电路4中，使内部结构与实施方式3的半导体器件驱动电路3相同，但是，当然也可以考虑与实施方式1的半导体器件驱动电路1或者实施方式2的半导体器件驱动电路2相同的内部结构的方式。

<其他>

并且，在上述的实施方式中，作为半导体器件，示出了NMOS晶体管结构（N型）的半导体器件Q1、Q2，但是，也可以代之以使用PMOS晶体管结构（P型）的半导体器件。在该情况下，半导体器件驱动电路根据由电源电压VCC（内部电源电压VC2）决定的“H”（截止电平）的输出电压使半导体器件进行截止工作，根据由接地电压GND（内部接地电压GD2）决定的“L”（导通电平）的输出电压，使半导体器件进行导通工作。

附图标记说明：

1～4  半导体器件驱动电路

10、20  驱动电路

14～16  基准电源部

17  定时调整电路

Q1  半导体器件

Q2  SiC半导体器件。

Claims (5)

1.一种半导体器件驱动电路，利用第一以及第二电源电压进行工作，对具有控制电极、一个电极以及另一个电极的半导体器件进行驱动，其特征在于，具有：

驱动部，将第一电源电压用作导通电平决定用的电压，将第二电源电压用作截止电平决定用的电压，将导通电平或者截止电平的驱动信号输出到所述半导体器件的所述控制电极，使所述半导体器件进行导通工作或者截止工作；以及

基准电源部，将根据对所述第一电源电压与第二电源电压间的电位差以预定的分压比例进行分压而得到的基准电压所决定的基准信号输出到所述半导体器件的所述一个电极。

2.一种半导体器件驱动电路，利用第一以及第二电源电压进行工作，对具有控制电极、一个电极以及另一个电极的半导体器件进行驱动，其特征在于，具有：

驱动部，将第一内部电源电压用作导通电平决定用的电压，将第二内部电源电压用作截止电平决定用的电压，将导通电平或者截止电平的驱动信号输出到所述半导体器件的所述控制电极，使所述半导体器件进行导通工作或者截止工作；以及

基准电源部，将由作为所述第一电源电压与第二电源电压间的中间电位的基准电压决定的基准信号输出到所述半导体器件的所述一个电极，

将从所述基准电压起向所述第一电源电压侧被钳位了第一电平的量的电压规定为所述第一内部电源电压，将从所述基准信号起向所述第二电源电压侧被钳位了第二电平的量的电压规定为所述第二内部电源电压。

3.一种半导体器件驱动电路，利用第一以及第二电源电压进行工作，对具有控制电极、一个电极以及另一个电极的半导体器件进行驱动，其特征在于，具有：

驱动部，将第一电源电压用作导通电平决定用的电压，将第二电源电压用作截止电平决定用的电压，将导通电平或者截止电平的驱动信号输出到所述半导体器件的所述控制电极，使所述半导体器件进行导通工作或者截止工作；

第一基准电压输出部，输出第一基准电压，该第一基准电压是从所述第一电源电压起向所述第二电源电压侧被钳位了第一电平的量的电压；

第二基准电压输出部，输出第二基准电压，该第二基准电压是从所述第二电源电压起向所述第一电源电压侧被钳位了第二电平的量的电压；以及

基准信号输出部，在所述驱动信号成为导通电平的定时，输出由所述第一基准电压决定的基准信号，在所述驱动信号成为截止电平的定时，将由所述第二基准电压决定的所述基准信号输出到所述半导体器件的一个电极。

4.一种半导体装置，其特征在于，具有：

半导体器件；以及

权利要求1至3的任意一项所述的半导体器件驱动电路。

5.如权利要求4所述的半导体装置，其特征在于，

所述半导体器件包括使用碳化硅形成的SiC器件。

Images