JP2004194426A

JP2004194426A - 電圧駆動素子の駆動回路

Info

Publication number: JP2004194426A
Application number: JP2002359312A
Authority: JP
Inventors: Yoshinori Sato; 義則佐藤
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2002-12-11
Filing date: 2002-12-11
Publication date: 2004-07-08

Abstract

【課題】ＩＧＢＴ２のオン動作時にはゲート端子に正電圧を印加し、オフ動作時にはゲート端子に負電圧を印加する。
【解決手段】直流電源Ｖｂの負極側は、ツェナーダイオードＺ１のアノード端子と接続され、正極側は、抵抗Ｒ１の一端と接続されている。抵抗Ｒ１の他端は、ツェナーダイオードＺ１のカソード端子と接続されている。ＩＧＢＴ２のオン動作時には、ゲート端子を直流電源Ｖｂの正極側に電気的に接続するとともに、エミッタ端子をツェナーダイオードＺ１のアノード端子に電気的に接続し、ＩＧＢＴ２のオフ動作時には、ゲート端子を直流電源Ｖｂの負極側に電気的に接続するとともに、エミッタ端子をツェナーダイオードＺ１のカソード端子に接続する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電圧駆動型の素子の駆動回路に関する。
【０００２】
【従来の技術】
電圧駆動型の素子であるＩＧＢＴを上下アームとして直列に接続してインバータを構成する回路が知られている（非特許文献１参照）。この回路では、各ＩＧＢＴのゲート駆動用電源として正負電圧をそれぞれ用意しておき、反対アームのＩＧＢＴのターンオン時にゲートに負電圧を印加することがある。これは、反対アームのＩＧＢＴのターンオン時に発生するゲート電位の変動に起因するｄｖ／ｄｔ電流の抑制やノイズによる誤動作を防ぐためである。
【０００３】
【非特許文献１】
トランジスタ技術ＳＰＥＣＩＡＬＮｏ．５４「特集：パワーエレクトロニクス入門」ＣＱ出版社，Ｐ５４〜Ｐ５６
【０００４】
【発明が解決しようとする課題】
しかしながら、一般的には、正電圧として１５Ｖ前後、負電圧として５〜１０Ｖ程度の電圧を用意する必要があるので、合計で２０〜２５Ｖと比較的高い出力電圧を有する電源回路が必要となるという問題があった。
【０００５】
本発明は、電圧駆動素子のオフ動作時に制御端子に負電圧を印加する電圧駆動素子の駆動回路を提供する。
【０００６】
【課題を解決するための手段】
本発明による電圧駆動素子の駆動回路は、直流電源の電圧を分割する電圧分割手段と、電圧駆動素子のオン動作時には電圧駆動素子の制御端子を直流電源の正極側に電気的に接続するとともに、接地側端子を直流電源の負極側に電気的に接続し、電圧駆動素子のオフ動作時には、制御端子を直流電源の負極側に電気的に接続するとともに、電圧分割手段により分割された電圧を接地側端子に印加する制御手段とを備えることを特徴とする。
【０００７】
【発明の効果】
本発明による電圧駆動素子の駆動回路によれば、電圧駆動素子のオン動作時には、制御端子−接地側端子間に接地側端子を基準とした正電圧を印加し、オフ動作時には制御端子−接地側端子間に接地側端子を基準とした負電圧を印加するので、直流電源を大きくせずに、電圧駆動素子のオフ動作時に、制御端子に負電圧を印加することができる。
【０００８】
【発明の実施の形態】
図１は、本発明による電圧駆動素子の駆動回路の一実施の形態の構成を示す図である。電圧駆動素子であるＩＧＢＴ１およびＩＧＢＴ２は、上下アームとして直列に接続されてインバータ回路を構成する。すなわち、ＩＧＢＴ１のコレクタ端子は直流電源Ｖｄｃの正電圧側に、ＩＧＢＴ２のエミッタ端子は直流電源Ｖｄｃの負電圧側に接続され、ＩＧＢＴ１のエミッタ端子とＩＧＢＴ２のコレクタ端子が接続されている。ＩＧＢＴ１とＩＧＢＴ２とを交互にスイッチングさせることにより、直流電源Ｖｄｃの直流電圧を交流電圧Ｖｏｕｔに変換する。交流電圧Ｖｏｕｔは、図示しない交流モータなどの負荷に印加される。
【０００９】
ＩＧＢＴ１およびＩＧＢＴ２には、それぞれ並列に還流ダイオードＤ１，Ｄ２が設けられている。下アームを構成するＩＧＢＴ２のゲート端子には、ゲート駆動回路１０１が接続されており、上アームを構成するＩＧＢＴ１のゲート端子には、ゲート駆動回路１０３が接続されている。両駆動回路の基本構成は同じであるので、以下では、ゲート駆動回路１０１の構成および動作について説明する。
【００１０】
ゲート駆動回路１０１は、直流電源Ｖｂ、抵抗Ｒ１，Ｒ２，Ｒ３、ツェナーダイオードＺ１、バッファ１０２、フォトカプラＰ１，Ｐ２を備える。バッファ１０２は、ＮＰＮトランジスタＴｒ１およびＰＮＰトランジスタＴｒ２を備える。フォトカプラＰ１は、発光ダイオードＤ４とその出力信号を受光するトランジスタＴｒ４とを備え、フォトカプラＰ２は、発光ダイオードＤ３とその出力信号を受光するトランジスタＴｒ３とを備える。
【００１１】
抵抗Ｒ１の一端はツェナーダイオードＺ１のカソード側と接続されており、他端は直流電源Ｖｂの正電圧側に接続されている。また、ツェナーダイオードＺ１のアノード側は直流電源Ｖｂの負電圧側に接続されている。フォトカプラＰ２は、ツェナーダイオードＺ１と並列に接続されているので、フォトカプラＰ２がオンの時にはツェナーダイオードＺ１の両端が短絡される。フォトカプラＰ２がオフとなっており、ツェナーダイオードＺ１にツェナー電圧以上の電圧が加わると、抵抗Ｒ１を介してツェナーダイオードＺ１に電流が流れる。従って、フォトカプラＰ２がオフの時には、直流電源Ｖｂの電圧は、抵抗Ｒ１とツェナーダイオードＺ１とによって分割される。ここで、抵抗Ｒ１とツェナーダイオードＺ１との接続点の電圧を基準電位Ｖｒｅｆとし、抵抗Ｒ１の一端（正電圧側）の電圧をＶｐ、ツェナーダイオードＺ１のアノード側（負電圧側）の電圧をＶｎとする。
【００１２】
フォトカプラＰ１の発光ダイオードＤ４のアノード側はフォトカプラ駆動用電源Ｖｃｃと接続され、カソード側には下アーム駆動信号ＶｉｎＮが入力される。発光ダイオードＤ４のカソード側にフォトカプラ駆動用電源Ｖｃｃより高い電圧が印加される場合、すなわち、下アーム駆動信号ＶｉｎＮがＨレベルの場合には、フォトカプラＰ１はオフとなり、下アーム駆動信号ＶｉｎＮがＬレベルの場合には、フォトカプラＰ１はオンとなる。フォトカプラＰ１と抵抗Ｒ２とは直列に接続されているので、フォトカプラＰ１がオンになると、プルアップ抵抗である抵抗Ｒ２に電流が流れる。
【００１３】
バッファ１０２を構成するＮＰＮトランジスタＴｒ１のコレクタ端子は、直流電源Ｖｂの正電圧側と接続され、ベース端子は抵抗Ｒ２とフォトカプラＰ１との接続点と接続され、エミッタ端子はＰＮＰトランジスタＴｒ２のエミッタ端子と接続されている。ＰＮＰトランジスタＴｒ２のベース端子は、抵抗Ｒ２とフォトカプラＰ１との接続点と接続され、コレクタ端子は直流電源Ｖｂの負電圧側と接続されている。また、ＮＰＮトランジスタＴｒ１のエミッタ端子とＰＮＰトランジスタＴｒ２のエミッタ端子との接続点は、抵抗Ｒ３の一端と接続されており、抵抗Ｒ３の他端はＩＧＢＴ２のゲート端子と接続されている。なお、抵抗Ｒ３は、ＩＧＢＴ２のスイッチング速度を調整するためのゲート抵抗である。
【００１４】
ＩＧＢＴ２のエミッタ端子は、抵抗Ｒ１とツェナーダイオードＺ１との接続点と接続されている。従って、フォトカプラＰ２がオフの時には、ＩＧＢＴ２のエミッタ電圧はＶｒｅｆであるが、フォトカプラＰ２がオンとなってツェナーダイオードＺ１の両端が短絡されると、ＩＧＢＴ２のエミッタ電圧はＶｎ（＝Ｖｒｅｆ）となる。
【００１５】
フォトカプラＰ１がオンになると、上述したように抵抗Ｒ２に電流が流れるので、ＮＰＮトランジスタＴｒ１はオフとなり、ＰＮＰトランジスタＴｒ２はオンとなる。逆に、フォトカプラＰ１がオフになると、ＮＰＮトランジスタＴｒ１はオンとなり、ＰＮＰトランジスタＴｒ２はオフとなる。
【００１６】
ＮＰＮトランジスタＴｒ１がオン、かつ、ＰＮＰトランジスタＴｒ２がオフの時には、ＩＧＢＴ２のゲート端子に正電圧（エミッタ端子電圧より高い電圧）Ｖｐが印加されるので、下アームを構成するＩＧＢＴ２はオンする。逆に、ＮＰＮトランジスタＴｒ１がオフ、かつ、ＰＮＰトランジスタＴｒ２がオンの時には、ＩＧＢＴ２のゲート端子はトランジスタＴｒ２を介して直流電源Ｖｂの負電圧側と電気的に接続され、エミッタ端子は抵抗Ｒ１とツェナーダイオードＺ１との接続点に接続されるので、ゲート−エミッタ間には負電圧が印加されて（ゲート端子電圧よりもエミッタ端子電圧が高くなって）ＩＧＢＴ２はオフとなる。以上より、下アーム駆動信号ＶｉｎＮがＨレベルの時にはＩＧＢＴ２はオンとなり、下アーム駆動信号ＶｉｎＮがＬレベルの時には、ＩＧＢＴ２はオフとなる。
【００１７】
なお、本明細書におけるゲート−エミッタ間電圧とは、エミッタ電圧を基準としたゲート電圧のことであり、ゲート電圧からエミッタ電圧を減じた電圧値を示す。
【００１８】
上アームを構成するＩＧＢＴ１については、上アーム駆動信号ＶｉｎＰがＨレベルの時にＩＧＢＴ１はオンとなり、上アーム駆動信号ＶｉｎＰがＬレベルの時にＩＧＢＴ１はオフとなる。すなわち、ゲート駆動回路１０３は、ゲート駆動回路１０１が備えるフォトカプラＰ１およびＰ２と同じフォトカプラを備えるが、それぞれのフォトカプラのカソード側に入力される信号は、ＶｉｎＰとＶｉｎＮとが逆になっている。
【００１９】
図２は、上アーム駆動信号ＶｉｎＰおよび下アーム駆動信号ＶｉｎＮの信号レベルに対する電圧Ｖｐ，ＶｎおよびＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅの状態をそれぞれ示す図である。ここでは、説明を分かりやすくするために、直流電源電圧Ｖｂを１５Ｖ、ツェナーダイオードＺ１のツェナー電圧を１０Ｖとする。また、電圧Ｖｐ，Ｖｎ，Ｖｇｅは、それぞれ基準電位（ＩＧＢＴ２のエミッタ電位）Ｖｒｅｆを基準として説明する。
【００２０】
〜（ＶｉｎＰ，ＶｉｎＮ）＝（Ｈ，Ｌ）の場合〜
上アーム駆動信号ＶｉｎＰがＨレベル、かつ、下アーム駆動信号ＶｉｎＮがＬレベルの時には、ＩＧＢＴ１はオン、ＩＧＢＴ２はオフとなっている。この時、上述したように、フォトカプラＰ２はオフとなっているので、抵抗Ｒ１の両端には５Ｖ、ツェナーダイオードＺ１の両端には１０Ｖの電圧が印加されている。従って、基準電位Ｖｒｅｆを基準とする電圧Ｖｐは５Ｖ、電圧Ｖｎは−１０Ｖとなる。また、フォトカプラＰ１はオンとなっているので、ＮＰＮトランジスタＴｒ１がオフ、ＰＮＰトランジスタＴｒ２がオンとなっている。従って、ＩＧＢＴ２のゲート端子は、トランジスタＴｒ２を介して直流電源Ｖｂの負電圧側と電気的に接続され、エミッタ端子は、ツェナーダイオードＺ１のカソード側と電気的に接続されるので、ゲート−エミッタ間電圧Ｖｇｅは−１０Ｖとなる。
【００２１】
〜（ＶｉｎＰ，ＶｉｎＮ）＝（Ｌ，Ｌ）の場合〜
上アーム駆動信号ＶｉｎＰがＨレベルからＬレベルとなると（時刻ｔ１）、ＩＧＢＴ１はオフとなる。この時、フォトカプラＰ２はオンとなってツェナーダイオードＺ１の両端が短絡されるので、Ｖｒｅｆ＝Ｖｎとなる。すなわち、電圧Ｖｐは１５Ｖ、電圧Ｖｎは０Ｖとなる。下アーム駆動信号ＶｉｎＮはＬレベルに保持されているので、トランジスタＴｒ１，Ｔｒ２およびＩＧＢＴ２の状態は変わっていないが、Ｖｒｅｆ＝Ｖｎとなることから、ＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅは、０Ｖとなる。なお、駆動信号ＶｉｎＰ，ＶｉｎＮが共にＬレベルとなっている時刻ｔ１からｔ２までの期間は、ＩＧＢＴ１およびＩＧＢＴ２が同時にオンとなるのを防ぐためのデッドタイムである。
【００２２】
〜（ＶｉｎＰ，ＶｉｎＮ）＝（Ｌ，Ｈ）の場合〜
続いて、ＩＧＢＴ２をオンさせるために、下アーム駆動信号ＶｉｎＮをＬレベルからＨレベルに遷移させる（時刻ｔ２）。この時、フォトカプラＰ１はオフとなるので、ＮＰＮトランジスタＴｒ１はオン、ＰＮＰトランジスタＴｒ２はオフとなる。これにより、ＩＧＢＴ２のゲート端子は、ＮＰＮトランジスタＴｒ１を介して直流電源Ｖｂの正電圧側と電気的に接続される。フォトカプラＰ２はオンに保持されているので、電圧Ｖｐ（＝１５Ｖ）および電圧Ｖｎ（＝０Ｖ）は変化しないが、ＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅは１５Ｖとなる。
【００２３】
〜（ＶｉｎＰ，ＶｉｎＮ）＝（Ｌ，Ｌ）の場合〜
続いて、ＩＧＢＴ２をオフさせるために、下アーム駆動信号ＶｉｎＮをＨレベルからＬレベルに遷移させる（時刻ｔ３）。この場合も、上アーム駆動信号ＶｉｎＰはＬレベルが保持されているので、電圧Ｖｐ（＝１５Ｖ）および電圧Ｖｎ（＝０Ｖ）は変化しない。また、フォトカプラＰ１がオンとなるので、ＮＰＮトランジスタＴｒ１はオフ、ＰＮＰトランジスタＴｒ２はオンとなり、ＩＧＢＴ２のゲート端子は、ＰＮＰトランジスタＴｒ２を介して直流電源Ｖｂの負電圧側と電気的に接続される。従って、ＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅは０Ｖとなる。
【００２４】
〜（ＶｉｎＰ，ＶｉｎＮ）＝（Ｈ，Ｌ）の場合〜
時刻ｔ３からデッドタイムを経過した時刻ｔ４において、ＩＧＢＴ１をオンさせるために、上アーム駆動信号ＶｉｎＰをＬレベルからＨレベルに遷移させる。この時、フォトカプラＰ２はオフになるので、再び抵抗Ｒ１の両端に５Ｖ、ツェナーダイオードＺ１の両端に１０Ｖの電圧が印加される。従って、電圧Ｖｐは５Ｖ、電圧Ｖｎは−１０Ｖとなる。また、ＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅについても、時刻ｔ１以前と同じ状態、すなわち、−１０Ｖとなる。
【００２５】
このように、直流電源電圧Ｖｂが１５Ｖである場合でも、ＩＧＢＴ２がオン（ＩＧＢＴ１はオフ）している時にはＩＧＢＴ２のゲート端子にはエミッタ端子よりも１５Ｖ高い電圧が印加され、ＩＧＢＴ２がオフ（ＩＧＢＴ１はオン）している時には−１０Ｖの電圧（エミッタ電圧よりも１０Ｖ低い電圧）がゲート端子に印加される。従って、上アームを構成するＩＧＢＴ１のターンオン時に、下アームを構成するＩＧＢＴ２のゲート端子に印加するための負電圧を用意する必要がなく、消費電力の低減を図ることができる。
【００２６】
図３は、上アーム駆動信号ＶｉｎＰおよび下アーム駆動信号ＶｉｎＮの信号レベルに対するフォトカプラＰ１，Ｐ２、トランジスタＴｒ１，ｔｒ２およびＩＧＢＴ１，ＩＧＢＴ２の各状態をまとめた図である。
【００２７】
なお、上述した説明では、ＩＧＢＴ１およびＩＧＢＴ２がともにオンとなるのを防ぐために、オン／オフの切り換え時に、ＩＧＢＴ１およびＩＧＢＴ２がともにオフとなるデッドタイムを設けた。従って、ＩＧＢＴ２のオフ動作時でも、ＩＧＢＴ１がオフとなっている時には、ＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅは０Ｖとなっている（時刻ｔ１〜ｔ２，ｔ３〜ｔ４）。しかし、デッドタイムを設けずにＩＧＢＴ１とＩＧＢＴ２のオン／オフの切り換えを同時に行えば、以下のような動作となる。すなわち、ＩＧＢＴ２のオン動作時には、ゲート端子が直流電源Ｖｂの正電圧側と電気的に接続されるとともに、エミッタ端子はツェナーダイオードＺ１のアノード端子と電気的に接続される。また、ＩＧＢＴ２のオフ動作時には、ゲート端子が直流電源Ｖｂの負電圧側と電気的に接続されるとともに、エミッタ端子はツェナーダイオードＺ１のカソード端子に電気的に接続される。
【００２８】
これにより、ＩＧＢＴ２がオン（ＩＧＢＴ１はオフ）している時にはＩＧＢＴ２のゲート端子に正電圧（エミッタ電圧よりも高い電圧）が印加され、ＩＧＢＴ２がオフ（ＩＧＢＴ１はオン）している時には負電圧（エミッタ電圧よりも低い電圧）がゲート端子に印加されるので、電圧駆動素子であるＩＧＢＴ２のオン／オフを制御することができる。また、直流電源Ｖｂの電圧を大きくすることなく、ＩＧＢＴ２のオフ時には、ＩＧＢＴ２のゲート端子にエミッタ電圧を基準とする負電圧を印加することができる。
【００２９】
本実施の形態における電圧駆動素子の駆動回路では、ＩＧＢＴ２のエミッタ端子はツェナーダイオードＺ１のカソード端子と接続されており、ツェナーダイオードＺ１と並列にフォトカプラＰ２を接続して、ＩＧＢＴ２のオン動作時（ＩＧＢＴ１はオフ）に、フォトカプラＰ２をオンさせてツェナーダイオードＺ１の両端を短絡させることにより、ＩＧＢＴ２のエミッタ端子をツェナーダイオードＺ１のアノード端子と電気的に接続させる。また、ＩＧＢＴ２のオフ動作時（ＩＧＢＴ１はオン）には、フォトカプラＰ２をオフさせることにより、ＩＧＢＴ２のエミッタ端子をツェナーダイオードＺ１のカソード端子と電気的に接続させる。これにより、確実にエミッタ端子の電位を変えることができる。
【００３０】
また、上アームを構成するＩＧＢＴ１を駆動するための駆動信号ＶｉｎＰを用いて、フォトカプラＰ２のオン／オフを切り換えてＩＧＢＴ２のゲートに負電圧を印加する構成としているので、ＩＧＢＴ１のターンオン時に確実にＩＧＢＴ２のゲートに負電圧を印加させることができる。すなわち、上アーム駆動信号ＶｉｎＰがＬレベルからＨレベルに遷移するとＩＧＢＴ１はオンし、ＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅは、負電圧（上述した例では、―１０Ｖ）となる。これにより、ＩＧＢＴ１のターンオン時に発生するゲート電位の変動に起因するｄｖ／ｄｔ電流を抑制することができるとともに、ノイズによる誤動作を防ぐことができる。
【００３１】
本実施の形態における電圧駆動素子の駆動回路では、直流電源Ｖｂの正電圧側に接続されるトランジスタＴｒ１と、トランジスタＴｒ１と直列に接続されるとともに、直流電源Ｖｂの負電圧側に接続されるトランジスタＴｒ２とを設け、ＩＧＢＴ２のゲート端子はトランジスタＴｒ１とトランジスタＴｒ２との接続点に接続されている。ＩＧＢＴ２のオン動作時には、トランジスタＴｒ１をオン、かつ、トランジスタＴｒ２をオフにすることにより、ＩＧＢＴ２のゲート端子を直流電源Ｖｂの正電圧側に電気的に接続し、ＩＧＢＴ２のオフ動作時には、トランジスタＴｒ１をオフ、かつ、トランジスタＴｒ２をオンにすることにより、ＩＧＢＴ２のゲート端子を直流電源Ｖｂの負電圧側に電気的に接続する。これにより、確実にゲート端子の電位を変化させることができる。
【００３２】
なお、上述した説明では、図１に詳細な構成を示したゲート駆動回路１０１について説明したが、ゲート駆動回路１０３についても同様である。すなわち、下アーム駆動信号ＶｉｎＮがＬレベルからＨレベルに遷移すると、ＩＧＢＴ２はオンし、ＩＧＢＴ１のゲート端子には負電圧が印加される。
【００３３】
本発明は、上述した一実施の形態に限定されることはない。例えば、電圧駆動素子としてＩＧＢＴを用いて説明したが、ＭＯＳＦＥＴに適用することもできる。ＩＧＢＴ２のオン／オフの切り換え動作を確実に行うために、バッファ１０２を設けたが、バッファ１０２を設けないこともできる。この場合、ゲート端子と接続されていない側の抵抗Ｒ３の端子を、抵抗Ｒ２とフォトカプラＰ１との接続点に接続すればよい。この場合でも、上述したフォトカプラＰ１のオン／オフ動作により、ＩＧＢＴ２のオン動作時（ＩＧＢＴ１はオフ）には、ＩＧＢＴ２のゲート端子を直流電源Ｖｂの正電圧側に電気的に接続し、ＩＧＢＴ２のオフ動作時には、ＩＧＢＴ２のゲート端子を直流電源Ｖｂの負電圧側に電気的に接続することができる。但し、直流電源Ｖｂの電圧が高い場合には、フォトカプラＰ１の許容電流値を大きくする必要があり、この場合には本実施例のように、バッファ１０２を用いることが好ましい。
【００３４】
また、直流電源の電圧を分割する素子としてツェナーダイオードＺ１と抵抗Ｒ１とを用いたが、ツェナーダイオードＺ１の代わりに単に抵抗素子を用いてもよい。但し、抵抗素子を用いた場合には、ＩＧＢＴ２のエミッタ電圧Ｖｒｅｆが直流電源の電流値によって変化する可能性があるため、本実施例のように、ツェナーダイオードを用いることが好ましい。
【００３５】
特許請求の範囲の構成要素と一実施の形態の構成要素との対応関係は次の通りである。すなわち、ツェナーダイオードＺ１および抵抗Ｒ１が電圧分割手段を、ツェナーダイオードＺ１がツェナーダイオードを、抵抗Ｒ１が抵抗要素を、フォトカプラＰ２が第１のスイッチング手段を、トランジスタＴｒ１が第２のスイッチング手段を、トランジスタＴｒ２が第３のスイッチング手段を、上アーム駆動信号ＶｉｎＰ，下アーム駆動信号ＶｉｎＮが制御手段をそれぞれ構成する。なお、本発明の特徴的な機能を損なわない限り、各構成要素は上記構成に限定されることはない。例えば、スイッチング手段としてフォトカプラＰ２を、第２，第３のスイッチング手段としてバイポーラトランジスタを用いたが、他のスイッチング素子を用いることもできる。
【図面の簡単な説明】
【図１】本発明による電圧駆動素子の駆動回路の一実施の形態の構成を示す図
【図２】上アーム駆動信号ＶｉｎＰおよび下アーム駆動信号ＶｉｎＮの信号レベルに対する電圧Ｖｐ，ＶｎおよびＩＧＢＴ２のゲート−エミッタ間電圧Ｖｇｅの状態をそれぞれ示す図
【図３】上アーム駆動信号ＶｉｎＰおよび下アーム駆動信号ＶｉｎＮの信号レベルに対するフォトカプラＰ１，Ｐ２、トランジスタＴｒ１，ｔｒ２およびＩＧＢＴ１，ＩＧＢＴ２の各状態をまとめた図
【符号の説明】
１…上アームを構成するＩＧＢＴ、２…下アームを構成するＩＧＢＴ、１０１，１０３…ゲート駆動回路、１０２…バッファ、Ｒ１〜Ｒ５…抵抗、Ｄ１，Ｄ２…還流ダイオード、Ｄ３，Ｄ４…発光ダイオード、Ｚ１…ツェナーダイオード、Ｖｄｃ，Ｖｂ…直流電源、Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４…トランジスタ、Ｐ１，Ｐ２…フォトカプラ、ＶｉｎＰ…上アーム駆動信号、ＶｉｎＮ…下アーム駆動信号

Claims

直流電源の電圧を分割する電圧分割手段と、
電圧駆動素子のオン動作時には、前記電圧駆動素子の制御端子を前記直流電源の正極側に電気的に接続するとともに、接地側端子を前記直流電源の負極側に電気的に接続し、前記電圧駆動素子のオフ動作時には、前記制御端子を前記直流電源の負極側に電気的に接続するとともに、前記電圧分割手段により分割された電圧を前記接地側端子に印加する制御手段とを備えることを特徴とする電圧駆動素子の駆動回路。
請求項１に記載の電圧駆動素子の駆動回路において、
前記電圧分割手段は、直流電源の負極側にアノード端子が接続されるツェナーダイオードと、一方の端子が前記ツェナーダイオードのカソード端子に接続され、他方の端子が前記直流電源の正極側に接続される抵抗要素とを備え、
前記制御手段は、電圧駆動素子のオン動作時には、前記電圧駆動素子の制御端子を前記直流電源の正極側に電気的に接続するとともに、前記接地側端子を前記ツェナーダイオードのアノード端子に電気的に接続し、前記電圧駆動素子のオフ動作時には、前記制御端子を前記直流電源の負極側に電気的に接続するとともに、前記接地側端子を前記ツェナーダイオードのカソード端子に接続することを特徴とする電圧駆動素子の駆動回路。
請求項２に記載の電圧駆動素子の駆動回路において、
前記ツェナーダイオードと並列に接続される第１のスイッチング手段をさらに備え、
前記電圧駆動素子の接地側端子は前記ツェナーダイオードのカソード端子に接続されており、
前記制御手段は、前記電圧駆動素子のオン動作時には、前記第１のスイッチング手段をオンさせて前記ツェナーダイオードの両端を短絡させることにより、前記電圧駆動素子の接地側端子を前記ツェナーダイオードのアノード端子に電気的に接続し、前記電圧駆動素子のオフ動作時には、前記第１のスイッチング手段をオフさせることにより、前記電圧駆動素子の接地側端子を前記ツェナーダイオードのカソード端子に電気的に接続させることを特徴とする電圧駆動素子の駆動回路。
請求項３に記載の電圧駆動素子の駆動回路において、
前記電圧駆動素子の駆動回路は、二つの電圧駆動素子を直列に接続したインバータ回路における電圧駆動素子の駆動回路であって、
前記二つの電圧駆動素子のうちの一方の電圧駆動素子の駆動回路に備えられた前記制御手段は、他方の電圧駆動素子のオフ動作時には前記スイッチング手段をオンさせ、前記他方の電圧駆動素子のオン動作時には前記スイッチング手段をオフさせることを特徴とする電圧駆動素子の駆動回路。
請求項１〜４のいずれかに記載の電圧駆動素子の駆動回路において、
互いに直列に接続された第２，第３のスイッチング手段であって、前記直流電源の正極側に接続される第２のスイッチング手段および前記直流電源の負極側と接続される第３のスイッチング手段をさらに備え、
前記電圧駆動素子の制御端子は前記第２のスイッチング手段と前記第３のスイッチング手段との接続点と接続されており、
前記制御手段は、前記電圧駆動素子のオン動作時には、前記第２のスイッチング手段をオン、かつ、前記第３のスイッチング手段をオフさせることにより、前記電圧駆動素子の制御端子を前記直流電源の正極側に電気的に接続し、前記電圧駆動素子のオフ動作時には、前記第２のスイッチング手段をオフ、かつ、前記第３のスイッチング手段をオンさせることにより、前記電圧駆動素子の制御端子を前記直流電源の負極側に電気的に接続することを特徴とする電圧駆動素子の駆動回路。
請求項１〜５のいずれかに記載の電圧駆動素子の駆動回路において、
前記制御端子はゲート端子であり、前記接地側端子はエミッタ端子であることを特徴とする電圧駆動素子の駆動回路。