CN102782883B - 发光二极管及其制造方法 - Google Patents

发光二极管及其制造方法 Download PDF

Info

Publication number
CN102782883B
CN102782883B CN201180012486.5A CN201180012486A CN102782883B CN 102782883 B CN102782883 B CN 102782883B CN 201180012486 A CN201180012486 A CN 201180012486A CN 102782883 B CN102782883 B CN 102782883B
Authority
CN
China
Prior art keywords
layer
light
active region
superlattice
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180012486.5A
Other languages
English (en)
Other versions
CN102782883A (zh
Inventor
金光中
韩昌锡
崔承奎
南基范
金南润
金景海
尹柱衡
芮暻熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45564153&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102782883(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1020100052860A external-priority patent/KR20110133239A/ko
Priority claimed from KR1020100052861A external-priority patent/KR101648948B1/ko
Priority claimed from KR1020100113666A external-priority patent/KR101712549B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN102782883A publication Critical patent/CN102782883A/zh
Application granted granted Critical
Publication of CN102782883B publication Critical patent/CN102782883B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Abstract

这里公开了一种发光二极管及其制造方法。根据本发明的一个实施例的发光二极管包括：硅掺杂的n型接触层；p型接触层；有源区域，设置在n型接触层和p型接触之间；超晶格层，设置在n型接触层和有源区域之间；未掺杂中间层，设置在超晶格层和n型接触层之间；电子增强层，设置在未掺杂中间层和超晶格层之间。仅超晶格层的与有源区域最接近的最后一层用硅特意地掺杂，最后一层的硅掺杂浓度比n型接触层的硅掺杂浓度高。接近有源区域设置的超晶格层的几乎全部的层未用硅特意地掺杂，从而能够减少泄漏电流。超晶格层的最接近有源区域的最后一层用高浓度硅掺杂，从而防止结合特性劣化并改善静电放电特性。

Description

发光二极管及其制造方法
技术领域
本发明涉及一种发光二极管及其制造方法，更具体地讲，涉及一种具有改善的静电放电特性和/或发光效率的发光二极管及其制造方法。
背景技术
通常，氮化镓基半导体为全色显示器、交通信号灯、普通照明和光通信装置的光源，其已普遍地用于紫外光、蓝光/绿光发光二极管、激光二极管等。氮化镓基发光装置可以包括设置在n型氮化镓半导体层和p型氮化镓半导体层之间的具有InGaN基多量子阱结构的有源层，并可以通过电子和空穴在有源层的量子阱层中的复合产生光并放出光。
图1是解释根据现有技术的发光二极管的剖视图。
参照图1，发光二极管包括基底11、低温缓冲层或核层13、未掺杂GaN层15、n型接触层17、有源区域25和p型接触层27。
根据现有技术的发光二极管包括设置在n型接触层17和p型接触层27之间的具有多量子阱结构的有源区域25，从而能够改善发光效率。另外，发光二极管控制多量子阱结构中的InGaN阱层的In含量，从而能够发射期望波长的光。
n型接触层17通常具有1×1018/cm3～1×1019/cm3范围内的掺杂浓度，并用于在发光二极管中提供电子。发光二极管内的电流扩散性能对发光二极管的发光效率具有较大的影响。当n型接触层17和p型接触27分别设置有n电极和p电极（未示出）时，根据n电极和p电极可以接触接触层17和27的区域尺寸和位置而可能发生电流集中。当诸如静电放电的高电压作用于发光二极管时，发光二极管会因电流集中而被容易地损坏。另外，由低温缓冲层13产生的线位错传递到未掺杂GaN层15、n型接触层17、有源区域25和p型接触层27。由于电流集中地流过这些线位错，所以静电放电特性进一步地劣化。
另外，由于在GaN和InN之间存在大约11%的晶格失配，所以在InGaN基多量子阱结构中的量子阱和量子垒之间的界面处发生强应变。应变导致在量子阱中产生压电场，从而导致内部量子效率的降低。具体地讲，在绿光发光二极管的情况下，由于包含在量子阱中的In的量增加，所以内部量子效率因压电场进一步减小。
在InGaN发光二极管中，通常通过交替地堆叠InGaN阱层和InGaN垒层形成具有多量子阱结构的有源区域。阱层由带隙比垒层的带隙小的半导体层形成，电子和空穴在阱层之间复合。另外，垒层可以用Si掺杂以降低驱动电压Vf。然而，Si掺杂会对有源区域的晶体质量产生负面影响。另外，由于外延生长技术的局限性，所以存在具有多量子阱结构的有源区域因Si的掺杂而相对厚的问题。具体地讲，当Si掺杂在包括In的有源区域中时，在有源区域的表面上和有源区域内频繁地出现晶体缺陷，并且因由极化场产生的空间电荷分离而容易产生波长偏移。
同时，发现外部量子效率在低电流下随着注入电流的增大而增大，而外部量子效率在高电流下随着注入电流的增大而减小。该现象称作效率骤降（efficiency droop），其限制了高输出发光二极管的高效率。
作为导致效率骤降的因素，有热震动、俄歇复合、多量子阱结构内的内部场、因晶体结构造成的未复合场等。
电子和空穴因根据热或焦耳热的热震动不会长时间存在于有源层区域中，从而能够导致效率骤降。当注入高电流时，由因载流子浓度的增加导致的俄歇复合的发生会导致效率骤降。另外，因在施加高电压的过程中的电子外溢导致的未复合的增加可以导致效率骤降，并且由因半导体晶体中的缺陷导致的非辐射复合率可以导致效率骤降。
同时，AlGaN电子阻挡层（EBL）可以形成在有源层上，以防止电子被排放到有源层的外面。然而，通过自发极化和压电极化可能会在有源层和电子阻挡层中产生内场。由于有源层和电子阻挡层内的内场，应当施加高电压以使电子通过具有多量子阱结构的有源层。具体地讲，如果施加的电压比高输出二极管中的350mA的内建电压大，则基于有源层的中心，n侧的导带的能级比p侧的导带的能级高，并且电子阻挡层的能级下降，从而使泄漏电流增大。为了增大电子阻挡层的能级，可以在电子阻挡层内增多Al组分，这降低了晶体质量。
发明内容
技术问题
本发明的一个目的提供了一种具有改善的静电放电特性的发光二极管。
本发明的另一目的提供了一种具有低电流泄漏的发光二极管。
本发明的另一目的提供了一种制造具有改善的电流散布性能的发光二极管的制造方法。
本发明的另一目的提供了一种能够通过减少内场的产生来降低驱动电压的发光二极管。
本发明的另一目的提供了一种能够减小效率骤降的发光二极管。
技术方案
根据本发明的示例性实施例，提供了一种发光二极管，该发光二极管包括：n型接触层，掺杂有硅；p型接触层；有源区域，设置在n型接触层和p型接触层之间；超晶格层，设置在n型接触层和有源区域之间；未掺杂中间层，设置在超晶格层和n型接触层之间；电子增强层，设置在未掺杂中间层和超晶格层之间，其中，仅超晶格层的与有源区域最接近的最后一层用硅特意地掺杂，最后一层的硅掺杂浓度比n型接触层的硅掺杂浓度高。接近有源区域设置的超晶格层的几乎全部的层可以不用硅特意地掺杂，从而能够减小泄漏电流，而最接近有源区域的最后一层可以用高浓度硅掺杂，以防止结合特性劣化，从而能够改善静电放电特性。超晶格层的最后一层可以接触有源区域。
电子增强层可以用硅掺杂，电子增强层的硅掺杂浓度可以比n型接触层的硅掺杂浓度高。另外，电子增强层可以接触超晶格层。另外，电子增强层可以由GaN制成，超晶格层可以通过交替地堆叠GaN和InGaN形成。此时，超晶格层的最后一层可以由GaN制成。同时，超晶格层的最后一层的硅掺杂浓度可以与电子增强层的硅掺杂浓度相同。
n型接触层可以包括GaN层，未掺杂中间层可以由GaN制成。未掺杂中间层可以具有相对高的比电阻。因此，未掺杂中间层可以设置在n型接触层上，从而能够在n型接触层内均匀地散布电子。
根据本发明的另一示例性实施例，提供了一种制造发光二极管的方法，该方法包括：在基底上形成缓冲层；在缓冲层上形成用硅掺杂的n型接触层；在n型接触层上形成未掺杂中间层；在未掺杂中间层上形成电子增强层；在电子增强层上形成超晶格层；以及在超晶格层上形成有源区域，其中，仅超晶格层的最后一层用硅掺杂，最后一层的硅掺杂浓度比n型接触层的硅掺杂浓度高。
制造发光二极管的方法还可以包括：通过将氮源气体和金属源气体提供到室中，在第一温度生长氮化镓基半导体层的电子增强层；停止提供金属源气体，并在具有第一温度的基底上维持生长的n侧氮化镓基半导体层长达第一时间；在第一时间过去之后，将基底的温度降低至第二温度；以及通过将金属源气体提供到室中，在第二温度生长超晶格层。第一时间可以在3分钟至10分钟的范围内。
制造发光二极管的方法还可以包括：在有源区域生长在超晶格层上之后，停止提供金属源气体；在第二时间内将基底的温度升高至第三温度；以及在有源区域上在第三温度生长p型氮化镓基半导体层。第二时间可以在5分钟至15分钟的范围内。
在超晶格的生长温度下降之前，可以将电子增强层维持在适合生长电子增强层的温度或与其相似的温度长达1小时，从而留在室内的金属源气体在1小时内排放到外部，从而能够防止在基底温度下降至超晶格层的生长温度时在电子增强层上产生晶体质量差的氮化物层。另外，热处理在基底上生长的n侧氮化镓半导体层，从而改善晶体质量。
根据本发明的另一示例性实施例，提供了一种发光二极管，该发光二极管包括：n型接触层，掺杂有硅；p型接触层；有源区域，设置在n型接触层和p型接触层之间；超晶格层，设置在n型接触层和有源区域之间；未掺杂中间层，设置在超晶格层和n型接触层之间；电子增强层，设置在未掺杂中间层和超晶格层之间，其中，n型接触层具有n型GaN层和设置在n型GaN层之间的n型AlGaN层。
发光二极管还可以包括：基底；低温缓冲层，设置在基底上；以及未掺杂GaN层，设置在低温缓冲层和n型接触层之间。
n型AlGaN层设置在n型GaN层之间，以防止在低温缓冲层中产生的线位错被传递到有源区域，从而能够减小泄漏电流并改善静电放电特性。
仅超晶格层的与有源区域最接近的最后一层可以用硅特意地掺杂，最后一层的硅掺杂浓度可以比n型接触层的硅掺杂浓度高。在有源区域附近设置的超晶格层的几乎全部的层未用硅特意地掺杂，从而能够减少泄漏电流，而最接近有源区域的最后一层用高浓度硅掺杂以防止结合特性劣化，从而能够改善静电放电特性。具体地讲，超晶格层的最后一层可以接触有源区域。
同时，电子增强层可以用硅掺杂。此时，电子增强层的硅掺杂浓度可以比n型接触层的硅掺杂浓度高。另外，电子增强层可以接触超晶格层。另外，电子增强层可以由GaN制成，超晶格层可以通过交替地堆叠GaN和InGaN形成。此时，超晶格层的最后一层可以由GaN制成。同时，超晶格层的最后一层的硅掺杂浓度可以与电子增强层的硅掺杂浓度几乎相同。
同时，未掺杂中间层可以由GaN制成。未掺杂中间层可以具有相对高的比电阻。因此，未掺杂中间层可以设置在n型接触层上，从而能够在n型接触层内均匀地散布电子。
根据本发明的另一示例性实施例，提供了一种发光二极管，该发光二极管包括：n型接触层；p型接触层，形成在n型接触层上；有源区域，具有多量子阱结构并设置在n型接触层和p型掺杂层之间；以及间隔层，设置在n型接触层和有源区域之间，其中，间隔层用n型杂质掺杂，n型杂质的掺杂浓度比n型接触层的杂质掺杂浓度相对高，有源区域未用n型杂质掺杂。
间隔层可以包含In，其中，In的含量高于有源区域的垒层中In的含量并低于阱层中In的含量。
有源区域可以具有包括InGaN层的多量子阱结构。
间隔层可以包括InGaN层，并可以通过交替地堆叠InxGa1-xN（0≤x＜1）和InyGa1-yN（0≤y＜1）形成。间隔层可以包括相互交替地堆叠的超晶格层。
间隔层可以由多个层构成，所述多个层中的与有源区域相邻的至少一个层用n型杂质掺杂，所述多个层中的剩余的层未用n型杂质掺杂，n型杂质的掺杂浓度比n型接触层的杂质掺杂浓度相对高。
发光二极管还可以包括形成在间隔层和n型接触层之间的中间层，其中，中间层包括用n型杂质以比n型接触层的杂质掺杂浓度相对高且比间隔层的n型杂质掺杂浓度相对低的浓度掺杂的层。
中间层可以包括n型AlGaN层。n型AlGaN层可以具有朝着有源区域逐渐减少或阶梯式减少的Al组分。n型AlGaN层可以以AlGaN/GaN或AlGaN/InGaN的多层膜结构形成。中间层还可以包括在间隔层和n型AlGaN层之间的n-GaN层。中间层可以包括在n型AlGaN层和n型接触层之间的未掺杂GaN层和低掺杂n-GaN层中的至少一个层。
发光二极管还可以包括形成在有源区域和p型接触层之间的p型覆盖层。p型覆盖层可以包括p型AlGaN层。p型AlGaN层可以以AlGaN/GaN或AlGaN/InGaN的多层膜结构形成。p型AlGaN层的与有源区域相邻的层可以由AlGaN制成。p型AlGaN层的与有源区域相邻的AlGaN层可以比p型覆盖层中的其他层薄。p型AlGaN可以具有朝着p型接触层逐渐减少或阶梯式减少的Al组分。
发光二极管还可以包括形成在有源区域和p型覆盖层之间的InAlN层。InAlN层可以以InN/AlN的超晶格结构形成。InAlN层可以具有在InN/AlN的超晶格结构中用p型杂质掺杂的InN层。
有益效果
如上面所阐述的，通过用高浓度硅掺杂超晶格层中的设置在有源区域附件的最后一层，而不用杂质特意地掺杂超晶格层中的多数区域，本发明可以改善泄漏电流特性和静电放电特性。另外，本发明将未掺杂中间层和电子增强层设置在超晶格层和n型接触层之间，从而能够散布电流并防止正向电压的增加。
此外，在生长电子增强层之后，本发明将生长的电子增强层维持在电子增强层的生长温度长达预定时间，从而能够改善电子增强层的晶体质量。另外，本发明生长有源层，然后停止提供金属源气体，以在适于生长p侧氮化镓基半导体层的温度下相对延长升高基底温度的时间，从而能够使泄漏电流减小。
此外，本发明将n型AlGaN层设置在n型GaN层之间，以防止由低温缓冲层产生的线位错传递到有源区域，从而能够减小泄漏电流并改善静电放电特性。
此外，本发明改善了有源区域的晶体质量，从而能够提高载流子在有源区域内的复合率。另外，本发明在接触层和有源区域之间形成由多个层形成的间隔层，从而能够减小在有源区域中产生的应变。另外，本发明通过用n型杂质仅选择性地掺杂与有源区域相邻的层的间隔层能够降低有源区域中的驱动电压。另外，本发明增加了电子阻挡层的功能，从而能够提高载流子在有源区域中的复合率。
附图说明
图1是解释根据现有技术的发光二极管的剖视图。
图2是解释根据本发明示例性实施例的发光二极管的剖视图。
图3是解释根据本发明示例性实施例的发光二极管的硅掺杂分布的示意图。
图4是解释根据本发明另一示例性实施例的发光二极管的剖视图。
图5是解释制造根据本发明示例性实施例的发光二极管的方法的示意性温度分布图。
图6、图7和图8各是解释根据本发明另一示例性实施例的发光二极管的剖视图并且示出了硅掺杂分布和间隔层结构。
图9和图10每个是解释根据本发明另一示例性实施例的发光二极管的剖视图以及示出了硅掺杂分布。
图11是解释根据本发明另一示例性实施例的发光二极管的剖视图。
图12是解释根据本发明另一示例性实施例的发光二极管的剖视图。
图13是解释根据本发明另一示例性实施例的发光二极管的剖视图。
具体实施方式
在下文中参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，并且不应被解释为局限于在此阐述的示例性实施例。相反，提供这些示例性实施例使得本公开彻底，这些实施例将把本发明的范围充分地传达给本领域技术人员。在附图中，为了清楚起见，可以夸大层和区域的尺寸和相对尺寸。附图中的相同的标号代表相同的元件。
图2是解释根据本发明示例性实施例的发光二极管的剖视图，图3示出了发光二极管的示意性的硅掺杂分布。
参照图2和图3，发光二极管被构造为包括n型接触层57、未掺杂中间层59、电子增强层61、超晶格层63、有源区域65和p型接触层69。另外，发光二极管可以包括基底51、低温缓冲层或核层53、缓冲层55和p型覆盖层67。
基底51是生长氮化镓基半导体层的基底。基底可以由蓝宝石、SiC、尖晶石等制成，但不具体地局限于此。例如，基底可以是图案化的蓝宝石基底（PSS）。
核层53可以在400℃至600℃的低温下由(Al,Ga)N形成，以在基底51上生长缓冲层55。优选地，核层53可以由GaN或AlN制成。核层可以形成为具有大约25nm的厚度。缓冲层55是减少诸如基底51和n型接触层57之间的位错的缺陷发生的层，缓冲层55在相对高的温度下生长。缓冲层55可以由例如未掺杂GaN制成。
n型接触层57由n型杂质形成，例如，由Si掺杂氮化镓半导体层形成。n型接触层57可以包括GaN层，并可以由单层或多层形成。如图4所示，n型接触层57可以被构造成包括n型的第一GaN层57a、n型AlGaN层57b和n型的第二GaN层57c。即，AlGaN层57b设置在GaN层57a和57c之间。在n型接触层上掺杂的Si掺杂浓度可以在1×1018/cm3～1×1019/cm3的范围内。
例如，如图4所示，当生长第一n型GaN层57a，然后生长n型AlGaN层57b时，通过n型AlGaN层57b发生双轴应力。另外，当使第二n型GaN层57c再次生长时，双轴应力因压应力而减小，从而能够减少因应力的改变导致的线位错。因此，通过在n型GaN层57a和57c之间设置n型AlGaN层57b，能够防止通过核层53和高温缓冲层55传递的线位错被传递到有源区域65。
未掺杂中间层59可以由未用杂质特意掺杂的GaN制成为具有至的厚度。由于未掺杂中间层59未用杂质掺杂，所以与n型接触层相比，其具有相对较高的比电阻。因此，从n型接触层57引入到有源层65中的电子在穿过未掺杂中间层59之前可以均匀地散布在n型接触层57内。
电子增强层61形成在未掺杂中间层59上。电子增强层61可以由用Si以高浓度掺杂的GaN制成为具有至的厚度，从而能够降低发光二极管的正向电压。如图3所示，在电子增强层61上掺杂的Si的掺杂浓度比n型接触层57的硅掺杂浓度高。电子增强层61中的硅掺杂浓度可以是n型接触层57的硅掺杂浓度的四倍或更高。
可以通过将金属源气体提供至室来连续地生长n型接触层57、未掺杂中间层59和电子增强层61。使用Al、Ga和In的有机物（例如，TMA、TMG和/或TMI等）作为金属源气体的原料。可以在第一温度下生长这些层，例如，在1050℃～1150℃下生长这些层。
超晶格层63形成在电子增强层61上。可以通过交替地堆叠GaN层和InGaN层以例如的厚度形成超晶格层63。超晶格层63的第一层可以由GaN或InGaN制成，但最后一层可以由GaN制成。超晶格层63的最后一层掺杂有高浓度Si。在最后一层上掺杂的Si的掺杂浓度可以是在n型接触层57上掺杂的Si的浓度的四倍至五倍高。在超晶格层63的最后一层上掺杂的Si浓度可以与电子增强层61的掺杂浓度近似相同。因此，超晶格层63的最后一层和在超晶格层63下面的电子增强层61由高浓度掺杂层形成，超晶格层63的位于它们之间的剩余层由未掺杂层形成。
超晶格层63的多数层由未掺杂层形成，从而能够减小发光二极管的泄露电流。另外，超晶格层63的最后一层以高浓度掺杂，从而能够改善超晶格层63和有源层65之间的接合特性。
同时，超晶格层63可以在比电子增强层61相对更低的温度下生长。如图5所示，在生长超晶格层63之前，生长电子增强层61，然后停止提供金属源气体，并且在第一温度T1的基底51上保持生长的电子增强层61长达第一时间t1。第一时间t1可以是充分地排出留在室内的金属源气体的时间，即，大约3分钟至10分钟，优选地，大约5分钟至7分钟。另外，已对n型接触层57和中间层59（包括电子增强层61）热处理长达第一时间t1，从而改善n侧半导体层的晶体质量。
然后，基底51的温度从第一温度T1降至第二温度T2。将第二温度T2设置成适合于生长超晶格层63的温度。第二温度T2可以在例如650℃至800℃的范围内。
在完成超晶格层63的生长之后，在超晶格层63上生长有源区域65。可以在与超晶格层63的温度相同的温度下生长有源区域65，或者可以在比超晶格层63的温度相对低的温度下生长有源区域65，例如，可以在650℃至750℃下生长有源区域65。为了简化起见，图5示出了在超晶格层63的生长温度（即，第二温度T2）下生长有源区域65的情况。
有源区域65可以具有其中垒层和InGaN量子阱层交替堆叠的多量子阱结构。垒层可以由带隙比量子阱层的带隙宽的氮化镓半导体层形成，例如，可以由GaN、InGaN、AlGaN或AlInGaN形成。InGaN量子阱层内的In组分比通过期望的光波长确定。有源区域65可以接触超晶格层63的最后一层。有源区域65的垒层和量子阱层可以由其中未掺杂杂质的未掺杂层形成以改善有源区域的晶体质量，或者可以在一些或整个有源区域内用杂质掺杂以降低正向电压。
p型接触层69设置在有源区域65上，并且p型覆盖层67可以设置在有源区域65和p型接触层69之间。例如，在完成有源区域65的生长之后，停止提供金属源气体，并在第二时间t2内将基底51的温度升高至第三温度T3。将第二时间t2设置成能够将留在室内的金属源气体充分地排出的时间。例如，第二时间t2可以在5分钟至15分钟的范围内。可选择地，在完成有源区域65的生长之后，可以停止提供金属源气体，并且可以将基底51的温度维持在有源区域生长温度长达第三时间，例如，将基底51维持在第二温度T2长达第三时间。第三时间可以例如在与第一时间相同的时间的范围内，即，3分钟至10分钟。在完成有源区域65的生长之后，将温度维持在第二温度长达第三时间的单元和在第二时间t2内将温度从第二温度升高至第三温度的单元可以被用作相互代替的单元，但是不限于此。可以使用这些单元以彼此互补。
然后，在第三温度T3下，将金属源气体提供至室内，生长p侧氮化镓基半导体层，例如，生长p型覆盖层67或p型接触层69。P型覆盖层67可以是AlGaN。另外，p型氮化镓基半导体层69可以是包括单层或GaN层的多层结构。
在完成发光二极管的外延层的生长之后，使用外延层制造单个发光二极管芯片。
（实验示例1）
使用MOCVD装置参照图2和图3生长具有上述结构的外延层。在这种情况下，其他条件全部都相同，Si掺杂位置在GaN/InGaN超晶格层不同。在未掺杂GaN缓冲层55上顺序地生长n型GaN接触层57、未掺杂GaN中间层59、高浓度掺杂GaN电子增强层61，在电子增强层61上生长超晶格层，并且在超晶格层上顺序地生长具有多量子阱结构的有源区域65、p型AlGaN覆盖层67和p型GaN接触层69。
对比示例在超晶格层中的全部GaN层上掺杂Si，而示例仅掺杂超晶格的最后一层，即，示例仅用Si以与电子增强层61相同高的浓度掺杂GaN层。将生长的外延层与基底一起分离，并测量光学特性和电学特性。结果列在表1中。在该构造中，静电放电（ESD）特性使用1000V的反相电压来对在同一晶片上制造的良好的发光二极管执行静电放电测试，以确定缺陷的发生率，缺陷的发生率由ESD通过率表示。在光学输出值和电学特性值中，在执行ESD测试之前测量的这些值由基于对比示例的百分比表示。
表1
参照表1，与对比示例相比，根据本发明的发明示例稍微减小了峰值波长并稍微增大了正向电压，使得光学输出稍微减少，但未表现出大的差异。然而，示例与对比示例相比显示了泄漏电流突然减小的情况，从而极大地改善了ESD特性。
（实验示例2）
通过MOCVD装置生长具有根据图4的示例的结构的外延层。在这种情况下，其他条件全部都相同。将n型接触层仅由n型GaN形成的情况（对比示例）与n型AlGaN层设置在n型GaN层之间的情况相比。
将生长的外延层与基底一起分离，并测量光学特性和电学特性。结果列在表2中。在该构造中，静电放电（ESD）特性使用1000V的反相电压来对在同一晶片上制造的良好的发光二极管执行静电放电测试，以确定缺陷的发生率，缺陷的发生率由ESD通过率表示。光学输出和泄漏电流经过ESD测试，然后，在良好的发光二极管中测量的这些值由基于对比示例的百分比表示。
表2
参照表2，与对比示例相比，根据本发明的示例示出了峰值波长稍微减小并且光学输出稍微减小的情况。然而，与对比示例相比，示例表现出显著改善的ESD特性，通过ESD的发光二极管的泄露电流在对比示例和示例之间无区别。
图6是解释根据本发明示例性实施例的发光二极管的剖视图，图7示出了发光二极管的示意性硅掺杂分布，图8示出了发光二极管的间隔层结构。
参照图6至图8，发光二极管包括基底121、n型接触层126、间隔层128、具有多量子阱结构的有源区域129和p型接触层133。另外，核层123和未掺杂GaN层125（u-GaN）可以设置在基底121和n型接触层126之间。
基底121是生长氮化镓基半导体层的基底。基底可以由蓝宝石、SiC、尖晶石等制成，但不具体地局限于此。例如，基底可以是图案化的蓝宝石基底（PSS）。
核层123可以在400℃至600℃的低温下由(Al,Ga)N制成，以在基底121上生长u-GaN层125，优选地，由AlN形成。核层可以由大约25nm的厚度形成。
u-GaN层125是减少诸如基底121和n型接触层126之间的位错的缺陷的发生率的层，并在例如900℃至1200℃的相对高的温度下生长。
n型接触层126是其上形成有n电极135的层，并且可以用诸如Si或Ge的n型杂质掺杂。例如，n型接触层126的杂质浓度可以是例如5×1018/cm3，例如，n型接触层126可以是在900℃至1200℃的相对高的温度第一温度T1下生长的2μm或更小的n-GaN。
间隔层128可以由带隙比有源区域129的垒层的带隙小且比阱层的带隙大的(Al,In,Ga)N基Ⅲ族氮化物半导体层制成。例如，间隔层128可以包括InxGa1-xN（0≤x＜1）。
间隔层128用n型杂质以高浓度掺杂，从而降低发光二极管的正向电压。如图7所示，在间隔层128上掺杂的n型杂质的掺杂浓度比n型接触层126的n型杂质掺杂浓度高。
间隔层128中的In组分比可以小于InGaN量子阱层内的In组分比。在这种情况下，它能够将电荷很好地限制在有源区域中，从而能够改善发光效率。
在这种情况下，基于间隔层128的生长方向在与有源区域129相邻的一些厚度区域中掺杂n型杂质。除掺杂有n型杂质的厚度区域之外的剩余厚度区域不掺杂n型杂质。在间隔层128的整个厚度区域中，只有与有源区域129相邻的一些厚度区域用n型杂质掺杂，从而电子可以从间隔层128平稳地注入到有源区域129。另外，掺杂有n型杂质的区域中的掺杂浓度可以比n型接触层126的杂质掺杂浓度相对更高，例如，可以为9×1019atm/cm3。因此，可以防止间隔层128的电阻增加，并且电子进入有源区域129中的注入效率因间隔层中产生的电子可以增加。同时，如图8所示，间隔层128可以具有带隙比有源区域129的垒层的带隙小且比阱层的带隙大的(Al,In,Ga)N基Ⅲ族氮化物半导体层128a和128b交替堆叠的结构。例如，可以通过交替地堆叠具有不同组分的InxGa1-xN（0≤x＜1）128a和InyGa1-yN（0≤y＜1）128b制成间隔层128。InxGa1-xN（0≤x＜1）128a可以以例如至的厚度形成，InyGa1-yN（0≤y＜1）128b可以以例如至的厚度形成。
具有InxGa1-xN（0≤x＜1）128a和InyGa1-yN（0≤y＜1）128b的堆叠结构的间隔层128可以改善形成在其上的有源区域129的结晶度并减小应变。间隔层128可以以七至十五个循环形成。当低于7个循环时，间隔层128在减轻有源区域中产生的应变的效果方面弱，并且在超过15个循环时，处理时间增加。
此时，用n型杂质掺杂间隔层128中的与有源区域129相邻的至少一层128a和128b。除掺杂有n型杂质的层之外的剩余层不用n型杂质掺杂。只有间隔层128的与有源区域129相邻的InGaN层128a和/或InGaN层128b用n型杂质掺杂，从而能够将电子从间隔层128稳定地注入到有源区域129中。另外，掺杂有n型杂质的InGaN层128a的掺杂浓度可以为例如9×1019atm/cm3，其比n型接触层126的杂质掺杂浓度相对更高。因此，可以防止间隔层128的电阻增加，并可以通过间隔层128中产生的电子增大电子进入有源区域中的注入效率。
间隔层128中的多数层形成为未掺杂层，从而能够减小发光二极管的泄露电流。另外，用n型杂质以高浓度掺杂与有源区域129相邻的至少一层128a和128b，从而能够改善间隔层128和有源区域129之间的结合特性。
同时，与构成间隔层128的其他半导体层相比，与有源区域129相邻的间隔层128c可以是还包括In的InGaN层。此时，包括在与有源区域129相邻的间隔层128c中的In的量可以比量子阱层中的In的量高。在这种情况下，n型杂质以大约n型接触层的掺杂浓度掺杂，并且可以优选地在间隔层128c中朝向n型接触层126掺杂。
有源区域129具有其中垒层和量子阱层交替堆叠的多量子阱结构，其中，量子阱层包括InGaN层。量子垒层可以由带隙比量子阱层的带隙宽的氮化镓基半导体层制成，例如，可以由GaN、InGaN、AlGaN或AlInGaN制成。InGaN量子阱层内的In组分比通过期望的光波长确定。有源区域129未用例如Si或Ge的n型杂质掺杂。
p型接触层133设置在有源区域129上。p型接触层133可以由例如GaN形成在有源区域129上。
此外，诸如Ni/Au或氧化铟锡（ITO）的透明电极（未示出）形成在p型接触层133上，并且p电极134可以使用剥离工艺形成在p型接触层133上。另外，诸如Ti/Al等的n电极135可以使用剥离工艺形成在n型接触层126上。
在如上所述的示例性实施例中，有源区域129具有未用n型杂质掺杂的量子垒层和量子阱层，并且生长在具有多数不包括n型杂质的InxGa1-xN（0≤x＜1）128a和InyGa1-yN（0≤y＜1）128b的堆叠结构的间隔层128上，从而能够改善有源区域129的结晶度并减小应变。另外，仅间隔层128的与有源区域129相邻的InGaN层128a和/或InGaN层128b用n型杂质掺杂，以将电子从间隔层128稳定地注入到有源区域129中，从而能够增加载流子在有源区域129中的复合率。结果，能够改善发光二极管的发光效率。
图9和图10每个是解释根据本发明另一示例性实施例的发光二极管的剖视图并且示出了硅掺杂分布。
参照图9和图10，根据本实施例的发光二极管具有与参照图6至图8描述的发光二极管的堆叠结构几乎相同的堆叠结构；然而，其还包括设置在间隔层128和n型接触层126之间的用n型杂质掺杂的中间层127和设置在有源区域129和p型接触层133之间的p型覆盖层131。
中间层127用n型杂质以例如2.5×1019atm/cm3的浓度掺杂，2.5×1019atm/cm3的浓度比n型接触层126的杂质掺杂浓度相对高且比间隔层128的n型杂质掺杂浓度相对低，中间层127可以包括n-AlGaN层，如图10所示。
n-AlGaN层可以具有朝着有源区域129逐渐减少或阶梯式减少的Al组分。此时，Al具有10%至15%范围的组分，并且以10nm至100nm的厚度堆叠，优选地，以30nm至60nm的厚度堆叠。Al组分在n-AlGaN层中逐渐减少或阶梯式减少，使得中间层127具有朝着有源区域129逐渐降低的能级。因此，中间层127可以在中间层127和间隔层128之间的界面处具有最低的能级。
此外，n-AlGaN层可以以多层膜结构形成。例如，n-AlGaN层可以由AlGaN/GaN或AlGaN/InGaN的多层膜构成。当n-AlGaN层由多层膜构成时，将改善AlGaN层的结晶度。例如，n-AlGaN层可以具有朝着有源区域129逐渐减少或阶梯式减少的Al组分。
同时，中间层127可以包括以至的厚度堆叠在n-AlGaN层127b和间隔层128之间的n-GaN层127a，如图11所示。
此外，中间层127可以包括未掺杂GaN层127c和低掺杂n-GaN层127d，未掺杂GaN层127c和低掺杂n-GaN层127d以至的厚度堆叠在n-AlGaN层127b和n型接触层126之间，如图12所示。图12示出了未掺杂GaN层127c形成在低掺杂n-GaN层127d上的情况；然而，本发明不限于此，但是如果需要，则n-GaN层127d可以形成在未掺杂GaN层127c上。此外，可以仅形成未掺杂GaN层127c和低掺杂n-GaN层127d中的任何一个。
此外，中间层127可以在间隔层128和n型接触层126之间包括n-GaN层127a、n-AlGaN层127b、未掺杂GaN层127c和低掺杂n-GaN层127d，如图13所示。未掺杂GaN层127c可以由未用杂质特意掺杂的GaN制成，以具有至的厚度。由于未掺杂GaN层127c未用杂质掺杂，所以其与n型接触层126相比具有相对较高的比电阻。因此，从n型接触层126引入到有源层129中的电子在穿过未掺杂GaN层127c之前可以均匀地散布在n型接触层126内。
由于低掺杂n-GaN层127d用与n型接触层126相比更低的浓度掺杂，所以其与n型接触层126相比具有相对较高的比电阻。因此，从n型接触层126引入到有源层129中的电子在穿过低掺杂n-GaN层127d之前可以均匀地散布在n型接触层126内。
同时，用作电子阻挡层的p型覆盖层131可以由AlGaN制成并可以以多层膜结构形成。例如，p型覆盖层131可以由AlGaN/GaN或AlGaN/InGaN的多层膜制成。当p型覆盖层131由多层膜制成时，其可以改善AlGaN层的结晶度。例如，p型覆盖层131的与有源区域129相邻的层可以由AlGaN制成，AlGaN层的Al组分可以朝着p型接触层133逐渐降低。这是为了减小因p型覆盖层131和p型接触层133之间的界面产生的极化现象。另外，与有源区域129相邻的第一AlGaN层可以优选地比p型覆盖层131中的其他层更薄。优选的是，在p型覆盖层131的第一AlGaN层和有源区域129之间的界面处产生的极化现象增强了电子阻挡，并且因AlGaN的生长温度（大约930℃，20%）而不对包括In的有源区域129产生影响。同时，p型覆盖层131的AlGaN层可以优选地具有比n-AlGaN层127b的能级高的能级。换句话说，关于Al组分，将p型覆盖层131的AlGaN层设置成比n-AlGaN层127b高。由于将p型覆盖层131的AlGaN层的Al组分设置成比n-AlGaN层127b的Al组分高，所以在施加正向电压时，基于有源层的n侧的导带可以高于p侧的导带。结果，这应该减小。
此外，在有源区域129和p型覆盖层131之间还可以包括InAlN层。在这种情况下，在InAlN层中，In组分可以在大约0.10至0.20的范围内，优选地，在大约0.17至0.18的范围内。在这种情况下，InAlN层的生长温度可以为例如845℃并且可以具有InN/AlN的超晶格层。另外，InAlN层可以具有大约10nm至30nm的厚度，优选地，可以具有大约18nm至22nm的厚度。与形成p型覆盖层131的AlGaN层相比，InAlN层可以形成为具有更薄的厚度。例如，InAlN层可以形成为具有与形成p型覆盖层131的AlGaN层相比为大约3:2的更薄的厚度。InAlN层具有大约8×1017/cm3的p型杂质的掺杂浓度。在掺杂p型杂质时，优选地可以在InN/AlN的超晶格结构中用p型杂质掺杂InN。在这种情况下，InAlN层可以用来增加空穴浓度。当生长用作电子阻挡层的p型覆盖层131时，形成在有源区域129和p型覆盖层131之间的InAlN层可以减少温度对有源区域129的影响。
在本发明的示例性实施例中，间隔层128的用n型杂质掺杂的堆叠数量、n型杂质的掺杂浓度、堆叠厚度、堆叠次数、中间层127、未掺杂层、n型覆盖层的厚度可以彼此相关联，如果需要，则可以进行控制。
虽然已经结合当前被认为是实际的示例性实施例描述了本发明，但将理解的是，本发明不限于公开的实施例，而是相反，意图覆盖包括在权利要求的精神和范围内的各种变型和等同布置。

Claims (39)

1.一种发光二极管，所述发光二极管包括：
n型接触层，掺杂有硅；
p型接触层；
有源区域，设置在n型接触层和p型接触层之间；
超晶格层，设置在n型接触层和有源区域之间；
未掺杂中间层，设置在超晶格层和n型接触层之间；
电子增强层，设置在未掺杂中间层和超晶格层之间，
其中，超晶格层的多数层由未掺杂层形成，仅超晶格层的与有源区域最接近的最后一层用硅特意地掺杂，最后一层的硅掺杂浓度比n型接触层的硅掺杂浓度高。
2.根据权利要求1所述的发光二极管，其中，超晶格层的最后一层接触有源区域。
3.根据权利要求1所述的发光二极管，其中，电子增强层用硅掺杂，电子增强层的硅掺杂浓度比n型接触层的硅掺杂浓度高。
4.根据权利要求3所述的发光二极管，其中，电子增强层接触超晶格层。
5.根据权利要求4所述的发光二极管，其中，电子增强层由GaN制成，超晶格层通过交替地堆叠GaN和InGaN形成，超晶格层的最后一层由GaN制成。
6.根据权利要求5所述的发光二极管，其中，n型接触层包括GaN层，未掺杂层由GaN制成。
7.根据权利要求1所述的发光二极管，其中，超晶格层的最后一层的硅掺杂浓度与电子增强层的硅掺杂浓度相同。
8.一种制造发光二极管的方法，所述方法包括：
在基底上形成缓冲层；
在缓冲层上形成用硅掺杂的n型接触层；
在n型接触层上形成未掺杂中间层；
在未掺杂中间层上形成电子增强层；
在电子增强层上形成超晶格层；以及
在超晶格层上形成有源区域，
其中，仅超晶格层的最后一层用硅掺杂，最后一层的硅掺杂浓度比n型接触层的硅掺杂浓度高。
9.根据权利要求8所述的制造发光二极管的方法，所述方法还包括：
通过将氮源气体和金属源气体提供到室中，在第一温度生长氮化镓基半导体层的电子增强层；
停止提供金属源气体，并在具有第一温度的基底上维持生长的n侧氮化镓基半导体层长达第一时间；
在第一时间过去之后，将基底的温度降低至第二温度；以及
通过将金属源气体提供到室中，在第二温度生长超晶格层。
10.根据权利要求9所述的制造发光二极管的方法，其中，第一时间在3分钟至10分钟的范围内。
11.根据权利要求9所述的制造发光二极管的方法，所述方法还包括：
在有源区域生长在超晶格层上之后，停止提供金属源气体；
在第二时间内将基底的温度升高至第三温度；以及
在有源区域上在第三温度生长p型氮化镓基半导体层。
12.根据权利要求11所述的制造发光二极管的方法，其中，第二时间在5分钟至15分钟的范围内。
13.一种发光二极管，所述发光二极管包括：
n型接触层，掺杂有硅；
p型接触层；
有源区域，设置在n型接触层和p型接触层之间；
超晶格层，设置在n型接触层和有源区域之间；
未掺杂中间层，设置在超晶格层和n型接触层之间；
电子增强层，设置在未掺杂中间层和超晶格层之间，
其中，n型接触层具有n型GaN层和设置在n型GaN层之间的n型AlGaN层，
其中，超晶格层的多数层由未掺杂层形成，仅超晶格层的与有源区域最接近的最后一层用硅特意地掺杂，最后一层的硅掺杂浓度比n型接触层的硅掺杂浓度高。
14.根据权利要求13所述的发光二极管，所述发光二极管还包括：
基底；
低温缓冲层，设置在基底上；以及
未掺杂GaN层，设置在低温缓冲层和n型接触层之间。
15.根据权利要求13所述的发光二极管，其中，超晶格层的最后一层接触有源区域。
16.根据权利要求15所述的发光二极管，其中，超晶格层通过交替地堆叠GaN和InGaN形成，超晶格层的最后一层由GaN制成。
17.根据权利要求13所述的发光二极管，其中，超晶格层的最后一层的硅掺杂浓度与电子增强层的硅掺杂浓度相同。
18.根据权利要求13所述的发光二极管，其中，电子增强层接触超晶格层。
19.一种发光二极管，所述发光二极管包括：
n型接触层；
p型接触层，形成在n型接触层上；
有源区域，具有多量子阱结构并设置在n型接触层和p型掺杂层之间；以及
间隔层，设置在n型接触层和有源区域之间，
其中，间隔层由多个层构成，所述多个层中的与有源区域相邻的至少一个层用n型杂质掺杂，所述多个层中的剩余的层未用n型杂质掺杂，n型杂质的掺杂浓度比n型接触层的杂质掺杂浓度相对高。
20.根据权利要求19所述的发光二极管，其中，间隔层包含In，In的含量高于有源区域的垒层中的In的含量并低于阱层中In的含量。
21.根据权利要求19所述的发光二极管，其中，有源区域具有包括InGaN层的多量子阱结构。
22.根据权利要求19所述的发光二极管，其中，间隔层包括InGaN层。
23.根据权利要求22所述的发光二极管，其中，间隔层通过交替地堆叠InxGa1-xN和InyGa1-yN形成，其中，0≤x＜1，0≤y＜1。
24.根据权利要求19所述的发光二极管，其中，间隔层包括相互交替地堆叠的超晶格层。
25.根据权利要求19所述的发光二极管，所述发光二极管还包括形成在间隔层和n型接触层之间的中间层，其中，中间层包括用n型杂质以比n型接触层的杂质掺杂浓度相对高且比间隔层的n型杂质掺杂浓度相对低的浓度掺杂的层。
26.根据权利要求25所述的发光二极管，其中，中间层包括n型AlGaN层。
27.根据权利要求26所述的发光二极管，其中，n型AlGaN层具有朝着有源区域逐渐减少或阶梯式减少的Al组分。
28.根据权利要求26所述的发光二极管，其中，n型AlGaN层以AlGaN/GaN或AlGaN/InGaN的多层膜结构形成。
29.根据权利要求26所述的发光二极管，其中，中间层还包括在间隔层和n型AlGaN层之间的n-GaN层。
30.根据权利要求26所述的发光二极管，其中，中间层包括在n型AlGaN层和n型接触层之间的未掺杂GaN层和低掺杂n-GaN层中的至少一个层。
31.根据权利要求19所述的发光二极管，所述发光二极管还包括形成在有源区域和p型接触层之间的p型覆盖层。
32.根据权利要求31所述的发光二极管，其中，p型覆盖层包括p型AlGaN层。
33.根据权利要求32所述的发光二极管，其中，p型AlGaN层以AlGaN/GaN或AlGaN/InGaN的多层膜结构形成。
34.根据权利要求33所述的发光二极管，其中，p型AlGaN层的与有源区域相邻的层由AlGaN制成。
35.根据权利要求33所述的发光二极管，其中，p型AlGaN层的与有源区域相邻的AlGaN层比p型覆盖层中的其他层薄。
36.根据权利要求32所述的发光二极管，其中，p型AlGaN具有朝着p型接触层逐渐减少或阶梯式减少的Al组分。
37.根据权利要求31所述的发光二极管，所述发光二极管还包括形成在有源区域和p型覆盖层之间的InAlN层。
38.根据权利要求37所述的发光二极管，其中，InAlN层以InN/AlN的超晶格结构形成。
39.根据权利要求38所述的发光二极管，其中，InAlN层具有在InN/AlN的超晶格结构中用p型杂质掺杂的InN层。
CN201180012486.5A 2010-01-05 2011-01-03 发光二极管及其制造方法 Active CN102782883B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2010-0000559 2010-01-05
KR20100000559 2010-01-05
KR1020100052860A KR20110133239A (ko) 2010-06-04 2010-06-04 신뢰성 있는 발광 다이오드
KR10-2010-0052861 2010-06-04
KR1020100052861A KR101648948B1 (ko) 2010-06-04 2010-06-04 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법
KR10-2010-0052860 2010-06-04
KR10-2010-0113666 2010-11-16
KR1020100113666A KR101712549B1 (ko) 2010-01-05 2010-11-16 스페이서층을 가지는 발광 다이오드
PCT/KR2011/000002 WO2011083940A2 (ko) 2010-01-05 2011-01-03 발광 다이오드 및 그것을 제조하는 방법

Publications (2)

Publication Number Publication Date
CN102782883A CN102782883A (zh) 2012-11-14
CN102782883B true CN102782883B (zh) 2015-07-29

Family

ID=45564153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180012486.5A Active CN102782883B (zh) 2010-01-05 2011-01-03 发光二极管及其制造方法

Country Status (5)

Country Link
US (4) US8357924B2 (zh)
EP (1) EP2523228B1 (zh)
JP (1) JP5709899B2 (zh)
CN (1) CN102782883B (zh)
WO (1) WO2011083940A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068821A (zh) * 2015-10-05 2017-08-18 三星电子株式会社 材料层堆叠件、发光封装件、发光元件及其制造方法

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110039313A (ko) 2008-07-07 2011-04-15 글로 에이비 나노구조 ｌｅｄ
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
CN102782883B (zh) 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
WO2012170994A2 (en) * 2011-06-10 2012-12-13 The Regents Of The University Of California Low droop light emitting diode structure on gallium nitride semipolar substrates
US9343641B2 (en) * 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US8669585B1 (en) * 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
WO2013049817A1 (en) * 2011-09-30 2013-04-04 The Regents Of The University Of California Opto-electrical devices with reduced efficiency droop and forward voltage
EP2626917B1 (en) * 2012-02-10 2017-09-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik A CMOS-compatible germanium tunable Laser
KR101997020B1 (ko) * 2012-03-29 2019-07-08 서울바이오시스 주식회사 근자외선 발광 소자
US10177273B2 (en) * 2012-03-29 2019-01-08 Seoul Viosys Co., Ltd. UV light emitting device
US10164150B2 (en) 2012-03-29 2018-12-25 Seoul Viosys Co., Ltd. Near UV light emitting device
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
KR101936305B1 (ko) * 2012-09-24 2019-01-08 엘지이노텍 주식회사 발광소자
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI524551B (zh) 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
KR20140074516A (ko) * 2012-12-10 2014-06-18 서울바이오시스 주식회사 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
KR102035292B1 (ko) * 2013-04-11 2019-10-22 서울바이오시스 주식회사 개선된 정전 방전 특성을 갖는 발광 다이오드
US9577144B2 (en) * 2013-04-12 2017-02-21 Seoul Viosys Co., Ltd. Ultraviolet light-emitting device
CN103337572A (zh) * 2013-06-28 2013-10-02 武汉迪源光电科技有限公司 一种GaN基LED外延结构及其生长方法
CN103560190B (zh) * 2013-11-15 2016-03-02 湘能华磊光电股份有限公司 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
US10109767B2 (en) * 2014-04-25 2018-10-23 Seoul Viosys Co., Ltd. Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
KR102439708B1 (ko) 2014-05-27 2022-09-02 실라나 유브이 테크놀로지스 피티이 리미티드 광전자 디바이스
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
CN104157758B (zh) * 2014-08-21 2017-02-15 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法
TWI612686B (zh) * 2014-09-03 2018-01-21 晶元光電股份有限公司 發光元件及其製造方法
DE102014113975A1 (de) * 2014-09-26 2016-03-31 Osram Opto Semiconductors Gmbh Elektronisches Bauelement
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
US11690148B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
CN104538518B (zh) * 2015-01-12 2017-07-14 厦门市三安光电科技有限公司 氮化物发光二极管
CN104600165B (zh) * 2015-02-06 2018-03-23 安徽三安光电有限公司 一种氮化物发光二极体结构
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
JP2017069299A (ja) * 2015-09-29 2017-04-06 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
DE102016117477A1 (de) * 2016-09-16 2018-03-22 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge
JP6477642B2 (ja) * 2016-09-23 2019-03-06 日亜化学工業株式会社 発光素子
WO2018080860A1 (en) 2016-10-24 2018-05-03 Glo Ab Indium gallium nitride red light emitting diode and method of making thereof
KR102604739B1 (ko) * 2017-01-05 2023-11-22 삼성전자주식회사 반도체 발광 장치
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
DE102017104370A1 (de) * 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP7312772B2 (ja) * 2018-06-14 2023-07-21 ナノシス， インコーポレイテッド エピタキシャル窒化ガリウムベース発光ダイオード、および、その製造方法
CN109616561B (zh) * 2018-12-13 2020-04-28 广东工业大学 深紫外led芯片、深紫外led外延片及其制备方法
JP6968122B2 (ja) * 2019-06-06 2021-11-17 日機装株式会社 窒化物半導体発光素子
CN110364603A (zh) * 2019-07-18 2019-10-22 佛山市国星半导体技术有限公司 一种抗静电的外延结构及其制作方法
KR102540198B1 (ko) * 2020-05-22 2023-06-02 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 초격자층, led 에피택셜 구조, 디스플레이 장치 및 이의 제조 방법
JP7194720B2 (ja) * 2020-10-30 2022-12-22 日機装株式会社 窒化物半導体発光素子
CN112768576B (zh) * 2021-01-25 2022-04-12 天津三安光电有限公司 一种发光二极管及制备方法
JP2022163904A (ja) * 2021-04-15 2022-10-27 日機装株式会社 半導体発光素子
CN113410345B (zh) * 2021-06-15 2022-08-26 厦门士兰明镓化合物半导体有限公司 紫外半导体发光元件
CN113707512A (zh) * 2021-06-23 2021-11-26 电子科技大学 一种具有超晶格结构电子发射层的AlGaN/GaN光电阴极
CN115101637B (zh) * 2022-08-25 2022-11-04 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN115986015B (zh) * 2022-11-25 2024-04-12 淮安澳洋顺昌光电技术有限公司 一种具有插入层的外延片及包含该外延片的发光二极管
CN116914046B (zh) * 2023-09-12 2023-11-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN117476827B (zh) * 2023-12-25 2024-04-26 江西兆驰半导体有限公司 一种低接触电阻的发光二极管的外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6337493B1 (en) * 1999-04-21 2002-01-08 Nichia Corporation Nitride semiconductor device
CN1747185A (zh) * 2004-09-06 2006-03-15 璨圆光电股份有限公司 发光二极管的结构

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232629A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
AU747260B2 (en) * 1997-07-25 2002-05-09 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JPH11251685A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 半導体レーザ
EP2273572B1 (en) * 1998-03-12 2015-04-29 Nichia Corporation A nitride semiconductor device
JP4815732B2 (ja) * 1998-12-08 2011-11-16 日亜化学工業株式会社 窒化物半導体素子
JP2001274376A (ja) * 2000-03-24 2001-10-05 Furukawa Electric Co Ltd:The 低抵抗ＧａＮ系緩衝層
JP2001298215A (ja) * 2000-04-14 2001-10-26 Nichia Chem Ind Ltd 発光素子
JP2002033509A (ja) * 2000-07-14 2002-01-31 Hitachi Cable Ltd 発光ダイオード
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2003289156A (ja) * 2002-03-28 2003-10-10 Stanley Electric Co Ltd 窒化ガリウム系半導体結晶の成長方法及び化合物半導体発光素子
US7177336B2 (en) * 2002-04-04 2007-02-13 Sharp Kabushiki Kaisha Semiconductor laser device
US6943377B2 (en) * 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
US7120775B2 (en) 2003-12-29 2006-10-10 Intel Corporation Inter-procedural allocation of stacked registers for a processor
US7345297B2 (en) * 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
KR100456063B1 (ko) * 2004-02-13 2004-11-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
US8053794B2 (en) 2004-08-26 2011-11-08 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof
US7920612B2 (en) * 2004-08-31 2011-04-05 Finisar Corporation Light emitting semiconductor device having an electrical confinement barrier near the active region
KR100631971B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광 소자
KR100718129B1 (ko) * 2005-06-03 2007-05-14 삼성전자주식회사 Ⅲ-Ⅴ족 ＧａＮ계 화합물 반도체 소자
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
JP2007115887A (ja) * 2005-10-20 2007-05-10 Rohm Co Ltd 窒化物半導体素子およびその製法
RU2315135C2 (ru) * 2006-02-06 2008-01-20 Владимир Семенович Абрамов Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
KR100850778B1 (ko) * 2007-01-03 2008-08-06 삼성전기주식회사 질화물 반도체 소자
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
JP2008288532A (ja) * 2007-05-21 2008-11-27 Rohm Co Ltd 窒化物系半導体装置
JP2009016467A (ja) * 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
KR20090034169A (ko) * 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
DE102007057674A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh LED mit Stromaufweitungsschicht
CN102017082B (zh) * 2008-03-13 2013-03-20 昭和电工株式会社 Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
US8541817B2 (en) * 2009-11-06 2013-09-24 Nitek, Inc. Multilayer barrier III-nitride transistor for high voltage electronics
DE102009060747A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
CN102782883B (zh) * 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
US6337493B1 (en) * 1999-04-21 2002-01-08 Nichia Corporation Nitride semiconductor device
CN1747185A (zh) * 2004-09-06 2006-03-15 璨圆光电股份有限公司 发光二极管的结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068821A (zh) * 2015-10-05 2017-08-18 三星电子株式会社 材料层堆叠件、发光封装件、发光元件及其制造方法

Also Published As

Publication number Publication date
EP2523228B1 (en) 2017-04-26
JP5709899B2 (ja) 2015-04-30
EP2523228A4 (en) 2014-07-02
US10418514B2 (en) 2019-09-17
US20170309775A1 (en) 2017-10-26
WO2011083940A2 (ko) 2011-07-14
CN102782883A (zh) 2012-11-14
EP2523228A2 (en) 2012-11-14
US20120037881A1 (en) 2012-02-16
US20130099201A1 (en) 2013-04-25
US8357924B2 (en) 2013-01-22
US9716210B2 (en) 2017-07-25
US9136427B2 (en) 2015-09-15
WO2011083940A3 (ko) 2011-11-24
JP2013516781A (ja) 2013-05-13
US20150221822A1 (en) 2015-08-06

Similar Documents

Publication Publication Date Title
CN102782883B (zh) 发光二极管及其制造方法
KR100850950B1 (ko) 질화물계 발광 소자
EP2325902B1 (en) Light emitting diode having a modulation doping layer
KR101521259B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
US8927961B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20090050874A1 (en) Nitride semiconductor light emitting device
KR20090006609A (ko) 질화물계 반도체 발광소자 및 그 제조방법
US20100123119A1 (en) Light emitting diode having indium nitride
WO2016072150A1 (ja) 窒化物半導体発光素子
KR101997020B1 (ko) 근자외선 발광 소자
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
KR100979701B1 (ko) 변조도핑층을 갖는 발광 다이오드
KR101507130B1 (ko) 초격자층을 갖는 발광 다이오드
KR101712549B1 (ko) 스페이서층을 가지는 발광 다이오드
KR102444467B1 (ko) 발광 다이오드
KR101161409B1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
CN109390443B (zh) 半极性氮化镓单量子阱层发光器件及其制造方法
TWI420696B (zh) 發光元件及其製造方法
KR101955309B1 (ko) 전자 차단층을 갖는 반도체 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: South Korea Gyeonggi Do Anshan City

Applicant after: Seoul Weiaoshi Co., Ltd.

Address before: South Korea Gyeonggi Do Anshan City

Applicant before: Seoul OPTO Device Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEOUL OPTO DEVICE CO., LTD. TO: SEOUL WEIAOSHI CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant