CN102770774B - 静态电流(iddq)指示及测试装置和方法 - Google Patents
静态电流(iddq)指示及测试装置和方法 Download PDFInfo
- Publication number
- CN102770774B CN102770774B CN201180007327.6A CN201180007327A CN102770774B CN 102770774 B CN102770774 B CN 102770774B CN 201180007327 A CN201180007327 A CN 201180007327A CN 102770774 B CN102770774 B CN 102770774B
- Authority
- CN
- China
- Prior art keywords
- iddq
- ground nodes
- electron device
- ground
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Abstract
一种电子器件的实施例包括逻辑电路(130)、开关元件(132)和静态电流(IDDQ)评估电路(134)。逻辑电路(130)与第一接地节点(154)耦接。开关元件(132)被耦接于第一接地节点(154)和第二接地节点(156)之间。开关元件(132)在该电子器件处于IDDQ评估状态时可配置为非导电状态(216),而在该电子器件不处于IDDQ评估状态时可配置为导电状态(213)。当电子器件处于IDDQ评估状态时,IDDQ评估电路(134)被配置为在第一和第二接地节点(154、156)之间的IDDQ指示电压超过参考电压(220)时提供(224)第一输出信号。其它的实施例包括用于在电子器件内产生IDDQ的指示的方法(图2)以及用于制作具有产生IDDQ指示的能力的电子器件的方法(图4)。
Description
技术领域
本发明的实施例涉及用于指示和测试由电子器件产生的静态电流(IDDQ)的装置及方法。
背景技术
在电子器件的静止期间产生的泄漏电流(即,“静态电流”或“IDDQ”)的测量值可以指示器件的逻辑电路的一个或多个晶体管的失效。更具体地,当IDDQ测量值落在正常操作值的范围之外时,可以认为在逻辑电路内的一个或多个已经失效。因此,IDDQ测量通常在制造工艺中被采用,以便在给顾客发货之前识别并剔除故障器件。
用于测量器件的IDDQ的常规方法包括将器件安装于与自动测试设备(ATE)电互连的器件载体中,以及启动ATE IDDQ测量测试。根据一种IDDQ测量方法,器件的特定引脚被指定用于将内部电压源引出到逻辑电路的用途。以所引出的内部电压源,IDDQ测量可以通过禁用内部电压源以及经由ATE从外部提供电源电压来进行。使用该方法,IDDQ可以在逻辑电路的电源侧测量。根据另一种IDDQ测量方法,器件的特定引脚被指定用于将接地线引出到逻辑电路的用途。在测试期间,该引脚在外部与主器件的地线短接,并且IDDQ因而可以在逻辑电路的接地侧测量。
尽管此类IDDQ测量方法对于测试某些器件可能是足够的,但是它们对于测试其它器件可能是不足的。例如,在管芯尺寸受限的和/或引脚受限的器件中,将一个或多个引脚指定用于执行IDDQ测量的具体用途可能是不实际的。除此之外或作为选择,某些器件可以包括相对小的逻辑电路(例如,具有相对少的晶体管的逻辑电路),并且相对小的IDDQ(例如,在微安或纳米安的范围内的IDDQ)。用于IDDQ测试的 常规的ATE可能不能够精确地测量这样小的IDDQ。不准确的测量值可以导致故障器件被发给顾客。
附图说明
图1示出了根据一种示例实施例的IDDQ测试设施(setup)以及电子器件中包括用于指示IDDQ的装置的部分的简化示意性框图;
图2是根据一种示例实施例的用于为电子器件产生IDDQ指示的方法的流程图;
图3示出了根据一种示例实施例的与执行IDDQ测试相关的各种信号;以及
图4是根据一种示例实施例的用于制作和测试包括IDDQ评估电路(evaluation circuit)的电子器件的方法的流程图。
具体实施方式
本发明的实施例包括用于指示和测试由电子器件产生的静态电流(IDDQ)的装置和方法。根据一种实施例,电子器件包括在逻辑电路的接地侧的IDDQ评估电路。根据一种实施例,当器件处于IDDQ评估状态时,IDDQ评估电路可以经由器件的引脚产生关于来自逻辑电路的IDDQ是否超过接受值(acceptance value)的指示。例如,IDDQ指示可以是二元指示,其中第一逻辑电平指示IDDQ超过了接受值,而第二逻辑电平指示IDDQ没有超过接受值。该指示可以被用作拒绝器件的基础,而不是依靠使用常规方法执行的实际IDDQ的外部测量。因此,本发明的实施例可以允许执行精确的IDDQ指示,即使在包括相对小的逻辑电路的器件中。根据另一种实施例,当器件处于正常的操作状态(而不是IDDQ评估状态)时,被指定用于产生IDDQ指示的引脚可以用于其它的用途。因此,本发明的实施例使IDDQ指示能够在不必断开电压源或者不必指定一个或多个引脚专用于IDDQ测试的用途的情况下产生。
图1示出了根据一种示例实施例的IDDQ测试设备100以及电子器 件110中包括用于指示IDDQ的装置的部分。根据一种实施例,IDDQ测试装置100可通过电子器件110安装于其内的测试台(test bed)(未示出)与电子器件110的外部引脚(例如,引脚120、121、122、123)电互连。根据各种实施例,在IDDQ测试之前,可以将电子器件110封装于多个不同类型的封装(例如,直插封装、扁平封装、球栅阵列封装、针栅阵列封装和无引线封装,在此仅列举几种)中的任何封装之内。作为选择,根据其它实施例,电子器件110可以在晶片或单体化的器件(即,未封装的)阶段进行测试。
根据一种实施例,IDDQ测试设备100可以包括例如测试控制部分102、信令(signaling)和模式(pattern)生成部分104及评估部分106。根据各种实施例,IDDQ测试设备100可以在测试控制部分102的控制之下自动地执行IDDQ测试(即,IDDQ测试设备100可以是自动测试设备(ATE)设施),或者IDDQ测试设备100可以被配置用于使操作者能够手动执行电子器件110的IDDQ测试。在ATE的实施例中,测试控制部分102被配置用于执行控制由信令和模式生成部分104及评估部分106结合执行电子器件110的IDDQ评估而执行的操作的顺序和时序的算法。由信令和模式生成部分104及评估部分106执行的操作将在下文结合在IDDQ测试的情况下的电子器件110的功能的解释来更详细地解释。
电子器件110包括可使电信号能够在电子器件110的电路与外部系统(例如,IDDQ测试设备100和/或电子器件110最终将集成于其内的系统的电子器件)之间交换的多个引脚120-123。例如,电子器件110的内部接地结构可以与一个或多个引脚(例如,引脚122)电耦接,进而可以与IDDQ测试装置100和/或电子器件110最终将集成于其内的系统的接地面电耦接。在一种实施例中,引脚120-123中的任何或全部可以用于多种用途。更具体地,出现于引脚120-123上的输入和输出信号可以在电子器件110处于正常的操作状态时按照第一方式来提供或评估,以及出现于引脚120-123上的输入和输出信号可以在电子器件110处于IDDQ评估状态时按照不同的第二方式来提供或评估。因此,在一 种实施例中,执行IDDQ评估的能力可以在不需要指定用于该用途的附加引脚的情况下实现于电子器件110内。尽管术语“引脚”在本说明书中通篇使用,但是应当理解,术语“引脚”意指包括可使信号能够在器件的电路与外部器件之间交换的各种不同类型的接触(例如,引脚、焊盘、凸块、焊球、晶片触点等)。尽管图中仅示出了四个引脚120-123,但是应当理解,电子器件110同样可以(且很可能)包括另加的引脚。但是,为了简单起见,图中仅示出引脚120-123,因为引脚120-123在此与各种实施例的描述相关。
根据一种实施例,电子器件110还包括至少一个逻辑电路130、开关元件132、IDDQ评估电路34和电压源136。在一种实施例中,逻辑电路130、电流源140和上拉电阻144从电压源136接收功率。在其它实施例中,这些元件可以从电子器件110的不同电压源接收功率,或者这些元件中的一个或多个可以从外部电压源接收功率。尽管逻辑电路130、开关元件132、IDDQ评估电路134和电压源136各自只有一个示出于图1中,但是应当理解,在电子器件中可以包括这些器件元件中的任何一个或多个的多个实例化。例如,这些元件中的一个或多个的实例化可以与电子器件的多个不同功能块和/或功率子域相关。为了简明起见,在此仅讨论逻辑电路130、开关元件132、IDDQ评估电路134和电压源136的单个实例化。电子器件110还可以包括附加电路190,该附加电路190可以执行不一定与在此所讨论的功能相关的各种功能。
根据一种实施例,逻辑电路130在供电输入150(即,在逻辑电路130的“供电侧”的输入)处接收来自电压源136的功率。逻辑电路130包括可以被配置用于执行众多不同功能中的任何功能的一个或多个晶体管。根据一种实施例,在IDDQ测试过程中,逻辑电路130的各种晶体管可以通过将信号(例如,测试模式151)“扫描”到电子器件110中而设定为特定的状态。例如,测试设备100的信号和模式生成部分104可以通过器件引脚(例如,引脚120)给逻辑电路130提供测试模式151。一旦逻辑电路130的晶体管处于稳定的状态(即,它们没有被活跃地开关,并且逻辑电路130是“静止的”)时,通过晶体管的累积 的静态泄漏电流(或IDDQ 153)可以出现于逻辑接地输出152(即,逻辑电路130的“接地侧”的输出)。根据一种实施例,逻辑接地输出152与第一接地节点154电耦接,并且因此由逻辑电路130产生的IDDQ 153可以出现于第一接地节点154。
根据一种实施例,开关元件132和IDDQ评估电路13与第一接地节点154和第二接地节点156两端并行电耦接。开关元件132可配置成导电状态和非导电状态。当处于导电状态时,电流可以从第一接地节点154到第二接地节点156容易地流过开关元件132。相反地,当处于非导电状态时,通过第一和第二接地节点154、156之间的开关元件132的电流被限制(即,基本上为零或者可忽略的大小)。根据一种实施例,开关元件132包括金属氧化物半导体场效应晶体管(MOSFET),该晶体管包括与第一接地节点154耦接的源极、与第二接地节点156耦接的漏极以及与控制节点158耦接的栅极。在一种更特别的实施例中,开关元件132包括NMOSFET,尽管应当理解,在其它实施例中,开关元件132可以包括不同类型的晶体管和/或开关元件132可以包括多个晶体管和附加的电路。
控制信号159可以经由控制节点158提供给开关元件132(例如,到MOSFET的栅极),并且开关元件132响应于控制信号159来将开关元件132置于导电状态或非导电状态。根据一种实施例,具有相对高的电压值的控制信号159转换成或保留于导电状态,而具有相对低的电压值的控制信号159促使开关元件132转换成或保留于非导电状态。根据一种实施例,当电子器件110将要转换成或保留于IDDQ评估状态时,控制信号159被提供用于将开关元件132置于非导电状态。相反地,当电子器件110将要转换成或保留于正常的操作状态时,控制信号159被提供用于将开关元件132置于导电状态。为了确保控制节点158处于明确的状态(即,开关元件132的导电模式总是处于预期的状态),电子器件110可以包括电耦接于电压源136和控制节点158之间的上拉电阻器144,该上拉电阻器144可以在缺少相反的信号的情况下确立处于相对高电平的控制信号159。
在一种实施例中,给开关元件132提供的控制信号159由IDDQ测试使能电路142产生。IDDQ测试使能电路142与开关元件132电耦接,并被配置以作出电子器件110是否应当进入IDDQ评估状态的确定。当IDDQ测试使能电路142确定电子器件110应当进入IDDQ评估状态时,IDDQ测试使能电路142产生处于促使开关元件132被置于非导电状态的电平的控制信号159。
在一种实施例中,IDDQ测试使能电路142包括状态确定电路146和状态确认元件148。根据一种实施例,状态确定电路146被配置用于通过外部接触(例如,引脚120)来接收外部信号145,以及用于对外部信号145评估以便确定电子器件110是否应当转换成IDDQ评估状态。与状态确定电路146电耦接的引脚120还可以与测试设备100(例如,与测试设备100的信令和模式生成部分104)电耦接。在一种实施例中,信令和模式生成部分104可以产生与让电子器件110进入IDDQ评估状态的请求对应的特定的信令模式(例如,外部信号145),并且该模式经由引脚120来提供。当状态确定电路148检测到特定的信令模式时,状态确定电路148可以提供IDDQ评估状态使能信号147(下文简称为“使能信号”)。
在一种实施例中,使能信号147与在另一外部接触(例如,引脚121)提供的外部确认信号149一起被提供给状态确定元件148。外部确认信号149可以被实现用于确保开关元件132不会由状态确定电路146非故意地切换成非导电状态(例如,当电子器件110被设定为处于正常的导电状态时)。根据一种实施例,引脚121还可以与测试设备100(例如,与测试设备100的信令和模式生成部分104)电耦接,并且信令和模式生成部分104可以提供外部配置信号149。状态确认元件148可以包括例如逻辑元件,该逻辑元件具有与状态确定电路146电耦接的第一输入、与外部引脚121电耦接的第二输入以及被配置用于给开关元件132提供控制信号159的输出。在一种更特别的实施例中,状态确认元件148包括用于实现逻辑NAND运算的门电路(gate)(例如,NAND门),以及状态确定电路146在使电子器件110转换成IDDQ评估状态 的确定被作出时提供相对高电平的使能信号147。当外部确认信号149同样被提供为相对高的电平时,状态确认元件148产生相对低电平的控制信号159,这促使开关元件132进入非导电状态(例如,从而促使电子器件110进入IDDQ评估状态)。
在可替换的实施例中,状态确定电路146可以提供相对低电平的使能信号147,用于指示电子器件110应当进入IDDQ评估状态,和/或测试设备100可以提供相对低电平的外部确认信号149,用于确认电子器件110应当进入IDDQ评估状态,和/或状态确认元件148可以实现不同类型的逻辑,用于在确定被作出并确认电子器件110应当进入IDDQ评估状态时产生相对低电平的控制信号159。在又一种可替换的实施例中,状态确定电路146可以给开关元件132直接提供使能信号147(例如,状态确定电路146可以提供相对低电平的使能信号147,用于指示电子器件110应当进入IDDQ评估状态),并且可以完全排除状态确认元件148。在又一种可替换的实施例中,可以将状态确定电路146和状态确认元件148两者排除在电子器件110外,并且测试设备100可以提供相对低电平的外部确认信号149作为控制信号159(例如,测试设备100可以提供外部确认信号149(或控制信号159),用于指示电子器件110应当进入IDDQ评估状态)。
当开关元件132处于非导电状态时(例如,当电子器件110处于IDDQ评估状态时),由逻辑电路130产生的IDDQ 153被IDDQ评估电路134接收并评估。在一种实施例中,IDDQ评估电路134包括第一电阻元件160、比较电路162和第二电阻元件166。根据一种实施例,第一电阻元件160被电耦接于第一和第二接地节点154、156之间,并且与开关元件132并联。电阻元件160可以包括按照在第一和第二接地节点154、156之间产生相对高的电阻的配置耦接在一起的一个或多个电阻器。根据一种实施例,电阻元件160具有大于大约20千欧姆(kOhm)的总电阻,尽管在一种可替换的实施例中,电阻元件160可以具有较低的总电阻。
当电子器件110处于IDDQ评估状态时(例如,当开关元件132处 于非导电状态时),基本上全部由逻辑电路130产生的IDDQ 153都流过电阻元件160。根据一种实施例,当IDDQ不可忽略时,会在电阻元件160的两端产生可测量的电压,其中该电压近似等于IDDQ电流值乘以电阻元件160的总电阻。如同本文所使用的,使自身表现为由逻辑电路130产生的作为IDDQ 153的结果出现于电阻元件160两端的电压被称为“IDDQ指示电压”。
根据一种实施例,第二电阻元件166被电耦接于参考节点170和第二接地节点156之间。第二电阻元件166可以包括按照在参考节点和第二接地节点170、156之间产生相对高的电阻的配置耦接在一起的一个或多个电阻器。根据一种实施例,电阻元件166具有大于大约30kOhm的总电阻,尽管在一种可替换的实施例中,电阻元件166可以具有较低的总电阻。根据一种实施例,第一和第二电阻元件160、166可以具有基本上相等的电阻。根据另一种实施例,第一和第二电阻元件160、166可以具有基本上相同的配置,并且可以在相同的处理步骤中制作,使得第一和第二电阻元件160、166即使在面对着工艺、电压和温度(PVT)的变化的情况下也具有基本上相等的电阻。
在一种实施例中,电子器件110还包括电耦接于电压源136和参考节点170之间的电流源140。电流源140在参考节点170处产生第一电平的电流141,并且电流141流过第二电阻元件166。因此,电流141促使参考电压出现于第二电阻元件166的两端(即,在参考和第二接地节点170、156之间)。在一种实施例中,参考电压被用来确定由逻辑电路130产生的IDDQ是否高到不可接受(例如,指示在逻辑电路130内的一个或多个晶体管可能有故障,并因而指示电子器件110应当被剔除)。如同下文将更详细地描述的,在第二电阻元件166两端的参考电压与在第一电阻元件160两端的IDDQ指示电压进行比较(例如,通过比较电路162),以确定由逻辑电路130产生的IDDQ 153是大于参考电压还是小于参考电压。
IDDQ 153可以受到器件温度的影响。更具体地,与电子器件110具有相对低的温度时相比,当电子器件110具有相对高的温度时, IDDQ 153可以更高,不管在逻辑电路130内的任何晶体管是否有故障。在一种实施例中,电子器件110被配置用于基于温度来改变参考电压,并因而改变IDDQ指示电压与基于器件温度的参考电压的比较。更具体地,当电子器件110的温度被认为是“冷的”或者处于“室温”时,可以使参考电压确立于相对低的第一电平,并且当电子器件110的温度被认为是“热的”,可以使参考电压确立于相对高的第二电平。
根据一种实施例,可变参考电压的实现方式使用温度检测电路180以及可变的或可转换的电流源140的实施例来达成。更具体地,在一种实施例中,电流源140被配置用于产生第一电平(如前面所讨论的)的和第二电平(相对高的电平)的电流141。在该实施例中,电流源140可以包括第一电流引腿(current leg)172和第二电流引腿174,其中由第一和第二电流引腿172、174产生的电流141在参考节点170是累积的,并且从第二电流引腿174到参考节点170的电流传导可以经由晶体管176或其它开关元件来允许或限制。根据一种更特别的实施例,每个电流引腿172、174都可以包括电流镜电路,这使它们各自的电流能够精确地产生。在一种实施例中,由电流源140产生的电流141在大约0.5微安(μA)到大约3μA之间的范围内,其中每个电流引腿172、174可以产生大约0.5μA-大约1.5μA的电流。当由电流源140产生的电流141处于相对低的电平(例如,只有电流引腿172与参考节点170耦接)时,具有相对低的值的参考电压出现于第二电阻元件166两端。相反地,当有电流源140产生的电流141处于相对高的电平(例如,电流引腿172、174两者均与参考节点170耦接)时,具有相对高的值的参考电压出现于第二电阻元件166的两端。
如以上所讨论的,根据一种实施例,电子器件110还可以包括温度检测电路180,该温度检测电路180与电流源140电耦接。温度检测电路180产生输出信号181,并且电流源140响应于输入信号181而产生相对低或相对高电平的电流141。更具体地,温度检测电路180被配置用于传感器件的温度,并且用于确定器件温度是否超过温度阈值。当温度检测电路180确定器件的温度没有超过阈值时,温度检测电路180可 以产生第一电平的输出信号181,并且当温度检测电路180确定器件的温度确实超过了阈值时,温度检测电路180可以产生第二电平的输出信号181,该第二电平不同于第一电平。输出信号181的电平可以控制由电流源140产生的电流141的电平。在一种实施例中,输出信号181可以确定是允许还是限制通过电流源140的第二电流引腿174的电流传导(例如,输出信号可以控制晶体管176是否允许从第二电流引腿174到参考节点170的电流传导)。因此,输出信号181的电平可以确定出现于电阻元件166两端的参考电压是处于相对高的电平还是相对低的电平。
根据一种实施例,由温度检测电路180所使用的温度阈值可以是预定的值。例如,温度阈值可以具有大约50-大约60℃的值,尽管温度阈值也可以具有较低的或较高的值。根据一种实施例,在电子器件110处于IDDQ评估状态时所使用的温度阈值可以不同于(例如,低于)在正常操作状态期间所使用的“过温”温度阈值(例如,用来确定是否应当临时性关闭电子器件110以避免因高的操作温度所致的器件损坏)。该“过温”温度阈值可以具有大于例如100℃的值。
在以上所讨论的实施例中,温度检测电路180被配置用于结合IDDQ评估状态来指示器件温度是大于还是小于单个温度阈值。在一种可替换的实施例中,温度检测阈值180可以被配置用于将器件温度与多个阈值(例如,两个或更多个阈值)进行比较,并从而指示器件温度是大于还是小于多个阈值中的任何一个阈值。在该实施例中,电流源140可以被配置用于产生多于两个电平(例如,三个或更多个电平)的电流141,并且因而,可以在电阻元件166两端确立多于两个的参考电压(例如,三个或更多个参考电压)。在另一种可替换的实施例中,温度检测电路180可以按照模拟的方式来指示器件温度,并且电流源140可以增大或减小作为指示温度的模拟函数而产生的电流141。因此,在一种可替换的实施例中,参考电压可以按照模拟的方式来变化。
如同以上所简要讨论的,比较电路162被配置用于将IDDQ指示电压(即,在电阻元件160两端或者在第一和第二接地节点154、156之 间产生的电压)与参考电压(即,在参考节点和第二接地节点170、156之间产生的电压)进行比较,并且用于在IDDQ指示电压超过参考电压时于比较电路162的输出164处提供输出信号163(在此也称为“IDDQ阈值信号”)。例如,当IDDQ指示电压超过参考电压时,比较电路162可以提供相对高电平的输出信号163,并且当IDDQ指示电压没有超过参考电压时,比较电路162可以提供相对低电平的输出信号163,尽管在一种可替换的实施例中,可以实现为相反的情形。输出164与电子器件110的外部接触(例如,引脚123)电耦接。因此,由比较电路162产生的输出信号163可以通过与引脚123电连接的外部设备来检测。如同本文所使用的,输出信号163可以称为“IDDQ指示”。
根据一种实施例,测试设备100与引脚123电连接,并且测试设备100的评估部分106被配置用于检测由比较电路162产生的输出信号163的电平。当输出信号163具有指示IDDQ指示电压超过了参考电压的值时,评估部分106可以促使检测设备100产生人或计算机可察觉的告警信号。当在制造工艺中实现时,可察觉的告警信号可以通过人工鉴别或者与生产线关联的计算机/机械器件来启动电子器件110的剔除(例如,电子器件110可以被自动地传送到剔除的部件仓)。换言之,当IDDQ指示(例如,输出信号163)指示IDDQ 153超过了可接受的水平(例如,IDDQ指示电压超过了参考电压)时,电子器件110可以被剔除。否则,电子器件110被接受。
图2是根据一种示例实施例的用于为电子器件产生IDDQ指示的方法的流程图。下面关于图2的描述参考上面的图1的实施例,并因此,图2应当与图1结合起来查看,以便提高理解。但是,应当理解,结合图2所描述的方法的实施例并不限制于图1所示出的实施例。
用于产生IDDQ指示的方法可以这样从块200开始:将测试设备(例如,测试设备100)与配置用于指示IDDQ的被测器件(DUT)(例如电子器件110)连接,如同前面所描述的。连接测试设备可以包括将DUT安装于与测试设备耦接的器件载体内,其中与执行IDDQ测试关联的器件载体的接触被定位于与跟执行IDDQ测试相关的DUT的 引脚(例如,引脚120-123,图1)对应的位置。IDDQ测试然后可以通过测试设备来启动。
在块202中,测试设备给DUT的一个或多个引脚提供外部信号,其中该信号被配置用于促使DUT转换成IDDQ评估状态。例如,测试设备的信令和模式生成部分(例如,部分104)可以给第一引脚(例如,引脚120)提供特定的信令模式,而信令模式可以在DUT内(例如,由状态确定电路146)接收并评估。另外,信令和模式生成部分可以给另一DUT引脚(例如,引脚121)提供外部确认信息(例如,信号149),如同前面所描述的。在可替换的实施例中,测试设备可以提供信令模式或外部确认信号之一,而不是两者都提供。
在块204中,DUT可以作出由测试设备提供的外部信号是否指示DUT将要转换成IDDQ评估状态的确定。根据各种实施例,该确定可以通过例如IDDQ测试使能电路(例如,电路142)来作出。当外部信号没有指示出DUT将要转换成IDDQ评估状态,方法可以如图所示出的那样重复时。当外部信号确实指示DUT将要转换成IDDQ评估状态时,则该转换可以由DUT来开始。块206-216包括与将DUT转换成IDDQ评估状态相关的各种过程。
在参考电压基于DUT的温度来确立的实施例中,器件温度可以在块206中测量(例如,通过温度检测电路180)。然后可以在块208中作出器件温度是否超过阈值的确定。当器件温度确实超过了阈值时,则可以在块210中确立相对高的参考电压。根据一种实施例,相对高的参考电压的确立可以包括:温度检测电路产生用于促使电流源(例如,电流源140)产生相对高电平的电流(例如,电流141)的输出信号(例如,信号181)。相对高的电流在被提供给电阻元件(例如,电阻元件166)时会导致在电阻元件两端确立相对高的参考电压。当器件温度没有超过阈值时,则可以在块212中确立相对低的参考电压。根据一种实施例,相对低的参考电压的确立可以包括:温度检测电路产生用于促使电流源产生相对低电平的电流的输出信号。给电阻元件提供的相对低的电流会导致在电阻元件两端确立相对低的参考电压。
在块213中,在逻辑电路的接地侧的开关元件(例如,开关元件132)被确立为导电状态,如果它还没有处于该状态。根据一种实施例,这包括在与开关电路关联的控制节点(例如,控制节点158)提供控制信号(例如,控制信号159),该控制信号促使开关电路转换成或者保留于导电状态。根据一种实施例,使开关元件确立为导电状态被执行,以为将测试模式扫描到DUT的逻辑电路(例如,逻辑电路150)中作准备。在块214中,可以将逻辑电路设定为初始的(或者用于后续的重复的下一个)测试状态。根据一种实施例,这包括测试设备100的信令和模式生成部分104经由DUT引脚(例如,引脚120)将初始的(或下一个)测试模式扫描到逻辑电路150内。在框图216中,在逻辑电路的接地侧的开关元件(例如,开关元件132)被确立为非导电状态。根据一种实施例,这包括在控制节点(例如,控制节点158)提供与开关电路相关的控制信号(例如,控制信号159),该控制信号促使开关电路转换成非导电状态。如同前面所讨论的,控制信号可以响应于由测试设备通过电子器件的一个或多个引脚(例如,引脚120和/或121)提供的外部信号来生成。例如,可以对第一外部信号(例如,通过引脚120接收到的信号145)评估(例如,通过状态确定电路146),以产生IDDQ使能信号(例如,信号147)。在一种实施例中,IDDQ使能信号可以作为控制信号来提供,或者在另一种实施例中,可以与外部提供的信号(例如,通过引脚121接收到的外部确认信号149)一起对IDDQ使能信号评估(例如,通过状态确认元件148),以产生控制信号。在又一种实施例中,控制信号可以由测试设备直接提供(例如,通过引脚121接收到的信号149可以用作控制信号)。不管怎样,以确立为非导电状态的开关电路,来自逻辑电路的IDDQ(例如,IDDQ 143)可以流过与开关元件并行电连接的电阻元件(例如,电阻元件160)。从而,IDDQ产生出现于电阻元件两端的IDDQ指示电压。
在块218中,将IDDQ指示电压与参考电压进行比较(例如,通过比较电路162)。然后,在块220中作出IDDQ指示电压是否大于参考电压的确定。作为选择,可以作出参考电压是否小于IDDQ指示电压的 确定。不管怎样,当IDDQ指示电压不大于参考电压时,在块222中,DUT可以输出关于IDDQ具有相对低的值的指示。当IDDQ指示电压大于参考电压时,在块224中,DUT可以(例如,在引脚123上)输出关于IDDQ具有相对高的值的指示。测试设备可以为当前扫描到逻辑电路内的特定测试模式接收并存储相对高或相对低的IDDQ的指示,并且然后使用该测试继续进行。在块226中,可以作出是否所有期望的逻辑状态都已测试过的确定。如果否,方法如图所示出的那样从将逻辑电路设定为下一测试状态起重复。当所有期望的逻辑状态都已被测试过后,方法可以结束。
图3示出了根据一种示例实施例的与执行IDDQ测试相关的各种信号。逻辑接地电流信号302代表出现于逻辑电路的接地侧(例如,在逻辑电路150的逻辑接地输出152)的电流,开关元件控制信号304代表作为控制信号(例如,信号159)出现于在逻辑电路的接地侧的开关元件(例如,开关元件132)的电压信号(或者IDDQ测试使能信号的反信号),IDDQ指示电压信号306代表出现于IDDQ评估电路(例如,电路134)的电压,以及IDDQ阈值信号308代表出现于DUT的引脚(例如,电子电路110的引脚123)的IDDQ指示(例如,输出信号163)。对于每种信号表示,水平轴代表时间,而垂直轴代表信号幅度(例如,电流或电压电平,视情况而定)。
在第一时间段310内,电子器件(例如,电子器件110)处于正常的操作状态。当处于正常的操作状态时,逻辑电流脉冲312可以存在于逻辑接地电流信号302中。在开关元件控制信号304处于断言状态(或者IDDQ测试使能信号处于非断言状态)的情况下,在逻辑电路的接地侧的开关元件(例如,开关元件132)处于导电状态,并且与逻辑电流脉冲312关联的且出现于逻辑电路的接地侧(例如,在第一接地节点154)的电流可以容易地通过开关元件流到地线(例如,到第二接地节点156)。电流的一部分还可以流过与开关元件并行电连接的第一电阻元件(例如,第一电阻元件160),并且因此,IDDQ指示电压信号306可以指示在电阻元件两端相对低的电压。
在时间314,电子器件可以确定器件将要转换成IDDQ评估状态,并且因此可以将开关元件控制信号304转换成非断言状态,这对应于IDDQ测试使能信号转换成断言状态。在该时间314,在逻辑电路的接地侧的开关元件转换成非导电状态,并且出现于开关元件的接地侧的基本上全部IDDQ(例如,IDDQ 153)将流过第一电阻元件(例如,电阻元件160)。在时间314之后,不可忽略的IDDQ被指示为逻辑接地电流信号302内的渐增电流,并且在第一电阻元件两端所引起的增加电压被指示于IDDQ指示电压信号306中。尽管逻辑电流信号302和IDDQ指示电压信号306的增加都被示出为线性的,但是这种表示仅出于示例的目的。在其它情况下,逻辑电流信号302和IDDQ指示电压信号306可以非线性地增加,按照步进的方式或者某种其它方式。
阈值电压316对应于参考电压(例如,出现于第二电阻元件166两端的参考电压)。在第二时间段320内,IDDQ指示电压信号306小于阈值电压316。因此,IDDQ阈值信号308保留于非断言状态(例如,相对低的电平)。但是,在时间322,IDDQ指示电压信号306超过了阈值电压316。当这种情况发生时,IDDQ阈值信号308转换成断言状态(例如,相对高的电平),并且IDDQ阈值信号308保留于断言状态,只要IDDQ指示电压信号306持续超过阈值电压316(例如,在第三时间段330内)。如同前面所讨论的,IDDQ阈值信号308可以在电子器件的外部观察到(例如,通过测试设备100)。因此,IDDQ阈值信号308的断言可以用于剔除电子器件的基础。
图4是根据一种示例实施例的用于制作和测试包括IDDQ评估电路的电子器件的方法的流程图。该方法可以在块400中从提供半导体基片(例如,晶片)开始。半导体基片可以包括例如硅基片、硅锗基片或者多种其它类型的基片中的任何基片。
其后,可以在半导体基片上形成一个或多个电子器件(例如,电子器件110)。尽管下面的描述仅涉及单个电子器件的制作,但应当理解,在半导体基片上可以同时制作电子器件的多个实例化。块402、404和406对应于电子器件的各个部分的制作,并且可以并行地或者按任何顺 序来执行。在块402中,在基片上制作逻辑电路(例如,逻辑电路130),其中逻辑电路的接地侧与第一接地节点(例如,接地节点154)电耦接。如同前面所指出的,逻辑电路可能包括可能导致出现于逻辑电路的接地侧的高到不可接受的IDDQ的一个或多个内部缺陷(例如,非稳健地形成的晶体管)。
在块404中,开关元件(例如,块元件132)被制作于基片上,在第一接地节点和第二接地节点(例如,接地节点156)之间,其中该开关元件还可以包括控制节点(例如,控制节点158)。如同前面所讨论的,在控制节点的断言信号将开关节点置于导电状态,从而允许电流自由地在第一和第二接地节点之间流过。相反地,在控制节点的非断言信号将开关节点置于非导电状态,从而限制电流在第一和第二接地节点之间的自由流动。
在块406中,将IDDQ评估电路(例如,IDDQ评估电路134)制作于与第一和第二接地节点电联通的基片上。根据一种实施例,制作IDDQ评估电路包括制作均与第一和第二接地节点电耦接的第一电阻元件(例如,电阻元件160)和比较电路(例如,比较电路162)。根据另一种实施例,还可以将电流源(例如,电流源140)和温度检测电路(例如,温度检测电路180)制作于基片上。IDDQ评估电路(或者更具体地,比较电路)和电流源两者都可以与参考节点(例如,参考节点170)电耦接,从而使IDDQ评估电路能够检测到作为由电流源产生的电流的结果而出现的参考电压。如同前面所描述的,可以制作IDDQ评估电路以使其包括电耦接于第一和第二接地节点之间的电阻元件,其中当电子器件处于IDDQ评估状态时,IDDQ指示电压可以出现于电阻元件的两端。除了上述电路之外,还可以在基片上制作附加的电路(例如,IDDQ测试使能电路142、电压源136、附加电路190以及图1未示出的其它电路)。
在块408中,可以将电子器件进行单体化和封装。单体化可以包括将电子器件与制作于同一基片上的其它电子器件分离。封装可以包括将逻辑电路和IDDQ评估电路与电子器件的引脚(例如,引脚120、 123)电连接,并且密封该电子器件使得引脚可从外部访问。
在块410中,可以对电子器件执行IDDQ测试。如同前面所讨论的,这可以包括将所封装的电子器件安装于器件载体内,其中器件载体与外部测试设备(例如,测试设备100)电连接。其后,根据一种实施例,测试设备可以给器件引脚提供各种信号,以将测试模式扫描到逻辑电路中,使电子器件转换成IDDQ评估状态,将开关元件转换成非导电状态,以及监控IDDQ指示可能出现的器件引脚。
在块412中,可以作出是否指示了IDDQ测试失效的确定。如同前面所讨论的,当出现于器件引脚的IDDQ指示出IDDQ指示电压还没有超过参考电压时,可以确定器件已经通过了IDDQ测试。在该情况下,可以接受器件(在块414中),并且方法可以结束。相反地,当出现于器件引脚的IDDQ指示指示出IDDQ指示电压已经超过了参考电压时,可以确定,器件未通过IDDQ测试。当这种情况发生时,则可以剔除器件(在块416中),并且方法可以结束。
因而,用于执行IDDQ测量的方法和装置的各种实施例已经在上文进行了描述。一种实施例包括一种电子器件,该电子器件包括第一接地节点、第二接地节点、逻辑电路、开关元件和IDDQ评估电路。逻辑电路包括逻辑接地输出,而逻辑接地输出与第一接地节点电耦接。开关元件被电耦接于第一接地节点和第二接地节点之间,并且当电子器件处于IDDQ评估状态时,开关元件可配置为非导电状态。当电子器件不处于IDDQ评估状态时,开关元件可配置为导电状态。IDDQ评估电路被电耦接于第一接地节点和第二接地节点之间。当电子器件处于IDDQ评估状态时,IDDQ评估电路被配置用于在第一和第二接地节点之间的IDDQ指示电压超过了参考电压时提供第一输出信号。
另一种实施例包括一种用于在电子器件中产生IDDQ的指示的方法。该方法包括将电子器件的逻辑电路设定为测试状态,其中逻辑电路的逻辑接地输出与电子器件的第一接地节点电耦接。该方法还包括控制电子器件的开关元件使其处于非导电状态,其中该开关元件被电耦接于电子器件的第一接地节点和第二接地节点之间。该方法还包括通过集成 于电子器件内的比较电路将参考电压与在第一和第二接地节点之间的IDDQ指示电压进行比较。当IDDQ指示电压超过参考电压时,在电子器件的第一外部接触处产生输出信号。输出信号指示IDDQ是相对高的。
另一种实施例包括一种用于制作电子器件的方法。该方法包括提供基片,以及在基片上制作逻辑电路,其中逻辑电路包括逻辑接地输出,以及逻辑接地输出与第一接地节点电耦接。该方法还包括在基片上制作电耦接于第一接地节点和第二接地节点之间的开关元件。当电子器件处于IDDQ评估状态时,开关元件可配置为非导电状态,以及当电子器件不处于IDDQ评估状态时,开关元件可配置为导电状态。该方法还包括在基片上制作电耦接于第一接地节点和第二接地节点之间的IDDQ评估电路。当电子器件处于IDDQ评估状态时,IDDQ评估电路被配置用于在第一和第二接地节点之间的IDDQ指示电压超过参考电压时提供第一输出信号。
在说明书和权利要求书中的词语“第一”、“第二”、“第三”、“第四”等(若存在)可以用于区分类似的元件或步骤,而并不一定用于描述特定的顺序或优先级别。应当理解,这样使用的词语在适当的环境下是可互换的,使得在此描述的实施例例如能够按照与本文所示出的或者(否则的话)描述的那些顺序或布局不同的顺序或布局来操作或制作。另外,处理的顺序,在任何流程图中示出的且结合其描述的块或步骤仅出于示例的目的,并且应当理解,在其它实施例中,各种工艺、块或步骤可以按照其它顺序和/或并行地执行,和/或那些工艺、块或步骤中的某些可以被结合,被删除或者拆分成多个工艺、块或步骤,和/或附加的或不同的工艺、块或步骤可以结合本发明的实施例来执行。而且,词语“包括”、“包含”、“具有”以及它们的变型意指涵盖非排他性的包括,使得包括一列表的元件或步骤的工艺、方法、物品或装置并不一定限制于那些元件或步骤,而是可以包括没有明确列出的或者该工艺、方法、物品或装置所固有的其它元件或步骤。本文所使用的术语“耦接(coupled)”被定义为按照电学的或非电学的方式直接或间接地连接。 本文所使用的术语“电耦接(electrically coupled)”被定位为按照电学的方式直接或间接地(例如,通过一个或多个介入的电构件)连接。
应当理解,在不脱离本发明主题的范围的情况下,可以对上述实施例进行各种修改。虽然上文已经结合具体的系统、装置和方法描述了本发明主题的原理,但是应当清楚地理解,该描述仅通过示例来进行,而不是作为对本发明主题的范围的限制。在此讨论的及附图所示出的各种功能或处理块可以用硬件、固件、软件或它们的组合来实现。此外,本文所采用的措辞或术语仅出于描述的,而非限制的目的。
以上关于具体实施例的描述充分地揭示了本发明主题的一般性质,使得本领域技术人员能够在不脱离一般概念的情况下通过应用当前的知识容易地对它进行修改和/或调配以使其适用于各种应用。因此,此类调配和修改属于本发明公开的实施例的等价物的内涵和范围之内。本发明主题包括属于所附权利要求的精神和广泛的范围之内的全部此类替换方案、修改、等价物和变化。
Claims (19)
1.一种电子器件,包括:
第一接地节点;
第二接地节点;
具有逻辑接地输出的逻辑电路,其中所述逻辑接地输出与所述第一接地节点电耦接,并且当所述电子器件处于静态电流IDDQ评估状态时,所述逻辑电路产生在所述第一接地节点和所述逻辑接地输出之间流动的静态电流IDDQ;
电耦接于所述第一接地节点和所述第二接地节点之间的开关元件,其中当所述电子器件处于所述IDDQ评估状态时,所述开关元件可配置为非导电状态,并且当所述电子器件不处于所述IDDQ评估状态时,所述开关元件可配置为导电状态;以及
电耦接于所述第一接地节点和所述第二接地节点两端的IDDQ评估电路,其中,当所述电子器件处于所述IDDQ评估状态时,所述IDDQ评估电路被配置为当所述第一接地节点和所述第二接地节点两端的IDDQ指示电压超过参考电压时提供第一输出信号,其中所述IDDQ指示电压与在所述第一接地节点和所述逻辑接地输出之间流动的所述IDDQ相关,以及其中所述IDDQ评估电路的输出与所述电子器件的外部接触件电耦接,并且所述第一输出信号通过所述IDDQ评估电路的所述输出提供给所述外部接触件。
2.根据权利要求1所述的电子器件,其中所述IDDQ评估电路还与参考节点电耦接,并且所述参考电压自身出现于所述参考节点和所述第二接地节点两端,其中所述IDDQ评估电路包括:
电耦接于所述参考节点和所述第二接地节点之间的参考电阻元件;并且
其中所述电子器件还包括:
电流源,与所述参考节点电耦接并且被配置为提供通过所述参考电阻元件的电流以便产生所述参考电压。
3.根据权利要求2所述的电子器件,其中所述电流源包括电流镜电路。
4.根据权利要求1所述的电子器件,其中所述开关元件响应于控制信号而将所述开关元件置于所述导电状态或者非导电状态,并且其中所述开关元件包括具有源极、漏极和栅极的金属氧化物半导体场效应晶体管MOSFET,其中所述源极和所述漏极被耦接于所述第一接地节点和所述第二接地节点之间,并且其中所述栅极响应于所述控制信号而将所述MOSFET置于所述导电状态或者非导电状态。
5.一种电子器件,包括:
第一接地节点;
第二接地节点;
具有逻辑接地输出的逻辑电路,其中所述逻辑接地输出与所述第一接地节点电耦接;
电耦接于所述第一接地节点和所述第二接地节点之间的开关元件,其中当所述电子器件处于静态电流IDDQ评估状态时,所述开关元件可配置为非导电状态,并且当所述电子器件不处于所述IDDQ评估状态时,所述开关元件可配置为导电状态;以及
电耦接于所述第一接地节点和所述第二接地节点之间的IDDQ评估电路,其中,当所述电子器件处于所述IDDQ评估状态时,所述IDDQ评估电路被配置为当所述第一接地节点和所述第二接地节点两端的IDDQ指示电压超过参考电压时提供第一输出信号,其中所述IDDQ评估电路包括:
电耦接于所述第一接地节点和所述第二接地节点之间的电阻元件;以及
比较电路,具有与所述第一接地节点电耦接的第一输入、与所述第二接地节点电耦接的第二输入、与参考节点耦接的第三输入、以及输出,其中所述IDDQ指示电压自身出现于所述第一输入和所述第二输入两端,并且所述参考电压自身出现于所述第三输入和所述第二输入两端,并且其中所述比较电路被配置为将所述参考电压与所述IDDQ指示电压进行比较,并且被配置为当所述IDDQ指示电压超过所述参考电压时在所述比较电路的所述输出处提供所述第一输出信号。
6.一种电子器件,包括:
第一接地节点;
第二接地节点;
具有逻辑接地输出的逻辑电路,其中所述逻辑接地输出与所述第一接地节点电耦接;
电耦接于所述第一接地节点和所述第二接地节点之间的开关元件,其中当所述电子器件处于静态电流IDDQ评估状态时,所述开关元件可配置为非导电状态,并且当所述电子器件不处于所述IDDQ评估状态时,所述开关元件可配置为导电状态,其中所述开关元件响应于控制信号而将所述开关元件置于所述导电状态或者所述非导电状态;
电耦接于所述第一接地节点和所述第二接地节点之间的IDDQ评估电路,其中,当所述电子器件处于所述IDDQ评估状态时,所述IDDQ评估电路被配置为当所述第一接地节点和所述第二接地节点两端的IDDQ指示电压超过参考电压时提供第一输出信号;以及
与所述开关元件电耦接的IDDQ测试使能电路,其中所述IDDQ测试使能电路被配置为作出所述电子器件是否应当进入所述IDDQ评估状态的确定,并且被配置为当作出了所述电子器件应当进入所述IDDQ评估状态的确定时按照促使所述开关元件被置于所述非导电状态的方式来产生所述控制信号。
7.根据权利要求6所述的电子器件,其中所述IDDQ测试使能电路包括:
状态确定电路,被配置为通过所述电子器件的第一外部接触件来接收外部信号,被配置为对所述外部信号评估以便作出所述确定,并且被配置为产生用于指示是否作出了所确定的IDDQ测试使能信号。
8.根据权利要求7所述的电子器件,其中所述IDDQ测试使能电路还包括:
具有第一输入、第二输入、和输出的逻辑元件,其中所述第一输入与所述状态确定电路电耦接以接收所述IDDQ测试使能信号,所述第二输入与所述电子器件的第二外部接触件电耦接,并且所述控制信号作为由所述逻辑元件执行的逻辑运算的结果产生于所述逻辑元件的所述输出处。
9.根据权利要求8所述的电子器件,其中所述逻辑元件包括用于实现逻辑NAND运算的门。
10.根据权利要求7所述的电子器件,其中所述IDDQ测试使能信号对应于所述控制信号。
11.一种电子器件,包括:
第一接地节点;
第二接地节点;
具有逻辑接地输出的逻辑电路,其中所述逻辑接地输出与所述第一接地节点电耦接;
电耦接于所述第一接地节点和所述第二接地节点之间的开关元件,其中当所述电子器件处于静态电流IDDQ评估状态时,所述开关元件可配置为非导电状态,并且当所述电子器件不处于所述IDDQ评估状态时,所述开关元件可配置为导电状态;以及
电耦接于所述第一接地节点和所述第二接地节点之间的IDDQ评估电路,其中,当所述电子器件处于所述IDDQ评估状态时,所述IDDQ评估电路被配置为当所述第一接地节点和所述第二接地节点两端的IDDQ指示电压超过参考电压时提供第一输出信号;
其中所述IDDQ评估电路还与参考节点电耦接,并且所述参考电压自身出现于所述参考节点和所述第二接地节点之间,其中所述IDDQ评估电路包括:
电耦接于所述参考节点和所述第二接地节点之间的参考电阻元件;并且
其中所述电子器件还包括:电流源,与所述参考节点电耦接并且被配置为通过所述参考电阻元件来提供电流以便产生所述参考电压;以及
温度检测电路,与所述电流源电耦接,并且被配置为提供用于指示器件温度是否超过预定温度阈值的第二输出信号,并且其中
所述电流源还被配置为当所述第二输出信号指示出所述器件温度没有超过所述预定温度阈值时提供第一电平的电流,并且被配置为当所述第二输出信号指示出所述器件温度确实超过了所述预定温度阈值时提供比所述第一电平高的第二电平的电流。
12.一种用于在电子器件内产生静态电流IDDQ的指示的方法,所述方法包括以下步骤:
将所述电子器件的逻辑电路设定为测试状态,其中所述逻辑电路的逻辑接地输出与所述电子器件的第一接地节点电耦接,所述逻辑电路产生所述IDDQ,并且所述IDDQ可以在所述第一接地节点和所述逻辑接地输出之间流动;
控制所述电子器件的开关元件以使其进入非导电状态,其中所述开关元件被电耦接于所述电子器件的所述第一接地节点和第二接地节点两端;
当所述开关元件处于所述非导电状态时,通过集成于所述电子器件内的比较电路将参考电压与所述第一接地节点和所述第二接地节点两端的IDDQ指示电压进行比较,其中所述IDDQ指示电压与在所述第一接地节点和所述逻辑接地输出之间流动的所述IDDQ相关;以及
当所述IDDQ指示电压超过所述参考电压时,在所述电子器件的第一外部接触件处产生输出信号,其中所述输出信号处于第二电平,所述第二电平高于当所述IDDQ指示电压没有超过所述参考电压时产生的所述输出信号的第一电平。
13.根据权利要求12所述的方法,其中产生所述输出信号包括产生二元信号,其中所述二元信号的第一逻辑电平指示所述IDDQ指示电压超过了所述参考电压,而第二逻辑电平指示所述IDDQ指示电压没有超过所述参考电压。
14.根据权利要求12所述的方法,其中控制所述开关元件的步骤包括:
基于通过所述电子器件的第二外部接触件接收到的外部信号来作出是否应当将所述电子器件设定为IDDQ评估状态的确定;
当作出了应当将所述电子器件设定为所述IDDQ评估状态的确定时,给所述开关元件提供用于促使所述开关元件确立于所述非导电状态的控制信号。
15.根据权利要求12所述的方法,其中所述电子器件包括电耦接于所述第一接地节点和所述第二接地节点之间的第一电阻元件以及电耦接于参考节点和所述第二接地节点之间的第二电阻元件,并且其中将所述参考电压与所述IDDQ指示电压进行比较的步骤包括:将在所述第一电阻元件两端产生的所述IDDQ指示电压与在所述第二电阻元件两端产生的所述参考电压进行比较。
16.一种用于在电子器件内产生静态电流IDDQ的指示的方法,所述方法包括以下步骤:
将所述电子器件的逻辑电路设定为测试状态,其中所述逻辑电路的逻辑接地输出与所述电子器件的第一接地节点电耦接;
确定器件温度是否超过了阈值;
当所述器件温度没有超过所述阈值时,将参考电压确立于第一电压电平;
当所述器件温度超过了所述阈值时,将所述参考电压确立于比所述第一电压电平高的第二电压电平;
控制所述电子器件的开关元件以使其进入非导电状态,其中所述开关元件被电耦接于所述电子器件的所述第一接地节点和第二接地节点之间;
当所述开关元件处于所述非导电状态时,通过集成于所述电子器件内的比较电路将所述参考电压与所述第一接地节点和所述第二接地节点两端的IDDQ指示电压进行比较;以及
当所述IDDQ指示电压超过所述参考电压时,在所述电子器件的第一外部接触件处产生输出信号,其中所述输出信号处于第二电平,所述第二电平高于当所述IDDQ指示电压没有超过所述参考电压时产生的所述输出信号的第一电平。
17.一种用于制作电子器件的方法,所述方法包括:
提供基片;
在所述基片上制作逻辑电路,其中所述逻辑电路包括逻辑接地输出,并且所述逻辑接地输出与第一接地节点电耦接,并且当所述电子器件处于静态电流IDDQ评估状态时,所述逻辑电路产生在所述第一接地节点和逻辑接地输出之间流动的静态电流IDDQ;
制作在所述基片上的且电耦接于所述第一接地节点和第二接地节点之间的开关元件,其中所述开关元件当所述电子器件处于所述IDDQ评估状态时可配置为非导电状态,并且所述开关元件当所述电子器件不处于所述IDDQ评估状态时可配置为导电状态;以及
制作在所述基片上的且电耦接于所述第一接地节点和所述第二接地节点两端的IDDQ评估电路,其中,当所述电子器件处于所述IDDQ评估状态时,所述IDDQ评估电路被配置为当所述第一接地节点和所述第二接地节点两端的IDDQ指示电压超过参考电压时提供第一输出信号,其中所述IDDQ指示电压与在所述第一接地节点和所述逻辑接地输出之间流动的所述IDDQ相关。
18.根据权利要求17所述的方法,其中制作所述IDDQ评估电路的步骤包括:
制作电耦接于所述第一接地节点和所述第二接地节点之间的电阻元件;以及
制作比较电路,所述比较电路具有与所述第一接地节点电耦接的第一输入、与所述第二接地节点电耦接的第二输入、与参考节点电耦接的第三输入、以及输出,其中所述IDDQ指示电压自身出现于所述第一输入和所述第二输入两端,而所述参考电压自身出现于所述第三输入和所述第二输入两端,并且其中所述比较电路被配置为将所述参考电压与所述IDDQ指示电压进行比较,并且被配置为当所述IDDQ指示电压超过所述参考电压时于所述比较电路的所述输出处提供所述第一输出信号。
19.根据权利要求17所述的方法,其中所述IDDQ评估电路还与参考节点电耦接,并且所述参考电压自身出现于所述参考节点和所述第二接地节点两端,并且其中制作所述IDDQ评估电路的步骤包括:
制作电耦接于所述参考节点和所述第二接地节点之间的参考电阻元件;以及
其中所述方法还包括:
制作电流源,所述电流源与所述参考节点电耦接并且被配置为提供通过所述参考电阻元件的电流以便产生所述参考电压;以及
制作温度检测电路,所述温度检测电路与所述电流源电耦接,并且被配置为提供用于指示器件温度是否超过预定的温度阈值的第二输出信号,并且其中
所述电流源还被配置为当所述第二输出信号指示出所述器件温度没有超过所述预定的温度阈值时提供第一电平的电流,以及被配置为当所述第二输出信号指示出所述器件温度确实超过了所述预定的温度阈值时提供比所述第一电平高的第二电平的电流。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/696,257 | 2010-01-29 | ||
US12/696,257 US8476917B2 (en) | 2010-01-29 | 2010-01-29 | Quiescent current (IDDQ) indication and testing apparatus and methods |
PCT/US2011/021711 WO2011094103A2 (en) | 2010-01-29 | 2011-01-19 | Quiescent current (iddq) indication and testing apparatus and methods |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102770774A CN102770774A (zh) | 2012-11-07 |
CN102770774B true CN102770774B (zh) | 2015-04-08 |
Family
ID=44320056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180007327.6A Active CN102770774B (zh) | 2010-01-29 | 2011-01-19 | 静态电流(iddq)指示及测试装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8476917B2 (zh) |
EP (1) | EP2531866A2 (zh) |
JP (1) | JP5785194B2 (zh) |
CN (1) | CN102770774B (zh) |
WO (1) | WO2011094103A2 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9103877B2 (en) * | 2012-04-03 | 2015-08-11 | Sandisk Technologies Inc. | Apparatus and method for IDDQ tests |
CN104919689B (zh) | 2014-01-10 | 2017-11-10 | 雅达电子国际有限公司 | 基于可调参考电压调节输出电压的控制电路和方法 |
US9979307B2 (en) | 2014-01-10 | 2018-05-22 | Astec International Limited | Control circuits and methods for regulating output voltages using multiple and/or adjustable reference voltages |
CN104897954A (zh) * | 2015-05-22 | 2015-09-09 | 成都前锋电子仪器有限责任公司 | 多路智能燃气表静态电流自动检测装置 |
CN105067928B (zh) * | 2015-08-11 | 2018-01-30 | 惠州华阳通用电子有限公司 | 一种汽车电子产品暗电流自动化测试方法及装置 |
US10139448B2 (en) | 2016-08-31 | 2018-11-27 | Nxp Usa, Inc. | Scan circuitry with IDDQ verification |
TWI628448B (zh) * | 2017-03-07 | 2018-07-01 | 慧榮科技股份有限公司 | 電路測試方法 |
US11223289B2 (en) | 2020-01-17 | 2022-01-11 | Astec International Limited | Regulated switched mode power supplies having adjustable output voltages |
US11398287B2 (en) * | 2020-03-24 | 2022-07-26 | Sandisk Technologies Llc | Input/output circuit internal loopback |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850404A (en) * | 1995-01-20 | 1998-12-15 | Nec Corporation | Fault block detecting system using abnormal current |
US5889789A (en) * | 1995-06-30 | 1999-03-30 | Nec Coporation | Fault mode estimating system using abnormal current and V-I characteristics |
US6127838A (en) * | 1997-03-21 | 2000-10-03 | U.S. Philips Corporation | IDDQ testable programmable logic arrays |
CN101059537A (zh) * | 2006-04-18 | 2007-10-24 | 聚积科技股份有限公司 | 静默电流侦测方法及其装置 |
CN101533043A (zh) * | 2009-04-20 | 2009-09-16 | 上海汽车集团股份有限公司 | 车辆静态电流测试系统 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0658981A (ja) * | 1992-08-05 | 1994-03-04 | Sanyo Electric Co Ltd | Cmos集積回路の電流検出回路 |
US5773990A (en) * | 1995-09-29 | 1998-06-30 | Megatest Corporation | Integrated circuit test power supply |
JP3641517B2 (ja) * | 1995-10-05 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
ATE300741T1 (de) * | 1996-06-05 | 2005-08-15 | Imec Inter Uni Micro Electr | Hochauflösendes stromversorgungsprüfsystem |
JP2950313B2 (ja) * | 1998-01-19 | 1999-09-20 | 日本電気株式会社 | 半導体集積回路の入力バッファ回路 |
US6313657B1 (en) * | 1998-12-24 | 2001-11-06 | Advantest Corporation | IC testing apparatus and testing method using same |
US6496028B1 (en) * | 1999-05-11 | 2002-12-17 | Interuniversitair Micro-Elektronica Centrum | Method and apparatus for testing electronic devices |
US6859058B2 (en) * | 1999-05-11 | 2005-02-22 | Interuniversitair Microelektronica Centrum (Imec Uzw) | Method and apparatus for testing electronic devices |
JP3430137B2 (ja) * | 2000-09-27 | 2003-07-28 | エヌイーシーマイクロシステム株式会社 | Iddqテスト回路 |
CA2407766C (en) * | 2000-11-22 | 2010-06-29 | Ecole De Technologie Superieure | Vddq integrated circuit testing system and method |
JP3720271B2 (ja) * | 2001-03-22 | 2005-11-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
AU2002330002A1 (en) * | 2001-09-10 | 2003-03-24 | University Of North Carolina At Charlotte | Methods and apparatus for testing electronic circuits |
DE10145021C1 (de) * | 2001-09-13 | 2003-04-30 | Infineon Technologies Ag | Integrierte Schaltung mit einer Strommesseinheit und ein Verfahren zum Messen eines Stromes |
JP2003156534A (ja) * | 2001-11-21 | 2003-05-30 | Hitachi Ltd | 半導体集積回路 |
KR20050044921A (ko) * | 2002-09-16 | 2005-05-13 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Iddq 테스트 장비, 그 장비의 측정 장치 및 iddq테스트 방법 |
JP4346373B2 (ja) * | 2002-10-31 | 2009-10-21 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2004104605A1 (ja) * | 2003-05-21 | 2004-12-02 | Advantest Corporation | 電流測定装置及び試験装置 |
US6930500B2 (en) * | 2003-08-01 | 2005-08-16 | Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College | IDDQ testing of CMOS mixed-signal integrated circuits |
JP4557526B2 (ja) * | 2003-11-10 | 2010-10-06 | パナソニック株式会社 | 半導体集積回路及び半導体集積回路の故障検出方法 |
JP2005164467A (ja) * | 2003-12-04 | 2005-06-23 | Matsushita Electric Ind Co Ltd | Iddq測定回路 |
US7282905B2 (en) * | 2004-12-10 | 2007-10-16 | Texas Instruments Incorporated | System and method for IDDQ measurement in system on a chip (SOC) design |
JP4627446B2 (ja) * | 2005-02-25 | 2011-02-09 | 株式会社アドバンテスト | 電流測定装置、試験装置、電流測定方法、および試験方法 |
US7274203B2 (en) * | 2005-10-25 | 2007-09-25 | Freescale Semiconductor, Inc. | Design-for-test circuit for low pin count devices |
WO2007049331A1 (ja) * | 2005-10-25 | 2007-05-03 | Renesas Technology Corp. | 接続装置、iddqテスト方法及び半導体集積回路 |
EP2064562B1 (en) * | 2006-09-06 | 2010-04-21 | Nxp B.V. | Testable integrated circuit and ic test method |
US8044676B2 (en) * | 2008-06-11 | 2011-10-25 | Infineon Technologies Ag | IDDQ testing |
US7688100B2 (en) * | 2008-06-30 | 2010-03-30 | Freescale Semiconductor, Inc. | Integrated circuit and a method for measuring a quiescent current of a module |
US8278960B2 (en) * | 2009-06-19 | 2012-10-02 | Freescale Semiconductor, Inc. | Method and circuit for measuring quiescent current |
DE102009037649B4 (de) * | 2009-08-14 | 2017-11-23 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung |
-
2010
- 2010-01-29 US US12/696,257 patent/US8476917B2/en active Active
-
2011
- 2011-01-19 JP JP2012551199A patent/JP5785194B2/ja not_active Expired - Fee Related
- 2011-01-19 CN CN201180007327.6A patent/CN102770774B/zh active Active
- 2011-01-19 EP EP11737456A patent/EP2531866A2/en not_active Withdrawn
- 2011-01-19 WO PCT/US2011/021711 patent/WO2011094103A2/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850404A (en) * | 1995-01-20 | 1998-12-15 | Nec Corporation | Fault block detecting system using abnormal current |
US5889789A (en) * | 1995-06-30 | 1999-03-30 | Nec Coporation | Fault mode estimating system using abnormal current and V-I characteristics |
US6127838A (en) * | 1997-03-21 | 2000-10-03 | U.S. Philips Corporation | IDDQ testable programmable logic arrays |
CN101059537A (zh) * | 2006-04-18 | 2007-10-24 | 聚积科技股份有限公司 | 静默电流侦测方法及其装置 |
CN101533043A (zh) * | 2009-04-20 | 2009-09-16 | 上海汽车集团股份有限公司 | 车辆静态电流测试系统 |
Also Published As
Publication number | Publication date |
---|---|
EP2531866A2 (en) | 2012-12-12 |
JP5785194B2 (ja) | 2015-09-24 |
WO2011094103A2 (en) | 2011-08-04 |
WO2011094103A3 (en) | 2011-11-03 |
JP2013518285A (ja) | 2013-05-20 |
CN102770774A (zh) | 2012-11-07 |
US8476917B2 (en) | 2013-07-02 |
US20110187396A1 (en) | 2011-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102770774B (zh) | 静态电流(iddq)指示及测试装置和方法 | |
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
CN101266267B (zh) | 用于确定输出到比较器的输入电压值的方法及光驱动电路 | |
EP2038668B1 (en) | Semiconductor device with test structure and semiconductor device test method | |
TWI264074B (en) | Measuring method, inspection method, inspection device, semiconductor device, method of manufacturing a semiconductor device, and method of manufacturing an element substrate | |
JP2013518285A5 (zh) | ||
JP2013219084A (ja) | 半導体チップ及び半導体装置 | |
KR20190035815A (ko) | 디바이스 검사 회로, 디바이스 검사 장치 및 프로브 카드 | |
Quitadamo et al. | Faults detection in the heatsinks mounted on power electronic transistors | |
TWI674418B (zh) | 感測裝置及其檢查方法 | |
KR102006023B1 (ko) | 반도체 소자 테스트 장비 | |
KR102576342B1 (ko) | 반도체 장치 및 반도체 장치의 동작 방법 | |
US6989684B2 (en) | System for and method of assessing chip acceptability and increasing yield | |
US7127690B2 (en) | Method and system for defect evaluation using quiescent power plane current (IDDQ) voltage linearity | |
CN104160500A (zh) | 包括输出驱动电路的半导体器件、封装半导体器件及关联方法 | |
JP2014163851A (ja) | オープン検出端子付き半導体集積回路 | |
TWI824686B (zh) | 檢測電路 | |
US20210208197A1 (en) | On-chip current sensor | |
JP6197573B2 (ja) | スイッチング素子検査方法及び電子回路ユニット | |
JP2014033000A (ja) | 半導体装置および半導体装置の試験方法 | |
TW202411670A (zh) | 檢測電路 | |
JP2007064645A (ja) | 半導体検査方法 | |
TW201616147A (zh) | 半導體電路測試裝置偵測熱切換之方法 | |
KR20230057904A (ko) | 복합가속인자의 개별적 제어가 용이한 반도체 검사 장치 및 이를 이용한 반도체 검사 방법 | |
KR101575959B1 (ko) | 프로브 테스터 및 프로브 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |