DE102009037649B4 - Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung - Google Patents

Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung Download PDF

Info

Publication number
DE102009037649B4
DE102009037649B4 DE102009037649.6A DE102009037649A DE102009037649B4 DE 102009037649 B4 DE102009037649 B4 DE 102009037649B4 DE 102009037649 A DE102009037649 A DE 102009037649A DE 102009037649 B4 DE102009037649 B4 DE 102009037649B4
Authority
DE
Germany
Prior art keywords
current
transistor
sense
power transistor
msws
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009037649.6A
Other languages
English (en)
Other versions
DE102009037649A1 (de
Inventor
Vadim Valerievich Ivanov
Jürgen Neuhäusler
Frank Vanselow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102009037649.6A priority Critical patent/DE102009037649B4/de
Priority to US12/851,909 priority patent/US8493077B2/en
Publication of DE102009037649A1 publication Critical patent/DE102009037649A1/de
Application granted granted Critical
Publication of DE102009037649B4 publication Critical patent/DE102009037649B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0009Devices or circuits for detecting current in a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Elektronische Vorrichtung (1) mit einer Schaltung (100) zur Messung eines Stroms (IL) in einer Induktivität (L), wobei der Strom (IL) in der Induktivität (L) durch abwechselndes Schalten eines ersten Leistungstransistors (MD) und eines zweiten Leistungstransistors (MSW) gesteuert wird, die jeweils eine drain Elektrode, eine source Elektrode und ein Steuergate aufweisen, wobei die Messschaltung (100) Folgendes aufweist: einen ersten Erfassungstransistor (MDS) mit einer drain Elektrode, einer source Elektrode und einem Steuergate, wobei der erste Erfassungstransistor (MDS) mit einem Steuergate an das Steuergate des ersten Leistungstransistors (MD) und mit einer source Elektrode an die source Elektrode des ersten Leistungstransistors (MD) gekoppelt ist; einen zweiten Erfassungstransistor (MSWS) mit einer drain Elektrode, einer source Elektrode und einem Steuergate, wobei der zweite Erfassungstransistor (MSWS) mit dem Steuergate an das Steuergate des zweiten Leistungstransistors (MSW) und mit der source Elektrode an die source Elektrode des zweiten Leistungstransistors (MSW) gekoppelt ist; und einen Verstärker, der entweder in einer ersten Konfiguration betreibbar ist, um während einer ersten von zwei nicht überlappenden Taktperioden einen Erfassungsstrom (ISENSE) bereitzustellen, der von einem ersten Strom (ISDS) durch den ersten Erfassungstransistor (MDS) abhängig ist, oder in einer zweiten Konfiguration, um während einer zweiten Taktperiode den Erfassungsstrom (ISENSE) in Abhängigkeit von einem zweiten Strom (ISWS) durch den zweiten Erfassungstransistor (MSWS) bereitzustellen, um abwechselnd einen Strom durch den ersten Leistungstransistor (MD) mit dem ersten Erfassungstransistor (MDS) und durch den zweiten Leistungstransistor (MSW) mit dem zweiten Erfassungstransistor (MSWS) zu erfassen, wobei der Erfassungsstrom (ISENSE) proportional zum Strom (IL) durch die Induktivität (L) ist, und wobei der Verstärker eine Stromspiegelkonfiguration aufweist, die so konfiguriert ist, dass in der ersten Konfiguration die drain Elektrode des ersten Erfassungstransistors (MDS) und die drain Elektrode des ersten Leistungstransistors (MD) den gleichen Spannungspegel haben, und in der zweiten Konfiguration die drain Elektrode des zweiten Erfassungstransistors (MSWS) und die drain Elektrode des zweiten Leistungstransistors (MSW) den gleichen Spannungspegel haben.

Description

  • GEBIET DER ERFINDUNG
  • Die Erfindung betrifft das Messen eines Induktivitätsstroms, insbesondere zur Schaltsteuerung in Spannungsreglerschaltungen, wie etwa in DC-DC-Wandlern.
  • HINTERGRUND
  • Viele elektronische Vorrichtungen, wie etwa DC-DC-Wandler oder Vorrichtungen zur Steuerung von Elektromotoren, erfordern eine genaue Messung eines Stroms durch eine Induktivität. Bei einer sehr bekannten Maßnahme zur Messung eines Stroms durch eine Induktivität, wie beispielsweise in den US-Patenten US 5731731 B1 und US 5420777 B1 beschrieben, wird ein Widerstand verwendet, der mit der Induktivität in Reihe geschaltet ist. Diese herkömmliche Lösung erhöht jedoch die Verlustleistung und verringert die Effizienz der elektronischen Vorrichtung.
  • Die US 6377034 B1 beschreibt einen Lösungsansatz, bei dem Erfassungstransistoren verwendet werden, um einen Strom aus Strömen durch Leistungstransistoren abzuleiten, die dem Induktivitätsstrom während entsprechender Schaltzyklen eines Abwärtswandlers entsprechen. Die Schaltung ist in 1 gezeigt. Die Schaltung 1 ist so ausgeführt, dass sie den Strom misst, der über einen ersten Transistor 2 und einen zweiten Transistor 3 in die Induktivität 17 eingespeist wird. Der erste Transistor 2 ist mit einem Drain-Anschluss an einen Eingangsspannungsleiter 8 (VIN), mit dem Gate an das Schaltsignal 4 und mit dem Source-Anschluss an den ersten Anschluss einer Induktivität 17 gekoppelt. Ein erster Erfassungstransistor 7 ist mit einem Gate und einem Drain-Anschluss mit dem Gate bzw. Drain-Anschluss des ersten Transistors 2 verbunden und mit einem Source-Anschluss an einen ersten Eingang eines ersten Verstärkers 13 und an einen Drain-Anschluss eines dritten Transistors 12 gekoppelt, bei dem ein Source-Anschluss an einen zweiten Versorgungsspannungsleiter 9 gekoppelt und ein Gate mit dem Gate eines vierten Transistors 15 verbunden ist. Der Source-Anschluss des vierten Transistors 15 ist mit dem zweiten Versorgungsspannungsleiter 9 verbunden, und sein Drain-Anschluss ist mit einem Ausgangsanschluss 18 und einem zweiten Anschluss verbunden, der an den zweiten Versorgungsspannungsleiter 9 gekoppelt ist. Der erste Transistor 2 und der zweite Transistor 3 sind in einem DC-DC-Wandler enthalten. Ein zweiter Erfassungstransistor 10 ist über ein Gate mit dem Gate des zweiten Transistors 3 und über einen Drain-Anschluss mit dem Drain-Anschluss des zweiten Transistors 3 und mit dem ersten Anschluss der Induktivität 17 verbunden. Der Source-Anschluss des zweiten Erfassungstransistors 10 ist an den Ausgangsanschluss 18 gekoppelt. Der erste und der zweite Transistor werden so betrieben, dass einer eingeschaltet ist, während der andere ausgeschaltet ist, sodass der Strom durch den Ausgangsanschluss den Strom durch die Induktivität darstellt, unabhängig davon, ob der erste oder der zweite Transistor den Induktivitätsstrom einspeist.
  • Bei dieser Schaltung aus dem Stand der Technik wird kein Serienwiderstand verwendet, und sie ermöglicht eine genaue Bestimmung des Induktivitätsstroms. Die Schaltung ist jedoch sehr komplex und verbraucht selbst zu viel Leistung, was die Effizienz der Schaltung beeinträchtigt.
  • Eine weitere Schaltung offenbart die EP 1 780 881 A1 , bei der ein Strom durch einen Hauptschalter, beispielsweise einen PMOS oder einen NMOS gemessen wird. Bei dieser Schaltung befindet sich parallel zu dem Hauptschalter ein im Wesentlichen identischer Messschalter, der jedoch wesentlich kleiner dimensioniert ist. Der an diesem Messschalter gemessene Strom ist ein Maß für den Strom durch den Hauptschalter.
  • Auch bei der in der US 2008/0265850 A1 offenbarten Schaltung ist ein Messschalter parallel zu einem Hauptschalter geschaltet. Der im Hauptschalter fließende Strom ist dabei proportional zu dem Strom im Messschalter.
  • KURZZUSAMMENFASSUNG
  • Eine Aufgabe der Erfindung besteht darin, eine elektronische Vorrichtung und ein Verfahren zum Messen eines Stroms durch eine Induktivität bereitzustellen, die weniger komplex sind und weniger Leistung verbrauchen als Schaltungen aus dem Stand der Technik.
  • Bei einem Aspekt der Erfindung wird eine elektronische Vorrichtung bereitgestellt, die eine Schaltung zum Messen eines Stroms in einer Induktivität aufweist. Der Strom in der Induktivität wird durch Schalten eines ersten Leistungstransistors und eines zweiten Leistungstransistors gesteuert, die jeweils eine drain Elektrode, eine source Elektrode und ein Steuergate haben. Die Messschaltung weist einen ersten Erfassungstransistor mit einer drain Elektrode, einer source Elektrode und einem Steuergate auf. Der erste Erfassungstransistor ist mit einem Steuergate an das Steuergate des ersten Leistungstransistors und mit einer source Elektrode an die source Elektrode des ersten Leistungstransistors gekoppelt. Die Messschaltung weist auch einen zweiten Erfassungstransistor mit einer drain Elektrode, einer source Elektrode und einem Steuergate auf. Der zweite Erfassungstransistor ist mit dem Steuergate an das Steuergate des zweiten Leistungstransistors und mit der source Elektrode an die source Elektrode des zweiten Leistungstransistors gekoppelt. Es gibt einen Verstärker, der entweder in einer ersten Konfiguration oder in einer zweiten Konfiguration betrieben werden kann. Der Verstärker kann dann so ausgeführt sein, dass er während einer ersten von zwei sich nicht überlappenden Taktperioden die erste Konfiguration und während einer zweiten Taktperiode die zweite Konfiguration annimmt. Der Verstärker kann dann entweder so betrieben werden, dass er während der ersten Taktperiode einen Erfassungsstrom bereitstellt, der von einem ersten Strom durch den ersten Erfassungstransistor abhängig ist, oder während einer zweiten Taktperiode den Erfassungsstrom in Abhängigkeit von einem zweiten Strom durch den zweiten Erfassungstransistor bereitstellt. Dies sorgt dafür, dass ein Strom durch den ersten Leistungstransistor mit dem ersten Erfassungstransistor und ein Strom durch den zweiten Leistungstransistor mit dem zweiten Erfassungstransistor erfasst wird. Die Induktivität wird entweder über den ersten Leistungstransistor oder den zweiten Leistungstransistor gespeist. Das bedeutet, dass der gesamte Induktivitätsstrom immer korrekt, jedoch nur mit einem einzigen Verstärker erfasst wird. Der Erfassungsstrom ist dabei proportional zum Strom durch die Induktivität.
  • Die elektronische Vorrichtung umfasst außerdem einen Verstärker, der eine Stromspiegelkonfiguration aufweist, und der so ausgelegt ist, dass die drain Elektrode des ersten Erfassungstransistors und die drain Elektrode des ersten Leistungstransistors den gleichen Spannungspegel haben (in der ersten Konfiguration). Der Verstärker ist außerdem so ausgeführt, dass der Spannungspegel an der drain Elektrode des zweiten Erfassungstransistors dem Spannungspegel der drain Elektrode des zweiten Leistungstransistors entspricht (in der zweiten Konfiguration). Dies sorgt dafür, dass die Spannungspegel an allen Elektroden des ersten Erfassungstransistors in der ersten Zeitperiode im Wesentlichen denjenigen des ersten Leistungstransistors entsprechen und die Spannungspegel an allen Elektroden des zweiten Erfassungstransistors während der zweiten Zeitperiode im Wesentlichen denjenigen des zweiten Leistungstransistors entsprechen. Ein Strom durch den ersten Leistungstransistor kann dann auf einfache Weise mit dem ersten Erfassungstransistor erfasst werden. Ein Strom durch den zweiten Leistungstransistor kann auf einfache Weise mit dem zweiten Erfassungstransistor erfasst werden. Gemäß diesem Aspekt der Erfindung wird ein konfigurierbarer Verstärker zum Einstellen der Spannungspegel an den Erfassungstransistoren verwendet. Der Verstärker kann so ausgeführt sein, dass er eine der beiden Spannungen einstellt. Bei der Erfindung werden vorteilhaft die verschiedenen Schaltphasen (eingeschalteten Phasen) der Leistungstransistoren verwendet. Da einer der Transistoren eingeschaltet ist, können die Transistoren separat abgetastet werden. Der Verstärker ist jedoch so ausgeführt, dass er für beide Erfassungsverstärker verwendet wird. Dies verringert im Wesentlichen den Leistungsverbrauch und die Komplexität der Schaltung.
  • Der Verstärker kann ein Stromeingangsverstärker sein, der so ausgeführt ist, dass er abwechselnd den Strom durch den ersten Erfassungstransistor oder den Strom durch den zweiten Erfassungstransistor empfängt und einen Erfassungsstrom an einem Ausgang bereitstellt, der von den Strömen durch den ersten oder durch den zweiten Erfassungstransistor abhängig ist.
  • Bei einer Ausführungsform kann der Verstärker ein Stromeingangsverstärker sein, der dann so konfigurierbar sein kann, dass er in der ersten Konfiguration verwendet wird. Der Stromeingangsverstärker kann so ausgeführt sein, dass er an die zweite Elektrode des ersten Leistungstransistors gekoppelt ist. Der Leistungstransistor kann ein MOSFET sein, und die zweite Elektrode kann dann der Drain-Anschluss des Leistungs-MOSFETs sein. Der Stromeingangsverstärker kann einen Stromspiegel aufweisen, der mit einer Seite an den Drain-Anschluss des Leistungs-MOSFETs gekoppelt ist. Die andere Seite des Stromspiegels kann dann so ausgeführt sein, dass sie das Potenzial des Drain-Anschlusses des Leistungs-MOSFETs auf die zweite Elektrode des ersten Erfassungstransistors spiegelt. Der erste Erfassungstransistor kann ein MOSFET sein, und die zweite Elektrode kann der Drain-Anschluss dieses MOSFETs sein. Die Stromspiegelkonfiguration kann dann dafür sorgen, dass das Potenzial an den Drain-Anschlüssen des Leistungs-MOSFETs und des Erfassungstransistors im Wesentlichen gleich ist. Die Aspektverhältnisse des Leistungs-MOSFETs und des Erfassungs-MOSFETs können so ausgebildet sein, dass der Strom durch den Erfassungs-MOSFET ein wohl definierter Teil des Stroms durch den Leistungs-MOSFET ist.
  • Die Verstärkerstufe kann auch so konfigurierbar sein, dass sie in der zweiten Konfiguration verwendet wird. Der zweite Leistungstransistor kann dann ein Leistungs-MOSFET sein. Der zweite Erfassungstransistor kann auch ein MOSFET sein. Die zweiten Elektroden des zweiten Leistungstransistors und des zweiten Erfassungstransistors können dann die Drain-Anschlüsse beider Transistoren sein. Der Stromeingangsverstärker kann dann zwischen der zweiten Elektrode des zweiten Leistungstransistors und der zweiten Elektrode des zweiten Erfassungstransistors gekoppelt sein. Dies stellt sicher, dass das Potenzial oder der Spannungspegel an der zweiten Elektrode des Erfassungstransistors in der zweiten Konfiguration im Wesentlichen den gleichen Spannungspegel annimmt wie die zweite Elektrode des zweiten Leistungstransistors. Die erste Konfiguration kann sich dann auf eine Schaltphase beziehen, in welcher der erste Leistungstransistor eingeschaltet (leitend) ist und der zweite Leistungstransistor abgeschaltet ist. Die zweite Konfiguration kann sich dann auf eine Schaltphase beziehen, in der der zweite Leistungstransistor eingeschaltet und der erste Leistungstransistor abgeschaltet ist.
  • Die Erfindung stellt auch ein Verfahren zum Messen eines Stroms in einer Induktivität bereit, der durch Schalten eines ersten Leistungstransistors und eines zweiten Leistungstransistors gesteuert wird. Das Verfahren kann ein Verfahren zum Betreiben einer elektronischen Vorrichtung, wie beispielsweise eines DC-DC-Wandlers, insbesondere eines Abwärts-, Aufwärts- oder eines Abwärts-/Aufwärts-Wandlers sein. Ein erster Strom durch den ersten Leistungstransistor kann in einer ersten von zwei sich nicht überlappenden Taktperioden mit einem ersten Erfassungstransistor erfasst werden. Ein zweiter Strom durch den zweiten Leistungstransistor kann während einer zweiten Taktperiode mit einem zweiten Erfassungstransistor erfasst werden. Ein Verstärker, der eine Stromspiegelkonfiguration aufweist, kann in einer ersten Konfiguration verwendet werden, um einen Ausgangsstrom bereitzustellen, der während der ersten Taktperiode von dem ersten Strom abhängig ist. Der Verstärker kann dann in einer zweiten Konfiguration verwendet werden, um den Ausgangsstrom während der zweiten Taktperiode in Abhängigkeit von dem zweiten Strom bereitzustellen. Dies stellt sicher, dass nur ein Verstärker zur Erfassung beider Ströme verwendet werden kann, die in Kombination den gesamten Induktivitätsstrom angeben.
  • Der Verstärker kann auch in der ersten Konfiguration konfiguriert sein und verwendet werden, um in der ersten Taktperiode einen Spannungspegel an einer Elektrode des ersten Erfassungstransistors einzustellen. Darüber hinaus kann der Verstärker in der zweiten Konfiguration konfiguriert sein und verwendet werden, um während der zweiten Taktperiode einen Spannungspegel an einer Elektrode des zweiten Erfassungstransistors einzustellen. Dies sorgt dafür, dass der gleiche Verstärker verwendet werden kann, um nacheinander Spannungspegel des ersten Erfassungstransistors und des zweiten Erfassungstransistors einzustellen. Die Komplexität der Schaltung wird verringert, und die Genauigkeit der Messung ist hoch.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Aspekte der Erfindung ergeben sich aus der nachfolgenden Beschreibung einer bevorzugten Ausführungsform der Erfindung.
  • 1 zeigt ein vereinfachtes Schaltbild einer Schaltung zur Messung eines Stroms durch eine Induktivität gemäß dem Stand der Technik;
  • 2 zeigt ein vereinfachtes Schaltbild einer elektronischen Vorrichtung zur Aufwärtswandlung gemäß einer Ausführungsform der Erfindung;
  • 3 zeigt einige Änderungen der Ausführungsform aus 2; und
  • 4 zeigt ein vereinfachtes Schaltbild einer elektronischen Vorrichtung zur Abwärtswandlung gemäß einer Ausführungsform der Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
  • 2 zeigt ein vereinfachtes Schaltbild einer elektronischen Vorrichtung 1 zur Aufwärtswandlung gemäß einer Ausführungsform der Erfindung. Die elektronische Vorrichtung kann eine integrierte elektronische Vorrichtung, wie etwa eine integrierte Halbleiterschaltung zur DC-DC-Umwandlung und insbesondere ein Aufwärtswandler sein. Einige Teile der elektronischen Vorrichtung können nicht integriert sein, wie beispielsweise die Induktivität L oder der Bufferkondensator CL. Die primäre Spannungsversorgung VIN kann extern an die Vorrichtung angelegt werden. Die Leistungstransistoren MD und MSW können entweder integriert oder extern sein. Die Ausgangsspannung VOUT wird durch DC-DC-Umwandlung von der Eingangsspannung VIN abgeleitet. Dies wird mit Leistungsschaltern MD und MSW durchgeführt. In dieser Ausführungsform sind die beiden Schalter Leistungs-MOSFETs. Das Bezugszeichen MD bezieht sich auf die Tatsache, dass dieser MOSFET mit einer Diode ersetzt werden kann. Der andere Transistor MSW kann auch als Hauptschalter bezeichnet werden. Die beiden Transistoren MD und MSW werden abwechselnd mit Steuersignalen GD und GS ein- und ausgeschaltet, die an die Steuergates der Transistoren angelegt werden. Die Signale können in einer Steuerstufe erzeugt und in einem Gatetreiber zwischengespeichert werden, die beide nicht gezeigt sind. Die Steuerstufe und der Gatetreiber können auch in der elektronischen Vorrichtung 1 integriert sein. Die Signale GD und GS können nicht überlappende Taktsignale sein. Die Signale GD und GS können auch pulsbreitenmoduliert sein, um den Ausgangsspannungspegel und/oder den Induktivitätsstrom IL einzustellen und zu steuern. Die Transistoren MDS und MSWS sind der erste und der zweite Erfassungstransistor. Die Erfassungstransistoren werden zur Erfassung der Ströme durch den entsprechenden Leistungstransistor MD und MSW verwendet. Die Schaltung 100 ist so ausgeführt, dass sie einen Erfassungsstrom ISENSE bereitstellt, der proportional zum Strom IL durch die Induktivität L ist. Der Strom IL durch die Induktivität L entspricht entweder dem Strom durch den ersten Leistungstransistor MD oder durch den zweiten Leistungstransistor MSW, da nur einer der beiden Transistoren auf einmal eingeschaltet ist.
  • Das Steuergate des ersten Erfassungstransistors MDS empfängt auch das Treibersignal GD für den ersten Leistungstransistor MD. Die Source-Anschlüsse der Transistoren MD und MDS sind beide an eine Seite der Induktivität L, d. h. an den Knoten VIND gekoppelt. Der Drain-Anschluss des Leistungstransistors MD stellt die Ausgangsspannung VOUT bereit. Das Steuergate des zweiten Erfassungstransistors MSWS wird auch mit dem Treibersignal GS angesteuert, das für den zweiten Leistungstransistor MSW verwendet wird. Die Source-Anschlüsse von MSW und MSWS sind beide an Masse gekoppelt. Der Drain-Anschluss des Transistors MSW ist an den Knoten VIND, d. h. an die Source-Anschlüsse der Transistoren MD und MDS, und an eine Seite der Induktivität L gekoppelt. Das bedeutet, dass die Erfassungstransistoren MDS und MSWS sowie ihre entsprechenden Leistungstransistoren MD und MSW an ihren Steuergates und ihren Source-Anschlüssen zusammengekoppelt sind. Die Drain-Anschlüsse der Erfassungstransistoren MDS und MSWS sind durch die Schalter S7 und S2 an einen Verstärker gekoppelt.
  • Der Verstärker weist die Transistoren M1, M2, M3, M4, M5, M6, M7 und M8 und die Schalter S1 bis S7 auf. Der Verstärker kann durch die Schalter konfiguriert werden. Der Verstärker ist im Allgemeinen so konfiguriert, dass er eine erste Konfiguration und eine zweite Konfiguration annimmt. Die erste Konfiguration wird während einer ersten Zeitperiode angenommen, in der alle mit F1 bezeichneten Schalter geschlossen (leitend) und die mit F2 bezeichneten Schalter offen (nicht leitend) sind. Während der zweiten Zeitperiode sind alle mit F2 bezeichneten Schalter geschlossen (leitend), und die weiteren Schalter, die mit F1 bezeichnet sind, sind offen (nicht leitend).
  • Die Basisstufe des Stromverstärkers weist die Transistoren M3, M4, M5, M6 und die Stromquelle I0 auf. Alle Transistoren M3 bis M6 können die gleichen Abmessungen haben (d. h. beispielsweise das gleiche Verhältnis Breite/Länge ihrer Kanäle). Dies sorgt dafür, dass jeder Transistor M3 bis M6 den gleichen Drain-Strom ID = I0/2 hat. Die Stromverstärkerstufe weist ferner einen Stromspiegel M1, M2, Transistoren M7 und M8 und Schalter S1 bis S7 auf.
  • In der ersten Konfiguration dient der Verstärker dazu, eine Spannung am Drain-Anschluss des Erfassungstransistors MDS (Knoten V3) zu erzeugen, die nahe der aktuellen Ausgangsspannung VOUT an dem Drain-Anschluss des Leistungstransistors MD ist oder dieser entspricht. Der Verstärker bringt den Spannungspegel am Knoten V3 näher an den Ausgangsspannungspegel VOUT. In der zweiten Konfiguration dient der Verstärker dazu, eine Spannung am Drain-Anschluss des Erfassungstransistors MSWS (Knoten V1) zu erzeugen, die der Spannung am Drain-Anschluss (Knoten V2) des Leistungstransistors MSW, d.h. der Spannung VIND entspricht. Das bedeutet, dass in der ersten Konfiguration der erste Erfassungstransistor MDS die gleichen Spannungspegel am Drain (V3 ≈ VOUT), am Source-Anschluss (VIND) und am Steuergate (GD) wie der Leistungstransistor MD empfängt. Somit ist der Strom durch MDS eine wohldefinierte Funktion des Stroms durch den Leistungstransistor (er kann beispielsweise dazu proportional sein). Der Strom durch den Erfassungstransistor MDS kann dann von den Aspektverhältnissen (Kanalbreite zu Kanallänge) der Transistoren MD und MDS abhängig sein. In der zweiten Konfiguration ist der Strom durch den Leistungstransistor MSWS proportional zum Strom durch den Leistungstransistor MSW. Der Strom durch den Erfassungstransistor MDS ist von den Aspektverhältnissen (Kanalbreite zu Kanallänge) der Transistoren MSW und MSWS abhängig.
  • Der Verstärker weist die Transistoren M1 bis M8 auf. Der Transistor M1 ist mit seinem Source-Anschluss an VOUT gekoppelt. Das Steuergate und der Drain-Anschluss des Transistors M1 sind zusammengekoppelt (diodengekoppelt) und an den Drain-Anschluss des Transistors M3 gekoppelt. Das Gate des Transistors M1 ist an das Gate des Transistors M2 gekoppelt. Der Source-Anschluss des Transistors M2 ist an den Knoten V3 gekoppelt. Der Knoten V3 ist an eine Seite des Schalters S6 gekoppelt. Die andere Seite des Schalters S6 ist an VOUT gekoppelt. Der Drain-Anschluss des Transistors M2 ist an den Drain-Anschluss des Transistors M6 gekoppelt. Die Gates der Transistoren M3, M4, M5 und M6 sind zusammengekoppelt. Der Drain-Anschluss des Transistors M6 ist an den Drain-Anschluss des Transistors M2 gekoppelt. Der Source-Anschluss des Transistors M6 ist an den Knoten V2 gekoppelt. Die Drain-Anschlüsse und Gates der Transistoren M4 und M5 sind zusammengekoppelt und an eine Stromquelle I0 gekoppelt. Der Source-Anschluss des Transistors M4 ist an den Knoten V1 gekoppelt, und der Source-Anschluss des Transistors M5 ist an den Knoten V2 gekoppelt. Der Source-Anschluss des Transistors M3 ist auch an den Knoten V1 gekoppelt. Der Knoten V1 ist an die Schalter S3 und S2 gekoppelt, um entweder auf den Drain-Anschluss des Erfassungstransistors MSWS oder Masse geschaltet zu werden. Der Knoten V2 ist an die Schalter S1 und S4 gekoppelt, um entweder auf den Drain-Anschluss des Leistungstransistors MSW (Knoten VIND) oder Masse geschaltet zu werden. Die Schalter S1 und S2 werden mit dem Gatetreibersignal GS des Leistungstransistors MSW angesteuert, während die Schalter S3 und S4 mit dem invertierten Treibersignal GS angesteuert werden. Das bedeutet, dass entweder die Schalter S1, S2 oder die Schalter S3, S4 leitend sind. Ein Inverter I1 kann vorgesehen sein, um das invertierte Signal GS zu erzeugen. Die Schalter S7 und S5 werden mit dem angesteuerten Treibersignal GD des Leistungstransistors MD angesteuert. Das invertierte Gatetreibersignal GD wird zur Ansteuerung des Schalters S6 verwendet. Das bedeutet, dass entweder die Schalter S7 und S8 oder der Schalter S6 leitend sind/ist. Ein Inverter I2 kann vorgesehen sein, um das invertierte Gatetreibersignal GD für den Schalter GD zu erzeugen. Darüber hinaus gibt es Transistoren M7 und M8, deren Steuergates an die Drain-Anschlüsse der Transistoren M2 und M6 gekoppelt sind. Der Drain-Anschluss des Transistors M7 ist an den Schalter S5 gekoppelt, um selektiv an den Knoten V3 gekoppelt zu werden. Der Source-Anschluss des Transistors M7 ist an den Knoten V2, d. h. entweder über den Schalter S1 an den Drain-Anschluss des Leistungstransistors MSW oder über den Schalter S4 an Masse gekoppelt. Der Source-Anschluss des Transistors M8 ist an den Knoten V1, d. h. entweder über den Schalter S2 an den Drain-Anschluss des Erfassungstransistors MSWS oder über den Schalter S3 an Masse gekoppelt. Der Drain-Anschluss des Transistors M8 stellt den Erfassungsstrom ISENSE bereit, der von dem Strom durch die Induktivität L abhängig ist (beispielsweise proportional dazu ist).
  • Der Verstärker ist so konfiguriert, dass er dafür sorgt, dass entweder der Strom durch MDS, der proportional zu dem Strom durch MD ist, oder der Strom durch MSWS, der proportional zu dem Strom durch MSW ist, dazu verwendet wird, den Strom ISENSE durch den Transistor M8 zu definieren. Der Strom ISENSE kann dann als Indikator für die Höhe des Stroms durch die Induktivität verwendet werden, da er von dem Strom durch den Leistungstransistor MD oder dem Strom durch den Leistungstransistor MSW abhängig ist (oder sogar proportional dazu ist). Da nur einer der Leistungstransistoren MD oder MSW eingeschaltet ist, geben die Ströme durch die Transistoren den Strom durch die Induktivität L an.
  • Der Verstärker arbeitet als Stromeingangsverstärker. In der ersten Konfiguration (Phase F1) ist ein Stromspiegel M1, M2 zwischen dem Knoten V3 und VOUT gekoppelt. Die Schalter S3, S4, S5 und S7 sind geschlossen (leitend). Die Schalter S1, S2 und S6 sind offen (nicht leitend). Der Strom ISDS, der im Wesentlichen proportional zu dem Strom ID durch den Transistor MD ist, wird in den Transistor M7 und von dort zu Masse gespeist. ID ist jedoch gleich dem Strom IL durch die Induktivität L, da der Leistungsschalter MSW abgeschaltet ist (nicht leitend ist). Da die Spannungspegel an den Knoten V1 und V2 gleich und über die Schalter S3, S4 an Masse gekoppelt sind, kann der Strom ISENSE durch den Transistor M8 eine wohldefinierte Funktion des Stroms ISDS durch M7 sein. Der Strom ISENSE durch M8 kann proportional zu dem Strom ISDS durch M7 sein. Wenn der Strom IL steigt, steigen auch der Strom ID und der Strom ISDS. Der zusätzliche Strom führt dazu, dass der Spannungspegel am Steuergate des Transistors M7 steigt und die Transistoren M7 und M8 ihre Drain-Ströme erhöhen, bis der Drain-Strom M6 gleich I0/2 ist. Dieser Steuermechanismus wird dazu verwendet, sicherzustellen, dass der Strom durch M8 von dem Induktivitätsstrom IL abhängig ist (z. B. proportional dazu ist).
  • In der zweiten Konfiguration (Phase F2) ist der Knoten V3 an VOUT gekoppelt. Der Transistor M7 ist durch den Schalter S5 von dem Knoten V3 entkoppelt. Die Knoten V1 und V2 (d. h. die Source-Anschlüsse der Transistoren M3 bis M6) sind an die Drain-Anschlüsse der Transistoren MSWS bzw. MSW gekoppelt. Der Strom ISWS durch den Erfassungstransistor MSWS ist von dem Strom ISW durch den Leistungstransistor MSW abhängig. Der Leistungstransistor MSW und der Erfassungstransistor MSWS empfangen beide den halben Arbeitsstrom I0 (I0/2). Der variable Anteil des Stroms durch MSW ist ISW. Der variable Anteil des Stroms durch MSWS ist ISENSE. Die Stromspiegelkonfiguration mit den Transistoren M3, M4, M5, M6 und den Transistoren M1 und M2 sorgt dafür, dass der Spannungspegel am Knoten V1 auf den Knoten V2 gespiegelt wird und die Drain-Anschlüsse der Transistoren MSW und MSWS den gleichen Spannungspegel haben. ISENSE reflektiert dann die Höhe und die Änderungen des Stroms ISW. ISW ist jedoch gleich dem Strom IL durch die Induktivität L.
  • Die Stromverstärkerstufe 100 stellt mindestens einen ersten Knoten (V3) bereit, der in der ersten Konfiguration einen ersten Spannungspegel annimmt, und mindestens einen zweiten Knoten (V1), der in der zweiten Konfiguration einen zweiten Spannungspegel annimmt. Der Spannungspegel am ersten Knoten ändert sich in der zweiten Konfiguration. Der Spannungspegel am zweiten Knoten ändert sich in der ersten Konfiguration Der erste Knoten ist in der zweiten Konfiguration an einen Versorgungsspannungspegel gekoppelt (in dieser Ausführungsform handelt es sich um den positiven Versorgungsspannungspegel, die Ausgangsspannung VOUT). In der ersten Konfiguration ist der zweite Knoten an einen Versorgungsspannungspegel gekoppelt (in dieser Ausführungsform handelt es sich um den negativen Versorgungsspannungspegel, Masse GND). Das bedeutet, dass der erste Knoten und der zweite Knoten auf einer ersten und einer zweiten Seite des Stromverstärkers, die gegenüberliegen, angeordnet sein können (zum Beispiel auf einer ersten Seite, die an den positiven Versorgungsspannungspegel gekoppelt ist, und einer zweiten Seite, die an den negativen Versorgungsspannungspegel gekoppelt ist).
  • 3 zeigt ein vereinfachtes Schaltbild einer weiteren Ausführungsform der Erfindung. Die elektronische Vorrichtung 1 kann eine Schaltung 100 aufweisen, die im Wesentlichen der Schaltung 100, die in 2 gezeigt ist, ähnlich ist. Teile und Komponenten mit den gleichen Bezugszeichen haben die gleiche Funktionalität wie in 3. Diese Ausführungsform ist jedoch so ausgeführt, dass sie ohne die in 2 gezeigten Schalter S7 und S6 arbeitet. Der Schaltvorgang und die zeitliche Abstimmung der Schalter S6 und S7 kann besonders anspruchsvoll und schwer einstellbar sein. Es kann somit vorteilhaft sein, die Widerstände R1 und R2 zwischen VOUT und den Drain-Anschlüssen der Transistoren M1 bzw. M2 zu koppeln. Die Schalter S7 und S6 können dann weggelassen werden. Auch ohne die Schalter S6, S7 arbeitet die Schaltung 100 wie oben beschrieben, und der Strom ISENSE kann weiterhin von dem Induktivitätsstrom IL abhängig sein.
  • 4 zeigt ein vereinfachtes Schaltbild einer elektronischen Vorrichtung 1 zur Abwärtswandlung gemäß einer Ausführungsform der Erfindung. Die elektronische Vorrichtung 1 kann eine integrierte elektronische Vorrichtung wie etwa eine integrierte Halbleiter-Schaltung zur DC-DC-Umwandlung, insbesondere ein Abwärtswandler sein. Einige Teile der elektronischen Vorrichtung können nicht integriert sein, wie etwa die Induktivität L oder der Bufferkondensator CL. Die primäre Spannungsversorgung VIN kann extern an die Vorrichtung angelegt werden. Die Leistungstransistoren MD und MSW können entweder integriert oder extern sein. Ähnlich wie die Ausführungsformen aus 2 und 3 werden die beiden Transistoren MD und MSW abwechselnd mit den Steuersignalen GD und GS, die an die Steuergates der Transistoren angelegt werden, ein- und abgeschaltet. Die elektronische Vorrichtung 1 kann auch entsprechende Steuerund Treiberstufen zur Erzeugung der Signale GD und GS aufweisen, die nicht gezeigt sind. Die Treibersignale GS und GD können nicht überlappende Taktsignale mit der gleichen Taktfrequenz sein. Sie können in Übereinstimmung mit einem Pulsbreitenmodulationsschema moduliert sein, um den Ausgangsspannungspegel VOUT und/oder den Induktivitätsstrom IIND einzustellen und zu steuern. Die Schaltung 100 arbeitet im Wesentlichen ähnlich wie die Schaltung 100 aus den 2 und 3.
  • Der Transistor M1 ist entweder mit seinem Source-Anschluss an VIN oder an VIND gekoppelt. Das Steuergate und der Drain-Anschluss des Transistors M1 sind zusammengekoppelt (diodengekoppelt). Der Drain-Anschluss des Transistors M1 ist auch an den Drain-Anschluss des Transistors M3 gekoppelt. Das Gate des Transistors M1 ist an das Gate des Transistors M2 gekoppelt. Der Source-Anschluss des Transistors M2 ist an den Knoten V3 gekoppelt. Der Knoten V3 ist an einen Schalter S6 gekoppelt, dessen andere Seite an VIN gekoppelt ist. Der Drain-Anschluss des Transistors M2 ist an den Drain-Anschluss des Transistors M6 gekoppelt. Die Gates der Transistoren M3, M4, M5 und M6 sind zusammengekoppelt. Der Drain-Anschluss des Transistors M6 ist an den Drain-Anschluss des Transistors M2 gekoppelt. Der Source-Anschluss des Transistors M6 ist an den Knoten V2 gekoppelt. Die Drain-Anschlüsse und Gates der Transistoren M4 und M5 sind zusammengekoppelt und an eine Stromquelle I0 gekoppelt. Der Source-Anschluss des Transistors M4 ist an den Knoten V1 gekoppelt, und der Source-Anschluss des Transistors M5 ist an den Knoten V2 gekoppelt. Der Source-Anschluss des Transistors M3 ist auch an den Knoten V1 gekoppelt. Der Knoten V1 ist an die Schalter S3 und S4 gekoppelt, um entweder auf den Source-Anschluss des Erfassungstransistors MDS oder auf Masse geschaltet zu werden. Der Knoten V2 ist an Masse GND gekoppelt. Die Schalter S1 und S2 werden mit dem Gatetreibersignal GS des Leistungstransistors MSW angesteuert, während die Schalter S3 und S4 mit dem invertierten Treibersignal GS angesteuert werden. Es kann ein Inverter I1 zur Erzeugung des invertierten Treibersignals vorgesehen sein. Die Schalter S7 und S5 werden mit dem Treibersignal GD für den Leistungstransistor MD angesteuert. Das invertierte Gatetreibersignal GD wird zur Ansteuerung des Schalters S6 verwendet. Es kann ein Inverter I2 zur Erzeugung des invertierten Gatetreibersignals vorgesehen sein. Darüber hinaus gibt es Transistoren M7 und M8, deren Steuergates an die Drain-Anschlüsse der Transistoren M2 und M6 gekoppelt sind. Der Drain-Anschluss des Transistors M7 ist an den Schalter S5 gekoppelt, um während der Phase F1 selektiv mit dem Knoten V3 verbunden zu werden. Der Source-Anschluss des Transistors M7 ist an den Knoten V2, d. h. entweder über den Schalter S1 an den Drain-Anschluss des Leistungstransistors MSW oder über den Schalter S4 an Masse gekoppelt. Der Drain-Anschluss des Transistors M8 ist an den Knoten V1, d. h. entweder über den Schalter S4 an den Source-Anschluss des Erfassungstransistors MDS oder über den Schalter S3 an Masse gekoppelt. Der Drain-Anschluss des Transistors M8 stellt den Erfassungsstrom ISENSE bereit, der so ausgebildet sein kann, dass er von dem Strom IIND durch die Induktivität L abhängig ist (zum Beispiel proportional dazu ist).
  • Die Transistoren MDS und MSWS bilden den ersten und zweiten Erfassungstransistor und sind so ausgeführt, dass sie die Ströme durch die entsprechenden Leistungstransistoren MD und MSW erfassen. Die Schaltung 100 ist im Allgemeinen so ausgeführt, dass sie einen Erfassungsstrom ISENSE bereitstellt, der proportional zu dem Strom IIND durch die Induktivität L ist, der entweder dem Strom durch den ersten Leistungstransistor MD oder den zweiten Leistungstransistor MSW entspricht, von denen nur einer auf einmal eingeschaltet ist. Die elektronische Vorrichtung wandelt die Eingangsspannung VIN in die Ausgangsspannung VOUT um, die am Kondensator CL zwischengespeichert wird.
  • Das Steuergate des ersten Erfassungstransistors MDS empfängt auch das Treibersignal GD für den ersten Leistungstransistor MD. Die Drain-Anschlüsse der Transistoren MD und MDS sind beide an eine Seite der Induktivität L, d. h. an den Knoten VIND gekoppelt. Der Source-Anschluss des Leistungstransistors MD ist an Masse GND gekoppelt. Das Steuergate des zweiten Erfassungstransistors MSWS wird auch mit dem Treibersignal GS angesteuert, das für den zweiten Leistungstransistor MSW verwendet wird. Die Drain-Anschlüsse von MSW und MSWS sind beide an VIN gekoppelt. Der Source-Anschluss des Transistors MSW ist an den Knoten VIND gekoppelt, d. h. er ist auch an die Drain-Anschlüsse der Transistoren MD und MDS und an eine Seite der Induktivität L gekoppelt. Das bedeutet, dass die Erfassungstransistoren MDS und MSWS und ihre jeweiligen Leistungstransistoren MD und MSW an ihren Steuergates und ihren Drain-Anschlüssen zusammengekoppelt sind. Die Source-Anschlüsse der Erfassungstransistoren MDS und MSWS und der Source-Anschluss des Leistungstransistors MSW können über die Schalter S4, S1 und S2 selektiv an den Stromeingangsverstärker gekoppelt werden.
  • Der Verstärker weist die Transistoren M1, M2, M3, M4, M5, M6, M7 und M8 und die Schalter S1 bis S7 auf. Der Verstärker kann durch die Schalter S1 bis S7 konfiguriert werden. Der Verstärker ist so konfiguriert, dass er wie zuvor beschrieben während einer Phase F1 eine erste Konfiguration und während einer Phase F2 eine zweite Konfiguration annimmt.
  • In der Phase F1 sind die Schalter S1, S2, S3 und S5 leitend, und der Leistungstransistor MSW und der Erfassungstransistor MSWS sind eingeschaltet (das Signal GS ist hoch und das Signal GD ist niedrig). Die Transistoren M3, M4, M5 und M6 werden mit der Stromquelle I0 vorgespannt. Jeder Transistor M3 bis M6 hat einen Drain-Strom I0/2. Dieser Drain-Strom fließt auch durch die Transistoren M1 und M2 (Stromspiegel) und durch die Transistoren MSW und MSWS. Die Spannungspegel an den Knoten V3 und V4 sind im Wesentlichen die Gleichen. Das bedeutet, dass die Transistoren MSW und MSWS in der Phase F1 am Drain-Anschluss, am Gate und am Source-Anschluss die gleichen Spannungspegel haben. Wenn der Induktivitätsstrom IIND durch die Induktivität L steigt, steigen auch der Strom ISW durch MSW und der Strom ISWS durch MSWS. Die Transistoren M3 und M6 sind auf einen Drain-Strom von I0/2 vorgespannt. Wenn mehr Strom in M2 und M6 eingespeist wird, fließt der zusätzliche Strom durch den Transistor M7. Die Gatespannung des Transistors M7 steigt, wenn der Strom ISWS steigt, und sinkt, wenn der Strom ISWS sinkt. Der Transistor M8 hat die gleiche Source- und Gatespannung wie der Transistor M7. Somit ist der Drain-Strom ISENSE des Transistors M8 von dem Induktivitätsstrom IIND abhängig (z. B. proportional dazu).
  • In der zweiten Konfiguration während der Phase F2 wird der Strom durch den Transistor MD mit dem Transistor MDS und mit dem gleichen Stromverstärker mit den Transistoren M1 bis M8 und den Schaltern S1 bis S7 erfasst. In der Phase F2 sind die Schalter S1, S2, S3 und S5 nicht leitend, und die Schalter S4, S6 und S7 sind leitend. Der Induktivitätsstrom IIND wird nun durch den Transistor MD als Strom ID eingespeist. Der Strom ID fließt von Masse zu VIND und dann durch die Induktivität L. Die Spannungspegel V1 und V2 an der niedrigeren Seite des Stromverstärkers sind nun im Wesentlichen gleich. Der Ruhewert des Stroms ISDS (und somit auch von ISENSE) ist I0/2. Wenn IIND steigt, steigt auch ID. Dies führt zu einer Erhöhung der Gatespannung des Transistors M8 und somit zu einem steigenden ISENSE. Wenn IIND sinkt, sinkt auch die Gatespannung des Transistors M8, und ISENSE sinkt. Somit ist auch in der Phase F2 der Drain-Strom ISENSE des Transistors M8 von dem Induktivitätsstrom IIND abhängig (z. B. proportional dazu). Der Strom durch die Erfassungstransistoren MDS, MSWS und somit der Erfassungsstrom ISENSE kann dann eine Funktion der Aspektverhältnisse (Kanalbreite zu Kanallänge) der Transistoren MD, MSW bzw. MDS, MSWS sein.
  • Der Stromverstärker ist so ausgeführt, dass er dafür sorgt, dass entweder der Strom durch MDS, der proportional zu dem Strom durch MD ist, oder der Strom durch MSWS, der proportional zu dem Strom durch MSW ist, dazu verwendet wird, den Strom ISENSE durch den Transistor M8 zu definieren. Der Strom ISENSE kann dann als Indikator für die Höhe des Stroms durch die Induktivität verwendet werden, da er entweder von dem Strom durch den Leistungstransistor MD oder dem Strom durch den Leistungstransistor MSW abhängig ist (oder sogar proportional dazu ist). Da nur einer der Leistungstransistoren MD oder MSW eingeschaltet ist, geben die Ströme durch die Transistoren den Strom durch die Induktivität L an.
  • Die Erfindung wurde im Vorhergehenden zwar anhand besonderer Ausführungsformen beschrieben, sie ist jedoch nicht auf diese Ausführungsformen beschränkt, und der Fachmann wird zweifellos weitere Alternativen finden, die im Umfang der Erfindung, wie sie beansprucht ist, liegen.

Claims (3)

  1. Elektronische Vorrichtung (1) mit einer Schaltung (100) zur Messung eines Stroms (IL) in einer Induktivität (L), wobei der Strom (IL) in der Induktivität (L) durch abwechselndes Schalten eines ersten Leistungstransistors (MD) und eines zweiten Leistungstransistors (MSW) gesteuert wird, die jeweils eine drain Elektrode, eine source Elektrode und ein Steuergate aufweisen, wobei die Messschaltung (100) Folgendes aufweist: einen ersten Erfassungstransistor (MDS) mit einer drain Elektrode, einer source Elektrode und einem Steuergate, wobei der erste Erfassungstransistor (MDS) mit einem Steuergate an das Steuergate des ersten Leistungstransistors (MD) und mit einer source Elektrode an die source Elektrode des ersten Leistungstransistors (MD) gekoppelt ist; einen zweiten Erfassungstransistor (MSWS) mit einer drain Elektrode, einer source Elektrode und einem Steuergate, wobei der zweite Erfassungstransistor (MSWS) mit dem Steuergate an das Steuergate des zweiten Leistungstransistors (MSW) und mit der source Elektrode an die source Elektrode des zweiten Leistungstransistors (MSW) gekoppelt ist; und einen Verstärker, der entweder in einer ersten Konfiguration betreibbar ist, um während einer ersten von zwei nicht überlappenden Taktperioden einen Erfassungsstrom (ISENSE) bereitzustellen, der von einem ersten Strom (ISDS) durch den ersten Erfassungstransistor (MDS) abhängig ist, oder in einer zweiten Konfiguration, um während einer zweiten Taktperiode den Erfassungsstrom (ISENSE) in Abhängigkeit von einem zweiten Strom (ISWS) durch den zweiten Erfassungstransistor (MSWS) bereitzustellen, um abwechselnd einen Strom durch den ersten Leistungstransistor (MD) mit dem ersten Erfassungstransistor (MDS) und durch den zweiten Leistungstransistor (MSW) mit dem zweiten Erfassungstransistor (MSWS) zu erfassen, wobei der Erfassungsstrom (ISENSE) proportional zum Strom (IL) durch die Induktivität (L) ist, und wobei der Verstärker eine Stromspiegelkonfiguration aufweist, die so konfiguriert ist, dass in der ersten Konfiguration die drain Elektrode des ersten Erfassungstransistors (MDS) und die drain Elektrode des ersten Leistungstransistors (MD) den gleichen Spannungspegel haben, und in der zweiten Konfiguration die drain Elektrode des zweiten Erfassungstransistors (MSWS) und die drain Elektrode des zweiten Leistungstransistors (MSW) den gleichen Spannungspegel haben.
  2. Elektronische Vorrichtung (1) nach Anspruch 1, bei welcher der Verstärker ein Stromeingangsverstärker ist, der so ausgeführt ist, dass er abwechselnd den Strom (ISDS) durch den ersten Erfassungstransistor (MDS) oder den Strom (ISWS) durch den zweiten Erfassungstransistor (MSWS) empfängt und den Erfassungsstrom (ISENSE) an einem Ausgang bereitstellt, der von den Strömen durch den ersten oder den zweiten Erfassungstransistor (MDS, MSWS) abhängig ist.
  3. Verfahren zur Messung eines Stroms (IL) in einer Induktivität (L), bei dem der Strom (IL) in der Induktivität (L) durch ein abwechselndes Schalten eines ersten Leistungstransistors (MD) und eines zweiten Leistungstransistors (MSW) gesteuert wird, wobei das Verfahren Folgendes umfasst: Erfassen eines ersten Stroms (ISDS) durch den ersten Leistungstransistor (MD) mit einem ersten Erfassungstransistor (MDS) während einer ersten von zwei nicht überlappenden Taktperioden; Erfassen eines zweiten Stroms (ISWS) durch den zweiten Leistungstransistor (MSW) mit einem zweiten Erfassungstransistor (MSWS) während einer zweiten Taktperiode, Verwenden eines Verstärkers in einer ersten Konfiguration, um während der ersten Taktperiode einen Erfassungsstrom (ISENSE) bereitzustellen, der von dem ersten Strom (ISDS) abhängig ist, und Verwenden des Verstärkers in einer zweiten Konfiguration, um während der zweiten Taktperiode den Erfassungsstrom (ISENSE) in Abhängigkeit von dem zweiten Strom (ISWS) bereitzustellen, wobei der Erfassungsstrom (ISENSE) proportional zum Strom (IL) durch die Induktivität (L) ist, und wobei der Verstärker eine Stromspiegelkonfiguration aufweist, mit der in der ersten Konfiguration ein Spannungspegel an einer drain Elektrode des ersten Erfassungstransistors (MDS) während der ersten Taktperiode eingestellt wird und mit der in der zweiten Konfiguration ein Spannungspegel an einer drain Elektrode des zweiten Erfassungstransistors (MSWS) während der zweiten Taktperiode eingestellt wird.
DE102009037649.6A 2009-08-14 2009-08-14 Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung Active DE102009037649B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102009037649.6A DE102009037649B4 (de) 2009-08-14 2009-08-14 Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung
US12/851,909 US8493077B2 (en) 2009-08-14 2010-08-06 Electronic device and method for inductor current measurement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009037649.6A DE102009037649B4 (de) 2009-08-14 2009-08-14 Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung

Publications (2)

Publication Number Publication Date
DE102009037649A1 DE102009037649A1 (de) 2011-02-17
DE102009037649B4 true DE102009037649B4 (de) 2017-11-23

Family

ID=43448348

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009037649.6A Active DE102009037649B4 (de) 2009-08-14 2009-08-14 Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung

Country Status (2)

Country Link
US (1) US8493077B2 (de)
DE (1) DE102009037649B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476917B2 (en) * 2010-01-29 2013-07-02 Freescale Semiconductor, Inc. Quiescent current (IDDQ) indication and testing apparatus and methods
CN105785101B (zh) * 2016-03-04 2018-09-07 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种高效电感电流检测电路
US10958167B2 (en) 2018-08-08 2021-03-23 Qualcomm Incorporated Current sensing in an on-die direct current-direct current (DC-DC) converter for measuring delivered power
US11303210B2 (en) * 2019-12-09 2022-04-12 Texas Instruments Incorporated Current sense circuit topology
CN113075607B (zh) * 2021-03-18 2022-04-22 浙江聚创智能科技有限公司 一种电子式断路器内计量型互感器自取电式测量电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377034B1 (en) * 2000-12-11 2002-04-23 Texas Instruments Incorporated Method and circuits for inductor current measurement in MOS switching regulators
EP1780881A1 (de) * 2005-10-27 2007-05-02 Wolfson Microelectronics Plc Kompensierte Strommessschaltung
US20080265850A1 (en) * 2007-04-25 2008-10-30 Freescale Semiconductor, Inc. Current sensor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420777A (en) 1993-06-07 1995-05-30 Nec Corporation Switching type DC-DC converter having increasing conversion efficiency at light load
JPH09140126A (ja) 1995-05-30 1997-05-27 Linear Technol Corp 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法
US6441598B1 (en) * 2001-11-05 2002-08-27 Texas Instruments Incorporated Synchronous rectifier circuit and method of use in switching voltage converter
US7042207B1 (en) * 2003-11-07 2006-05-09 National Semiconductor Corporation Inductive measurement system and method
US7756486B1 (en) * 2005-11-16 2010-07-13 Marvell International Ltd. Transmitter and receiver impedance control using shunt switches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377034B1 (en) * 2000-12-11 2002-04-23 Texas Instruments Incorporated Method and circuits for inductor current measurement in MOS switching regulators
EP1780881A1 (de) * 2005-10-27 2007-05-02 Wolfson Microelectronics Plc Kompensierte Strommessschaltung
US20080265850A1 (en) * 2007-04-25 2008-10-30 Freescale Semiconductor, Inc. Current sensor device

Also Published As

Publication number Publication date
DE102009037649A1 (de) 2011-02-17
US8493077B2 (en) 2013-07-23
US20110050250A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
DE102008044634B4 (de) Vorrichtung und Verfahren zum Erfassen eines Durchschnittswerts eines geschalteten Stromes in einer Spule
DE102014107017B4 (de) Schaltungsanordnung
DE102009012767B4 (de) Geschaltete Spannungsversorgung mit Stromabtastung
DE102011108738B3 (de) Laststromabtastschaltung und Verfahren
DE102015226526B4 (de) Hocheffizienz-DC-zu-DC-Wandler mit adaptiver Ausgangsstufe
DE102009001531A1 (de) Gleichrichterschaltung
DE102009024159A1 (de) Elektronische Vorrichtung und Verfahren zur DC-DC-Umwandlung mit variablem Arbeitsstrom
DE102009037649B4 (de) Elektronische Vorrichtung und Verfahren zur Induktivitätsstrommessung
DE112005000026T5 (de) Gleichspannungswandler und Wandlervorrichtung
DE112005001308T5 (de) Bi-direktionale Stromerkennung durch Überwachen der VS Spannung in einer Halb- oder Vollbrückenschaltung
DE102013106744A1 (de) Spannungsregelschaltung
DE102010006865A1 (de) Stromquelle, Stromquellenanordnung und deren Verwendung
DE112018007757T5 (de) Schaltnetzteil, integrierte halbleiterschaltungseinrichtung und differentialeingangsschaltung
DE102015108590B4 (de) Ansteuerschaltung und halbleitervorrichtung
WO2007079907A1 (de) Schaltungsanordnung zur energieversorgung einer batterie und zugehöriges verfahren
DE19838657B4 (de) Schaltungsanordnung zum Erfassen des Laststromes eines Leistungs-Feldeffekt-Halbleiterbauelementes
DE102016122191A1 (de) Stromschwellenwerterkennung bei Synchronregelung
DE102013106376B4 (de) Massefreier Vorspannungsgenerator
DE3016108C2 (de) Spannungsprüfschaltung
DE19824199C1 (de) Integrierte, temperaturkompensierte Verstärkerschaltung
DE102016115879B4 (de) Nachverfolgungs-Hochgeschwindigkeitsstromerfassungssystem
DE19835667A1 (de) Gleichspannungswandler
DE102015117901B4 (de) System und Verfahren für eine Diagnoseschaltung
DE19918042A1 (de) Schaltungsanordnung zur Unterstromerkennung an einem MOS-Leistungstransistor
DE102004017146B4 (de) Schaltwandler mit wenigstens zwei Wandlerstufen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE