CN102754184A - 具有调制掺杂的半导体装置结构及相关的方法 - Google Patents

具有调制掺杂的半导体装置结构及相关的方法 Download PDF

Info

Publication number
CN102754184A
CN102754184A CN2010800640332A CN201080064033A CN102754184A CN 102754184 A CN102754184 A CN 102754184A CN 2010800640332 A CN2010800640332 A CN 2010800640332A CN 201080064033 A CN201080064033 A CN 201080064033A CN 102754184 A CN102754184 A CN 102754184A
Authority
CN
China
Prior art keywords
dopant
concentration
doped
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800640332A
Other languages
English (en)
Inventor
D.C.德里斯科尔
A.查文
A.W.萨克斯勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN102754184A publication Critical patent/CN102754184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

一种半导体装置，其可以包括具有调制掺杂物浓度的掺杂半导体区域。该掺杂半导体区域可以是硅掺杂III族氮化物半导体区域，其中硅的掺杂物浓度在III族氮化物半导体区域内被调制。此外，半导体有源区域可以被构造成响应于通过其中的电信号而产生光。还讨论了相关的方法、装置和结构。

Description

具有调制掺杂的半导体装置结构及相关的方法
技术领域
本发明涉及半导体装置和/或制造方法，因此，且更具体地涉及可以在III族氮化物半导体装置中使用的结构、装置和/或方法。
背景技术
发光二极管被广泛地用在消费者应用和商业应用中。如本领域技术人员所众所周知的那样，发光二极管通常包括在微电子基底上的二极管区域。微电子基底可以例如包括砷化镓、磷化镓、其合金、碳化硅和/或蓝宝石。LED的持续发展已经带来了高度高效和机械耐用的能够覆盖可见光谱及可见光谱外的光源。这些属性当与固态装置的潜在的长使用寿命结合时可以实现多种新的显示应用，并且可以使LED处于与地位牢固的白炽灯竞争的位置。
例如基于III族氮化物的LED可以在生长基底（例如碳化硅基底）上制造，以提供水平装置（具有在LED的同一侧上的两个电接触）或竖直装置（具有在LED的相反侧上的电接触）。另外，在制造后，生长基底可以保持在LED上或者可以被去除（例如，通过蚀刻、研磨、抛光等）。生长基底可以例如被去除以减小产生的LED的厚度和/或以减小通过竖直LED的正向电压。水平装置（具有或者不具有生长基底）例如可以通过倒装芯片的方式（例如，使用焊料）键合于载体基底或印刷电路板，或者通过引线键合。竖直装置（具有或者不具有生长基底）可以具有焊料键合到载体基底或印刷电路板的第一端子以及引线键合到载体基底或印刷电路板的第二端子。
在碳化硅基底上制造基于III族氮化物的LED的一个困难一直在于为LED制造高质量且低电阻的外延层。氮化镓层（或其他III族氮化物层）例如可以被掺杂诸如硅的n型掺杂物，以增大其多数载流子浓度并由此减小通过所产生的LED的正向电压。然而，用硅掺杂可能增大硅掺杂氮化镓层与碳化硅生长基底之间的晶格失配，由此增加了氮化镓层（或其他III族氮化物层）中的和/或形成在其上的外延层中的裂纹。由于增加硅掺杂而导致降低了的晶体质量可能增加产生的LED的正向压降和/或以另外的方式降低性能。换言之，为了减小阻力而提供的硅掺杂可以降低晶体质量（由于增大的裂纹）由此降低性能。
因此，在本领域仍然存在例如通过在保持和/或提高晶体质量的同时降低正向电压来提供用于如LED的半导体装置的改进的外延III族氮化物层的需要。
发明内容
根据本发明的一些实施例，半导体装置可以包括掺杂的半导体区域，其中掺杂的半导体区域的掺杂物浓度在多个区间上被调制。每个区间可以包括具有相对低的掺杂物浓度的至少一个部分和具有相对高的掺杂物浓度的至少一个部分，所述相对高的掺杂物浓度显著地大于所述相对低的掺杂物浓度。作为示例，不同的调制区间可以具有相同或不同的厚度，和/或已掺杂半导体区域可以是掺杂III族氮化物的半导体区域。
根据本发明的其他实施例，形成半导体装置的方法可以包括形成掺杂半导体区域。掺杂半导体区域的掺杂物浓度可以在多个区间上被调制。每个区间可以包括具有相对低的掺杂物浓度的至少一个部分和具有相对高的掺杂物浓度的至少一个部分，所述相对高的掺杂物浓度显著地大于所述相对低的掺杂物浓度。作为示例，不同的调制区间可以具有相同或不同的厚度，和/或掺杂半导体区域可以是掺杂III族氮化物的半导体区域。
根据本发明的一些实施例，III族氮化物半导体装置可以包括：掺杂III族氮化物半导体区域，其中III族氮化物半导体区域的掺杂物浓度被调制；以及在掺杂III族氮化物半导体区域上的半导体有源区域。掺杂III族氮化物半导体区域可以包括硅掺杂III族氮化物半导体区域，并且硅的掺杂物浓度可以在III族氮化物半导体区域内调制。另外，半导体有源区域可构造成响应于通过其中的电信号而产生光。
III族氮化物半导体区域可以包括III族氮化物超晶格，并且调制掺杂物浓度的图案可以通过该超晶格提供。另外，调制掺杂物浓度的周期可以大于超晶格的周期。超晶格可以包括具有不同铟浓度的交替层的超晶格图案。
III族氮化物半导体区域可以包括GaN层，并且调制掺杂物浓度的图案可以通过该GaN层提供。III族氮化物半导体区域还可以包括GaN层与有源区域之间的III族氮化物超晶格。
调制掺杂物浓度可以限定不同掺杂物浓度的重复图案，其中具有重复图案的最高掺杂物浓度比具有重复图案的最低掺杂物浓度大至少50%。还可以在掺杂III族氮化物半导体区域上设置碳化硅基底，使得掺杂III族氮化物半导体区域位于碳化硅基底与半导体有源区域之间，和/或半导体有源区域可以包括量子阱结构。此外，可以在半导体有源区域上设置半导体接触层，使得半导体有源区域位于半导体接触层与III族氮化物半导体区域之间，并且半导体接触层和掺杂III族氮化物半导体区域可以具有相反的导电类型。
根据本发明的其他实施例，形成III族氮化物半导体装置的方法可以包括：形成掺杂III族氮化物半导体区域，其中III族氮化物半导体区域的掺杂物浓度被调制；以及在掺杂III族氮化物半导体区域上形成半导体有源区域。掺杂III族氮化物半导体区域可以包括硅掺杂III族氮化物半导体区域，并且硅的掺杂物浓度可以在III族氮化物半导体区域内调制。另外，半导体有源区域可构造成响应于通过其中的电信号而产生光。
III族氮化物半导体区域可以包括III族氮化物超晶格，并且调制掺杂物浓度的图案可以通过该超晶格提供。调制掺杂物浓度的周期大于超晶格的周期。超晶格可以包括具有不同铟浓度的交替层的超晶格图案。III族氮化物半导体区域可以包括GaN层，并且调制掺杂物浓度的图案可以通过该GaN层提供。III族氮化物半导体区域可以包括GaN层与有源区域之间的III族氮化物超晶格。
调制掺杂物浓度可以限定不同掺杂物浓度的重复图案，其中具有重复图案的最高掺杂物浓度比具有重复图案的最低掺杂物浓度大至少50%。
形成掺杂III族氮化物半导体区域可以包括在碳化硅基底上形成掺杂III族氮化物半导体区域，使得掺杂III族氮化物半导体区域位于碳化硅基底与半导体有源区域之间。例如，掺杂III族氮化物半导体区域和半导体有源区域中的每一个可以通过外延沉积在基本单晶碳化硅基底上形成，使得其晶体结构是匹配的。
半导体有源区域可以包括量子阱结构。此外，可以在半导体有源区域上形成半导体接触层，使得半导体有源区域位于半导体接触层与III族氮化物半导体区域之间，并且半导体接触层和掺杂III族氮化物半导体区域可以具有相反的导电类型。半导体有源区域可以构造成响应于通过其中的电信号而产生光。
附图说明
当结合附图阅读时，根据下文对本发明的具体实施例的详细描述将更容易理解本发明的其他特征，其中：
图1是结合有本发明的实施例的III族氮化物发光二极管的示意性图示；
图2是结合有本发明的另外实施例的III族氮化物发光二极管的示意性图示；
图3是根据本发明的另外实施例的量子阱结构和多量子阱结构的示意性图示；
图4是结合有本发明的另外实施例的III族氮化物发光二极管的示意性图示；
图5是根据本发明的又一些实施例的包括基极层结构的III族氮化物发光二极管的示意性图示；
图6-18是根据本发明的实施例的调制硅掺杂物图案的图表；以及
图19是根据本发明的另外实施例的基极层结构的示意性图示。
图20是示出对于根据本发明的实施例的水平LED装置中的n-GaN层的不同平均硅掺杂水平的正向电压（Vf）的图表。
具体实施方式
现在将在下文中参照附图更完整地描述本发明，在附图中示出了本发明的实施例。然而，本发明不应被解释为局限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开透彻而完整，并将本发明的范围完整地传达给本领域技术人员。在附图中，为了清楚起见放大了层和区域的厚度。相似的附图标记在所有的附图中指代相似的元件。如在本文中使用的，术语“和/或”包括相关的所列项中的一个或多个的任何和所有组合。
本文使用的术语仅仅用于描述特定实施例的目的，并不意在限制本发明。如本文所使用的，单数形式“一”、“该”意在也包括复数形式，除非上下文明确地另有说明。另外应当理解，术语“包括”和/或“包含”在其被使用在在本文中时指明所述及的特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
应当理解，当诸如层、区域或基底之类的元件称为“位于”另一个元件“上”或者“延伸到”另一个元件“上”时，该元件可以直接地“位于”所述另一个元件“上”或者直接“延伸到”所述另一个元件“上”，或者，也可以存在居间元件。相反，当元件称为直接地“位于”另一个元件“上”或者直接地“延伸到”另一个元件“上”时，则不存在居间元件。还应当理解，当元件称为“连接于”或“耦合于”另一个元件时，该元件可以直接地连接于或耦合于所述另一个元件，或者可以存在居间元件。相反，当元件称为“直接地连接于”或“直接地耦合于”另一个元件时，则不存在居间元件。本领域技术人员还将认识到，涉及到与另一个特征“相邻”设置的结构或特征可以具有位于该相邻特征之上或之下的部分。
将理解到，尽管术语第一、第二等可以在本文中用来描述各种元件、部件、区域、层和/或部分，但这些元件、部件、区域、层和/或部分不应受这些术语限制。这些术语仅仅用来将一个元件、部件、区域、层或部分与另一个区域、层或部分相区分。因此，下面讨论的第一元件、部件、区域、层或部分可以称为第二元件、部件、区域、层或部分而不偏离本发明的教导。
另外，诸如“下”或“底”和“上”或“顶”之类的相对术语可以在本文中用来描述如在附图中图示的一个元件与另一个元件的关系。将理解的是，除了图中描绘的方向之外，相对术语意在还涵盖装置的不同方向。例如，如果图中的装置被翻转，那么描述为在其他元件的“下”侧的元件将被定向在所述其他元件的“上”侧。示例性的术语“下”因此能够取决于图的特定方向而涵盖“下”和“上”两个方向。类似地，如果其中一个图中的装置被翻转，那么描述为在其他元件的“下方”或“之下”的元件将被定向在所述其他元件的“上方”。示例性的术语“下方”或“之下”因此能够涵盖上方和下方两个方向。
在此参照截面示意图来描述本发明的实施例，这些截面示意图是本发明的理想实施例的示意性图示。因此，例如由于制造技术和/或公差的从图示形状的变型是可以预想到的。因此，本发明的实施例不应解释为局限于本文示出的区域的特定形状而是包括例如由制造导致的形状偏差。例如，图示或描述为矩形的蚀刻区域一般将具有圆形或弯曲特征。因此，在附图中图示的区域本质上是示意性的，并且其形状不意在图示装置的区域的精确形状，并且不意在限制本发明的范围。
参照特征在于具有诸如n型或p型的导电类型的半导体层和/或区域描述本发明的一些实施例，其中导电类型指的是层和/或区域中的多数载流子浓度。因此，n型材料具有带负电的电子的多数载流子平衡浓度，而p型材料具有带正电的空穴的多数载流子平衡浓度。一些材料可以标有“+”或“-”（如在N+、N-、P+、P-、N++、N--、P++、P--等中的那样），以表示与另一个层或区域相比相对较大（“+”）或相对较小（“-”）的多数载流子浓度。然而，这种标注并不暗示在层或区域中存在特定浓度的多数或少数载流子。
除非另有限定，否则本文使用的所有术语（包括技术术语和科学术语）都具有与如本发明所属领域的普通技术人员所普遍理解的含义相同的含义。还将理解的是，诸如在常用的词典中定义的术语之类的术语应当解释为具有与其在相关领域的背景中的含义相一致的含义，并且不应以理想化的形式或过于正式的意义来解释，除非本文明确地进行了这样的限定。
本文讨论的碳化硅（SiC）基底/层可以是4H多型碳化硅基底/层。然而，也可以使用诸如3C、6H或15R多型之类的其他碳化硅后选多型。适当的SiC基底可以从北卡罗来纳州的Durham的Cree Research公司获得，该公司为本发明的受让人，并且在科技文献以及多个共同转让的美国专利中阐述了制造这种基底的方法，这些专利包括但不限于美国专利No. Re. 34,861、美国专利No. 4,946,547和美国专利No. 5,200,022，这些科技文献和专利的公开通过参引的方式被整体并入本文。
如在本文中使用的，术语“III族氮化物”指的是在氮与周期表的III族中的一个或多个元素——通常为铝（Al）、镓（Ga）和铟（In）——之间形成的那些半导体化合物。该术语还指诸如GaN、AlGaN和AlInGaN之类的二元、三元和四元化合物。III族元素还能够与氮组合以形成二元（例如，GaN）、三元（例如，AlGaN）和四元（例如，AlInGaN）化合物。这些化合物可以具有经验式，其中一摩尔的氮与总共一摩尔的III族元素组合。因此，诸如AlxGa1-xN（其中，1>x>0）之类的式子通常被用来描述这些化合物。用于III族氮化物的外延生长的技术已经变得发展的相当好了，并且已经在适当的科技文献中以及在共同转让的美国专利No. 5,210,051、美国专利No. 5,393,993和美国专利No. 5,523,589中进行了报道，这些科技文献和专利的公开通过参引的方式被全部并入本文。
尽管本文公开的LED的各种实施例包括基底，但本领域技术人员将理解到，在其上生长包括LED外延层的晶体外延生长基底可以被移除，并且独立式的外延层可以安装在替代载体基底上或子固定件上，其中与原始基底相比，该替代载体基底或子固定件可以具有更好的热、电、结构和/或光学特性。在此描述的本发明不限于具有晶体外延生长基底的结构，并且在此描述的本发明可以在其中外延层已经从其原始生长基底移除并键合到替代载体基底的结构方面使用。
将参照图示了发光二极管（LED）结构40的图1描述本发明的实施例。图1的LED结构40包括基底10，基底10可以是4H或6H n型碳化硅。基底10还可以包括蓝宝石、块状的氮化镓（GaN）、氮化铝（AlN）、氮化镓（GaN）、硅（Si）、铝酸锂、氧化锌（ZnO）、玻璃、钻石、砷化镓、或者任何其他合适的基底。在图1的LED结构40中还包括分层的半导体结构，该分层的半导体结构包括位于基底10上的基于氮化镓的半导体层。亦即，图示的LED结构40包括以下层：导电缓冲层11；第一硅掺杂GaN层12；第二硅掺杂GaN层14；包括硅掺杂GaN和/或InGaN的交替层的超晶格16；有源区域18，其可以通过多量子阱结构来提供；未掺杂GaN和/或AlGaN层22；掺杂有p型杂质的AlGaN层30；以及同样掺杂有p型杂质的GaN接触层32。该结构还包括位于基底10上的n型欧姆接触23和位于接触层32上的p型欧姆接触24。
缓冲层11可以是n型AlGaN。在美国专利5,393,993和5,523,589中以及在名称为“Vertical Geometry InGaN Light Emitting Diode”的美国公开专利No. 2002/0121642中提供了碳化硅和III族氮化物材料之间的缓冲层的示例，这些专利和公开中的每一个均被转让给本发明的受让人，这些专利和公开专利的公开过参引的方式并入，如同在此对其进行了完整的阐述一样。类似地，本发明的实施例还可以包括诸如在名称为“Group                                               
Figure 2010800640332100002DEST_PATH_IMAGE001
 Nitride Photonic Devices on Silicon Carbide Substrates With Conductive Buffer Interlay Structure”的美国专利No. 6,201,262中描述的结构那样的结构，该美国专利的公开通过参引的方式并入本文，如同在此对其进行了完整的阐述一样。
GaN层12可以在大约500 nm和7000 nm厚之间（包括500 nm和7000 nm），并且根据一些实施例，为大约4000 nm厚。以大约5x1017至7x1018 cm-3的水平用硅对GaN层12进行掺杂。GaN层14可以在大约10和500埃（Angstrom）厚之间（包括10埃和500埃），并且根据一些实施例，为大约80埃厚。可以小于大约5x1019 cm-3的水平用硅对GaN层14进行掺杂。
如图1所示，根据本发明的实施例的超晶格16包括InXGa1-XN和InYGa1-YN的交替层，其中X在0和1之间（包括0和1），并且X不等于Y。例如，X=0并且InGaN的交替层中的每一个的厚度为大约5埃至大约40埃厚（包括5埃和40埃），并且GaN的交替层中的每一个的厚度为大约5埃至大约100埃厚（包括5埃和100埃）。在某些实施例中，GaN层为大约30埃厚而InGaN层为大约15埃厚。超晶格16可以包括从大约5个到大约50个周期（其中，一个周期等于包括超晶格的每个InXGa1-XN和InYGa1-YN层的一次重复）。在一个实施例中，超晶格16包括25个周期。在另一个实施例中，超晶格16包括10个周期。然而，周期的数量可以例如通过增加相应的层的厚度来减少。因此，例如，使层的厚度加倍可以与周期的数量减半一起使用。可替代地，周期的数量和厚度可以彼此独立。
可以大约1x1017 cm-3至大约5x1019 cm-3的水平用诸如硅之类的n型杂质对超晶格16进行掺杂。这种掺杂物浓度可以是超晶格16的层的实际掺杂物浓度或平均掺杂物浓度。如果这种掺杂物浓度是平均掺杂物浓度，那么提供与超晶格16相邻且提供期望的平均掺杂物浓度的掺杂层可能是有益的，其中这些相邻的层的掺杂在这些相邻的层以及超晶格16上被均化。通过在基底10与有源区域18之间设置超晶格16，可以提供更好的表面以在其上生长基于InGaN的有源区域18。在不希望受任何操作理论的约束的情况下，发明人相信，超晶格16中的应变效应提供了有助于高质量的含InGaN有源区域的生长的生长表面。另外，已知超晶格对于装置的工作电压有影响。超晶格的厚度和组成参数的适当选择能够降低工作电压并增加光学效率。
超晶格16可以在氮或其他气体气氛中生长，其能够实现在结构中生长较高质量的InGaN层。通过在氮气氛中在硅掺杂GaN层上生长硅掺杂InGaN/GaN超晶格，可以实现应变优化了的具有改善的结晶度和导电性的结构。
在本发明的一些实施例中，有源区域18可以包括单量子阱或多量子阱结构以及单异质结或双异质结有源区域。在本发明的一些实施例中，有源区域18包括多量子阱结构，该多量子阱结构包括被势垒层分开的多个InGaN量子阱层（在图1中未示出）。
层22设置在有源区域18上并且可以是处在大约0和250埃厚之间（包括0埃和250埃）的未掺杂GaN或AlGaN。如在本文中使用的，未掺杂层/区域是指不是特意掺杂的层/区域。层22可以为大约35埃厚。如果层22包括AlGaN，那么这种层中的铝百分率可以为大约10%到大约30%，并且根据一些实施例，铝百分率可以为大约24%。层22中的铝的水平还可以以逐步的方式或连续降低的方式分级。层22可以在比量子阱区域25内的生长温度高的温度生长，以改善层22的晶体质量。附加的未掺杂GaN或AlGaN的层可以被包括在层22的附近。例如，LED 1可以包括位于有源区域18与层22之间的大约6埃至大约9埃厚的附加的未掺杂AlGaN层。
掺杂有诸如镁之类的p型杂质的AlGaN层30设置在层22上。AlGaN层30可以在大约0和300埃厚之间（包括0埃和300埃），并且根据一些实施例，AlGaN层30可以为大约150埃厚。p型GaN的接触层32设置在层30上，并且可以为大约1800埃厚。欧姆接触24和25分别设置在p-GaN接触层32上和基底10上。
图2示出了结合有多量子阱有源区域的本发明的另外实施例。图2中示出的本发明的实施例包括分层的半导体结构100，该分层的半导体结构100包括生长在基底10上的基于氮化镓的半导体层。如上所述，基底10可以是碳化硅（SiC）、蓝宝石、块状的氮化镓（GaN）、氮化铝（AlN）、氮化镓（GaN）、硅（Si）、镓酸锂（LiGaO2或LGO）、铝酸锂（LiAlO2）、氧化锌（ZnO）、砷化镓（GaAs）、磷化铟（InP）、玻璃、钻石、或者任何其他合适的基底。
如图2所示，根据本发明的一些实施例的LED可以包括：导电缓冲层11；第一硅掺杂GaN层12；第二硅掺杂GaN层14；包括硅掺杂GaN和/或InGaN的交替层的超晶格16；有源区域125，其包括多量子阱结构；未掺杂GaN或AlGaN层22；掺杂有p型杂质的AlGaN层30；以及同样掺杂有p型杂质的GaN接触层32。LED还可以包括位于基底10上的n型欧姆接触23和位于接触层32上的p型欧姆接触24。在基底10为蓝宝石或另一个绝缘的、半绝缘的或电阻基底的本发明实施例中，n型欧姆接触23将设置在n型GaN层12和/或n型GaN层14上。
如前面参照图1所描述的，缓冲层11可以是n型AlGaN。类似地，GaN层12可以在大约500 nm和7000 nm厚之间（包括500 nm和7000 nm），并且根据一些实施例，GaN层可以为大约4000 nm厚。可在大约5x1017至7x1018 cm-3的水平用硅对GaN层12进行掺杂。GaN层14可以是在大约10埃和500埃厚之间（包括10埃和500埃），并且根据一些实施例，GaN层14可以为大约80埃厚。可在大约小于5x1019 cm-3的水平用硅对GaN层14进行掺杂。还可以如前面参照图1所描述的那样设置超晶格16。
有源区域125包括多量子阱结构，该多量子阱结构包括被势垒层118分开的多个InGaN量子阱层120。势垒层118包括InXGa1-XN，其中0≤X<1。势垒层118的铟组分可以小于量子阱层120的铟组分，使得势垒层118具有比量子阱层120高的带隙。势垒层118和量子阱结构120可以不被掺杂（即，不是特意地掺杂诸如硅或镁之类的杂质原子）。然而，例如如果需要紫外线发射，则以小于5x1019 cm-3的水平用硅对势垒层118进行掺杂可能是理想的。
在本发明的另外实施例中，势垒层118包括AlXInYGa1-X-YN，其中0<X<1，0≤Y<1，并且X+Y≤1。通过在势垒层118的晶体中包括铝，势垒层118可以与量子阱层120晶格匹配，从而在量子阱层120中提供改善的结晶质量，这可以提高装置的发光效率。
参照图3，示出了提供基于氮化镓的装置的多量子阱结构的本发明的实施例。图3所示的多量子阱结构可以提供图1和/或图2所示的LED的有源区域。如在图3所见，有源区域225包括周期性重复的结构221，结构221包括：具有高晶体质量的阱支撑层218a、量子阱层220以及用作量子阱层220的保护盖层的盖层218b。当结构221生长时，盖层218b和阱支撑层218a一起形成相邻的量子阱220之间的势垒层。高质量阱支撑层218a可以以比用来生长InGaN量子阱层220的温度高的温度生长。在本发明的一些实施例中，阱支撑层218a以比盖层218b的生长速率慢的生长速率生长。在其他实施例中，在较低温度生长过程期间可以使用较低的生长速率，并且在较高温度生长过程期间可以使用较高的生长速率。例如，为了实现用于生长InGaN量子阱层220的高质量表面，阱支撑层218a可以以大约700℃和900℃之间的生长温度生长。然后，生长室的温度被降低大约0℃到大约200℃，以允许高质量InGaN量子阱层220的生长。然后，在温度保持在较低InGaN生长温度的同时，生长盖层218b。通过这种方式，可以制造包括高质量InGaN层的多量子阱区域。
例如，为了提供用于生长InGaN量子阱220的高质量表面，阱支撑层218a可以以大约750℃到大约900℃的范围内的生长温度生长。然后，生长室的温度可以被降低大约50℃，以允许高质量InGaN量子阱层的生长。然后，在温度保持在较低InGaN生长温度的同时，生长盖层。
图2和图3的有源区域125和225可在可以提供改进的InGaN晶体质量的氮气氛中生长。势垒层118、阱支撑层218a和/或盖层218b可以在大约50埃和400埃厚之间（包括50埃和400埃）。阱支撑层218a和盖层218b的相应层的组合厚度可以为从大约50埃到大约400埃厚（包括50埃和400埃）。势垒层118、阱支撑层218a和/或盖层218b可以大于大约75埃厚，并且根据一些实施例，可以大于大约100埃厚、大于大约150埃厚、或者甚至大于大约200埃厚。另外，阱支撑层218a可以比盖层218b厚。因此，盖层218b可以在仍能降低从量子阱层220中对铟的吸收或降低量子阱层220的劣化的同时尽可能地薄。量子阱层120和220可以在大约10埃和大约50埃厚之间（包括10埃和50埃）。量子阱层120和220可以大于20埃厚，并且根据一些实施例，量子阱层120和220可以为大约25埃厚。量子阱层120和220中的铟的厚度和百分率可以变化以产生具有期望波长的光。一般地，量子阱层120和220中的铟的百分率为大约25%至大约30%，然而，取决于期望的厚度，铟的百分率已从大约5%变化到大约50%。
在本发明的一些实施例中，超晶格16的带隙超过量子阱层120的带隙。这可以通过调节超晶格16中的铟的平均百分率来实现。超晶格层的厚度（或周期）和该层的平均铟百分率可以选择为使得超晶格16的带隙大于量子阱120的带隙。通过保持超晶格16的带隙高于量子阱120的带隙，可以减少装置中不希望的吸收并且可以增加发光发射。超晶格16的带隙可以为从大约2.95 eV到大约3.35 eV。在一些实施例中，超晶格16的带隙为大约3.15 eV。
在本发明的附加实施例中，图2所示的LED结构包括设置在超晶格16与有源区域125之间的间隔层17。间隔层17可以包括未掺杂的GaN。掺杂的超晶格16与有源区域125之间的可选间隔层17的存在可以阻止硅杂质变得结合到有源区域125中。这反过来可以提高有源区域125的材料质量，提高的材料质量提供了更为一致的装置性能和更好的统一性。类似地，也可以在图1所示的LED结构中在超晶格16与有源区域18之间设置间隔层。
回到图2，层22可以设置在有源区域125上，并且层22可以是在大约0埃与250埃之间厚（包括0埃和250埃）的未掺杂GaN或AlGaN。根据一些实施例，层22可以为大约35埃厚。如果层22包括AlGaN，那么这种层中的铝百分率可以为大约10%到大约30%，并且根据一些实施例，铝百分率可以为大约24%。层22中的铝的水平还可以以逐步的方式或连续降低的方式分级。层22可以以比有源区域125中的生长温度高的温度生长，以改善层22的晶体质量。附加的未掺杂GaN或AlGaN层可以被包括在层22的附近。例如，图2所示的LED可以包括位于有源区域125与层22之间的大约6埃至大约9埃厚的附加的未掺杂AlGaN层。
掺杂有诸如镁之类的p型杂质的AlGaN层30设置在层22上。AlGaN层30可以在大约0和300埃厚之间（包括0埃和300埃），并且根据一些实施例，AlGaN层30可以为大约150埃厚。p型GaN的接触层32设置在层30上，并且可以为大约1800埃厚。欧姆接触24和25分别设置在p-GaN接触层32上和基底10上。欧姆接触24和25分别设置在p-GaN接触层32上和基底10上。
图4示出了在装置的有源区域上结合有含铟的III族氮化物层的本发明的另外的实施例。例如，可以提供InAlGaN盖结构。图4所示的本发明的实施例包括分层的半导体结构400，该分层的半导体结构400包括在基底10上生长的基于氮化镓的半导体层。如上所述，基底10可以是碳化硅（SiC）、蓝宝石、块状的氮化镓（GaN）、氮化铝（AlN）、氮化镓（GaN）、硅（Si）、铝酸锂、氧化锌（ZnO）、玻璃、钻石、砷化镓、或者任何其他合适的基底。在本发明的一些实施例中，基底10为具有从大约50到大约1500μm（微米）的厚度、并且在一些实施例为大约100μm（微米）的厚度的SiC基底。
如图4所示，根据本发明的一些实施例的LED可以包括：导电缓冲层11；第一硅掺杂GaN层12；第二硅掺杂GaN层14；包括硅掺杂GaN和/或InGaN的交替层的超晶格16；有源区域125，其包括多量子阱结构；未掺杂AlInGaN层40；掺杂有p型杂质的AlGaN层30；以及同样掺杂有p型杂质的GaN接触层32。LED还可以包括位于基底10上的n型欧姆接触23和位于接触层32上的p型欧姆接触24。在基底10为蓝宝石的本发明实施例中，n型欧姆接触23将设置在n型GaN层12和/或n型GaN层14上。
如前面参照图1和图2所描述的，缓冲层11可以是n型AlGaN。例如，缓冲层11可以是掺杂有Si并且具有从大约100埃到大约10,000埃的厚度的AlGaN。在某些实施例中，该厚度为大约1500埃。GaN层12可以掺杂有Si，并且可以具有从大约5000埃至50,000埃厚（包括5000埃和50,000埃）的厚度且在一些实施例中为大约18,000埃厚的厚度。可以大约5x1017至7x1018 cm-3的水平用硅掺杂GaN层12。还可以如前面参照图1所描述的那样设置超晶格16。例如，超晶格16可以具有从3至35个周期的InGaN/GaN。周期的厚度可以从大约30埃至大约100埃。在本发明的一些实施例中，设置有二十五（25）个周期的InGaN/GaN，其中层的周期的厚度为大约70埃并且GaN或InGaN层的厚度为大约15埃，其中其他层构成剩余的厚度。
有源区域325可以包括多量子阱结构，该多量子阱结构包括被势垒层318分开的多个InGaN量子阱层320。势垒层318包括InXGa1-XN，其中0≤X<1。势垒层318的铟组分可以小于量子阱层320的铟组分，使得势垒层318具有比量子阱层320高的带隙。势垒层318和量子阱结构320可以不被掺杂（即，不是特意地掺杂有诸如硅或镁之类的杂质原子）。然而，理想的是，例如在需要紫外线发射的情况下，则以小于5x1019 cm-3的水平用硅对势垒层318进行掺杂。
在本发明的另外实施例中，势垒层318包括AlXInYGa1-X-YN，其中0<X<1、0≤Y<1并且X+Y≤1。通过在势垒层318的晶体中包括铝，势垒层318可以与量子阱层320晶格匹配，从而在量子阱层320中允许改善的结晶质量，这可以增加装置的发光效率。
有源区域325也可以如图3所示且如前面参照图1至图3所描述的那样设置。在本发明的一些实施例中，有源区域325包括三个或更多个量子阱，并且在某些实施例中，设置了八（8）个量子阱。量子阱结构的厚度可以为从大约30埃到大约250埃。在本发明的一些实施例中，量子阱结构的厚度可以是大约120埃，其中阱层的厚度为大约25埃。
图4所示的LED结构还可以包括如上所述设置在超晶格16与有源区域325之间的间隔层。
回到图4，包括铟的III族氮化物覆盖层40可以设置在有源区域325上，并且更具体地，设置在有源区域325的量子阱320上。III族氮化物覆盖层40可以包括在大约10埃和320埃厚之间（包括10埃和320埃）的InAlGaN。覆盖层40可以具有均匀的组分，不同组分和/或分级的组分的多个层。在本发明的一些实施例中，覆盖层40包括第一覆盖层和第二覆盖层，第一覆盖层具有InXAlYGa1-X-YN的组分，其中0<X≤0.2且0≤Y≤0.4，并且第一覆盖层具有从大约10埃到大约200埃的厚度，第二覆盖层具有InWAlZGa1-W-ZN的组分，其中0<w≤0.2且y≤z<1，且第二覆盖层具有从大约10埃到大约120埃的厚度。在本发明的某些实施例中，第一覆盖层具有大约80埃的厚度，其中x=0.1且y=0.25，并且第二覆盖层具有大约30埃的厚度，其中w=0.05且z=0.55。覆盖层40可以以比有源区域325中的生长温度高的温度生长，以改善层40的晶体质量。在层40的附近可以包括附加的未掺杂GaN或AlGaN的层。例如，在最后的量子阱层与覆盖层40之间可以设置薄的GaN层。包括铟的覆盖层40可以更紧密地晶格匹配于有源区域325的量子阱，并且可以提供从有源区域325的晶格结构向p型层的晶格结构的过渡。这种结构可以导致装置的增加的亮度。
在覆盖层40上设置被掺杂有诸如镁之类的p型杂质的AlGaN空穴注射层42。AlGaN层42可以在大约50埃和2500埃厚之间（包括50埃和2500埃），并且在一些实施例中，为大约150埃厚。AlGaN层42可以具有AlXGa1-XN的组分，其中0≤x≤0.4。在本发明的一些实施例中，对于AlGaN层42，x=0.23。AlGaN层42可以被掺杂Mg。在本发明的一些实施例中，层42还可以包括铟。
在层42上设置有p型GaN的接触层32且接触层32可以是从大约250埃至大约10,000埃厚，并且在一些实施例中，为大约1500埃厚。在一些实施例中，接触层32还可以包括铟。在p-GaN接触层32和基底10上分别设置欧姆接触24和25。在p-GaN接触层32和基底10上分别设置欧姆接触24和25。
在本发明的一些实施例中，含有覆盖层的铟40可以设置在发光装置中，例如设置在以下专利和专利申请中所描述的发光装置中：名为“ULTRA-THIN OHMIC CONTACTS FOR P-TYPE NITRIDE LIGHT EMITTING DEVICES AND METHODS OF FORMING”的序列号为2006/0046328的美国临时专利申请，名为“LIGHT EMITTING DEVICES HAVING A REFLECTIVE BOND PAD AND METHODS OF FABRICATING LIGHT EMITTING DEVICES HAVING REFLECTIVE BOND PADS”的美国专利No. 7,577,380，名为“LIGHT EMITTING DEVICES HAVING CURRENT BLOCKING STRUCTURES AND METHODS OF FABRICATING LIGHT EMITTING DEVICES HAVING CURRENT BLOCKING STRUCTURES”的美国专利No. 6,664,560和美国专利公开No. 2006/0002442，名为“LIGHT EMITTING DIODES INCLUDING SUBSTRATE MODIFICATIONS FOR LIGHT EXTRACTION AND MANUFACTURING METHODS THEREFOR”的美国专利公开No. 2002/0123164，和/或名为“REFLECTIVE OHMIC CONTACTS FOR SILICON CARBIDE INCLUDING A LAYER CONSISTING ESSENTIALLY OF NICKEL, METHODS OF FABRICATING SAME, AND LIGHT EMITTING DEVICES INCLUDING THE SAME”的美国专利公开No. 2003/0168663；这些专利和专利申请的公开被并入本文，如同对其整体进行了阐述一样。
尽管已经以多个量子阱描述了本发明的实施例，但源自本发明的教导的益处也可以在单个量子阱结构中实现。因此，例如，发光二极管可以设置有图3的结构221的单个存在作为装置的有源区域。因此，尽管根据本发明的实施例可以使用不同数量的量子阱，但量子阱的数量一般将在范围从1个量子阱至10个量子阱之间。
前面参照图1-4讨论的LED结构还在名为“Group III Nitride Based Light Emitting Diode Structures With A Quantum Well And Superlattice, Group III Nitride Based Quantum Well Structures And Group III Nitride Based Superlattice Structures”的美国专利No. 6,958,497以及名为“Group III Nitride Based Quantum Well Light Emitting Device Structures With An Indium Containing Capping Structure”的美国专利公开No. 2005/0056824中进行了描述，该专利和专利公开两者均被转让给本申请的受让人Cree公司。这两个引用的美国专利文件的公开通过参引的方式被整体并入本文。
根据本发明的另外实施例，基于III族氮化物的发光二极管50可以包括具有调制硅掺杂的III族氮化物半导体基极区域501和有源区域503，如图5中所示。例如，LED 50可以包括n型碳化硅基底10、导电缓冲层11、未掺杂层22、p型AlGaN层30、p-GaN接触层32以及欧姆接触23和24，如前面关于图1所讨论的。例如，可以将诸如氢气（H2）、氮气（N2）的一种或多种载气，一种或多种惰性气体和/或其混合物与作为源气体的氨一起使用来生长P-GaN接触层32。另外，P-GaN层32可以在包括氮气（N2）、一种或多种惰性气体、氧气（O2）和/或其混合物的气氛中在至少大约750℃的温度受到沉积后退火处理。
另外，可以如上关于图1的有源区域18、关于图2的有源区域125、关于图3的有源区域225和/或关于图4的有源区域325所讨论的那样设置有源区域503。此外，可以如上关于图2的间隔层17所讨论的那样在有源区域503与基极区域501之间设置间隔层，和/或可以如上关于图4的覆盖层40所讨论的那样设置覆盖层以作为未掺杂层22的补充或替代。
有源区域503的势垒层和/或量子阱层可以是未掺杂的（即，不是特意地掺杂有诸如硅或镁之类的杂质原子）。有源区域503的多量子阱结构因此可以没有调制硅掺杂。
III族氮化物半导体基极区域501或层可以包括如上关于图1、2和4的GaN层12和/或超晶格16所讨论的一个或多个GaN层和/或超晶格。此外，基极区域501可以包括如上关于图1和2的n-GaN层14所讨论的第二（相对薄的）n-GaN层，和/或基极区域501可以包括附加的诸如AlGaN、InGaN、AlInGaN、InGaN、InN、AlN等其他III族氮化物半导体材料的层。另外，III族氮化物半导体基极区域501可以包括穿过其一个或多个部分或者遍布其整个厚度的调制硅掺杂。
根据本发明的一些实施例，基极区域501层的至少一部分的掺杂物浓度可以在多个区间上内被调制，其中每个区间包括具有相对低的掺杂物浓度的至少一个部分和具有相对高的掺杂物浓度的至少一个部分，所述相对高的掺杂物浓度显著地高于所述相对低的掺杂物浓度。例如，可以提供调制掺杂物浓度的第一和第二相邻区间。第一区间的第一部分可以具有第一相对低的掺杂物浓度，而第一区间的第二部分可以具有第一相对高的掺杂物浓度。第二区间的第一部分可以具有第二相对低的掺杂物浓度，而第二区间的第二部分可以具有第二相对高的掺杂物浓度。第一相对高的掺杂物浓度可以大于第一和第二相对低的掺杂物浓度，并且第二相对低的掺杂物浓度可以小于第一和第二相对高的掺杂物浓度。另外，第一区间的第二部分可以在第一区间的第一部分和第二区间的第一部分之间，并且第二区间的第一部分可以在第一区间的第二部分和第二区间的第二部分之间。根据一些实施例，第一和第二相对高的掺杂物浓度可以不同，和/或第一和第二相对低的掺杂物浓度可以不同。根据其他实施例，第一和第二相对高的掺杂物浓度可以相同，和/或第一和第二相对低的掺杂物浓度可以相同。另外，不同的调制区间可以具有相同或不同的厚度。
根据一些实施例，调制硅掺杂的特征可以在于不同的硅掺杂物浓度的重复图案，并且调制硅掺杂的周期可以定义为限定图案的最小单元的厚度。例如，对于重复的图案，如上定义的区间可以限定图案的周期。根据本发明的一些实施例的调制硅掺杂例如可以具有在至少大约50埃或至少大约100埃的范围内的周期。作为示例，调制硅掺杂的周期可以在大约50埃到大约5000埃的范围内，或者在大约100埃到大约2500埃的范围内。尽管作为示例在此讨论了周期性和/或重复图案，但根据本发明的一些实施例的调制掺杂不需要重复或周期性。
作为示例，两种不同硅掺杂物浓度的交替层可以限定用于基极区域501的调制硅掺杂图案，并且两个这种相邻的层的组合厚度可以限定调制硅掺杂图案的周期。图案的每个层可以具有小于大约1微米且大于大约50埃的厚度，并且根据一些实施例，可以具有小于大约2000埃、小于大约1500埃、小于大约1000埃、或者甚至小于大约500埃的厚度。根据本发明的一些实施例，图案的每个层可以具有大约50埃到大约5000埃的范围内、大约100埃到大约2500埃的范围内、或者大约500埃到大约800埃的范围内的厚度。图6是示出了根据本发明的一些实施例，通过缓冲层11与有源区域503之间的基极区域501的用于双层调制硅掺杂图案的硅掺杂物浓度的图表。
尽管作为示例示出了方形图案（或阶梯函数），但由于沉积期间的有意和/或非有意的分极和/或由于后续的扩散，在相对高的硅掺杂物浓度的层与相对低的硅掺杂物浓度的层之间可出现更渐进的梯度。作为示例，每个低掺杂物浓度层可以具有大约700埃的厚度（在保持诸如硅烷/SiH4的硅源气体的低流率的同时生长），并且每个高掺杂物浓度层可以具有大约700埃的厚度（在保持诸如硅烷/SiH4的硅源气体的高流率的同时生长）。另外，通过使从低流率（用来生长低掺杂物浓度层）流向高流率（用来生长高掺杂物浓度层）的硅源气体（例如，硅烷/SiH4）倾斜（线性地增加），可以在从低掺杂物浓度层向高掺杂物浓度层的每个过渡处设置50埃分级过渡层。另外，通过使从高流率（用来生长高掺杂物浓度层）流向低流率（用来生长低掺杂物浓度层）的硅源气体（例如，硅烷/SiH4）倾斜（线性地减少），可以在从高掺杂物浓度层向低掺杂物浓度层的每个过渡处设置50埃分级过渡层。相邻的相对高的硅掺杂物浓度层与相对低的硅掺杂物浓度层（各自大约700埃厚）因此可以被渐变分级过渡层（大约50埃厚）分开，以提供大约1500埃的周期。
根据一些实施例，图6的相对高的硅掺杂物浓度层可以具有比相对低的硅掺杂物浓度层的硅掺杂物浓度大至少大约1.5倍（50%）、并且根据一些实施例大至少大约2倍（大100%）、大至少大约3倍（大200%）、大至少大约10倍（一个数量级）、大至少大约100倍（两个数量级）、大至少大约1,000倍（三个数量级）、或者甚至大至少大约10,000倍（四个数量级）的硅掺杂物浓度。另外，不同硅掺杂物浓度的层可以具有几乎相同的厚度。例如，具有相对低的硅掺杂物浓度的层可以具有大约500埃的厚度和名义上未掺杂达到大约7x1018 cm-3的范围内、并且根据一些实施例在至少大约1x1017 cm-3到大约7x1018 cm-3的范围内、或者在大约4x1018 cm-3到大约6x1018 cm-3的范围内的硅掺杂物浓度。具有相对高的硅掺杂物浓度的层可以具有大约500埃的厚度和大约8x1018 cm-3到大约1x1022 cm-3的范围内、并且根据一些实施例在大约8x1018 cm-3到大约2x1019 cm-3的范围内的硅掺杂物浓度。根据本发明的一些实施例，具有相对低的硅掺杂物浓度的层可以具有大约6x1018 cm-3的掺杂物浓度，并且具有相对高的硅掺杂物浓度的层可以具有大约1.2x1019 cm-3的掺杂物浓度。
尽管图6示出了具有相对高的硅掺杂物浓度的层和具有相对低的硅掺杂物浓度的层可以具有几乎相同的厚度，但相对高的硅掺杂物浓度的层和具有相对低的硅掺杂物浓度的层的厚度可以显著地不同。根据本发明的一些实施例，具有相对低的硅掺杂物浓度的层可以比具有相对高的硅掺杂物浓度的层显著地厚。例如，具有相对低的硅掺杂物浓度的层可以比具有相对高的硅掺杂物浓度的层厚至少2倍（使得具有相对高的硅掺杂物浓度的层构成不超过周期的大约33%），并且根据一些实施例，具有相对低的硅掺杂物浓度的层可以比具有相对高的硅掺杂物浓度的层厚至少4倍（使得具有相对高的硅掺杂物浓度的层构成不超过周期的大约20%）。另外，图6的层可以限定至少大约50埃或至少大约100埃的范围内的周期。作为示例，调制硅掺杂的周期可以在大约50埃到大约5000埃的范围内，或者在大约100埃到大约2500埃的范围内。
根据本发明的其他实施例，通过基极区域501的硅掺杂的变化可以限定除图6所示的方形图案（或阶梯函数）之外的图案。如图7所示，通过基极区域501的调制硅掺杂例如可以限定如图7所示的调制硅掺杂的正弦图案（正弦函数），或者如图8所示的调制硅掺杂的三角形图案（三角函数）。另外，本发明的实施例可以利用具有多于两个不同的硅掺杂物浓度的图案和/或利用非对称图案来实施。例如，三阶梯图案（阶梯函数）可以设置有包括具有如图9所示的不同硅掺杂物浓度的三个层的每个周期，和/或可以如图10所示地设置硅掺杂物浓度的锯齿图案（锯齿函数）。
在图11-17中示出了另外的硅掺杂图案。如图11所示，可以根据具有先增大然后对称地减小的不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的阶梯函数设置通过基极区域501的调制硅掺杂。如图12所示，可以根据具有先减小然后对称地增大的不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的阶梯函数设置通过基极区域501的调制硅掺杂。如图13所示，可以根据具有无对称地变化和/或无重复图案地变化的不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的阶梯函数设置通过基极区域501的调制硅掺杂。尽管具有高硅和低硅的区域/层的厚度可以如图11-13所示那样是相同的，但厚度可以根据本发明的其他实施例而变化。例如，如图14所示，可以根据具有不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的阶梯函数和无对称地变化和/或无重复图案地变化的不同厚度设置通过基极区域501的调制硅掺杂。
如图15所示，可以根据具有先增大然后对称地减小的不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的分级函数（与图11的阶梯函数相似）设置通过基极区域501的调制硅掺杂。如图12所示，可以根据具有先减小然后对称地增大的不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的分级函数（与图12的阶梯函数相似）设置通过基极区域501的调制硅掺杂。可以根据具有无对称地变化和/或无重复图案地变化的不同的高硅掺杂幅度和低硅掺杂幅度（在平均硅掺杂之上和之下）的分极函数以相同或不同的厚度（与图13和/或图14的阶梯函数相似）设置通过基极层的调制硅掺杂。类似地，正弦函数可以设有与图11-16的阶梯函数和分极函数类似的变化幅度和/或周期。
根据本发明的另外实施例，调制硅掺杂可以例如如图17所示那样组合阶梯函数和分级函数。如图所示，调制的阶梯函数部分可以是对称的和/或调制的分级函数部分可以在阶梯函数部分的相反侧上是对称的。根据其他实施例，阶梯函数部分可以在分级函数部分的相反侧上是对称的。根据其他实施例，分级函数和/或阶梯函数可以是非对称的。
在图6-17的图案中的每一个中，图案的最高硅掺杂物浓度可以比图案的最低硅掺杂物浓度的大至少大约1.5倍（50%），并且根据一些实施例，大至少大约2倍（100%）、大至少大约3倍（200%）、大至少大约10倍（一个数量级）、大至少大约100倍（两个数量级）、大至少大约1,000倍（三个数量级）、或者大甚至至少大约10,000倍（四个数量级）。例如，最低硅掺杂物浓度可以在名义未掺杂达到大约7x1018 cm-3的范围内，并且根据一些实施例，在大约1x1017 cm-3到大约7x1018 cm-3的范围内或者在大约4x1018 cm-3到大约6x1018 cm-3的范围内。最高硅掺杂物浓度可以在大约8x1018 cm-3到大约1x1022 cm-3的范围内，并且根据一些实施例，在大约8x1018 cm-3到大约2x1019 cm-3的范围内。根据本发明的一些实施例，图案的最高硅掺杂物浓度可以为至少大约1.2x1019 cm-3，并且同一图案的最低硅掺杂物浓度可以不大于大约6x1018 cm-3。根据本发明的又一些其他实施例，图案的最高硅掺杂物浓度可以为至少大约1.2x1019 cm-3，并且具有最低硅掺杂物浓度的图案的一部分可以具有不显著的硅掺杂（即，名义上未掺杂）。另外，调制硅掺杂的图案可以设有可变的厚度、可变的周期、可变的掺杂物浓度、重复的图案、不重复的图案、对称的图案、非对称的图案等等。
另外，调制硅掺杂的周期可以在至少大约50埃或至少大约100埃的范围内。作为示例，调制硅掺杂的周期可以在大约50埃至大约5000埃的范围内，或者在大约100埃至大约2500埃的范围内。
根据本发明的另外实施例，可以利用如图18所示的δ掺杂来提供基极区域501或其一些部分中的调制硅掺杂。在基极区域501和/或其一些部分的外延沉积期间，硅源气体（如硅烷）可以短时间地接通，然后再次关断，以在基极区域501的不同厚度处提供硅掺杂中的尖峰脉冲（spike）。除了接通和关断硅源气体之外，用于III族氮化物的III族元素源气体（例如，镓源气体）也可以在硅源气体被接通的同时关断或减少，以进一步增大尖峰脉冲处的硅掺杂的浓度。δ掺杂还可以允许尖峰脉冲之间的硅源气体的相对低的流量，以提供尖峰脉冲之间的相对低的硅掺杂。尖峰脉冲可以相对均匀地间隔开或者不。根据本发明的一些实施例，通过δ掺杂形成的基极区域501的高硅掺杂区域可以如此地薄从而成为具有至少大约1x1012 cm-2、至少大约1x1013 cm-2、至少大约1x1014 cm-2、或者甚至至少大约1x1015 cm-2的硅掺杂物浓度的大体二维薄片，其中厚度小于大约10埃或小于大约2.5埃。由于利用δ掺杂提供的高硅掺杂区域可以是大体二维薄片，所以掺杂物浓度可以按每单位面积（例如，cm-2）测量。调制掺杂可以是三维的，因此，掺杂物浓度可以按每单位体积（例如，cm-3）测量。
另外，可以与诸如图6-17所示的调制掺杂图案之类的调制掺杂图案组合地提供δ掺杂。作为示例，基极区域501的一些部分可以根据图6-17的一个或多个图案被掺杂，基极区域501的其他部分可以设有如前面关于图18所讨论的周期性δ掺杂。根据本发明的其他实施例，周期性硅δ掺杂可以叠加在前面关于图6-17所讨论的调制硅掺杂的图案上。
图19是图5的III组氮化物半导体基极区域501的高度放大的截面图，其中图5示出了根据本发明的一些实施例的调制硅掺杂。如前面所讨论的，基极区域501可以包括GaN层12a和超晶格16a，并且调制硅掺杂可以叠加在GaN层12a或超晶格16a中的一个上、GaN层12a和超晶格16a两者上或者GaN层12a和/或超晶格16a的一些部分上。尽管未在图19中示出，但基极区域501还可以包括例如如上文关于图1和2的n-GaN层14所讨论的位于GaN层12a和超晶格16a之间的第二相对薄的n-GaN层。
超晶格16a例如可以包括n个周期SLP1至SLPn，并且超晶格16a的每个周期可以包括InXGa1-XN的层和InYGa1-YN的层，其中X和Y在0和1之间（包括0和1），并且X不等于Y。因此，超晶格16a可以包括InXGa1-XN和InYGa1-YN的交替层。例如，X=0并且InGaN的交替层中的每一个的厚度可以为大约5埃到大约40埃厚（包括5埃和40埃），并且GaN的交替层中的每一个的厚度可以为大约5埃到大约100埃厚（包括5埃和100埃）。在一些实施例中，超晶格16a的GaN层可以为大约70埃厚，并且InGaN层可以为大约30埃厚，以提供大约100埃的超晶格周期。超晶格16a可以包括从大约5个到大约50个超晶格周期SLP，使得n可以在大约5和50的范围内（其中，一个超晶格周期SLP的厚度等于包括超晶格16a的InXGa1-XN层和InYGa1-YN层中的每个层的一个重复）。在一些实施例中，超晶格16a可以包括25个超晶格周期SLP1至SLP25（例如，n=25）。在其他实施例中，超晶格16a可以包括10个周期SLP1至SLP10（例如，n=10）。然而，超晶格周期的数量可以例如通过增加相应层的厚度而被减少。因此，例如使超晶格层的厚度加倍可与使超晶格周期的数量减半一起使用。可替代地，超晶格周期的数量和厚度可以彼此独立。
可以以从大约1x1017 cm-3至大约5x1019 cm-3的浓度用诸如硅之类的n型杂质对超晶格16进行掺杂。另外，调制硅掺杂可以在超晶格16a的厚度上提供，使得调制硅掺杂的图案（例如，如前面关于图6-18所讨论的）可以叠加在超晶格16a的交替层的图案上（例如，叠加在超晶格16a的InGaN和GaN的交替层的图案上）。另外，调制硅掺杂的周期可以大于超晶格16a的交替层的周期，并且调制硅掺杂的周期可以是超晶格16a的交替层的周期的整数倍。根据本发明的其他实施例，调制硅掺杂的周期可以独立于超晶格16a的交替层的周期。调制硅掺杂的周期例如可以比超晶格16a的交替层的周期大至少2倍。
作为示例，超晶格16a可以包括具有大约30埃和70埃的相应厚度的InGaN和GaN的交替层，使得每个超晶格周期SLP1至SLPn具有大约100埃的厚度。此外，调制硅掺杂的周期可以为大约500埃，使得调制硅掺杂的每个周期叠加在超晶格16a的5个周期SLPj至SLPj+5上。利用例如前面关于图6所讨论的调制硅掺杂的方形图案（或阶梯函数），具有相对低的硅掺杂的第一层和具有相对高的硅掺杂的第一层可以在超晶格周期SLP1至SLP5上提供，具有相对低的硅掺杂的第二层和具有相对高的硅掺杂的第二层可以在超晶格周期SLP6至SLP10上提供，具有相对低的硅掺杂的第三层和具有相对高的硅掺杂的第三层可以在超晶格周期SLP11至SLP15上提供等等，并且具有相对低的硅掺杂的层和具有相对高的硅掺杂的层的厚度可以相同（例如，各自为大约250埃）或者不同。
另外，具有相对高的硅掺杂的层可以具有比具有相对低的硅掺杂物浓度的层的硅掺杂物浓度大至少大约1.5倍（50%）的硅掺杂物浓度，并且根据一些实施例，大至少大约2倍（100%）、大至少大约3倍（200%）、大至少大约10倍（一个数量级）、大至少大约100倍（两个数量级）、大至少大约1,000倍（三个数量级）、或者大甚至至少大约10,000倍（四个数量级）。根据本发明的一些实施例，具有相对高的硅掺杂的层可以具有至少大约1.2x1019 cm-3的硅掺杂物浓度，并且具有相对低的硅掺杂的层可以具有小于大约6x1018 cm-3的硅掺杂物浓度。
尽管通过示例的方式讨论了调制硅掺杂的方形图案（或阶梯函数），但根据本发明的实施例可以提供调制硅掺杂的任何图案（如前面关于图6-18所讨论的）。另外，调制硅掺杂的图案和/或周期可以在超晶格16a的不同部分之上不同，和/或超晶格16a的一些部分可以具有调制硅掺杂而超晶格16a的其他一些部分可以具有相对恒定的硅掺杂（即，未调制的硅掺杂）。例如，调制硅掺杂的第一图案和/或周期可以在超晶格16a的与GaN层12a相邻的一些部分中提供，而调制硅掺杂的第二图案和/或周期可以在超晶格16a的与有源区域503相邻的一些部分中提供。根据其他实施例，硅掺杂可以在没有重复图案或周期性的情况下以不同的掺杂物浓度调制。
此外，可以邻近超晶格16a设置硅掺杂层，以在硅掺杂层和超晶格16a上提供期望的平均硅掺杂物浓度。通过在基底10与有源区域503之间设置超晶格16a，可以提供更好的表面从而在其上生长基于InGaN的有源区域503。在不希望受任何操作理论的约束的情况下，发明人相信，超晶格16中的应变效应可以提供有助于高质量的含InGaN有源区域503的生长的生长表面。另外，超晶格16a可影响装置的工作电压。超晶格的厚度和组成参数的适当选择可以降低工作电压并增加光学效率。
作为补充或替代，可以在GaN层12a中提供调制硅掺杂。GaN层12a可以包括多个GaN子层GaN-P1至GaN-Pm，其中每个子层包括一个周期的调制硅掺杂。根据本发明的一些实施例，每个子层GaN-P可以包括具有相对低的硅掺杂物浓度的一个层和具有相对高的硅掺杂物浓度的一个层，以提供如前面关于图6所讨论的调制硅掺杂的方形图案（或阶梯函数）的一个周期。例如，每个具有相对高的硅掺杂物浓度的层可以具有比每个具有相对低的硅掺杂物浓度的层大至少50%的硅掺杂物浓度，并且根据一些实施例，大至少100%。例如，具有相对高的硅掺杂物的层可以具有至少大约1.2x1019 cm-3的硅掺杂物浓度和小于大约1000埃的厚度，而具有相对低的硅掺杂的层可以具有小于大约6x1018 cm-3的硅掺杂物浓度和小于大约1000埃的厚度。另外，调制硅掺杂的周期可以小于大约1000埃，和/或具有相对高的硅掺杂物浓度的层和具有相对低的硅掺杂物浓度的层中的每一个的厚度可以在大约300埃到大约700埃的范围内（例如，大约500埃）。
相同图案和周期的调制硅掺杂可以延伸穿过GaN层12a和超晶格16a两者。根据本发明的其他实施例，在GaN层12a中设置的调制硅掺杂的图案和/或周期可以与在超晶格16a中设置的调制硅掺杂的图案和/或周期不同。根据本发明的又一些实施例，调制硅掺杂可以在GaN层12a或超晶格16a的仅仅一个中设置。根据本发明的又一些其他实施例，GaN层12a的不同部分可以具有调制硅掺杂的不同的周期和/或图案，和/或GaN层12a的一个部分可以具有调制硅掺杂而GaN层12a的另一个部分具有相对恒定的硅掺杂（即，未调制的硅掺杂）。作为补充或替代，可以在n-AlGaN缓冲层11中设置调制硅掺杂。另外，可以在基底10与具有调制硅掺杂的区域之间没有调制硅掺杂（例如，具有相对恒定的硅掺杂浓度或者没有显著的硅掺杂）的情况下，提供缓冲层11和/或基极区域501的多个区域。
根据本发明的实施例的调制硅掺杂结构在LED结构中的使用可以允许较高的平均硅掺杂物浓度，同时减少形成在其上的外延层（例如，有源区域503）的裂缝。增加的硅掺杂物浓度可以通过减少可能形成在基底10上的金属接触的扩展电阻（即，在平行于基底10的表面的方向上的电阻）和接触电阻两者来降低工作电压。金属电极/接触可以通过移除基底10和缓冲层11而直接形成在基极区域501的底表面上，以提供竖直装置，或者，金属电极/接触可以通过移除层/区域32、30、22和503的一些部分而直接形成在基极区域501的顶表面的一部分上（同时保持层/区域32、30、22和503的其他部分），以提供水平装置。
由于晶格常数以及GaN和SiC的热膨胀系数的差异，当形成在SiC基底上时，GaN可能受到拉伸应力，从而在GaN和/或形成在GaN上的层中出现裂缝。由于硅是比GaN小的原子，所以硅掺杂物可以增加该拉伸应力。通过根据本发明的实施例提供调制掺杂物，可以减少裂缝，可以降低n侧电压降，和/或可以改善侧向电流扩散。
在不希望受任何操作理论的约束的情况下，发明人相信，掺杂物浓度的调制（例如，硅掺杂物浓度的调制）可以通过减少凹陷和/或裂缝来提高外延III族氮化物半导体区域/层的表面形态。例如，在相对高的掺杂物浓度的外延GaN的持续生长可以导致增加裂缝/凹陷/位错的形成/传播的小面。然而，通过具有相对高的掺杂物浓度和具有相对低的掺杂物浓度的交替层，发明人相信，小面/位错/凹陷/裂缝的形成/传播可以通过在具有相对高的掺杂物浓度的层之间形成具有相对低的掺杂物浓度的层而得到抑制。在具有相对高的掺杂物浓度的层的沉积期间产生位错的情况下，具有相对低的掺杂物浓度的层的后续沉积可以强化位错生长湮没和/或凹陷传播的终止。
因此，掺杂物浓度的调制可以允许比可以通过其他方式获得的掺杂物浓度高的掺杂物浓度，从而在保持高晶体质量的同时降低电阻率。在没有掺杂物浓度的调制的情况下，III族半导体氮化物材料（例如，GaN）中大于大约5x1018 cm-3的硅掺杂物浓度可能难以在不降低晶体质量的情况下实现。在具有掺杂物浓度调制的情况下，相对高质量的外延III族半导体氮化物层可以形成为具有大于大约1x1019 cm-3并且根据一些实施例大于大约1x1020 cm-3或者甚至1x1021 cm-3的平均硅掺杂物浓度。
图20是示出对于水平LED装置（其中两个接触位于LED的同一侧上）中的n-GaN层12a的不同平均硅掺杂水平的正向电压（Vf）的图表。样本1表示以n-GaN层12a的硅掺杂的标准平均制造水平制造的装置。样本1.3、1.5、1.7、1.8和2表示利用根据本发明的实施例的n-GaN层12a的调制硅掺杂制造的装置。更具体地，样本1.3表示以n-GaN层12a的硅掺杂的标准平均制造水平的1.3倍的平均制造的装置；样本1.5表示以n-GaN层12a的硅掺杂的标准平均制造水平的1.5倍的平均制造的装置；样本1.7表示以n-GaN层12a的硅掺杂的标准平均制造水平的1.7倍的平均制造的装置；样本1.8表示以n-GaN层12a的硅掺杂的标准平均制造水平的1.8倍的平均制造的装置；以及样本2表示以n-GaN层12a的硅掺杂的标准平均制造水平的2倍的平均制造的装置。如图20所示，n-GaN层12a的平均硅掺杂的增加的水平可以大体上降低通过LED装置的正向压降，从而降低工作电压和/或增加效率。另外，通过使用调制硅掺杂来提供通过n-GaN层12a的硅掺杂的增加的平均水平，可以改善后续形成的一个或多个有源层的晶体质量。
根据本发明的一些实施例，可以根据图6的方形图案来调制基极区域501的GaN层12a（或其一些部分）的硅掺杂物浓度。例如，具有相对低的掺杂物浓度的每个层可以具有大约700埃的厚度和大约6x1018 cm-3的硅掺杂物浓度，具有相对高的掺杂物浓度的每个层可以具有大约700埃的厚度和大约1.2x1019 cm-3的硅掺杂物浓度，并且可以在具有不同掺杂物浓度的层之间的每个过渡处设置50埃的分级过渡层（以提供大约1500埃的周期）。通过提高后续形成的有源区域503的晶体质量，可以改善发光二极管（LED）的性能。
本发明的一些实施例因此可以提供具有减小的电阻率和/或改善的晶体质量的改善的III族氮化物半导体区域/层。根据本发明的一些实施例，外延III族氮化物半导体区域/层可以形成为具有调制掺杂物浓度，从而具有小于大约30欧姆/平方的薄片电阻率，并且根据一些实施例，该薄片电阻率小于大约20欧姆/平方或者甚至小于大约10欧姆/平方。
根据本发明的实施例的掺杂物浓度的调制在生长基底具有小于生长层的热膨胀系数（CTE）的热膨胀系数的应用中可能是有用的。在没有调制掺杂物浓度的情况下，具有相对高的掺杂物浓度的III族氮化物半导体材料当形成在具有较低CET的基底上时可能更易于开裂。掺杂物浓度的调制例如可用于具有相对高的CET的一种或多种III族氮化物半导体材料（例如，GaN、InGaN、AlGaN、InAlGaN、InN、AlN、InAlN等）在具有相对低的CTE的碳化硅（SiC）或硅（Si）基底上的外延生长。
根据本发明的实施例的掺杂物浓度的调制还可以用在III族氮化物半导体材料外延沉积在包括诸如锯齿表面图案、柱的表面图案、脊部的表面图案等的表面图案的基底上的应用中。锯齿表面图案可以例如设置在用于III组氮化物半导体LED结构的外延生长的蓝宝石基底上，并且锯齿表面图案可以增加生长在其上的外延层中的小面的引入。如上所述，根据本发明的实施例的掺杂物浓度的调制可以减少小面的形成和/或传播以提高外延层的晶体质量和/或减少或消除凹陷。
尽管前面通过示例的方式讨论了III族氮化物半导体区域的调制n型硅掺杂，但III族氮化物半导体基极区域501的调制掺杂可以根据本发明的其他实施例利用如锗（Ge）、碳（C）、锡（Sn）、氧（O）、硫（S）、硒（Se）或任何其他合适的n型掺杂物的其他n型掺杂物来提供。根据本发明的又一些其他实施例，III族氮化物半导体区域的掺杂调制可以利用如镁（Mg）、锌（Zn）、钙（Ca）、锶（Sr）或任何其他合适的p型掺杂物的p型掺杂物来提供。利用如镁的p型掺杂物，图1、2、3、4、5和11的层的导电类型可以相对于前面所述的那些反过来。另外，调制掺杂可以根据本发明的其他实施例利用共同掺杂（例如，使用两种或更多种不同n型掺杂物的组合或者使用两种或更多种不同p型掺杂物的组合）来提供。根据本发明的又一些其他实施例，调制掺杂可以利用具有高掺杂物浓度和具有低掺杂物浓度的交替层中的具有相同导电类型的不同掺杂物来提供。根据本发明的其他实施例，掺杂的III族氮化物半导体区域（p型或n型）可以形成在相应的LED有源区域上。
根据本发明的实施例的具有调制掺杂的掺杂III族氮化物半导体区域因此可以具有n型导电类型或p型导电类型。另外，具有调制掺杂的n型掺杂III族氮化物半导体区域可以具有非常低的平均n型多数载流子浓度（N--）、低的平均n型多数载流子浓度（N-）、中等的n型多数载流子浓度（N）、高的平均n型多数载流子浓度（N+）、或者非常高的平均n型多数载流子浓度（N++）。具有调制掺杂的p型掺杂III族氮化物半导体区域可以具有非常低的平均p型多数载流子浓度（P--）、低的平均p型多数载流子浓度（P-）、中等的p型多数载流子浓度（P）、高的平均p型多数载流子浓度（P+）、或者非常高的平均p型多数载流子浓度（P++）。
图5和图11的半导体层/区域/结构11、501、12a、16a、503、22、30和32可以通过外延沉积形成在碳化硅基底11上。根据一些实施例，这些层可以通过改变沉积期间的反应物源气体的流动而在同一个反应室中连续地形成。调制的硅掺杂的期望图案可以例如通过GaN层12a和/或超晶格16a的沉积期间的硅源气体（例如，硅烷）的流动的增加和减少和/或交替的关/开来提供。
另外，本发明的实施例可以用来提供竖直的或水平的装置。尽管图5通过示例的方式示出了在基底10上的欧姆金属接触23，但基底10和缓冲层11可以在形成欧姆金属接触23之前被移除，使得欧姆金属接触直接形成在基极区域501上，以提供在装置的相反侧上具有金属接触的竖直装置。根据本发明的其他实施例，层/区域32、30、22和503的一些部分可以被移除（同时保留层/区域32、30、22和503的一些部分）以暴露出基极区域501的一部分，并且欧姆金属接触可以形成在基极区域501的暴露部分上，以提供在装置的同一侧上具有两个金属接触的水平装置。尽管已经参照基于氮化镓的装置描述了本发明的实施例，但本发明的教导和益处也可以提供在其他III族氮化物中。
根据本发明的一些实施例的基于III族氮化物的LED例如可以在生长基底（如碳化硅基底）上制造，以提供水平装置（在LED的同一侧上具有两个电接触）或竖直装置（在LED的相反侧上具有电接触）。另外，在制造之后，生长基底可以保留在LED上，或者被移除（例如，通过蚀刻、研磨、抛光等）。生长基底可以被移除以例如减小产生的LED的厚度和/或降低通过竖直LED的正向电压。水平装置（具有或者不具有生长基底）例如可以通过倒装芯片的方式（例如，使用焊料）键合于载体基底或印刷电路板，或者通过引线键合。竖直装置（具有或者不具有生长基底）可以具有焊料键合于载体基底或印刷电路板的第一端子以及引线键合于载体基底或印刷电路板的第二端子。作为示例，竖直和水平LED芯片结构的示例在Bergmann等人的美国公开No. 2008/0258130和Edmond等人的美国公开No. 2006/0186418中进行了讨论，这两个美国公开的公开内容通过参引的方式整体并入本文。
尽管前面已经通过示例的方式在III族氮化物发光二极管结构中讨论了调制掺杂，但根据本发明的实施例的调制掺杂可以在其他装置和/或其他半导体材料中使用。例如，根据本发明的实施例的调制掺杂可以在诸如发光二极管、肖特基（Shottkey）二极管、p-n二极管、晶体管、闸流晶体管管、光检测器、激光器或者串联电阻的减小是有用的任何其他半导体装置之类的半导体装置中使用，以例如增加效率、减少响应时间等。另外，根据本发明的实施例的调制掺杂可以在诸如硅掺杂III族氮化物半导体材料、n型掺杂碳化硅、p型掺杂硅、硅掺杂砷化镓等之类的半导体材料中提供。
在附图和说明书中，已经公开了本发明的实施例，并且，尽管使用了特定的术语，但这些术语仅仅在一般的描述性意义上使用，并不用于限制的目的，本发明的范围在所附权利要求中阐释。

Claims (43)

1.一种半导体装置，包括：
掺杂半导体区域，其中所述半导体区域的掺杂物浓度在多个区间上被调制，其中每个区间包括具有相对低的掺杂物浓度的至少一个部分和具有相对高的掺杂物浓度的至少一个部分；以及
在所述掺杂半导体区域上的半导体有源区域。
2.根据权利要求1所述的半导体装置，其中，所述半导体区域包括掺杂III族氮化物半导体区域。
3.根据权利要求1所述的半导体装置，其中，所述掺杂半导体区域包括调制掺杂物浓度的相邻的第一区间和第二区间，其中所述第一区间的第一部分具有第一相对低的掺杂物浓度且所述第一区间的第二部分具有第一相对高的掺杂物浓度，其中所述第二区间的第一部分具有第二相对低的掺杂物浓度且所述第二区间的第二部分具有第二相对高的掺杂物浓度，其中第一相对高的掺杂物浓度大于第一相对低的掺杂物浓度和第二相对低的掺杂物浓度，并且其中第二相对低的掺杂物浓度小于第一相对高的掺杂物浓度和第二相对高的掺杂物浓度。
4.根据权利要求3所述的半导体装置，其中，所述第一区间的第二部分在所述第一区间的第一部分与所述第二区间的第一部分之间，并且其中所述第二区间的第一部分在所述第一区间的第二部分与所述第二区间的第二部分之间。
5.根据权利要求4所述的半导体装置，其中，所述第一相对高的掺杂物浓度与所述第二相对高的掺杂物浓度不同，和/或其中所述第一相对低的掺杂物浓度与所述第二相对低的掺杂物浓度不同。
6.根据权利要求4所述的半导体装置，其中，所述第一相对高的掺杂物浓度与所述第二相对高的掺杂物浓度相同，和/或其中所述第一相对低的掺杂物浓度与所述第二相对低的掺杂物浓度相同。
7.根据权利要求1所述的半导体装置，其中，所述半导体有源区域包括多量子阱结构。
8.根据权利要求1所述的半导体装置，其中，所述多个区间限定具有不同掺杂物浓度的重复图案。
9.根据权利要求1所述的半导体装置，其中，所述掺杂半导体区域包括硅掺杂III族氮化物半导体区域，并且其中硅的掺杂物浓度在所述掺杂III族氮化物半导体区域内被调制。
10.根据权利要求1所述的半导体装置，其中，所述掺杂半导体区域包括超晶格，并且其中调制的掺杂物浓度通过所述超晶格的至少一些部分提供。
11.根据权利要求10所述的半导体装置，其中，所述调制的掺杂物浓度的区间限定出重复图案，其中每个区间限定所述图案的周期，其中所述图案的周期大于所述超晶格的周期。
12.根据权利要求10所述的半导体装置，其中，所述超晶格包括具有不同的铟浓度的交替层的超晶格图案。
13.根据权利要求1所述的半导体装置，其中，所述掺杂半导体区域包括GaN层，并且其中所述调制的掺杂物浓度通过所述GaN层的至少一些部分提供。
14.根据权利要求13所述的半导体装置，还包括：
其中，所述掺杂半导体区域包括位于所述GaN层与所述有源区域之间的III族氮化物超晶格。
15.根据权利要求1所述的半导体装置，其中，相应区间的相对高的掺杂物浓度比相应区间的相对低的掺杂物浓度大至少50%。
16.根据权利要求15所述的半导体装置，其中，所述相应区间的相对高的掺杂物浓度至少约1.2x1019 cm-3，并且其中所述相应区间的相对低的掺杂物浓度不大于大约6x1018 cm-3。
17.根据权利要求1所述的半导体装置，还包括：
位于所述掺杂半导体区域上的碳化硅基底，使得所述掺杂半导体区域位于所述碳化硅基底与所述半导体有源区域之间。
18.根据权利要求1所述的半导体装置，其中，所述掺杂半导体区域包括掺杂III族氮化物半导体区域，所述半导体装置还包括：
碳化硅基底；以及
位于所述碳化硅基底与所述掺杂III族氮化物半导体区域之间的掺杂AlGaN缓冲层，其中所述掺杂III族氮化物半导体区域位于所述掺杂AlGaN缓冲层与所述半导体有源区域之间，并且其中所述掺杂AlGaN缓冲层的掺杂物浓度被调制。
19.根据权利要求1所述的半导体装置，还包括：
位于所述半导体有源区域上的半导体接触层，使得所述半导体有源区域位于所述半导体接触层与所述掺杂半导体区域之间，并且其中所述半导体接触层和所述掺杂半导体区域具有相反的导电类型。
20.一种形成半导体装置的方法，所述方法包括：
形成掺杂半导体区域，其中所述半导体区域的掺杂物浓度在多个区间上被调制，其中每个区间包括具有相对低的掺杂物浓度的至少一个部分和具有相对高的掺杂物浓度的至少一个部分；以及
形成半导体有源区域，使得电流路径被限定通过所述掺杂半导体区域和所述半导体有源区域。
21.根据权利要求20所述的方法，其中，所述掺杂半导体区域包括掺杂III族氮化物半导体区域。
22.根据权利要求20所述的方法，其中，所述掺杂半导体区域包括调制掺杂物浓度的相邻的第一区间和第二区间，其中所述第一区间的第一部分具有第一相对低的掺杂物浓度且所述第一区间的第二部分具有第一相对高的掺杂物浓度，其中所述第二区间的第一部分具有第二相对低的掺杂物浓度且所述第二区间的第二部分具有第二相对高的掺杂物浓度，其中第一相对高的掺杂物浓度大于第一相对低的掺杂物浓度和第二相对低的掺杂物浓度，并且其中第二相对低的掺杂物浓度小于第一相对高的掺杂物浓度和第二相对高的掺杂物浓度。
23.根据权利要求22所述的方法，其中，所述第一区间的第二部分在所述第一区间的第一部分与所述第二区间的第一部分之间，并且其中所述第二区间的第一部分在所述第一区间的第二部分与所述第二区间的第二部分之间。
24.根据权利要求23所述的方法，其中，所述第一相对高的掺杂物浓度与所述第二相对高的掺杂物浓度不同，和/或其中所述第一相对低的掺杂物浓度与所述第二相对低的掺杂物浓度不同。
25.根据权利要求23所述的方法，其中，所述第一相对高的掺杂物浓度与所述第二相对高的掺杂物浓度相同，和/或其中所述第一相对低的掺杂物浓度与所述第二相对低的掺杂物浓度相同。
26.根据权利要求20所述的方法，其中，所述半导体有源区域包括多量子阱结构。
27.根据权利要求20所述的方法，其中，形成半导体有源区域在形成所述掺杂半导体区域之前，其中形成所述掺杂半导体区域包括在所述半导体有源区域上形成所述掺杂半导体区域。
28.根据权利要求20所述的方法，其中，所述多个区间限定具有不同掺杂物浓度的重复图案。
29.根据权利要求20所述的方法，其中，所述掺杂半导体区域包括硅掺杂III族氮化物半导体区域，并且其中硅的掺杂物浓度在所述掺杂III族氮化物半导体区域内被调制。
30.根据权利要求20所述的方法，其中，所述掺杂半导体区域包括超晶格，并且其中调制的掺杂物浓度通过所述超晶格的至少一些部分提供。
31.根据权利要求30所述的方法，其中，所述调制的掺杂物浓度的区间限定重复图案，其中每个区间限定所述图案的周期，其中所述图案的周期大于所述超晶格的周期。
32.根据权利要求30所述的方法，其中，所述超晶格包括具有不同的铟浓度的交替层的超晶格图案。
33.根据权利要求20所述的方法，其中，所述掺杂半导体区域包括GaN层，并且其中所述调制的掺杂物浓度通过所述GaN层的至少一些部分提供。
34.根据权利要求33所述的方法，其中，形成所述掺杂半导体区域在形成所述半导体有源区域之前，其中所述掺杂半导体区域包括位于所述GaN层与所述有源区域之间的III族氮化物超晶格。
35.根据权利要求20所述的方法，其中，相应区间的相对高的掺杂物浓度比相应区间的相对低的掺杂物浓度大至少50%。
36.根据权利要求35所述的方法，其中，相应区间的相对高的掺杂物浓度为至少大约1.2x1019 cm-3，并且其中相应区间的相对低的掺杂物浓度不大于大约6x1018 cm-3。
37.根据权利要求20所述的方法，其中，形成所述掺杂半导体区域包括在碳化硅基底上形成掺杂III族氮化物半导体区域，其中形成所述半导体有源区域包括在所述掺杂III族氮化物半导体区域上形成所述半导体有源区域，使得所述掺杂III族氮化物半导体区域在所述碳化硅基底与所述半导体有源区域之间。
38.根据权利要求20所述的方法，还包括：
在形成所述掺杂半导体区域之前，在碳化硅基底上形成掺杂AlGaN缓冲层，其中形成所述掺杂半导体区域包括在所述AlGaN缓冲层上形成III族氮化物半导体区域，并且其中所述掺杂AlGaN缓冲层的掺杂物浓度被调制。
39.根据权利要求20所述的方法，还包括：
在所述半导体有源区域上形成半导体接触层，使得所述半导体有源区域位于所述半导体接触层与所述掺杂半导体区域之间，其中所述半导体接触层和所述掺杂半导体区域具有相反的导电类型。
40.一种半导体装置，包括：
掺杂III族氮化物半导体区域，其中所述III族氮化物半导体区域的掺杂物浓度被调制以提供小于大约30欧姆/平方的薄片电阻率。
41.根据权利要求40所述的半导体装置，其中，所述掺杂III族氮化物半导体区域包括硅掺杂GaN半导体层。
42.根据权利要求40所述的半导体装置，其中，所述III族氮化物半导体区域被调制以提供小于大约20欧姆/平方的薄片电阻率。
43.根据权利要求40所述的半导体装置，其中，所述III族氮化物半导体区域被调制以提供小于大约10欧姆/平方的薄片电阻率。
CN2010800640332A 2009-12-16 2010-12-15 具有调制掺杂的半导体装置结构及相关的方法 Pending CN102754184A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/639,493 2009-12-16
US12/639,493 US8604461B2 (en) 2009-12-16 2009-12-16 Semiconductor device structures with modulated doping and related methods
PCT/US2010/060467 WO2011075519A1 (en) 2009-12-16 2010-12-15 Semiconductor device structures with modulated doping and related methods

Publications (1)

Publication Number Publication Date
CN102754184A true CN102754184A (zh) 2012-10-24

Family

ID=44141902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800640332A Pending CN102754184A (zh) 2009-12-16 2010-12-15 具有调制掺杂的半导体装置结构及相关的方法

Country Status (5)

Country Link
US (1) US8604461B2 (zh)
EP (1) EP2513950A4 (zh)
CN (1) CN102754184A (zh)
TW (1) TW201135967A (zh)
WO (1) WO2011075519A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187497A (zh) * 2013-01-28 2013-07-03 上海博恩世通光电股份有限公司 一种提高大尺寸芯片光效的外延结构及其生长方法
CN105322063A (zh) * 2014-06-30 2016-02-10 新世纪光电股份有限公司 半导体结构
CN106054411A (zh) * 2015-04-09 2016-10-26 三菱电机株式会社 半导体光调制器以及光模块
CN108400205A (zh) * 2017-02-06 2018-08-14 日亚化学工业株式会社 氮化物半导体发光元件的制造方法
CN108807499A (zh) * 2017-05-03 2018-11-13 环球晶圆股份有限公司 半导体异质结构及其形成方法
US10229977B2 (en) 2016-09-19 2019-03-12 Genesis Photonics Inc. Nitrogen-containing semiconductor device
CN110233190A (zh) * 2014-04-25 2019-09-13 首尔伟傲世有限公司 发光设备
CN110383507A (zh) * 2017-02-01 2019-10-25 日机装株式会社 半导体发光元件以及半导体发光元件的制造方法
CN112054101A (zh) * 2019-06-06 2020-12-08 日机装株式会社 氮化物半导体发光元件
CN114447165A (zh) * 2022-01-27 2022-05-06 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714143B (zh) * 2010-01-08 2016-01-20 三菱电机株式会社 外延片以及半导体元件
US8669585B1 (en) * 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
US9595438B2 (en) * 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
US9219189B2 (en) 2012-09-14 2015-12-22 Palo Alto Research Center Incorporated Graded electron blocking layer
US9401452B2 (en) * 2012-09-14 2016-07-26 Palo Alto Research Center Incorporated P-side layers for short wavelength light emitters
US9087946B2 (en) * 2012-10-26 2015-07-21 Epistar Corporation Light emitting device
TWI524551B (zh) 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
TWI499080B (zh) 2012-11-19 2015-09-01 Genesis Photonics Inc 氮化物半導體結構及半導體發光元件
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI637531B (zh) * 2012-11-19 2018-10-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI495154B (zh) 2012-12-06 2015-08-01 Genesis Photonics Inc 半導體結構
TWI508326B (zh) * 2012-12-27 2015-11-11 Genesis Photonics Inc 氮化物半導體結構及半導體發光元件
CN103236477B (zh) * 2013-04-19 2015-08-12 安徽三安光电有限公司 一种led外延结构及其制备方法
US9425050B2 (en) * 2013-08-16 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for providing an electron blocking layer with doping control
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6986349B2 (ja) * 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
US20170186912A1 (en) * 2014-06-03 2017-06-29 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element
TWI717386B (zh) 2016-09-19 2021-02-01 新世紀光電股份有限公司 含氮半導體元件
US20180198029A1 (en) * 2017-01-09 2018-07-12 Glo Ab Semiconductor light emitting device including reflective element and method of making same
US10403794B2 (en) * 2017-03-30 2019-09-03 Epistar Corporation Semiconductor device
TWI626766B (zh) * 2017-06-01 2018-06-11 錼創科技股份有限公司 發光元件
DE102017119369A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Verfahren zu dessen Herstellung
JP2019091801A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 窒化物半導体レーザ素子
KR20220093170A (ko) * 2019-10-31 2022-07-05 예일 유니버시티 다공성 iii족-질화물 및 이의 사용 및 제조 방법
TWI772715B (zh) 2019-11-20 2022-08-01 環球晶圓股份有限公司 磊晶結構與半導體裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063711A1 (en) * 1998-03-12 2000-12-27 Nichia Chemical Industries, Ltd. Turntable device and manufacturing method thereof
US20050040426A1 (en) * 2001-01-16 2005-02-24 Edmond John Adam Group iii nitride led with silicon carbide substrate
US20090029493A1 (en) * 2005-04-29 2009-01-29 David Todd Emerson Methods of Forming Light Emitting Devices with Active Layers that Extend Into Opened Pits

Family Cites Families (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4152044A (en) 1977-06-17 1979-05-01 International Telephone And Telegraph Corporation Galium aluminum arsenide graded index waveguide
FR2586844B1 (fr) 1985-08-27 1988-04-29 Sofrela Sa Dispositif de signalisation utilisant des diodes electroluminescentes.
JPS63156367A (ja) 1986-12-20 1988-06-29 Fujitsu Ltd レベル・シフト・ダイオ−ド
JPH07120807B2 (ja) 1986-12-20 1995-12-20 富士通株式会社 定電流半導体装置
US5034783A (en) 1990-07-27 1991-07-23 At&T Bell Laboratories Semiconductor device including cascadable polarization independent heterostructure
US5206527A (en) 1990-11-09 1993-04-27 Sumitomo Electric Industries, Ltd. Field effect transistor
US5351255A (en) 1992-05-12 1994-09-27 North Carolina State University Of Raleigh Inverted integrated heterostructure of group II-VI semiconductor materials including epitaxial ohmic contact and method of fabricating same
US5818072A (en) 1992-05-12 1998-10-06 North Carolina State University Integrated heterostructure of group II-VI semiconductor materials including epitaxial ohmic contact and method of fabricating same
DE4228895C2 (de) 1992-08-29 2002-09-19 Bosch Gmbh Robert Kraftfahrzeug-Beleuchtungseinrichtung mit mehreren Halbleiterlichtquellen
US5323022A (en) 1992-09-10 1994-06-21 North Carolina State University Platinum ohmic contact to p-type silicon carbide
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
US5766981A (en) 1995-01-04 1998-06-16 Xerox Corporation Thermally processed, phosphorus- or arsenic-containing semiconductor laser with selective IILD
US5661074A (en) 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5585648A (en) 1995-02-03 1996-12-17 Tischler; Michael A. High brightness electroluminescent device, emitting in the green to ultraviolet spectrum, and method of making the same
US5628917A (en) 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5679965A (en) 1995-03-29 1997-10-21 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact, non-nitride buffer layer and methods of fabricating same
JP3635757B2 (ja) 1995-12-28 2005-04-06 昭和電工株式会社 ＡｌＧａＩｎＰ発光ダイオード
EP0817283A1 (en) 1996-01-19 1998-01-07 Matsushita Electric Industrial Co., Ltd. Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor
US5874747A (en) 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JP3448450B2 (ja) 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
US5684309A (en) 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
TW383508B (en) 1996-07-29 2000-03-01 Nichia Kagaku Kogyo Kk Light emitting device and display
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
EP1017113B1 (en) 1997-01-09 2012-08-22 Nichia Corporation Nitride semiconductor device
JPH10209569A (ja) 1997-01-16 1998-08-07 Hewlett Packard Co <Hp> ｐ型窒化物半導体装置とその製造方法
FR2759188B1 (fr) 1997-01-31 1999-04-30 Thery Hindrick Dispositif de signalisation lumineuse, notamment pour regulation du trafic routier
JP3679914B2 (ja) 1997-02-12 2005-08-03 株式会社東芝 半導体発光装置及びその製造方法
EP0942459B1 (en) 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
JP3642157B2 (ja) 1997-05-26 2005-04-27 ソニー株式会社 ｐ型ＩＩＩ族ナイトライド化合物半導体、発光ダイオードおよび半導体レーザ
US6784463B2 (en) 1997-06-03 2004-08-31 Lumileds Lighting U.S., Llc III-Phospide and III-Arsenide flip chip light-emitting devices
DE19728379C1 (de) * 1997-07-03 1999-02-18 Bayer Ag Herstellung und Reinigung von 3-(4-Hydroxyphenyl)-1,1,3-trimethylindan-5-ol
DE19729396A1 (de) 1997-07-09 1999-01-14 Siemens Ag Elektrischer Kontakt für ein II-VI-Halbleiterbauelement und Verfahren zum Herstellen des elektrischen Kontaktes
DE69835216T2 (de) 1997-07-25 2007-05-31 Nichia Corp., Anan Halbleitervorrichtung aus einer nitridverbindung
JP3744211B2 (ja) 1997-09-01 2006-02-08 日亜化学工業株式会社 窒化物半導体素子
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6608330B1 (en) 1998-09-21 2003-08-19 Nichia Corporation Light emitting device
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP2000133883A (ja) 1998-10-22 2000-05-12 Nichia Chem Ind Ltd 窒化物半導体素子
US6153894A (en) 1998-11-12 2000-11-28 Showa Denko Kabushiki Kaisha Group-III nitride semiconductor light-emitting device
JP3470622B2 (ja) 1998-11-18 2003-11-25 日亜化学工業株式会社 窒化物半導体発光素子
JP3705047B2 (ja) 1998-12-15 2005-10-12 日亜化学工業株式会社 窒化物半導体発光素子
JP3567790B2 (ja) 1999-03-31 2004-09-22 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子
US6389051B1 (en) 1999-04-09 2002-05-14 Xerox Corporation Structure and method for asymmetric waveguide nitride laser diode
JP3656456B2 (ja) 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
US6407407B1 (en) 1999-05-05 2002-06-18 The United States Of America As Represented By The Director Of The National Security Agency Ridge laser with oxidized strain-compensated superlattice of group III-V semiconductor
JP3719047B2 (ja) 1999-06-07 2005-11-24 日亜化学工業株式会社 窒化物半導体素子
US6133589A (en) 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
US6482711B1 (en) 1999-10-28 2002-11-19 Hrl Laboratories, Llc InPSb/InAs BJT device and method of making
US6515313B1 (en) 1999-12-02 2003-02-04 Cree Lighting Company High efficiency light emitters with reduced polarization-induced charges
TW497277B (en) 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6331944B1 (en) 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
JP3624794B2 (ja) 2000-05-24 2005-03-02 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4695819B2 (ja) 2000-05-29 2011-06-08 パテント−トロイハント−ゲゼルシヤフト フユール エレクトリツシエ グリユーラムペン ミツト ベシユレンクテル ハフツング Ｌｅｄをベースとする白色発光照明ユニット
US6526082B1 (en) 2000-06-02 2003-02-25 Lumileds Lighting U.S., Llc P-contact for GaN-based semiconductors utilizing a reverse-biased tunnel junction
US6331915B1 (en) 2000-06-13 2001-12-18 Kenneth J. Myers Lighting element including light emitting diodes, microprism sheet, reflector, and diffusing agent
US6330111B1 (en) 2000-06-13 2001-12-11 Kenneth J. Myers, Edward Greenberg Lighting elements including light emitting diodes, microprism sheet, reflector, and diffusing agent
US6737801B2 (en) 2000-06-28 2004-05-18 The Fox Group, Inc. Integrated color LED chip
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3839236B2 (ja) 2000-09-18 2006-11-01 株式会社小糸製作所 車両用灯具
JP2002190621A (ja) 2000-10-12 2002-07-05 Sharp Corp 半導体発光素子およびその製造方法
US6534797B1 (en) 2000-11-03 2003-03-18 Cree, Inc. Group III nitride light emitting devices with gallium-free layers
JP2002151928A (ja) 2000-11-08 2002-05-24 Toshiba Corp アンテナ、及びアンテナを内蔵する電子機器
US6847060B2 (en) 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
AT410266B (de) 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh Lichtquelle mit einem lichtemittierenden element
US6794684B2 (en) 2001-02-01 2004-09-21 Cree, Inc. Reflective ohmic contacts for silicon carbide including a layer consisting essentially of nickel, methods of fabricating same, and light emitting devices including the same
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
US6746889B1 (en) 2001-03-27 2004-06-08 Emcore Corporation Optoelectronic device with improved light extraction
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
EP1383560B2 (de) * 2001-04-06 2023-04-26 F. Hoffmann-La Roche AG Infusionsset
CA2444273C (en) 2001-04-12 2012-05-22 Nichia Corporation Gallium nitride semiconductor device
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US7692182B2 (en) 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
JP3876649B2 (ja) 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
CN1505843B (zh) 2001-06-15 2010-05-05 克里公司 在SiC衬底上形成的GaN基LED
US20030015708A1 (en) 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6833564B2 (en) 2001-11-02 2004-12-21 Lumileds Lighting U.S., Llc Indium gallium nitride separate confinement heterostructure light emitting devices
AU2002359628A1 (en) 2001-12-06 2003-06-23 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
US6618413B2 (en) 2001-12-21 2003-09-09 Xerox Corporation Graded semiconductor layers for reducing threshold voltage for a nitride-based laser diode structure
US6878975B2 (en) 2002-02-08 2005-04-12 Agilent Technologies, Inc. Polarization field enhanced tunnel structures
US7919791B2 (en) 2002-03-25 2011-04-05 Cree, Inc. Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
US7262434B2 (en) 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
GB0212011D0 (en) 2002-05-24 2002-07-03 Univ Heriot Watt Process for fabricating a security device
US6870311B2 (en) 2002-06-07 2005-03-22 Lumileds Lighting U.S., Llc Light-emitting devices utilizing nanoparticles
KR100495215B1 (ko) 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
JP4377600B2 (ja) 2003-03-24 2009-12-02 株式会社東芝 ３族窒化物半導体の積層構造、その製造方法、及び３族窒化物半導体装置
JP4274843B2 (ja) 2003-04-21 2009-06-10 シャープ株式会社 Ｌｅｄデバイスおよびそれを用いた携帯電話機器、デジタルカメラおよびｌｃｄ表示装置
US7087936B2 (en) 2003-04-30 2006-08-08 Cree, Inc. Methods of forming light-emitting devices having an antireflective layer that has a graded index of refraction
JP2004356522A (ja) * 2003-05-30 2004-12-16 Sumitomo Chem Co Ltd ３−５族化合物半導体、その製造方法及びその用途
US20050194584A1 (en) 2003-11-12 2005-09-08 Slater David B.Jr. LED fabrication via ion implant isolation
TWI291770B (en) 2003-11-14 2007-12-21 Hon Hai Prec Ind Co Ltd Surface light source device and light emitting diode
US6932497B1 (en) 2003-12-17 2005-08-23 Jean-San Huang Signal light and rear-view mirror arrangement
US7102152B2 (en) 2004-10-14 2006-09-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Device and method for emitting output light using quantum dots and non-quantum fluorescent material
KR100566700B1 (ko) 2004-01-15 2006-04-03 삼성전자주식회사 반도체 공정에서 포토레지스트 패턴 형성 방법,포토레지스트 패턴 형성용 템플레이트 및 이의 제조 방법.
US6943381B2 (en) 2004-01-30 2005-09-13 Lumileds Lighting U.S., Llc III-nitride light-emitting devices with improved high-current efficiency
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP3933637B2 (ja) 2004-03-17 2007-06-20 シャープ株式会社 窒化ガリウム系半導体レーザ素子
US7868343B2 (en) 2004-04-06 2011-01-11 Cree, Inc. Light-emitting devices having multiple encapsulation layers with at least one of the encapsulation layers including nanoparticles and methods of forming the same
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
TWI374552B (en) 2004-07-27 2012-10-11 Cree Inc Ultra-thin ohmic contacts for p-type nitride light emitting devices and methods of forming
US7557380B2 (en) 2004-07-27 2009-07-07 Cree, Inc. Light emitting devices having a reflective bond pad and methods of fabricating light emitting devices having reflective bond pads
JP2006114886A (ja) 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US7525130B2 (en) 2004-09-29 2009-04-28 The Regents Of The University Of California Polarization-doped field effect transistors (POLFETS) and materials and methods for making the same
EP1653255A3 (en) 2004-10-29 2006-06-21 Pentair Water Pool and Spa, Inc. Selectable beam lens for underwater light
US7194170B2 (en) 2004-11-04 2007-03-20 Palo Alto Research Center Incorporated Elastic microchannel collimating arrays and method of fabrication
JP5140922B2 (ja) 2005-01-17 2013-02-13 オムロン株式会社 発光光源及び発光光源アレイ
TWI255566B (en) 2005-03-04 2006-05-21 Jemitek Electronics Corp Led
US7491626B2 (en) 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
EP1897146A2 (en) 2005-06-27 2008-03-12 Lamina Lighting, Inc. Light emitting diode package and method for making same
US20070018198A1 (en) 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US7646035B2 (en) 2006-05-31 2010-01-12 Cree, Inc. Packaged light emitting devices including multiple index lenses and multiple index lenses for packaged light emitting devices
US7265911B2 (en) 2005-08-22 2007-09-04 Eastman Kodak Company Zoom lens system having variable power element
US7214626B2 (en) 2005-08-24 2007-05-08 United Microelectronics Corp. Etching process for decreasing mask defect
ATE480278T1 (de) * 2005-09-12 2010-09-15 Unomedical As Einfürungssystem für ein infusionsset mit einem ersten und zweiten federeinheit
CN103925521A (zh) 2005-12-21 2014-07-16 科锐公司 照明装置
WO2007073496A2 (en) 2005-12-22 2007-06-28 Cree Led Lighting Solutions, Inc. Lighting device
CN101473453B (zh) 2006-01-20 2014-08-27 科锐公司 通过在空间上隔开荧光片转换固态光发射器内的光谱内容
JP2007258529A (ja) 2006-03-24 2007-10-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法及びランプ
EP2052589A4 (en) 2006-04-18 2012-09-19 Cree Inc LIGHTING DEVICE AND METHOD
JP2009534799A (ja) 2006-04-18 2009-09-24 ラミナ ライティング インコーポレーテッド 制御された色混合のための光学デバイス
WO2007130536A2 (en) 2006-05-05 2007-11-15 Cree Led Lighting Solutions, Inc. Lighting device
JP2009538531A (ja) 2006-05-23 2009-11-05 クリー エル イー ディー ライティング ソリューションズ インコーポレイテッド 照明装置、および、製造方法
WO2007139781A2 (en) 2006-05-23 2007-12-06 Cree Led Lighting Solutions, Inc. Lighting device
US8008676B2 (en) 2006-05-26 2011-08-30 Cree, Inc. Solid state light emitting device and method of making same
US8596819B2 (en) 2006-05-31 2013-12-03 Cree, Inc. Lighting device and method of lighting
EP1883140B1 (de) * 2006-07-27 2013-02-27 OSRAM Opto Semiconductors GmbH LD oder LED mit Übergitter-Mantelschicht und Dotierungsgradienten
US7820075B2 (en) 2006-08-10 2010-10-26 Intematix Corporation Phosphor composition with self-adjusting chromaticity
EP2060155A2 (en) 2006-08-23 2009-05-20 Cree Led Lighting Solutions, Inc. Lighting device and lighting method
CN101675298B (zh) 2006-09-18 2013-12-25 科锐公司 照明装置、照明装置组合、灯具及其使用方法
US8827507B2 (en) 2006-09-21 2014-09-09 Cree, Inc. Lighting assemblies, methods of installing same, and methods of replacing lights
JP5351034B2 (ja) 2006-10-12 2013-11-27 クリー インコーポレイテッド 照明装置、および、その製造方法
WO2008051957A2 (en) 2006-10-23 2008-05-02 Cree Led Lighting Solutions, Inc. Lighting devices and methods of installing light engine housings and/or trim elements in lighting device housings
US8029155B2 (en) 2006-11-07 2011-10-04 Cree, Inc. Lighting device and lighting method
TWI496315B (zh) 2006-11-13 2015-08-11 Cree Inc 照明裝置、被照明的殼體及照明方法
WO2008061082A1 (en) 2006-11-14 2008-05-22 Cree Led Lighting Solutions, Inc. Light engine assemblies
WO2008061084A1 (en) 2006-11-14 2008-05-22 Cree Led Lighting Solutions, Inc. Lighting assemblies and components for lighting assemblies
EP2100076B1 (en) 2006-11-30 2014-08-13 Cree, Inc. Light fixtures, lighting devices, and components for the same
WO2008070607A1 (en) 2006-12-04 2008-06-12 Cree Led Lighting Solutions, Inc. Lighting assembly and lighting method
US7638811B2 (en) 2007-03-13 2009-12-29 Cree, Inc. Graded dielectric layer
US20080258130A1 (en) 2007-04-23 2008-10-23 Bergmann Michael J Beveled LED Chip with Transparent Substrate
US7999283B2 (en) 2007-06-14 2011-08-16 Cree, Inc. Encapsulant with scatterer to tailor spatial emission pattern and color uniformity in light emitting diodes
WO2009012287A1 (en) 2007-07-17 2009-01-22 Cree Led Lighting Solutions, Inc. Optical elements with internal optical features and methods of fabricating same
US8519437B2 (en) 2007-09-14 2013-08-27 Cree, Inc. Polarization doping in nitride based diodes
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
US8178888B2 (en) 2008-02-01 2012-05-15 Cree, Inc. Semiconductor light emitting devices with high color rendering
US8177382B2 (en) 2008-03-11 2012-05-15 Cree, Inc. Apparatus and methods for multiplanar optical diffusers and display panels for using the same
US20090283746A1 (en) 2008-05-15 2009-11-19 Palo Alto Research Center Incorporated Light-emitting devices with modulation doped active layers
US20100314608A1 (en) 2008-08-26 2010-12-16 University Of Seoul Industry Cooperation Foundation Photodetectors
JP2011009524A (ja) 2009-06-26 2011-01-13 Hitachi Cable Ltd 発光素子及び発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063711A1 (en) * 1998-03-12 2000-12-27 Nichia Chemical Industries, Ltd. Turntable device and manufacturing method thereof
US20050040426A1 (en) * 2001-01-16 2005-02-24 Edmond John Adam Group iii nitride led with silicon carbide substrate
US20090029493A1 (en) * 2005-04-29 2009-01-29 David Todd Emerson Methods of Forming Light Emitting Devices with Active Layers that Extend Into Opened Pits

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187497B (zh) * 2013-01-28 2015-11-25 上海博恩世通光电股份有限公司 一种提高大尺寸芯片光效的外延结构及其生长方法
CN103187497A (zh) * 2013-01-28 2013-07-03 上海博恩世通光电股份有限公司 一种提高大尺寸芯片光效的外延结构及其生长方法
CN110233190A (zh) * 2014-04-25 2019-09-13 首尔伟傲世有限公司 发光设备
CN105322063B (zh) * 2014-06-30 2019-06-04 新世纪光电股份有限公司 半导体结构
CN105322063A (zh) * 2014-06-30 2016-02-10 新世纪光电股份有限公司 半导体结构
CN106054411A (zh) * 2015-04-09 2016-10-26 三菱电机株式会社 半导体光调制器以及光模块
US10229977B2 (en) 2016-09-19 2019-03-12 Genesis Photonics Inc. Nitrogen-containing semiconductor device
CN110383507B (zh) * 2017-02-01 2022-06-03 日机装株式会社 半导体发光元件以及半导体发光元件的制造方法
CN110383507A (zh) * 2017-02-01 2019-10-25 日机装株式会社 半导体发光元件以及半导体发光元件的制造方法
CN108400205A (zh) * 2017-02-06 2018-08-14 日亚化学工业株式会社 氮化物半导体发光元件的制造方法
CN108400205B (zh) * 2017-02-06 2023-02-28 日亚化学工业株式会社 氮化物半导体发光元件的制造方法
CN108807499A (zh) * 2017-05-03 2018-11-13 环球晶圆股份有限公司 半导体异质结构及其形成方法
CN112054101A (zh) * 2019-06-06 2020-12-08 日机装株式会社 氮化物半导体发光元件
CN112054101B (zh) * 2019-06-06 2023-12-29 日机装株式会社 氮化物半导体发光元件
CN114447165A (zh) * 2022-01-27 2022-05-06 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法
CN114447165B (zh) * 2022-01-27 2023-09-15 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法

Also Published As

Publication number Publication date
US8604461B2 (en) 2013-12-10
WO2011075519A1 (en) 2011-06-23
TW201135967A (en) 2011-10-16
EP2513950A4 (en) 2014-11-26
EP2513950A1 (en) 2012-10-24
US20110140083A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN102754184A (zh) 具有调制掺杂的半导体装置结构及相关的方法
US8536615B1 (en) Semiconductor device structures with modulated and delta doping and related methods
EP1390990B1 (en) Group iii nitride based semiconductor device with a multiple quantum well structure
KR101236063B1 (ko) 인듐을 포함하는 캐핑 구조를 갖는 ⅲ 족 나이트라이드계 양자 우물 발광 소자 구조
CN104425665B (zh) 包括空穴注入层的半导体发光器件
CN100355094C (zh) 紫外光发射元件
US10553749B2 (en) Nitride-based semiconductor light-emitting device
CN101834248B (zh) 氮化镓系发光二极管
CN107394019B (zh) 一种半导体发光元件及其制备方法
CN102822995A (zh) 带具有变化的阱厚度的多量子阱结构的基于iii族氮化物的发光二极管结构
JP2008544567A (ja) 窒化物多重量子ウェルを有するナノロッドアレイ構造の発光ダイオード、その製造方法、及びナノロッド
CN103824917B (zh) 一种led制备方法、led和芯片
CN101289173B (zh) 选择超晶格位置掺杂的p型Ⅲ族氮化物材料的制备方法
JPH11354842A (ja) ＧａＮ系半導体発光素子
CN100466313C (zh) ppn型发光晶体管及其制备方法
JPH11354843A (ja) Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途
RU83655U1 (ru) Светодиодная гетероструктура с множественными ingan/gan квантовыми ямами
CN101859841A (zh) 发光二极管
CN110459654A (zh) 紫外led外延结构
JP2005251922A (ja) 半導体発光素子
EP1401027A1 (en) Group III nitride based light emitting diode with a superlattice structure
KR101903360B1 (ko) 반도체 발광소자
KR20140142842A (ko) 반도체 기판, 발광 소자 및 전자 소자
KR20120068628A (ko) 반도체 발광소자 및 그 제조방법
KR20130104822A (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121024