KR20130104822A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20130104822A
KR20130104822A KR1020120026700A KR20120026700A KR20130104822A KR 20130104822 A KR20130104822 A KR 20130104822A KR 1020120026700 A KR1020120026700 A KR 1020120026700A KR 20120026700 A KR20120026700 A KR 20120026700A KR 20130104822 A KR20130104822 A KR 20130104822A
Authority
KR
South Korea
Prior art keywords
layer
type
light emitting
emitting device
semiconductor light
Prior art date
Application number
KR1020120026700A
Other languages
English (en)
Inventor
사공탄
이도영
김영선
윤석호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120026700A priority Critical patent/KR20130104822A/ko
Publication of KR20130104822A publication Critical patent/KR20130104822A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 발광소자에 관한 것으로서, 본 발명의 일 실시 형태는 n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치된 활성층;을 포함하며, 상기 p형 반도체층은 격자상수가 서로 다른 제1층 및 제2층을 구비하되 상기 제1층 및 제2층의 계면 주변에서 압전 분극 전하에 의하여 형성된 우물 영역에는 상대적으로 고 농도로 p형 불순물이 도핑된 정공확산부를 구비하는 것을 특징으로 하는 반도체 발광소자를 제공한다.

Description

반도체 발광소자 {Semiconductor light emitting device}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광소자의 일 종인 발광 다이오드(LED)는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 3족 질화물 반도체가 각광을 받고 있다.
한편, 현재까지 개발된 질화물계 반도체 물질 특성 중 p형 반도체의 정공(hole) 활성화 효율, 이동도, 비저항 특성은 n형 반도체의 전자(electron) 특성보다 현저히 낮아, 고효율의 질화물계 반도체 발광 소자 제작에 어려움을 겪어 왔다. 이에 따라, p형 전극 형성 및 전구 구조 설계에 있어서도 많은 제약이 있었다. 또한, 질화물계 반도체에 이용되는 p형 도펀트(예컨대, Mg)의 경우, 박막 전체적으로 균일하게 도핑 특성을 나타내기 어려워 반도체층 내부에서는 위치에 따라 저항 특성이 달라질 수 있으며, 이에 따라, 불균일한 정공의 흐름이 유발되어 활성층에 주입되는 정공의 주입 효율이 저하될 수 있다.
따라서, 당 기술 분야에서는 이러한 p형 도펀트의 불균일함으로 인한 정공 주입효율 저하를 최소화하기 위하여 정공을 효과적으로 분산시킬 수 있는 방안이 요구되고 있다.
본 발명의 목적 중 하나는 정공이 효과적으로 분산될 수 있는 정공확산부를 구비함으로써 정공 주입 효율이 향상되며, 나아가 발광 효율이 향상될 수 있는 반도체 발광소자를 제공하는 것에 있다. 다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결 수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
상기와 같은 과제를 해결하기 위하여, 본 발명의 일 실시 형태는,
n형 및 p형 반도체층과, 상기 n형 및 p형 반도체층 사이에 배치된 활성층;을 포함하며, 상기 p형 반도체층은 격자상수가 서로 다른 제1층 및 제2층을 구비하되 상기 제1층 및 제2층의 계면 주변에서 압전 분극 전하에 의하여 형성된 우물 영역에는 상대적으로 고 농도로 p형 불순물이 도핑된 정공확산부를 구비하는 것을 특징으로 하는 반도체 발광소자를 제공한다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 밴드갭 에너지가 서로 다를 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 Al, Ga 및 In으로 구성된 원소 그룹 중 적어도 1개와 N을 포함하는 물질로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 밴드갭 에너지가 서로 동일할 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 Al, Ga, In 및 N를 포함하는 4원계 물질로 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 Al, Ga 및 In 중 적어도 2개 원소의 함량이 서로 다를 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 2회 이상 교대로 배치될 수 있다.
본 발명의 일 실시 예에서, 2회 이상 교대로 배치된 상기 제1층 및 제2층은 초격자 구조를 형성할 수 있다.
본 발명의 일 실시 예에서, 상기 우물 영역의 p형 도핑 농도는 5×1018 ~ 1×1020/㎤일 수 있다.
본 발명의 일 실시 예에서, 상기 정공확산부에서 상기 우물 영역을 제외한 영역의 p형 도핑 농도는 1×1016 ~ 1×1018/㎤일 수 있다.
본 발명의 일 실시 예에서, 상기 제1층 및 제2층은 상기 활성층에 포함된 양자우물층보다 밴드갭 에너지가 클 수 있다.
본 발명의 일 실시 예에서, 상기 n형 반도체층 측에 배치된 기판을 더 포함하며, 상기 기판은 육방정계 결정 구조를 가질 수 있다.
본 발명의 일 실시 예에서, 상기 n형 반도체층, 활성층 및 p형 반도체층은 상기 기판의 (0001) 면 상에서 성장될 수 있다.
본 발명의 일 실시 예에서, 상기 정공분산층은 상기 p형 반도체층 내부에 배치될 수 있다.
본 발명의 일 실시 예에서, 상기 p형 반도체층은 p형 클래드층 및 p형 컨택층을 포함하며, 상기 정공분산층은 상기 p형 클래드층 및 p형 컨택층 사이에 배치될 수 있다.
본 발명의 일 실시 예에 의할 경우, 정공이 효과적으로 분산될 수 있는 정공확산부를 구비함으로써 정공 주입 효율이 향상되며, 나아가 발광 효율이 향상될 수 있는 반도체 발광소자를 얻을 수 있다.
다만, 본 발명으로부터 얻을 수 있는 효과는 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결 수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다.
도 2는 도 1의 반도체 발광소자에서 채용 가능한 정공확산부를 확대하여 나타낸 것이다.
도 3은 도 2에서 설명한 정공확산부 주변의 에너지 밴드 다이어그램을 나타낸 것이다.
도 4는 AlN, GaN 및 InN의 함량에 따른 질화물 반도체의 밴드갭 에너지와 격사상수를 나타낸 그래프이다.
도 5는 종래기술과 본 발명의 실시 예에 따른 발광 효율을 시뮬레이션하여 비교한 결과이다.
도 6은 p형 도핑의 방식을 변경하면서 전류의 세기에 따른 발광 효율의 변화를 시뮬레이션한 결과이다.
도 7 및 도 8은 도 3의 예와 다른 형태의 정공확산부 주변의 에너지 밴드 다이어그램을 나타낸 것이다.
도 9는 4원계 질화물 반도체의 분극전하량 및 밴드갭 에너지 다이어그램를 나타낸다.
도 10은 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것으로서 개별적인 실시 형태는 서로 합쳐진 형태로 제공될 수 있음은 평균적인 지식을 가진 자에게 자명하다 할 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 2는 도 1의 반도체 발광소자에서 채용 가능한 정공확산부를 확대하여 나타낸 것이며, 도 3은 이러한 정공확산부 주변의 에너지 밴드 다이어그램을 나타낸 것이다.
우선, 도 1을 참조하면, 본 실시 형태에 따른 반도체 발광소자(100)는 기판(101), n형 반도체층(102), 활성층(103), p형 반도체층(104), 정공확산부(105) 및 오믹전극층(106)을 포함하며, n형 반도체층(102) 및 오믹전극층(106)의 상면에는 각각 제1 및 제2 전극(107a, 107b)이 형성될 수 있다. 다만, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 이 경우, 가장 바람직하게 사용될 수 있는 것은 전기 절연성을 갖는 사파이어로서, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 다만, 상기 C면에 질화물 박막을 성장할 경우, 질화물 박막에는 압전 효과로 인하여 내부에 강한 전계가 형성될 수 있으며, 후술할 바와 같이, 본 실시 형태에서는 이러한 압전 분극에 의하여 형성된 우물 영역을 이용하여 정공이 효과적으로 분산될 수 있도록 하였다.
n형 및 p형 반도체층(102, 104)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층을 구비할 수도 있다. 예를 들어, p형 반도체층(104)은 p형 클래드층(104a) 및 p형 컨택층(104b)을 포함할 수 있으며, 나아가, 상술한 바와 같이, 정공을 효과적으로 분산시킬 수 있는 정공확산부(105)를 구비함으로써 정공의 주입 효율을 향상시킬 수 있다.
n형 및 p형 반도체층(102, 104) 사이에 배치된 활성층(103)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, 양자우물층은 InGaN (In, Ga 함량은 변화될 수 있음)으로 이루어지고 양자장벽층은 GaN, InGaN (In, Ga 함량은 변화될 수 있으며, 양자우물층보다 In 함량이 낮을 수 있음), AlInGaN (Al, In, Ga 함량은 변화될 수 있음) 등으로 이루어진 영역을 구비할 수 있다.
한편, 발광구조물을 구성하는 n형 및 p형 반도체층(102, 104)과 활성층(103)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다. 또한, 따로 도시하지는 않았지만, n형 반도체층(102)에 작용하는 응력을 완화하여 결정성을 향상시킬 수 있는 n형 반도체층(102) 형성 전에 버퍼층을 기판(101) 상에 미리 형성하여 둘 수도 있을 것이다.
또한, 활성층(103) 및 p형 반도체층(104) 사이에는 전자차단층이 추가적으로 구비될 수 있으며, 전자차단층은 활성층(103) 내에서의 재결합 효율이 증가되도록 활성층(103)으로부터 주입되는 전자를 차단하여 오버플로우(overflow)를 방지하는 기능을 할 수 있다. 이를 위하여 전자차단층은 p형 반도체층(104)을 이루는 물질보다 에너지 밴드갭이 큰 물질을 포함할 수 있다. 또한, 전자차단층은 단일층으로 이루어질 수 있지만, 이와 달리, 서로 다른 에너지 밴드갭을 갖는 층들을 구비할 수 있다.
오믹전극층(106)은 p형 반도체층(104)과 전기적으로 오믹 특성을 보이는 물질로 이루어질 수 있으며, 투명 전극용 물질 중 광 투과율이 높으면서도 오믹컨택 성능이 상대적으로 우수한 ITO, CIO, ZnO 등과 같은 투명 전도성 산화물로 형성될 수 있다. 이와 달리 오믹전극층(106)은 광 반사성 물질, 예를 들어, 고반사성 금속으로 이루어질 수 있으며, 이 경우, 소자(100)는 제1 및 제2 전극(107a, 107b) 패키지의 리드 프레임 등을 향하여 실장되는 소위, 플립칩 구조로 이용될 수 있다. 다만, 오믹전극층(106)은 본 실시 형태에서 반드시 필요한 요소는 아니며, 경우에 따라서는 제외될 수도 있을 것이다.
제1 및 제2 전극(107a, 107b)은 당 기술 분야에서 공지된 전기전도성 물질, 예컨대, Ag, Al, Ni, Cr 등의 물질 중 하나 이상을 증착하거나 스퍼터링하는 등의 공정으로 형성될 수 있다. 다만, 도 1에 도시된 구조의 경우, n형 반도체층(102) 및 오믹전극층(106)의 상면에는 각각 제1 및 제2 전극(107a, 107b)이 형성되어 있으나 이러한 전극(107a, 107b) 형성 방식은 일 예일 뿐이며, 도 10의 실시 형태와 같이, n형 반도체층(102), 활성층(103) 및 p형 반도체층(104)을 구비하는 발광구조물의 다양한 위치에 전극이 형성될 수 있을 것이다.
p형 반도체층(104)의 구조 및 기능을 보다 구체적으로 설명하면, 상술한 바와 같이, p형 반도체층(104)은 정공확산부(105)를 구비하며, 이 경우, 정공확산부(105)는 p형 반도체층(104) 내부에 배치될 수 있다. 구체적으로, 도 1에 도시된 것과 같이, p형 반도체층(104)은 p형 클래드층(104a) 및 이보다 p형 도핑 농도가 높은 p형 컨택층(104b)을 구비하고, 정공확산부(105)는 p형 클래드층(104a)과 p형 컨택층(104b) 사이에 배치될 수 있다. 그러나, 정공확산부(105)의 위치는 p형 반도체층(104)의 내부로만 제한되는 것은 아니며, 예를 들어, 상술한 바와 같이 전자차단층이 활성층(103)과 p형 반도체층(104) 사이에 구비되는 경우, 정공확산부(105)는 전자차단층과 p형 반도체층(104) 사이에 배치될 수도 있다.
도 2 및 도 3을 참조하여 정공확산부(105)의 세부 구조와 밴드갭 에너지 특성을 설명하면, 본 실시 형태의 경우, 정공확산부(105)는 제1층(105a) 및 제2층(105b)을 구비하되 제1층(105a) 및 제2층(105b)은 격자상수가 서로 다르며, 나아가, 밴드갭 에너지 역시 서로 다를 수 있다. 이 경우, 제1층(105a) 및 제2층(105b)은 활성층(103) 중 양자우물층의 밴드갭 에너지보다 클 수 있다. 다만, 본 실시 형태와 다르게, 후술할 바와 같이, 제1층(105a) 및 제2층(105b)은 격자상수만 다르고 밴드갭 에너지는 서로 동일할 수 있다.
본 실시 형태의 경우, 제1층(105a) 및 제2층(105b)은 AlInGaN (Al, In, Ga 함량은 변화될 수 있음)으로 이루어질 수 있으며, 특히, Al, Ga 및 In으로 구성된 원소 그룹 중 적어도 1개와 N을 포함하는 물질로 이루어질 수 있다. 예컨대, 제1층(105a)은 AlGaN으로, 제2층(105b)은 GaN으로 이루어질 수 있다. 이 경우, 도 4에 도시된 것과 같이, Al, Ga 및 In의 함량을 조절함으로써 제1층(105a) 및 제2층(105b)의 밴드갭 에너지와 격자상수를 조절할 수 있으며, 구체적으로, 밴드갭 에너지 및 격자상수가 모두 달라지도록 조성을 결정할 수 있다. 또한, 도 2에서 볼 수 있듯이, 제1층(105a) 및 제2층(105b)은 2회 이상 교대로 배치될 수 있으며, 이 경우, 2회 이상 교대로 배치된 제1층(105a) 및 제2층(105b은 초격자 구조를 형성할 수 있다.
정공확산부(105)가 상기와 같은 구조를 가짐에 따라, 격자상수 차이에 따른 스트레스로 인하여 제1층(105a) 및 제2층(105b)의 계면 주변에는 압전 분극이 발생된다. 이러한 압전 분극에 의하여 도 3에서 볼 수 있듯이, 밴드갭 에너지에도 변형이 유발되어 우물 영역(WE, WH)이 형성될 수 있으며, 우물 영역에는 전자와 정공이 구속될 수 있다. 특히, 도 3에서 가전자 대역의 에너지 준위에 표기한 정공 파동 함수를 보면, 제1층(105a) 및 제2층(105b)의 계면에 형성된 우물 영역(WH)은 정공을 가둘 수 있는 영역으로 제공될 수 있으며, 이렇게 갇힌 정공은 반도체층들의 성장 방향이 아닌 측 방향으로의 이동이 유도될 수 있다. 따라서, 발광구조물 전체적으로 정공이 고르게 분포할 수 있으므로, 활성층(103)에 정공이 주입되는 효율 및 발광 효율이 향상될 수 있다.
한편, 본 실시 형태에서는 정공이 구속될 수 있는 우물 영역을 형성하는 것에서 더 나아가, 상기 우물 영역에 p형 도핑 농도를 상대적으로 증가시켰다. 압전 분극에 의한 전기장은 도 3에서 볼 수 있듯이 정공(WH)과 전자(WE) 모두에 대하여 우물 영역을 발생시키며, 전자에 대한 우물 영역(WE)은 정공의 주입 효율을 오히려 저해시킬 수 있다. 따라서, 우물 영역(WE, WH)에 p형 불순물을 상대적으로 고 농도로 도핑함으로써 이러한 현상이 완화되도록 하였으며, 우물 영역(WE, WH)을 제외한 영역, 즉, 본 실시 형태에서는 제1층(105a)을 포함하는 영역에는 상대적으로 낮은 농도로 도핑하거나 고의적으로 도핑하지 않을 수 있다.
정공확산부(105)의 고 농도 도핑과 관련하여, 압전 분극에 의한 우물 영역(WE, WH) 중 일부에만 고 농도 도핑을 할 수도 있지만, 우물 영역(WE, WH) 전체적으로 고 농도 도핑을 할 수도 있을 것이다. 예를 들어, 밴드갭 에너지가 낮은 제2층(105b)에 전체적으로 고 농도 도핑을 할 수 있다. 정공확산부(105)에 채용될 수 있는 도핑 수준을 제시하면, 우선, 우물 영역(본 실시 형태에서는 밴드갭 에너지가 낮은 제2층의 적어도 일부)의 p형 도핑 농도는 약 5×1018 ~ 1×1020/㎤일 수 있다. 또한, 정공확산부(105)에서 우물 영역을 제외한 영역(본 실시 형태에서는 밴드갭 에너지가 높은 제1층을 포함하는 영역)의 p형 도핑 농도는 약 1×1016 ~ 1×1018/㎤일 수 있다.
도 5 및 도 6을 참조하여 상술한 정공확산부에 의한 효과를 설명한다. 도 5는 종래기술과 본 발명의 실시 예에 따른 발광 효율을 시뮬레이션하여 비교한 결과이다. 본 발명의 실시 예의 경우, 도 1에 도시된 구조에서 전자차단층을 추가한 구조이며, 종래기술은 실시 예에서 정공확산부가 제거된 구조이다. 또한, 도 6은 p형 도핑의 방식을 변경하면서 전류의 세기에 따른 발광 효율의 변화를 시뮬레이션한 결과로서, 각각, 제1층은 p형 도핑을 하고 제2층은 언도프한 경우(①), 제1층 및 제2층 모두에 p형 도핑을 한 경우(②) 및 제2층은 p형 도핑을 하고 제1층은 언도프 한 경우(③)를 나타낸다. 여기서, p형 도핑을 한 경우의 p형 도핑의 농도는 약 4×1019/㎤ 정도가 되도록 하였다.
우선, 도 5의 시뮬레이션 결과에서 볼 수 있듯이, 본 발명의 실시 예와 같이 정공확산부를 채용한 경우에 발광 효율이 약 6.3% 정도 향상된 것을 확인 수 있으며, 이는 정공이 분산되어 활성층에 고르게 주입되었기 때문으로 볼 수 있다. 또한, 도 6의 시뮬레이션 결과를 보면, 제1층에만 p형 도핑을 한 경우(①)에는 저전류에서는 발광 효율이 증가되지만 고전류에서는 발광효율이 감소되는 결과를 보였으며, 제1층 및 제2층 전체에 p형 도핑을 한 경우(②)에는 저전류 및 고전류에서 모두 발광효율이 저하되었다. 이와 비교하여, 본 발명의 실시 예와 같이 제2층에만 p형 도핑한 경우(③)에는 저전류 및 고전류에서 모두 발광효율이 향상된 결과를 나타내었으며, 이는 정공 주입에 대하여 전자우물 영역이 미치는 악영향을 최소화하였기 때문으로 이해될 수 있을 것이다.
한편, 상술한 설명에서는 정공확산부(105)에 구비된 제1층(105a) 및 제2층(105b)의 밴드갭 에너지가 다를 경우를 제시하였지만, 제1층(105a) 및 제2층(105b)은 밴드갭 에너지가 동일할 수도 있으며, 이 경우에도 앞서와 유사하게 격자상수 차이가 있다면 압전 분극에 의한 우물 영역이 생성될 수 있다. 즉, 도 7 및 도 8의 에너지 다이어그램에서 볼 수 있듯이, 제1층(105a) 및 제2층(105b)이 동일한 밴드갭 에너지를 갖는 경우에도 제1층(105a) 및 제2층(105b)의 계면 주변에는 격자상수 차이에 따른 스트레스로 인하여 우물 영역(w)이 발생될 수 있으며, 이렇게 발생된 우물 영역(w)에 상대적으로 고 농도의 p형 도핑을 함으로써 정공의 주입 효율을 더욱 향상시킬 수 있다.
제1층(105a) 및 제2층(105b)이 밴드갭 에너지가 동일하면서 격자상수만 다르도록 제1층(105a) 및 제2층(105b)은 Al, Ga, In 및 N를 포함하는 4원계 물질로 이루어질 수 있으며, 이 경우, Al, Ga 및 In 중 적어도 2개 원소의 함량이 서로 다를 수 있다. 즉, 도 9에 도시된 4원계 질화물 반도체의 분극전하량 및 밴드갭 에너지 다이어그램과 같이, Al과 In의 함량에 따라 AlxInyGa1 -x- yN 반도체의 분극전하량과 밴드갭 에너지가 변화될 수 있다. 따라서, Al, In, Ga의 함량을 적절히 조절할 경우, 격자상수를 다르지만 밴드갭 에너지는 동일한 물질을 얻을 수 있다. 예를 들어, 도 9에서 제1 조성(C1)은 Al0 .415In0 .344Ga0 .241N이고, 제2 조성(C2)은 Al0 .146In0 .092Ga0 .762N이며, 서로 밴드갭 에너지는 GaN의 경우인 약 3.4eV와 동일하지만, 격자상수는 서로 다르다. 따라서, 상기 2가지 조성(C1, C2)을 갖는 물질을 접촉시킬 경우 계면에서는 압전 분극에 의한 우물 영역이 발생할 수 있다. 이 경우, 도 7은 제1 조성(C1) 및 제2 조성(C2)의 반도체층을 각각 5㎚의 두께로 10회 반복 적층하여 얻어진 것이며, 도 8은 제1 조성(C1) 및 제2 조성(C2)의 반도체층을 각각 20㎚ 및 5㎚의 두께로 10회 반복하여 얻어진 것이다.
도 10은 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 개략적으로 나타낸 단면도이다. 본 실시 형태에 따른 질화물 반도체 발광소자(200)는 도전성 기판(208) 상에 발광구조물이 형성되며, 상기 발광구조물은 n형 반도체층(202), 활성층(203) 및 p형 반도체층(204)을 구비하는 구조로서, 앞선 실시 형태와 같이, p형 반도체층(204)은 p형 클래드층(204a)과 p형 컨택층(204b)을 구비할 수 있으며, 이들 사이에는 정공확산부(205)가 배치될 수 있다. 정공확산부(205)는 격자상수가 서로 다른 제1층 및 제2층을 구비함으로써 이들의 계면 주변에 압전 분극에 의하여 형성된 우물 영역을 갖는다. 이 경우, 앞선 실시 형태에서 설명한 바와 같이, 제1층 및 제2층의 밴드갭 에너지는 다를 수도 있고 같을 수도 있을 것이다.
n형 반도체층(202)의 상부에는 n형 전극(208)이 형성되며, p형 반도체층(204)의 하부에는 반사금속층(206) 및 도전성 기판(207)이 형성될 수 있다. 반사금속층(206)은 p형 반도체층(204)과 전기적으로 오믹 특성을 보이는 물질로서, 나아가, 활성층(203)에서 방출된 빛을 반사할 수 있도록 높은 반사율을 갖는 금속으로 이루어질 수 있다. 이러한 기능을 고려하여 반사금속층(206)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하여 형성할 수 있다.
도전성 기판(207)은 외부 전원과 연결되어 p형 반도체층(204)에 전기 신호를 인가하는 기능을 수행할 수 있다. 또한, 도전성 기판(207)은 반도체 성장에 이용된 기판을 제거하기 위한 레이저 리프트 오프 등의 공정에서 상기 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질, 예컨대, Si 기판에 Al이 도핑된 물질로 이루어질 수 있다. 이 경우, 도전성 기판(207)은 도금, 스퍼터링, 증착 등의 공정으로 반사금속층(206)에 형성할 수 있으며, 이와 달리, 미리 제조된 도전성 기판(207)을 반사금속층(206)에 도전성 접합층 등을 매개로 하여 접합시킬 수도 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 102: n형 반도체층
103: 활성층 104: p형 반도체층
105: 정공확산부 106: 오믹전극층
107a, 107b: 제1 및 제2 전극

Claims (15)

  1. n형 및 p형 반도체층;
    상기 n형 및 p형 반도체층 사이에 배치된 활성층;을 포함하며,
    상기 p형 반도체층은 격자상수가 서로 다른 제1층 및 제2층을 구비하되 상기 제1층 및 제2층의 계면 주변에서 압전 분극 전하에 의하여 형성된 우물 영역에는 상대적으로 고 농도로 p형 불순물이 도핑된 정공확산부를 구비하는 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 제1층 및 제2층은 밴드갭 에너지가 서로 다른 것을 특징으로 하는 반도체 발광소자.
  3. 제2항에 있어서,
    상기 제1층 및 제2층은 Al, Ga 및 In으로 구성된 원소 그룹 중 적어도 1개와 N을 포함하는 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 제1층 및 제2층은 밴드갭 에너지가 서로 동일한 것을 특징으로 하는 반도체 발광소자.
  5. 제4항에 있어서,
    상기 제1층 및 제2층은 Al, Ga, In 및 N를 포함하는 4원계 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제1층 및 제2층은 Al, Ga 및 In 중 적어도 2개 원소의 함량이 서로 다른 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제1층 및 제2층은 2회 이상 교대로 배치된 것을 특징으로 하는 반도체 발광소자.
  8. 제7항에 있어서,
    2회 이상 교대로 배치된 상기 제1층 및 제2층은 초격자 구조를 형성하는 것을 특징으로 하는 반도체 발광소자.
  9. 제1항에 있어서,
    상기 우물 영역의 p형 도핑 농도는 5×1018 ~ 1×1020/㎤인 것을 특징으로 하는 반도체 발광소자.
  10. 제9항에 있어서,
    상기 정공확산부에서 상기 우물 영역을 제외한 영역의 p형 도핑 농도는 1×1016 ~ 1×1018/㎤인 것을 특징으로 하는 반도체 발광소자.
  11. 제1항에 있어서,
    상기 제1층 및 제2층은 상기 활성층에 포함된 양자우물층보다 밴드갭 에너지가 큰 것을 특징으로 하는 반도체 발광소자.
  12. 제1항에 있어서,
    상기 n형 반도체층 측에 배치된 기판을 더 포함하며, 상기 기판은 육방정계 결정 구조를 갖는 것을 특징으로 하는 반도체 발광소자.
  13. 제12항에 있어서,
    상기 n형 반도체층, 활성층 및 p형 반도체층은 상기 기판의 (0001) 면 상에서 성장된 것을 특징으로 하는 반도체 발광소자.
  14. 제1항에 있어서,
    상기 정공분산층은 상기 p형 반도체층 내부에 배치된 것을 특징으로 하는 반도체 발광소자.
  15. 제14항에 있어서,
    상기 p형 반도체층은 p형 클래드층 및 p형 컨택층을 포함하며, 상기 정공분산층은 상기 p형 클래드층 및 p형 컨택층 사이에 배치된 것을 특징으로 하는 반도체 발광소자.
KR1020120026700A 2012-03-15 2012-03-15 반도체 발광소자 KR20130104822A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120026700A KR20130104822A (ko) 2012-03-15 2012-03-15 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120026700A KR20130104822A (ko) 2012-03-15 2012-03-15 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20130104822A true KR20130104822A (ko) 2013-09-25

Family

ID=49453593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026700A KR20130104822A (ko) 2012-03-15 2012-03-15 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR20130104822A (ko)

Similar Documents

Publication Publication Date Title
US10147845B2 (en) Semiconductor structure
US20140191192A1 (en) Semiconductor light-emitting device
KR101712049B1 (ko) 발광 소자
KR20130066870A (ko) 반도체 발광소자
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US8779412B2 (en) Semiconductor light emitting device
JP2012195616A (ja) 発光素子
KR20130058406A (ko) 반도체 발광소자
US20130099248A1 (en) Nitride semiconductor light emitting device
US20150179881A1 (en) Nitride led structure with double graded electron blocking layer
KR20130012375A (ko) 반도체 발광소자 및 그 제조방법
KR20130129683A (ko) 그레이드 초격자 구조의 전자 차단층을 갖는 반도체 발광 소자
KR100604423B1 (ko) 질화물 반도체 소자
CN108305922B (zh) 氮化物半导体结构及半导体发光元件
KR101747349B1 (ko) 반도체 발광소자
KR20100049451A (ko) 질화물 반도체 소자
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR20130103070A (ko) 반도체 발광소자
KR101712549B1 (ko) 스페이서층을 가지는 발광 다이오드
KR20130097362A (ko) 반도체 발광소자
KR20110091245A (ko) 반도체 발광소자 및 그 제조방법
KR100687527B1 (ko) 발광다이오드 및 그 형성 방법
US20140353578A1 (en) Light-emitting device
KR101919109B1 (ko) 자외선 발광 소자 및 자외선 발광 소자 패키지
JP2014003121A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination