CN114447165A - Led外延结构及其制备方法 - Google Patents

Led外延结构及其制备方法 Download PDF

Info

Publication number
CN114447165A
CN114447165A CN202210101403.XA CN202210101403A CN114447165A CN 114447165 A CN114447165 A CN 114447165A CN 202210101403 A CN202210101403 A CN 202210101403A CN 114447165 A CN114447165 A CN 114447165A
Authority
CN
China
Prior art keywords
layer
type
doping
silicon
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210101403.XA
Other languages
English (en)
Other versions
CN114447165B (zh
Inventor
薛龙
李森林
毕京锋
谢岚驰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202210101403.XA priority Critical patent/CN114447165B/zh
Publication of CN114447165A publication Critical patent/CN114447165A/zh
Application granted granted Critical
Publication of CN114447165B publication Critical patent/CN114447165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

Abstract

本发明提供了一种LED外延结构及其制备方法，其中所述LED外延结构从下至上依次包括：位于衬底上的底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层、中间层、第一型限制层以及第一型波导层，所述中间层为超晶格结构，且所述中间层包括n组组合层，每一组所述组合层包括依次层叠的高掺杂层、渐变掺杂层以及低掺杂层。本发明通过在第一型窗口层和第一型限制层之间插入超晶格结构的中间层，能够提高晶体质量，提高LED的发光效率和亮度，同时还能降低LED的工作电压。

Description

LED外延结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种LED外延结构及其制备方法。
背景技术
发光二极管(Light Emitting Diode，LED)是通过半导体材料中导带电子和价带空穴的辐射复合产生光子，将电能直接转化为光能的电子元器件。与传统白炽灯和荧光灯相比，LED具有高效、节能、环保、长寿命的优点，在节能减排、绿色发展中发挥了重要作用，被公认为二十一世纪新一代绿色照明光源。
对于LED来说，其外延结构可以通过以下途径来降低电压，其一是增加掺杂浓度，降低串阻，其二是增加n型窗口层和p型窗口层的厚度，增大电流的扩展。但是这些方法均有一些缺陷，例如掺杂浓度过高将会影响晶体质量，厚度过厚会导致出光效率降低，同时也会导致失配。
因此有必要提供一种LED外延结构及其制备方法来减少外延结构中的位错失配，同时降低LED的工作电压，提高其发光效率和亮度。
发明内容
本发明的目的在于提供一种发光二极管外延结构及其制备方法，以降低外延结构中的位错失配，提高晶体质量，同时降低LED的工作电压、提高LED的发光效率和亮度。
为了实现上述目的以及其他相关目的，本发明提供了一种发光二极管外延结构，从下至上依次包括：位于衬底上的底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层、中间层、第一型限制层以及第一型波导层，所述中间层为超晶格结构，且所述中间层包括n组组合层，每一组所述组合层包括依次层叠的高掺杂层、渐变掺杂层以及低掺杂层。
可选的，在所述的LED外延结构中，所述n的范围为5～20。
可选的，在所述的LED外延结构中，所述高掺杂层、渐变掺杂层以及低掺杂层均掺杂硅，且所述高掺杂层、渐变掺杂层以及低掺杂层中的硅掺杂浓度不同。
可选的，在所述的LED外延结构中，所述高掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为4E18cm-3～5E18cm-3。
可选的，在所述的LED外延结构中，所述低掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为2E18cm-3～3E18cm-3。
可选的，在所述的LED外延结构中，所述渐变掺杂层的材质包括(AlxGa1-x)0.5In0.5P，x的范围为0.15～0.60，所述渐变掺杂层中的硅掺杂浓度由第一浓度值渐变至第二浓度值，且所述第一浓度值与所述高掺杂层中的硅掺杂浓度相同，所述第二浓度值与所述低掺杂层中的硅掺杂浓度相同。
可选的，在所述的LED外延结构中，所述第一型窗口层中的硅掺杂浓度与所述高掺杂层中的硅掺杂浓度相同。
可选的，在所述的LED外延结构中，所述第一型限制层中的硅掺杂浓度与所述低掺杂层中的硅掺杂浓度相同。
可选的，在所述的LED外延结构中，所述中间层的厚度为500nm～1000nm。
可选的，在所述的LED外延结构中，所述第一型半导体层还包括依次层叠的第一型欧姆接触层以及第一型缓冲层，且所述第一型欧姆接触层以及第一型缓冲层位于所述腐蚀截止层与所述第一型窗口层之间。
可选的，在所述的LED外延结构中，所述第二型半导体层从下至上依次包括：第二型波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层。
可选的，在所述的LED外延结构中，所述衬底包括GaAs衬底。
可选的，在所述的LED外延结构中，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。
为了实现上述目的以及其他相关目的，本发明还提供了一种LED外延结构的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上依次生长底部缓冲层、腐蚀截止层和第一型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层、中间层、第一型限制层以及第一型波导层，所述中间层为超晶格结构，且所述中间层包括n组组合层，每一组所述组合层包括依次层叠的高掺杂层、渐变掺杂层以及低掺杂层；
在所述第一型半导体层上依次生长有源层以及第二型半导体层。
可选的，在所述的LED外延结构的制备方法中，所述n的范围为5～20。
可选的，在所述的LED外延结构的制备方法中，所述高掺杂层、渐变掺杂层以及低掺杂层均掺杂硅，且所述高掺杂层、渐变掺杂层以及低掺杂层中的硅掺杂浓度不同。
可选的，在所述的LED外延结构的制备方法中，所述高掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为4E18cm-3～5E18cm-3。
可选的，在所述的LED外延结构的制备方法中，所述低掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为2E18cm-3～3E18cm-3。
可选的，在所述的LED外延结构的制备方法中，所述渐变掺杂层的材质包括(AlxGa1-x)0.5In0.5P，x的范围为0.15～0.60，所述渐变掺杂层中的硅掺杂浓度由第一浓度值渐变至第二浓度值，且所述第一浓度值与所述高掺杂层中的硅掺杂浓度相同，所述第二浓度值与所述低掺杂层中的硅掺杂浓度相同。
可选的，在所述的LED外延结构的制备方法中，所述第一型窗口层中的硅掺杂浓度与所述高掺杂层中的硅掺杂浓度相同。
可选的，在所述的LED外延结构的制备方法中，所述第一型限制层中的硅掺杂浓度与所述低掺杂层中的硅掺杂浓度相同。
可选的，在所述的LED外延结构的制备方法中，所述中间层的厚度为500nm～1000nm。
可选的，在所述的LED外延结构的制备方法中，所述第一型半导体层还包括依次层叠的第一型欧姆接触层以及第一型缓冲层，且所述第一型欧姆接触层以及第一型缓冲层位于所述腐蚀截止层与所述第一型窗口层之间。
可选的，在所述的LED外延结构的制备方法中，所述第二型半导体层从下至上依次包括：第二型波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层。
可选的，在所述的LED外延结构的制备方法中，所述衬底包括GaAs衬底。
可选的，在所述的LED外延结构的制备方法中，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。
可选的，在所述的LED外延结构的制备方法中，所述外延结构的制备工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明通过在第一型半导体层中引入超晶格结构的中间层，可以释放有源层生长过程中产生的应力，减少位错失配，提高晶体质量；还可以阻挡电子溢出，提高电子浓度，从而提高电子迁移率，提高发光效率和亮度；同时由于超晶格结构的存在，可以改善第一型窗口层的电流扩展，从而降低工作电压。
附图说明
图1是本发明一实施例的LED外延结构的结构示意图；
图2是本发明一实施例的LED外延结构的制备方法的流程图；
图1～2中，
10-衬底，20-LED外延结构，201-底部缓冲层，202-腐蚀截止层，203-第一型欧姆接触层，204-第一型缓冲层，205-第一型窗口层，206-中间层，207-第一型限制层，208-第一型波导层，209-有源层，210-第二型波导层，211-第二型限制层，212-过渡层，213-第二型窗口层，214-第二型欧姆接触层。
具体实施方式
以下结合附图和具体实施例对本发明提出的LED外延结构及其制备方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在对按照本发明的实施方式进行说明之前，事先对下述内容进行说明。首先，在本说明书中，仅标记为“AlGaInP”时，表示Al、Ga、In的总和与P的化学组成比为1：1，Al、Ga与In的比率不固定的任意的化合物。另外，仅标记为“AlInP”时，表示Al、In的总和与P的化学组成比为1：1，Al与In的比率不固定的任意的化合物。
参阅图1，所述LED外延结构20从下至上依次包括：位于衬底10上的底部缓冲层201、腐蚀截止层202、第一型半导体层、有源层209以及第二型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层205、中间层206、第一型限制层207以及第一型波导层208，且所述中间层206为超晶格结构。
所述第一型半导体层还包括依次层叠的第一型欧姆接触层203以及第一型缓冲层204，且所述第一型欧姆接触层203以及第一型缓冲层204位于所述腐蚀截止层202与所述第一型窗口层205之间。
所述第二型半导体层从下至上依次包括：第二型波导层210、第二型限制层211、过渡层212、第二型窗口层213以及第二型欧姆接触层214。
所述第一型半导体层与所述第二型半导体层的极性相反，例如，所述第一型半导体层为n型半导体层，则对应的所述第二型半导体层为p型半导体层。相应的，所述n型半导体层包括依次层叠的n型欧姆接触层、n型缓冲层、n型窗口层、中间层、n型限制层以及n型波导层。所述p型半导体层包括依次层叠的p型波导层、p型限制层、过渡层、p型窗口层以及p型欧姆接触层。
参阅图2，所述LED外延结构20的制备方法具体包括以下步骤：
步骤S1：提供一衬底10；
步骤S2：在所述衬底10上依次生长底部缓冲层201、腐蚀截止层202和第一型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层205、中间层206、第一型限制层207以及第一型波导层208，所述中间层206为超晶格结构，且所述中间层206包括n组组合层，每一组所述组合层包括依次层叠的高掺杂层、渐变掺杂层以及低掺杂层。
步骤S3：在所述第一型半导体层上依次生长有源层209以及第二型半导体层。
所述LED外延结构20的制备工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种，优选为MOCVD工艺。以下具体实施例中以MOCVD工艺为例进行说明。
在步骤S1中，所述衬底10优选为GaAs(砷化镓)衬底，但不限于此。
在步骤S2中，在所述衬底10上生长底部缓冲层201。所述底部缓冲层201，最大限度的消除衬底表面缺陷对LED外延层的影响，减少LED外延结构20出现缺陷和位错，并为下一步生长提供了新鲜的界面。所述底部缓冲层201的材料优选为GaAs，但不限于此。所述底部缓冲层201中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、碲(Te)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述底部缓冲层201的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长200nm～300nm厚度的缓冲层201。例如，在700℃的温度下生长200nm厚度的底部缓冲层201。
在生长所述底部缓冲层201之后，在所述底部缓冲层201上生长腐蚀截止层202。所述腐蚀截止层202的材质优选为Ga0.5InP，但不限于此。所述腐蚀截止层202中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、碲(Te)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述腐蚀截止层202的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长10nm～20nm厚度的腐蚀截止层202。例如，在700℃的温度下生长20nm厚度的腐蚀截止层202。
在生长所述腐蚀截止层202之后，在所述腐蚀截止层202上生长第一型半导体层。所述第一型半导体层从下至上依次包括第一型欧姆接触层203、第一型缓冲层204、第一型窗口层205、中间层206、第一型限制层207以及第一型波导层208。
因此，在生长所述腐蚀截止层202之后，在所述腐蚀截止层202上生长所述第一型欧姆接触层203。所述第一型欧姆接触层203的材质优选为GaAs，但不限于此。所述第一型欧姆接触层203中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型欧姆接触层203的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长5nm～10nm厚度的第一型欧姆接触层203。例如，在700℃的温度下生长10nm厚度的第一型欧姆接触层203。
在生长所述第一型欧姆接触层203之后，在所述第一型欧姆接触层203上生长所述第一型缓冲层204。所述第一型缓冲层204的材质优选为Ga0.5InP，但不限于此。所述第一型缓冲层204中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型缓冲层204的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长15nm～25nm厚度的第一型缓冲层204。例如，在700℃的温度下生长15nm厚度的第一型缓冲层204。
在生长所述第一型缓冲层204之后，在所述第一型缓冲层204上生长所述第一型窗口层205。所述第一型窗口层205主要的作用是第一型电流扩展、出光以及表面粗化。所述第一型窗口层205中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。所述第一型窗口层205中的第一型掺杂剂的掺杂浓度优选为4E18cm-3～5E18cm-3。进一步地，所述第一型窗口层205的第一型掺杂剂优选与高掺杂层的第一型掺杂剂相同，且所述第一型窗口层205的第一型掺杂剂的掺杂浓度优选与所述高掺杂层的第一型掺杂剂的掺杂浓度相同。
所述第一型窗口层205的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长1500nm～3000nm厚度的第一型窗口层205。例如，在700℃的温度下生长2000nm厚度的第一型窗口层205。
在生长所述第一型窗口层205之后，在所述第一型窗口层205上生长所述中间层206。所述中间层206为超晶格结构，具体的，所述中间层206包括n组组合层，且每一组所述组合层包括从所述第一型窗口层205指向所述第一型限制层207方向依次层叠的高掺杂层(HL)、渐变掺杂层(SL)以及低掺杂层(LL)。即所述的中间层206结构为n(HL+SL+LL)，且n的范围为5～20。
所述高掺杂层和低掺杂层的材质优选为Al0.5In0.5P，但不限于此。所述渐变掺杂层的材质优选为(AlxGa1-x)0.5In0.5P，x的范围为0.15～0.60，且所述渐变掺杂层中的Al的组分可以为固定值，也可以为渐变值，Al组分只需要在0.15～0.60的范围即可。例如，所述渐变掺杂层中的Al组分沿着所述渐变掺杂层的生长方向由0.15升高至0.60，或者由0.60降低至0.15。
所述中间层206中掺杂有第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为硅(Si)。具体的，所述高掺杂层、渐变掺杂层以及低掺杂层均掺杂第一掺杂剂，且所述高掺杂层、渐变掺杂层以及低掺杂层中的第一掺杂剂的掺杂浓度不同。例如所述高掺杂层、渐变掺杂层以及低掺杂层均掺杂硅，且所述高掺杂层硅掺杂浓度优选为4E18cm-3～5E18cm-3；所述低掺杂层中的硅掺杂浓度优选为2E18cm-3～3E18cm-3；所述渐变掺杂层中的硅掺杂浓度由第一浓度值渐变至第二浓度值，且所述第一浓度值与所述高掺杂层中的硅掺杂浓度相同，所述第二浓度值与所述低掺杂层中的硅掺杂浓度相同。即所述第一浓度值优选为4E18cm-3～5E18cm-3，所述第二浓度值优选为2E18cm-3～3E18cm-3。进一步的，所述高掺杂层中的硅掺杂浓度优选与所述第一型窗口层205中的硅掺杂浓度相同；所述低掺杂层中的硅掺杂浓度优选与所述第一型限制层207中的硅掺杂的浓度相同。
所述高掺杂层、渐变掺杂层以及低掺杂层作为一个整体，采用低掺和高掺杂结合，在提供大量电子的情况下，减少结构的位错密度，释放有源层生长过程中产生的应力，为有源层的生长提供材料支持。同时结合渐变掺杂层，即(AlxGa1-x)0.5In0.5P材料的生长，阻挡电子外溢，提高电子和空穴的复合能力，进而提高发光效率和亮度。而且渐变掺杂层采用渐变掺杂的(AlxGa1-x)0.5In0.5P材料可以为载流子提供平滑的传输通道，提高载流子的注入和传输特性。
本实施例中通过在第一型半导体层中引入一个超晶格结构的中间层，一方面可以释放有源层生长过程中产生的应力，减少位错失配；另一方面阻挡电子溢出，高掺杂层和低掺杂层间隔设置为第一型半导体层提高电子浓度，从而提高电子迁移率，提高发光效率和亮度；同时超晶格结构的存在，改善第一型窗口层的电流扩展，从而降低工作电压。
所述中间层206的生长工艺条件为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长500nm～1000nm厚度的中间层206。例如，在770℃的温度生长800nm厚度的中间层206，大约为15组组合层，每组组合层例如为依次层叠的Al0.5In0.5P、(Al0.45Ga0.55)0.5In0.5P和Al0.5In0.5P。
在生长所述中间层206之后，在所述中间层206上生长所述第一型限制层207。所述第一型限制层207用于提供电子并限制光场分布。所述第一型限制层207的材质优选为AlInP，但不限于此。所述第一型限制层207中掺杂第一型掺杂剂，例如n型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)、硫(S)、氧(O)、钛(Ti)、锆(Zr)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。所述第一型限制层207中的第一型掺杂剂的掺杂浓度优选为的2E18cm-3～3E18cm-3。
所述第一型限制层207中的第一型掺杂剂优选与所述低掺杂层中的第一型掺杂剂相同，且所述第一型限制层207中的第一型掺杂剂的浓度优选与所述低掺杂层中的第一型掺杂剂的掺杂浓度相同。
所述第一型限制层207的生长工艺条件为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长1200nm～1500nm厚度的第一型限制层207。例如，在770℃的温度下生长1500nm厚度的第一型限制层207。
在生长所述第一型限制层207之后，在所述第一型限制层207上生长所述第一型波导层208。所述第一型波导层208的材质优选为(AlyGa1-y)0.5In0.5P，且0.5≤y≤1。例如，第一型波导层208的材质为(Al0.65Ga0.35)0.5In0.5P。所述第一型波导层208为非掺杂层，即所述第一型波导层208中不掺杂任何元素。
所述第一型波导层208的生长工艺条件为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长60nm～80nm厚度的第一型波导层208。例如，在770℃的温度下生长80nm厚度的第一型波导层208。
在步骤S3中，在生长所述第一型波导层208之后，在所述第一型波导层208上生长所述有源层209。所述有源层209主要用作发光层。所述有源层209优选为多量子阱结构，即所述有源层209优选为量子阱和量子垒组成的周期性结构，且所述有源层209的周期数优选为6～12。所述量子阱的材质优选为Ga0.5In0.5P，但不限于此。所述量子垒的材质优选为(Al0.65Ga0.35)0.5In0.5P，但不限于此。所述有源层209的厚度优选为200nm～600nm。
所述有源层209的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长6～12个周期的有源层209。例如，在710℃的温度下生长12个周期的有源层209。
在生长所述有源层209之后，在所述有源层209上生长第二型半导体层。所述第二型半导体层从下至上依次包括：第二型波导层210、第二型限制层211、过渡层212、第二型窗口层213和第二型欧姆接触层214。
因此，在生长所述有源层209之后，在所述有源层209上生长所述第二型波导层210。所述第一型波导层208和所述第二型波导层210作为波导层生长在有源层209与限制层之间，主要是为了阻滞杂质扩散影响有源层209的内量子效率，同时提高电子空穴复合几率，有效防止电子空穴溢出有源层209，提高发光效率。
所述第二型波导层210的材质优选与所述第一型波导层208的材质相同，即所述第二型波导层210的材质也优选为(AlyGa1-y)0.5In0.5P，且0.5≤y≤1。例如，第二型波导层210的材质为(Al0.65Ga0.35)0.5In0.5P。所述第二型波导层210为非掺杂层，即所述第二型波导层210中不掺杂任何元素。
所述第二型波导层210的生长工艺条件为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长60nm～80nm厚度的第二型波导层210。例如，在770℃的温度下生长80nm厚度的第二型波导层210。
在生长所述第二型波导层210之后，在所述第二型波导层210上生长所述第二型限制层211。所述第二型限制层211用于提供空穴。而且所述第一型限制层207和所述第二型限制层211作为限制层主要有两个作用，一方面是限制少数载流子不溢出有源层209，提高复合发光效率；另一方面是作为一个重要的窗口，使有源层209发出的光子极容易通过限制层，来提高LED的发光效率。
所述第二型限制层211的材质优选为AlInP，但不限于此。所述第二型限制层211中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、镉(Cd)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
所述第二型限制层211的生长工艺条件为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长1200nm～1500nm厚度的第二型限制层211。例如，在770℃的温度下生长1500nm厚度的第二型限制层211。
在生长所述第二型限制层211之后，在所述第二型限制层211上生长所述过渡层212。所述过渡层212的材质优选为AlGaInP，但不限于此。所述第二型限制层211中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
所述过渡层212的生长工艺条件为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长5nm～10nm厚度的过渡层212。例如，在770℃的温度下生长10nm厚度的过渡层212。
在生长所述过渡层212之后，在所述过渡层212上生长所述第二型窗口层213。所述第二型窗口层213的材质优选为GaP，但不限于此。所述第二型窗口层213中掺杂第二型掺杂剂，例如p型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)、锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
所述第二型窗口层213的生长工艺条件为：在MOCVD生长炉的反应室内，且在800℃～900℃的温度下生长3000nm～5000nm厚度的第二型窗口层213。例如，在850℃的温度下生长4000nm厚度的第二型窗口层213。
在生长所述第二型窗口层213之后，在所述第二型窗口层213上生长所述第二型欧姆接触层214。所述第二型欧姆接触层214用于与金属电极形成欧姆接触。所述第二型欧姆接触层214的材质优选为GaP，但不限于此。所述第二型欧姆接触层214中可以掺杂C(碳)。
所述第二型欧姆接触层214的生长工艺条件为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长100nm～200nm厚度的第二型欧姆接触层214。例如，在710℃的温度下生长150nm厚度的第二型欧姆接触层214。
本发明的目的在于提供一种LED外延结构及其制备方法，通过在第一型半导体层中引入中间层，所述中间层的结构为n(HL+SL+LL)，其中高掺杂层(HL)为高掺杂第一型掺杂剂的Al0.5In0.5P材料，低掺杂层(LL)为低掺杂第一型掺杂剂的Al0.5In0.5P材料，渐变掺杂层(SL)为渐变掺杂第一型掺杂剂的(AlxGa1-x)0.5In0.5P材料，即引入这样的超晶格结构，一方面可以释放有源层生长过程中产生的应力，减少位错失配，提高晶体质量；另一方面阻挡电子溢出，高掺杂层和低掺杂层间隔设置为第一型半导体层提高电子浓度，从而提高电子迁移率，提高发光效率和亮度；同时超晶格结构的存在，改善第一型窗口层的电流扩展，从而降低工作电压。
此外，可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材质、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一组”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (27)

1.一种LED外延结构，其特征在于，从下至上依次包括：位于衬底上的底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层、中间层、第一型限制层以及第一型波导层，所述中间层为超晶格结构，且所述中间层包括n组组合层，每一组所述组合层包括依次层叠的高掺杂层、渐变掺杂层以及低掺杂层。
2.如权利要求1所述的LED外延结构，其特征在于，所述n的范围为5～20。
3.如权利要求1所述的LED外延结构，其特征在于，所述高掺杂层、渐变掺杂层以及低掺杂层均掺杂硅，且所述高掺杂层、渐变掺杂层以及低掺杂层中的硅掺杂浓度不同。
4.如权利要求3所述的LED外延结构，其特征在于，所述高掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为4E18cm-3～5E18cm-3。
5.如权利要求3所述的LED外延结构，其特征在于，所述低掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为2E18cm-3～3E18cm-3。
6.如权利要求3所述的LED外延结构，其特征在于，所述渐变掺杂层的材质包括(AlxGa1-x)0.5In0.5P，x的范围为0.15～0.60，所述渐变掺杂层中的硅掺杂浓度由第一浓度值渐变至第二浓度值，且所述第一浓度值与所述高掺杂层中的硅掺杂浓度相同，所述第二浓度值与所述低掺杂层中的硅掺杂浓度相同。
7.如权利要求3所述的LED外延结构，其特征在于，所述第一型窗口层中的硅掺杂浓度与所述高掺杂层中的硅掺杂浓度相同。
8.如权利要求3所述的LED外延结构，其特征在于，所述第一型限制层中的硅掺杂浓度与所述低掺杂层中的硅掺杂浓度相同。
9.如权利要求1所述的LED外延结构，其特征在于，所述中间层的厚度为500nm～1000nm。
10.如权利要求1所述的LED外延结构，其特征在于，所述第一型半导体层还包括依次层叠的第一型欧姆接触层以及第一型缓冲层，且所述第一型欧姆接触层以及第一型缓冲层位于所述腐蚀截止层与所述第一型窗口层之间。
11.如权利要求1所述的LED外延结构，其特征在于，所述第二型半导体层从下至上依次包括：第二型波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层。
12.如权利要求1所述的LED外延结构，其特征在于，所述衬底包括GaAs衬底。
13.如权利要求1所述的LED外延结构，其特征在于，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。
14.一种LED外延结构的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上依次生长底部缓冲层、腐蚀截止层和第一型半导体层，其中，所述第一型半导体层从下至上依次包括第一型窗口层、中间层、第一型限制层以及第一型波导层，所述中间层为超晶格结构，且所述中间层包括n组组合层，每一组所述组合层包括依次层叠的高掺杂层、渐变掺杂层以及低掺杂层；
在所述第一型半导体层上依次生长有源层以及第二型半导体层。
15.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述n的范围为5～20。
16.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述高掺杂层、渐变掺杂层以及低掺杂层均掺杂硅，且所述高掺杂层、渐变掺杂层以及低掺杂层中的硅掺杂浓度不同。
17.如权利要求16所述的LED外延结构的制备方法，其特征在于，所述高掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为4E18cm-3～5E18cm-3。
18.如权利要求16所述的LED外延结构的制备方法，其特征在于，所述低掺杂层的材质包括Al0.5In0.5P，其硅掺杂浓度为2E18cm-3～3E18cm-3。
19.如权利要求16所述的LED外延结构的制备方法，其特征在于，所述渐变掺杂层的材质包括(AlxGa1-x)0.5In0.5P，x的范围为0.15～0.60，所述渐变掺杂层中的硅掺杂浓度由第一浓度值渐变至第二浓度值，且所述第一浓度值与所述高掺杂层中的硅掺杂浓度相同，所述第二浓度值与所述低掺杂层中的硅掺杂浓度相同。
20.如权利要求16所述的LED外延结构的制备方法，其特征在于，所述第一型窗口层中的硅掺杂浓度与所述高掺杂层中的硅掺杂浓度相同。
21.如权利要求16所述的LED外延结构的制备方法，其特征在于，所述第一型限制层中的硅掺杂浓度与所述低掺杂层中的硅掺杂浓度相同。
22.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述中间层的厚度为500nm～1000nm。
23.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述第一型半导体层还包括依次层叠的第一型欧姆接触层以及第一型缓冲层，且所述第一型欧姆接触层以及第一型缓冲层位于所述腐蚀截止层与所述第一型窗口层之间。
24.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述第二型半导体层从下至上依次包括：第二型波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层。
25.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述衬底包括GaAs衬底。
26.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述第一型半导体层为n型半导体层，所述第二型半导体层为p型半导体层。
27.如权利要求14所述的LED外延结构的制备方法，其特征在于，所述外延结构的制备工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种。
CN202210101403.XA 2022-01-27 2022-01-27 Led外延结构及其制备方法 Active CN114447165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210101403.XA CN114447165B (zh) 2022-01-27 2022-01-27 Led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210101403.XA CN114447165B (zh) 2022-01-27 2022-01-27 Led外延结构及其制备方法

Publications (2)

Publication Number Publication Date
CN114447165A true CN114447165A (zh) 2022-05-06
CN114447165B CN114447165B (zh) 2023-09-15

Family

ID=81369653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210101403.XA Active CN114447165B (zh) 2022-01-27 2022-01-27 Led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN114447165B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114695608A (zh) * 2022-05-31 2022-07-01 江西兆驰半导体有限公司 一种led外延片、芯片及其制备方法
WO2023226303A1 (zh) * 2022-05-27 2023-11-30 重庆康佳光电技术研究院有限公司 发光芯片外延结构及其制作方法、发光芯片以及显示面板
TWI837876B (zh) 2022-10-12 2024-04-01 錼創顯示科技股份有限公司 磊晶結構及其形成方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015805A (ja) * 1999-06-30 2001-01-19 Hitachi Cable Ltd ＡｌＧａＩｎＰ系発光素子及び発光素子用エピタキシャルウェハ
US20080025360A1 (en) * 2006-07-27 2008-01-31 Christoph Eichler Semiconductor layer structure with superlattice
CN102754184A (zh) * 2009-12-16 2012-10-24 克里公司 具有调制掺杂的半导体装置结构及相关的方法
CN103500781A (zh) * 2013-09-30 2014-01-08 山西飞虹微纳米光电科技有限公司 一种高效率的AlGaInP发光二极管外延片及其制备方法
KR20140059512A (ko) * 2012-11-08 2014-05-16 엘지이노텍 주식회사 발광 소자
KR20140070764A (ko) * 2012-11-27 2014-06-11 한국광기술원 초격자층을 가지는 발광 다이오드
CN205092260U (zh) * 2015-11-20 2016-03-16 聚灿光电科技股份有限公司 GaN基LED外延结构
US20170141263A1 (en) * 2015-11-12 2017-05-18 Lextar Electronics Corporation Ultraviolet light-emitting diode
CN111261744A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 多结太阳能电池及其制备方法
CN112687773A (zh) * 2020-12-16 2021-04-20 华灿光电(苏州）有限公司 紫外发光二极管的外延片及其制备方法
CN113823716A (zh) * 2021-09-17 2021-12-21 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015805A (ja) * 1999-06-30 2001-01-19 Hitachi Cable Ltd ＡｌＧａＩｎＰ系発光素子及び発光素子用エピタキシャルウェハ
US20080025360A1 (en) * 2006-07-27 2008-01-31 Christoph Eichler Semiconductor layer structure with superlattice
CN102754184A (zh) * 2009-12-16 2012-10-24 克里公司 具有调制掺杂的半导体装置结构及相关的方法
KR20140059512A (ko) * 2012-11-08 2014-05-16 엘지이노텍 주식회사 발광 소자
KR20140070764A (ko) * 2012-11-27 2014-06-11 한국광기술원 초격자층을 가지는 발광 다이오드
CN103500781A (zh) * 2013-09-30 2014-01-08 山西飞虹微纳米光电科技有限公司 一种高效率的AlGaInP发光二极管外延片及其制备方法
US20170141263A1 (en) * 2015-11-12 2017-05-18 Lextar Electronics Corporation Ultraviolet light-emitting diode
CN205092260U (zh) * 2015-11-20 2016-03-16 聚灿光电科技股份有限公司 GaN基LED外延结构
CN111261744A (zh) * 2018-11-30 2020-06-09 东泰高科装备科技有限公司 多结太阳能电池及其制备方法
CN112687773A (zh) * 2020-12-16 2021-04-20 华灿光电(苏州）有限公司 紫外发光二极管的外延片及其制备方法
CN113823716A (zh) * 2021-09-17 2021-12-21 厦门士兰明镓化合物半导体有限公司 Led外延结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023226303A1 (zh) * 2022-05-27 2023-11-30 重庆康佳光电技术研究院有限公司 发光芯片外延结构及其制作方法、发光芯片以及显示面板
CN114695608A (zh) * 2022-05-31 2022-07-01 江西兆驰半导体有限公司 一种led外延片、芯片及其制备方法
TWI837876B (zh) 2022-10-12 2024-04-01 錼創顯示科技股份有限公司 磊晶結構及其形成方法

Also Published As

Publication number Publication date
CN114447165B (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
CN113823716B (zh) Led外延结构及其制备方法
CN114447165B (zh) Led外延结构及其制备方法
CN106229398B (zh) 一种高均匀性的红光led外延结构及其制备方法
CN105206726A (zh) 一种led结构及其生长方法
CN114122212B (zh) Led外延结构及其制备方法
US20130221326A1 (en) High Bandgap III-V Alloys for High Efficiency Optoelectronics
CN108598226B (zh) 一种发光二极管外延片及其制备方法
WO2021163924A1 (zh) 一种用于多结led的隧穿结、多结led及其制备方法
CN114023857B (zh) Led外延结构及其制备方法
CN113594315B (zh) Led芯片外延结构及其制备方法
CN113410345B (zh) 紫外半导体发光元件
CN114551670A (zh) 红外发光二极管外延结构及其制备方法
CN108550676A (zh) 一种发光二极管外延片及其制造方法
CN114551671A (zh) Led外延结构及其制备方法
CN112563376A (zh) 一种二极管外延结构
CN111081836A (zh) 发光二极管及其制造方法
CN117410406B (zh) 发光二极管外延片及其制备方法、发光二极管
CN113394319B (zh) 深紫外发光元件及其制备方法
US20230326976A1 (en) Semiconductor device and method of forming p-type nitride semiconductor layer
CN114864769A (zh) Led外延结构及其制备方法
CN116387423A (zh) Led外延结构及其制备方法
CN117637950A (zh) 一种具备空穴供给结构的深紫外发光二极管
CN116247145A (zh) Led外延结构及其制备方法
CN115000259A (zh) Led外延结构及其制备方法
CN115863509A (zh) 一种深紫外发光二极管及其外延生长方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant