CN116387423A - Led外延结构及其制备方法 - Google Patents

Led外延结构及其制备方法 Download PDF

Info

Publication number
CN116387423A
CN116387423A CN202310464326.9A CN202310464326A CN116387423A CN 116387423 A CN116387423 A CN 116387423A CN 202310464326 A CN202310464326 A CN 202310464326A CN 116387423 A CN116387423 A CN 116387423A
Authority
CN
China
Prior art keywords
layer
composition
led epitaxial
type
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310464326.9A
Other languages
English (en)
Inventor
薛龙
李森林
毕京锋
王亚宏
廖寅生
赖玉财
董雪振
林洪剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Original Assignee
Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Silan Advanced Compound Semiconductor Co Ltd filed Critical Xiamen Silan Advanced Compound Semiconductor Co Ltd
Priority to CN202310464326.9A priority Critical patent/CN116387423A/zh
Publication of CN116387423A publication Critical patent/CN116387423A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种LED外延结构及其制备方法，其中所述LED外延结构从下至上依次包括：位于衬底上的底部缓冲层、腐蚀截止层、第一型半导体层有源层以及第二型半导体层，第二型半导体层从下至上依次包括：电子阻挡层、第二波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层，其中电子阻挡层为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。本发明设计的电子阻挡层呈阶梯型，有利于电子限制和空穴注入，进而能够增加有源层内的辐射复合率，提高LED的发光效率和亮度。

Description

LED外延结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种LED外延结构及其制备方法。
背景技术
发光二极管(LightEmittingDiode，LED)是通过半导体材料中导带电子和价带空穴的辐射复合产生光子，将电能直接转化为光能的电子元器件。与传统的白炽灯和荧光灯相比，LED具有高效、节能、环保以及长寿命的优点，在节能减排和绿色发展中发挥了重要作用，被公认为二十一世纪新一代绿色照明光源。
发光二极管的量子效率由外量子效率和内量子量子效率两个方面来决定。内量子效率是指从电极注入的载流子在有源层(发光区)内复合产生光子的效率。发光区的载流子数目和电子空穴对复合的几率决定发光二极管的内量子效率。虽然电子的有效质量比空穴小很多，但电子的迁移率比空穴大很多，没有被限制在有源层中的一些电子会在有源层之外复合发光，产生杂光，从而减少有源层内的载流子数目，降低了有源层内电子和空穴的辐射复合率，以致影响LED的内量子效率。
因此有必要提供一种LED外延结构及其制备方法来增加进入有源层的电子数，进而增加电子和空穴的辐射复合率，提高其发光效率和亮度。
发明内容
本发明的目的在于提供一种LED外延结构及其制备方法，以提高LED的发光效率和亮度。
为了实现上述目的以及其他相关目的，本发明提供了一种LED外延结构，从下至上依次包括：位于衬底上的底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，所述第二型半导体层从下至上依次包括：电子阻挡层、第二波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层，其中所述电子阻挡层为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。
可选的，在所述的LED外延结构中，所述第一阻挡层的带隙大于所述第二阻挡层的带隙。
可选的，在所述的LED外延结构中，所述第一阻挡层的材质包括(AlmGa1-m)0.5In0.5P，所述第二阻挡层的材质包括(AlnGa1-n)0.5In0.5P，其中0<m<1，0<n<1，且n＜m。
可选的，在所述的LED外延结构中，所述第一型半导体层从下至上依次包括：第一型窗口层、第一型限制层、第一波导层和前置阱层，且所述前置阱层为超晶格结构。
可选的，在所述的LED外延结构中，所述前置阱层为第一高Al组分层、低Al组分层以及第二高Al组分层交替生长形成的周期性结构，所述第一高Al组分层和第二高Al组分层的Al组分均大于所述低Al组分层的Al组分。
可选的，在所述的LED外延结构中，所述第一高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，所述低Al组分层的材质包括(AlyGa1-y)0.5In0.5P，所述第二高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，其中，0<x<1，0<y<1，且y＜x。
可选的，在所述的LED外延结构中，所述前置阱层的生长方式为渐变式或者非渐变式。
可选的，在所述的LED外延结构中，所述渐变式的生长方式包括：所述前置阱层的每个周期中，由(AlxGa1-x)0.5In0.5P渐变至(AlyGa1-y)0.5In0.5P，再由(AlyGa1-y)0.5In0.5P渐变至(AlxGa1-x)0.5In0.5P。
可选的，在所述的LED外延结构中，所述低Al组分层的厚度为20nm～30nm；所述第一高Al组分层的厚度为10nm～20nm；所述第二高Al组分层的厚度为10nm～20nm。
可选的，在所述的LED外延结构中，所述有源层为势阱层和势垒层交替生长形成的周期性结构，其中所述势阱层的材质包括(AlpGa1-p)0.5In0.5P，所述势垒层的材质包括(AlqGa1-q)0.5In0.5P，且0<p≤0.5，0.5≤q<1。
可选的，在所述的LED外延结构中，所述低Al组分层的Al组分大于所述势阱层的Al组分，所述第一高Al组分层的Al组分等于第二高Al组分层的Al组分等于所述势垒层的Al组分。
可选的，在所述的LED外延结构中，所述第一高Al组分层的厚度等于所述第二高Al组分层的厚度等于所述势垒层的厚度；所述低Al组分层的厚度大于所述势阱层的厚度。
可选的，在所述的LED外延结构中，所述势阱层的厚度为5nm～10nm；所述势垒层的厚度为20nm～30nm。
可选的，在所述的LED外延结构中，所述电子阻挡层中的第一个周期的第一阻挡层的Al组分大于或者等于所述有源层中势垒层的Al组分，所述电子阻挡层中的最后一个周期的第二阻挡层的Al组分大于或者等于所述有源层中的势阱层的Al组分。
可选的，在所述的LED外延结构中，所述第一型半导体层还包括依次层叠的第一型欧姆接触层以及第一型缓冲层，且所述第一型欧姆接触层以及第一型缓冲层位于所述腐蚀截止层与所述第一型窗口层之间。
可选的，在所述的LED外延结构中，所述第一型半导体层为N型半导体层，所述第二型半导体层为P型半导体层。
为了实现上述目的以及其他相关目的，本发明还提供了一种LED外延结构的制备方法，包括以下步骤：
提供一衬底；
在所述衬底上依次生长底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，所述第二型半导体层从下至上依次包括：电子阻挡层、第二波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层，其中所述电子阻挡层为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。
可选的，在所述的LED外延结构的制备方法中，所述第一阻挡层的带隙大于所述第二阻挡层的带隙。
可选的，在所述的LED外延结构的制备方法中，所述第一阻挡层的材质包括(AlmGa1-m)0.5In0.5P，所述第二阻挡层的材质包括(AlnGa1-n)0.5In0.5P，其中0<m<1，0<n<1，且n＜m。
可选的，在所述的LED外延结构的制备方法中，所述第一型半导体层从下至上依次包括第一型窗口层、第一型限制层、第一波导层和前置阱层，且所述前置阱层为超晶格结构。
可选的，在所述的LED外延结构的制备方法中，所述前置阱层为第一高Al组分层、低Al组分层以及第二高Al组分层交替生长形成的周期性结构，所述第一高Al组分层和第二高Al组分层的Al组分均大于所述低Al组分层的Al组分。
可选的，在所述的LED外延结构的制备方法中，所述第一高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，所述低Al组分层的材质包括(AlyGa1-y)0.5In0.5P，所述第二高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，其中，0<x<1，0<y<1，且y＜x。
可选的，在所述的LED外延结构的制备方法中，所述前置阱层的生长方式为渐变式或者非渐变式。
可选的，在所述的LED外延结构的制备方法中，所述渐变式的生长方式包括：所述前置阱层的每个周期中，由(AlxGa1-x)0.5In0.5P渐变至(AlyGa1-y)0.5In0.5P，再由(AlyGa1-y)0.5In0.5P渐变至(AlxGa1-x)0.5In0.5P。
可选的，在所述的LED外延结构的制备方法中，所述低Al组分层的厚度为20nm～30nm；所述第一高Al组分层的厚度为10nm～20nm；所述第二高Al组分层的厚度为10nm～20nm。
可选的，在所述的LED外延结构的制备方法中，所述有源层为势阱层和势垒层交替生长形成的周期性结构，其中，所述势阱层的材质包括(AlpGa1-p)0.5In0.5P，所述势垒层的材质包括(AlqGa1-q)0.5In0.5P，且0<p≤0.5，0.5≤q<1。
可选的，在所述的LED外延结构的制备方法中，所述低Al组分层的Al组分大于所述势阱层的Al组分，所述第一高Al组分层的Al组分等于第二高Al组分层的Al组分等于所述势垒层的Al组分。
可选的，在所述的LED外延结构的制备方法中，所述第一高Al组分层的厚度等于所述第二高Al组分层的厚度等于所述势垒层的厚度；所述低Al组分层的厚度大于所述势阱层的厚度。
可选的，在所述的LED外延结构的制备方法中，所述势阱层的厚度为5nm～10nm；所述势垒层的厚度为20nm～30nm。
可选的，在所述的LED外延结构的制备方法中，所述电子阻挡层中的第一个周期的第一阻挡层的Al组分大于或者等于所述有源层中势垒层的Al组分，所述电子阻挡层中的最后一个周期的第二阻挡层的Al组分大于或者等于所述有源层中的势阱层的Al组分。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明在有源层与第二波导层之间设置电子阻挡层，而电子阻挡层为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。本发明设置了阶梯型的电子阻挡层，对电子具有更高的有效势垒高度，更有利于电子限制在有源层内，即能够更好的阻挡电子溢出有源层，避免对器件造成的漏电；同时对空穴具有更低的有效势垒高度，更有利于空穴注入有源层，能够增加有源层内的辐射复合率，进而提高LED的发光效率和亮度。
此外，本发明通过在第一波导层和有源层之间插入超晶格结构的前置阱层，对电子进行俘获和限制，然后使电子从宽阱结构底部直接隧穿到有源层的量子阱中，因此可以增加进入有源层的电子数，进而可以增加电子和空穴的辐射复合率，还可以降低空穴泄露至第一型半导体层，可消除有源层外产生的杂光。同时结合电子阻挡层的设置，使得LED具有更好的载流子限制能力，降低载流子泄露至非有源层的结构中，提高LED的发光效率和亮度。
附图说明
图1是本发明一实施例的LED外延结构的结构示意图；
图2是本发明一实施例的LED外延结构的制备方法的流程图；
图3是本发明提供的前置阱、有源层和电子阻挡层的结构能带示意图；
图4是本发明提供的前置阱、有源层和电子阻挡层的结构能带的另一种示意图；
图1～4中，
10-衬底，20-LED外延结构，201-底部缓冲层，202-腐蚀截止层，203-第一型欧姆接触层，204-第一型缓冲层，205-第一型窗口层，206-第一型限制层，207-第一波导层，208-前置阱层，209-有源层，210-电子阻挡层，211-第二波导层，212-第二型限制层，213-过渡层，214-第二型窗口层，215-第二型欧姆接触层。
具体实施方式
以下结合附图和具体实施例对本发明提出的LED外延结构及其制备方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在对按照本发明的实施方式进行说明之前，事先对下述内容进行说明。首先，在本说明书中，仅标记为“AlGaInP”时，表示Al、Ga、In的总和与P的化学组成比为1：1，Al、Ga与In的比率不固定的任意的化合物。另外，仅标记为“AlInP”时，表示Al、In的总和与P的化学组成比为1：1，Al与In的比率不固定的任意的化合物。
参阅图1，所述LED外延结构20从下至上依次包括：位于衬底10上的底部缓冲层201、腐蚀截止层202、第一型半导体层、有源层209以及第二型半导体层。
其中，所述第一型半导体层从下至上依次包括第一型窗口层205、第一型限制层206、第一波导层207以及前置阱层208，且所述前置阱层208为超晶格结构。所述前置阱层208为第一高Al组分层、低Al组分层以及第二高Al组分层交替生长形成的周期性结构，所述第一高Al组分层和第二高Al组分层的Al组分均大于所述低Al组分层的Al组分。优选的，所述前置阱层208的第一高Al组分层的Al组分、所述第二高Al组分层的Al组分和有源层209的势垒层的Al组分相等，所述前置阱层208的第一高Al组分层的厚度、所述第二高Al组分层的厚度和有源层209的势垒层的厚度相等，所述前置阱层208的低Al组分层的带隙和厚度均比所述有源层209的势阱层的带隙和厚度大，即所述前置阱层208为宽阱结构，因此所述前置阱层208不会吸收有源层209发出的光，同时宽阱结构能够俘获电子，降低电子运行速度，增加进入有源层209的电子数，进而可以增加电子和空穴的辐射复合率。
所述第一型半导体层还可以包括依次层叠的第一型欧姆接触层203以及第一型缓冲层204，且所述第一型欧姆接触层203以及第一型缓冲层204位于所述腐蚀截止层202与所述第一型窗口层205之间。
所述第二型半导体层从下至上依次包括：电子阻挡层210、第二波导层211、第二型限制层212、过渡层213、第二型窗口层214以及第二型欧姆接触层215，且所述电子阻挡层210为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低，以形成阶梯型的电子阻挡层。阶梯型的电子阻挡层对电子具有更高的有效势垒高度，更有利于将电子限制在有源层209内，即能够更好的阻挡电子泄露至第二型半导体层，避免对发光二极管造成的漏电；同时阶梯型的电子阻挡层对空穴具有更低的有效势垒高度，更有利于空穴注入有源层209，能够增加有源层209内的辐射复合率，进而提高LED的发光效率和亮度。需要说明的是，所述有效势垒高度为导带(或者价带)边缘与其对应的电子(或者空穴)准费米能级之间的电位差。
在本实施例中，所述第一型半导体层与所述第二型半导体层的极性相反，例如，所述第一型半导体层为N型半导体层，则对应的所述第二型半导体层为P型半导体层。相应的，所述N型半导体层包括依次层叠的N型欧姆接触层、N型缓冲层、N型窗口层、N型限制层、第一波导层以及前置阱层。所述P型半导体层包括依次层叠的电子阻挡层、第二波导层、P型限制层、过渡层、P型窗口层以及P型欧姆接触层。
参阅图2，所述LED外延结构20的制备方法具体包括以下步骤：
步骤S1：提供一衬底10；
步骤S2：在所述衬底10上依次生长底部缓冲层201、腐蚀截止层202、第一型半导体层、有源层209以及第二型半导体层，所述第二型半导体层从下至上依次包括：电子阻挡层210、第二波导层211、第二型限制层212、过渡层213、第二型窗口层214以及第二型欧姆接触层215，其中所述电子阻挡层210为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。
所述LED外延结构20的制备工艺为MOCVD工艺、分子束外延工艺、HVPE工艺、等离子体辅助化学气相沉积以及溅射法中的任意一种，优选为MOCVD工艺。以下具体实施例中以MOCVD工艺为例进行说明。
执行步骤S1，提供所述衬底10。本实施例中所述衬底10优选为GaAs(砷化镓)衬底，但不限于此。
执行步骤S2，在所述衬底10上生长底部缓冲层201。所述底部缓冲层201可以最大限度的消除衬底10的表面缺陷对LED外延结构20的影响，减少LED外延结构20出现缺陷和位错的可能，并为下一步生长提供了新鲜的界面。所述底部缓冲层201的材料优选为GaAs，但不限于此。所述底部缓冲层201中掺杂第一型掺杂剂，例如N型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)和碲(Te)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述底部缓冲层201的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长200nm～300nm厚度的底部缓冲层201。例如，在700℃的温度下生长200nm厚度的底部缓冲层201。
在生长所述底部缓冲层201的步骤之后，在所述底部缓冲层201上生长腐蚀截止层202。所述腐蚀截止层202的材质优选为Ga0.5In0.5P，但不限于此。所述腐蚀截止层202中掺杂第一型掺杂剂，例如N型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)和碲(Te)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述腐蚀截止层202的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长10nm～20nm厚度的腐蚀截止层202。例如，在700℃的温度下生长20nm厚度的腐蚀截止层202。
在生长所述腐蚀截止层202的步骤之后，在所述腐蚀截止层202上生长第一型半导体层。所述第一型半导体层从下至上依次包括第一型欧姆接触层203、第一型缓冲层204、第一型窗口层205、第一型限制层206、第一波导层207以及前置阱层208。
因此，在生长所述腐蚀截止层202的步骤之后，在所述腐蚀截止层202上生长所述第一型欧姆接触层203。所述第一型欧姆接触层203的材质优选为GaAs，但不限于此。所述第一型欧姆接触层203中掺杂第一型掺杂剂，例如N型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型欧姆接触层203的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长5nm～10nm厚度的第一型欧姆接触层203。例如，在700℃的温度下生长10nm厚度的第一型欧姆接触层203。
在生长所述第一型欧姆接触层203的步骤之后，在所述第一型欧姆接触层203上生长所述第一型缓冲层204。所述第一型缓冲层204的材质优选为Ga0.5In0.5P，但不限于此。所述第一型缓冲层204中掺杂第一型掺杂剂，例如N型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型缓冲层204的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长15nm～25nm厚度的第一型缓冲层204。例如，在700℃的温度下生长15nm厚度的第一型缓冲层204。
在生长所述第一型缓冲层204的步骤之后，在所述第一型缓冲层204上生长所述第一型窗口层205。所述第一型窗口层205主要的作用是第一型电流扩展、出光以及表面粗化。所述第一型窗口层205中掺杂第一型掺杂剂，例如N型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型窗口层205的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长1500nm～3000nm厚度的第一型窗口层205。例如，在700℃的温度下生长2000nm厚度的第一型窗口层205。
在生长所述第一型窗口层205的步骤之后，在所述窗口层205上生长所述第一型限制层206。所述第一型限制层206用于提供电子并限制光场分布。所述第一型限制层206的材质优选为AlInP，但不限于此。所述第一型限制层206中掺杂第一型掺杂剂，例如N型掺杂剂，可以为硅(Si)、锗(Ge)、锡(Sn)中的至少一种，但不限于此。进一步地，所述第一型掺杂剂优选为Si。
所述第一型限制层206的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长1200nm～1500nm厚度的第一型限制层206。例如，在770℃的温度下生长1500nm厚度的第一型限制层206。
在生长所述第一型限制层206的步骤之后，在所述第一型限制层206上生长所述第一波导层207。所述第一波导层207的材质优选为(AlbGa1-b)0.5In0.5P，且优选0<b<1。例如，所述第一波导层207的材质为(Al0.7Ga0.3)0.5In0.5P。所述第一波导层207为非掺杂结构层，即所述第一波导层207中不掺杂任何元素。
所述第一波导层207的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长60nm～80nm厚度的第一波导层208。例如，在770℃的温度下生长80nm厚度的第一波导层207。
在生长所述第一波导层207的步骤之后，在所述第一波导层207上生长所述前置阱层208。所述前置阱层208优选为超晶格结构。具体的，所述前置阱层208为第一高Al组分层、低Al组分层以及第二高Al组分层交替生长形成的周期性结构。
所述第一高Al组分层的材质优选为(AlxGa1-x)0.5In0.5P，且0<x<1；所述低Al组分层的材质优选为(AlyGa1-y)0.5In0.5P，且0<y<1；所述第二高Al组分层的材质优选为(AlxGa1-x)0.5In0.5P。本实施例所述第一高Al组分层和第二高Al组分层的Al组分均大于所述低Al组分层，即y＜x，使得低Al组分层的带隙小于第一高Al组分层和第二高Al组分层的带隙。本实施例的所述第一高Al组分层的Al组分与所述第二高Al组分层的Al组分相等，两个高Al组分层的Al组分保持一致。再进一步的，所述第一高Al组分层和第二高Al组分层与所述第一波导层207的Al组分也保持一致，即b＝x。
所述第一高Al组分层和第二高Al组分层的厚度优选为20nm～30nm；所述低Al组分层的厚度优选为10nm～20nm。进一步的，所述第一高Al组分层的厚度优选与所述第二高Al组分层的厚度相等。
所述低Al组分层的Al组分优选大于所述有源层209中的势阱层的Al组分，即y>p；所述第一高Al组分层的Al组分和所述第二高Al组分层的Al组分优选均与所述有源层209中的势垒层的Al组分相等，x＝q；所述第一高Al组分层和第二高Al组分层的厚度优选均与所述有源层209中的势垒层的厚度相等；所述低Al组分层的厚度优选大于所述有源层209中的势阱层的厚度。由于所述低Al组分层的带隙和厚度均大于所述有源层209中的势阱层，因此，所述前置阱层208为宽阱结构，所述宽阱结构不会吸收所述有源层209发出的光，而且宽阱结构易俘获电子，可以降低电子运行速度，增加进入有源层209的电子数。
所述前置阱层208的周期数为a，即所述前置阱层208包括a个组合层，且每一所述组合层包括依次层叠的第一高Al组分层、低Al组分层以及第二高Al组分层。本实施例中的周期数a的范围优选为1～6，例如所述前置阱层208的周期数为3。本实施例的所述前置阱层208优选为非掺杂结构层，以减少非辐射中心的形成。
所述前置阱层208的生长方式可以为渐变式，也可以为非渐变式。具体的，所述第一高Al组分层、低Al组分层以及第二高Al组分层可以为渐变式，也可以为非渐变式。例如，在所述前置阱层的每个周期中，所述第一高Al组分层和第二高Al组分层为渐变式，所述低Al组分层为非渐变式，即所述第一高Al组分层的Al组分沿着所述前置阱层208的生长方向逐渐降低，所述第二高Al组分层的Al组分沿着所述前置阱层208的生长方向逐渐增加，而所述低Al组分层的Al组分不变。优选的，在所述前置阱层208的每个周期中，优选由(AlxGa1-x)0.5In0.5P渐变至(AlyGa1-y)0.5In0.5P，再由(AlyGa1-y)0.5In0.5P渐变至(AlxGa1-x)0.5In0.5P。例如，在每个周期中，沿着所述前置阱层208的生长方向，由(Al0.7Ga0.3)0.5In0.5P渐变至(Al0.3Ga0.7)0.5In0.5P，再由(Al0.3Ga0.7)0.5In0.5P渐变至(Al0.7Ga0.3)0.5In0.5P，即在所述前置阱层208的每个周期中，所述前置阱层208的Al组分沿着所述前置阱层208的生长方向由0.70渐变至0.3，再由0.3渐变至0.7。在其他实施例中，所述前置阱层208的部分周期可以采用渐变式，部分周期可以采用非渐变式。
图3示出了前置阱层208的生长方式为非渐变式时形成的结构能带，图4示出了前置阱层208的生长方式为渐变式时形成的结构能带，能带图中的宽度对应了该层的厚度。相比于非渐变式的前置阱层，渐变式的前置阱层由于梯度渐变区域的存在，直接影响到通过内置准电场加速的载流子被捕获到有源层中的能力。此外，由于梯度渐变区域的存在，载流子的捕获能力更强，缩短了有源层中的载流子寿命，从而提高了内部量子效率。因此控制前置阱层208的结构对优化光学性能和器件性能非常重要。
所述前置阱层208的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～800℃的温度下生长100nm～300nm厚度的前置阱层208。例如，在750℃的温度生长3个周期的前置阱层208，在每个周期中，先生长25nm厚的材质为(Al0.70Ga0.30)0.5In0.5P的第一高Al组分层，然后生长15nm厚的材质为(Al0.30Ga0.70)0.5In0.5P的低Al组分层，最后再生长25nm厚的材质为(Al0.70Ga0.30)0.5In0.5P的第二高Al组分层。
本实施例中通过在第一型半导体中引入一个超晶格结构的前置阱层，对电子进行俘获和限制，然后使电子从宽阱底部直接隧穿到有源层中，因此可以增加进入有源层的电子数，增加电子和空穴复合率，进而提高发光效率和亮度。
在生长所述前置阱层208的步骤之后，在所述前置阱层208上生长所述有源层209。所述有源层209主要用作发光层。所述有源层209优选为多量子阱结构，即所述有源层209优选为势阱层和势垒层组成的周期性结构，例如[(AlpGa1-p)0.5In0.5P/(AlqGa1-q)0.5In0.5P]组成的周期性结构，且所述有源层209的周期数优选为6～12。所述势阱层的材质优选为(AlpGa1-p)0.5In0.5P，且0<p≤0.5，例如(Al0.20Ga0.80)0.5In0.5P。所述势垒层的材质优选为(AlqGa1-q)0.5In0.5P，且0.5≤q<1，例如(Al0.70Ga0.30)0.5In0.5P。
所述有源层209的厚度优选为200nm～600nm，例如500nm。进一步的，每一周期中的所述势阱层的厚度优选为5nm～10nm，所述势垒层的厚度优选为20nm～30nm。本实施例优选所述前置阱层208的第一高Al组分层和第二高Al组分层的厚度相等，且与所述有源层的势垒层的厚度一致；所述低Al组分层厚度大于所述有源层的势阱层的厚度，可参阅图3和图4。当第一高Al组分层和第二高Al组分层的厚度均与所述有源层209中的势垒层的厚度相等时，即当所述前置阱层208与所述有源层209的势垒的宽度相同时，其有效势垒高度越高，载流子发生隧穿的概率越低，越难以穿过势垒；有效势垒高度越低，载流子发生隧穿的概率越高，在前置阱中俘获的电子更容易隧穿到有源层209中。本实施例的所述前置阱层208通过势垒耦合到所述有源层209，势垒设计使用电荷不对称共振隧穿现象，宽阱结构底部的能级位置必须等于有源层209中的最小能带的能级位置，使势垒对电子通过，对空穴阻塞。在外加电压下，存在电子和空穴的电化学势差，这导致电子电流从N电极流过第一型欧姆接触层203、第一型缓冲层204、第一型窗口层205、第一型限制层206和第一波导层207进入所述前置阱层208，然后电子隧穿所述前置阱层208屏障进入有源层209中，在有源层209中与空穴重新结合；而空穴电流从P电极通过第二型欧姆接触层215、第二型窗口层214、过渡层213、第二型限制层212、第二波导层211和电子阻挡层210流入有源层209中，所述前置阱层208屏障阻止有源层209中的空穴渗透到前置阱层208中。因此，电子和空穴的辐射复合只发生在有源层209中，消除在有源层209外产生杂光的可能(没有被限制在有源层209中的一些电子会在有源层209之外复合发光，产生杂光)。
本实施例的所述第一高Al组分层和第二高Al组分层的Al组分相等，优选所述低Al组分层的Al组分大于所述势阱层的Al组分，所述第一高Al组分层和第二高Al组分层的Al组分等于所述势垒层的Al组分，即y＞p，x＝q，因此所述前置阱层208中的低Al组分层的能级大于有源层210中的势阱层的能级，所述前置阱层208中的高Al组分层(第一高Al组分层和第二高Al组分层)的能级等于有源层210中的势垒层的能级，可参阅图3和图4，该结构设计能够增加通过电子和阻挡空穴的能力。
所述有源层209的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长6～12个周期的有源层209。例如，在710℃的温度下生长12个周期的有源层209。
在生长所述有源层209的步骤之后，在所述有源层209上生长第二型半导体层。所述第二型半导体层从下至上依次包括：电子阻挡层210、第二波导层211、第二型限制层212、过渡层213、第二型窗口层214和第二型欧姆接触层215。
因此，在生长所述有源层209的步骤之后，在所述有源层209上生长电子阻挡层210。所述电子阻挡层210优选为超晶格结构，具体的，所述电子阻挡层优选为第一阻挡层和第二阻挡层交替生长形成的周期性结构。在本实施例中，优选的所述第一阻挡层的带隙大于所述第二阻挡层的带隙。所述第一阻挡层的材质优选为(AlmGa1-m)0.5In0.5P，且0<m<1；所述第二阻挡层的材质优选为(AlnGa1-n)0.5In0.5P，且0<n<1。本实施例的第一阻挡层的Al组分优选大于所述第二阻挡层的Al组分，即优选n＜m，以使所述第一阻挡层的带隙大于所述第二阻挡层的带隙，以增加电子阻挡能力，同时增加空穴注入能力，进而提高辐射复合率，以提高发光效率和亮度。
所述电子阻挡层210的周期数优选为1～6，且所述电子阻挡层为非掺杂结构层，以减少非辐射中心的形成。优选的，在所述电子阻挡层中，每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，且每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。进一步优选的，第一个周期的第一阻挡层的Al组分大于或者等于有源层209中势垒层的Al组分，最后一个周期第二阻挡层的Al组分大于或者等于有源层中势阱层的Al组分。这样的结构设计实质是形成了阶梯型超晶格的电子阻挡层，有效势垒高度越高，能越过势垒的电子越少，越利于电子的限制。超晶格结构将降低电子阻挡层210在价带上对空穴的有效势垒高度；同时电子泄露被抑制，这意味着空穴在第二型半导体层与泄露的电子发生非辐射复合的概率将降低，因此有源层209内的空穴注入效率得以进一步加强。阶梯型超晶格的电子阻挡层210对电子具有更高的有效势垒高度，更利于电子限制在有源层209内；对空穴具有更低的有效势垒高度，更利于空穴注入有源层209；同时超晶格结构的电子阻挡层210增加了空穴注入效率，在有源层209内有足够的空穴和电子发生辐射复合。
本实施例中通过在第二型半导体中引入一个超晶格结构的电子阻挡层结构，降低电子泄露，抑制电子跃迁到第二型半导体层中，进而可以避免对器件造成漏电的问题，而且可以增加有源层209内的辐射复合率，可消除有源层209外产生的杂光。
本实施例所述第一阻挡层的Al组分可以大于或者等于所述势垒层的Al组分，所述第二阻挡层的Al组分可以大于或者等于所述势阱层的Al组分，优选的，所述第一阻挡层的Al组分大于所述势垒层的Al组分，所述第二阻挡层的Al组分大于所述势阱层的Al组分，即p<n，q<m，因此，所述电子阻挡层210的能级大于有源层209的能级，可参阅图4，该设计可以减少电子泄露的同时增加空穴注入。
所述电子阻挡层210的厚度范围优选为25nm～300nm，且每个周期中的第一阻挡层的厚度优选为20nm～30nm，第二阻挡层的厚度优选为10nm～20nm。
所述生长电子阻挡层210的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～800℃的温度下生长1～6个周期的电子阻挡层210。例如，在750℃的温度下，生长3个周期的电子阻挡层210，首先生长第一个周期的20nm厚的材质为(Al0.75Ga0.25)0.5In0.5P的第一阻挡层和15nm厚的材质为(Al0.50Ga0.5)0.5In0.5P的第二阻挡层，再长第二个周期的20nm厚的材质为(Al0.85Ga0.15)0.5In0.5P的第一阻挡层和15nm厚的材质为(Al0.40Ga0.60)0.5In0.5P的第二阻挡层，最后生长一个周期的20nm厚的材质为(Al0.95Ga0.05)0.5In0.5P的第一阻挡层和15nm厚的材质为(Al0.30Ga0.70)0.5In0.5P的第二阻挡层。
在生长所述电子阻挡层210的步骤之后，在电子阻挡层210上生长所述第二波导层211。所述第二波导层211的材质优选为(AlwGa1-w)0.5In0.5P，且0.5≤w≤1。例如，第二波导层211的材质为(Al0.95Ga0.05)0.5In0.5P。进一步的，所述第二波导层211的材质优选与最后一个周期的所述第一阻挡层的材质相同。所述第二波导层211为非掺杂结构层，即所述第二波导层211中不掺杂任何元素。
所述第二波导层211的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长60nm～80nm厚度的第二波导层211。例如，在770℃的温度下生长80nm厚度的第二波导层211。
在生长所述第二波导层211的步骤之后，在所述第二波导层211上生长所述第二型限制层212。所述第二型限制层212用于提供空穴。所述第二型限制层212的材质优选为AlInP，但不限于此。所述第二型限制层212中掺杂第二型掺杂剂，例如P型掺杂剂，可以为镁(Mg)、锌(Zn)、镉(Cd)、铍(Be)和锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
所述第二型限制层212的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长1200nm～1500nm厚度的第二型限制层212。例如，在770℃的温度下生长1500nm厚度的第二型限制层212。
在生长所述第二型限制层212的步骤之后，在所述第二型限制层212上生长所述过渡层213。所述过渡层213的材质优选为AlGaInP，但不限于此。所述第二型限制层212中掺杂第二型掺杂剂，例如P型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)和锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
所述过渡层213的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在750℃～800℃的温度下生长5nm～10nm厚度的过渡层213。例如，在770℃的温度下生长10nm厚度的过渡层213。
在生长所述过渡层213的步骤之后，在所述过渡层213上生长所述第二型窗口层214。所述第二型窗口层214的材质优选为GaP，但不限于此。所述第二型窗口层213中掺杂第二型掺杂剂，例如P型掺杂剂，可以为镁(Mg)、锌(Zn)、钙(Ca)、铍(Be)和锰(Mn)中的至少一种，但不限于此。进一步地，所述第二型掺杂剂优选为Mg。
所述第二型窗口层214的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在800℃～900℃的温度下生长3000nm～5000nm厚度的第二型窗口层214。例如，在850℃的温度下生长4000nm厚度的第二型窗口层214。
在生长所述第二型窗口层214的步骤之后，在所述第二型窗口层214上生长所述第二型欧姆接触层215。所述第二型欧姆接触层215用于与金属电极形成欧姆接触。所述第二型欧姆接触层215的材质优选为GaP，但不限于此。所述第二型欧姆接触层215中可以掺杂C(碳)。
所述第二型欧姆接触层215的生长工艺条件可以为：在MOCVD生长炉的反应室内，且在700℃～750℃的温度下生长100nm～200nm厚度的第二型欧姆接触层214。例如，在710℃的温度下生长150nm厚度的第二型欧姆接触层214。
综上所述，本发明在第一波导层和有源层之间插入超晶格结构的前置阱层，对电子进行俘获和限制，然后使电子从宽阱结构底部直接隧穿到有源层中，因此可以增加进入有源层的电子数，进而可以增加电子空穴复合率，提高LED的发光效率和亮度，同时前置阱层的设置还可以降低空穴泄露至第一型半导体层，可消除有源层外产生的杂光。
其次，本发明由于阶梯型的电子阻挡层的存在，抑制电子泄露至第二型半导体层，进而避免对器件造成漏电的问题，增加有源层内的辐射复合率，可消除有源层外产生的杂光。
另外，本发明的前置阱层中的低Al组分层的Al组分优选大于有源层中的势阱层的Al组分，即y>p；前置阱层中的第一高Al组分层的Al组分和第二高Al组分层的Al组分优选与有源层中的势垒层的Al组分相等，x＝q；电子阻挡层中的第一阻挡层的Al组分大于有源层中的势垒层的Al组分，即q<m；电子阻挡层中的第二阻挡层的Al组分大于所述势阱层的Al组分，即p<n。这样的结构设计能够增加电子阻挡能力，减少电子泄露至第二型半导体层，同时能够增加空穴注入有源层的能力。
而且，本发明同时设置前置阱层和电子阻挡层，使得器件具有更好的载流子限制能力，降低了其非有源层的载流子泄露，提高LED的发光效率和亮度。
此外，可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材质、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”引述意味着对一个或多个步骤的引述，并且可能包括次级步骤。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。

Claims (30)

1.一种LED外延结构，其特征在于，从下至上依次包括：位于衬底上的底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，所述第二型半导体层从下至上依次包括：电子阻挡层、第二波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层，其中所述电子阻挡层为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。
2.如权利要求1所述的LED外延结构，其特征在于，所述第一阻挡层的带隙大于所述第二阻挡层的带隙。
3.如权利要求1所述的LED外延结构，其特征在于，所述第一阻挡层的材质包括(AlmGa1-m)0.5In0.5P，所述第二阻挡层的材质包括(AlnGa1-n)0.5In0.5P，其中0<m<1，0<n<1，且n＜m。
4.如权利要求1所述的LED外延结构，其特征在于，所述第一型半导体层从下至上依次包括：第一型窗口层、第一型限制层、第一波导层和前置阱层，且所述前置阱层为超晶格结构。
5.如权利要求4所述的LED外延结构，其特征在于，所述前置阱层为第一高Al组分层、低Al组分层以及第二高Al组分层交替生长形成的周期性结构，所述第一高Al组分层和第二高Al组分层的Al组分均大于所述低Al组分层的Al组分。
6.如权利要求5所述的LED外延结构，其特征在于，所述第一高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，所述低Al组分层的材质包括(AlyGa1-y)0.5In0.5P，所述第二高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，其中，0<x<1，0<y<1，且y＜x。
7.如权利要求6所述的LED外延结构，其特征在于，所述前置阱层的生长方式为渐变式或者非渐变式。
8.如权利要求7所述的LED外延结构，其特征在于，所述渐变式的生长方式包括：所述前置阱层的每个周期中，由(AlxGa1-x)0.5In0.5P渐变至(AlyGa1-y)0.5In0.5P，再由(AlyGa1-y)0.5In0.5P渐变至(AlxGa1-x)0.5In0.5P。
9.如权利要求5所述的LED外延结构，其特征在于，所述低Al组分层的厚度为20nm～30nm；所述第一高Al组分层的厚度为10nm～20nm；所述第二高Al组分层的厚度为10nm～20nm。
10.如权利要求5所述的LED外延结构，其特征在于，所述有源层为势阱层和势垒层交替生长形成的周期性结构，其中所述势阱层的材质包括(AlpGa1-p)0.5In0.5P，所述势垒层的材质包括(AlqGa1-q)0.5In0.5P，且0<p≤0.5，0.5≤q<1。
11.如权利要求10所述的LED外延结构，其特征在于，所述低Al组分层的Al组分大于所述势阱层的Al组分，所述第一高Al组分层的Al组分等于第二高Al组分层的Al组分等于所述势垒层的Al组分。
12.如权利要求10所述的LED外延结构，其特征在于，所述第一高Al组分层的厚度等于所述第二高Al组分层的厚度等于所述势垒层的厚度；所述低Al组分层的厚度大于所述势阱层的厚度。
13.如权利要求12所述的LED外延结构，其特征在于，所述势阱层的厚度为5nm～10nm；所述势垒层的厚度为20nm～30nm。
14.如权利要求10所述的LED外延结构，其特征在于，所述电子阻挡层中的第一个周期的第一阻挡层的Al组分大于或者等于所述有源层中势垒层的Al组分，所述电子阻挡层中的最后一个周期的第二阻挡层的Al组分大于或者等于所述有源层中的势阱层的Al组分。
15.如权利要求4所述的LED外延结构，其特征在于，所述第一型半导体层还包括依次层叠的第一型欧姆接触层以及第一型缓冲层，且所述第一型欧姆接触层以及第一型缓冲层位于所述腐蚀截止层与所述第一型窗口层之间。
16.如权利要求1所述的LED外延结构，其特征在于，所述第一型半导体层为N型半导体层，所述第二型半导体层为P型半导体层。
17.一种LED外延结构的制备方法，其特征在于，包括以下步骤：
提供一衬底；
在所述衬底上依次生长底部缓冲层、腐蚀截止层、第一型半导体层、有源层以及第二型半导体层，所述第二型半导体层从下至上依次包括：电子阻挡层、第二波导层、第二型限制层、过渡层、第二型窗口层以及第二型欧姆接触层，其中所述电子阻挡层为第一阻挡层和第二阻挡层交替生长形成的周期性结构，且每个周期中的第一阻挡层的Al组分比前一周期中的第一阻挡层的Al组分高，每个周期中的第二阻挡层的Al组分比前一周期中的第二阻挡层的Al组分低。
18.如权利要求17所述的LED外延结构的制备方法，其特征在于，所述第一阻挡层的带隙大于所述第二阻挡层的带隙。
19.如权利要求17所述的LED外延结构的制备方法，其特征在于，所述第一阻挡层的材质包括(AlmGa1-m)0.5In0.5P，所述第二阻挡层的材质包括(AlnGa1-n)0.5In0.5P，其中0<m<1，0<n<1，且n＜m。
20.如权利要求17所述的LED外延结构的制备方法，其特征在于，所述第一型半导体层从下至上依次包括第一型窗口层、第一型限制层、第一波导层和前置阱层，且所述前置阱层为超晶格结构。
21.如权利要求20所述的LED外延结构的制备方法，其特征在于，所述前置阱层为第一高Al组分层、低Al组分层以及第二高Al组分层交替生长形成的周期性结构，所述第一高Al组分层和第二高Al组分层的Al组分均大于所述低Al组分层的Al组分。
22.如权利要求21所述的LED外延结构的制备方法，其特征在于，所述第一高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，所述低Al组分层的材质包括(AlyGa1-y)0.5In0.5P，所述第二高Al组分层的材质包括(AlxGa1-x)0.5In0.5P，其中，0<x<1，0<y<1，且y＜x。
23.如权利要求22所述的LED外延结构的制备方法，其特征在于，所述前置阱层的生长方式为渐变式或者非渐变式。
24.如权利要求23所述的LED外延结构的制备方法，其特征在于，所述渐变式的生长方式包括：所述前置阱层的每个周期中，由(AlxGa1-x)0.5In0.5P渐变至(AlyGa1-y)0.5In0.5P，再由(AlyGa1-y)0.5In0.5P渐变至(AlxGa1-x)0.5In0.5P。
25.如权利要求21所述的LED外延结构的制备方法，其特征在于，所述低Al组分层的厚度为20nm～30nm；所述第一高Al组分层的厚度为10nm～20nm；所述第二高Al组分层的厚度为10nm～20nm。
26.如权利要求21所述的LED外延结构的制备方法，其特征在于，所述有源层为势阱层和势垒层交替生长形成的周期性结构，其中，所述势阱层的材质包括(AlpGa1-p)0.5In0.5P，所述势垒层的材质包括(AlqGa1-q)0.5In0.5P，且0<p≤0.5，0.5≤q<1。
27.如权利要求26所述的LED外延结构的制备方法，其特征在于，所述低Al组分层的Al组分大于所述势阱层的Al组分，所述第一高Al组分层的Al组分等于第二高Al组分层的Al组分等于所述势垒层的Al组分。
28.如权利要求26所述的LED外延结构的制备方法，其特征在于，所述第一高Al组分层的厚度等于所述第二高Al组分层的厚度等于所述势垒层的厚度；所述低Al组分层的厚度大于所述势阱层的厚度。
29.如权利要求28所述的LED外延结构的制备方法，其特征在于，所述势阱层的厚度为5nm～10nm；所述势垒层的厚度为20nm～30nm。
30.如权利要求26所述的LED外延结构的制备方法，其特征在于，所述电子阻挡层中的第一个周期的第一阻挡层的Al组分大于或者等于所述有源层中势垒层的Al组分，所述电子阻挡层中的最后一个周期的第二阻挡层的Al组分大于或者等于所述有源层中的势阱层的Al组分。
CN202310464326.9A 2023-04-26 2023-04-26 Led外延结构及其制备方法 Pending CN116387423A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310464326.9A CN116387423A (zh) 2023-04-26 2023-04-26 Led外延结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310464326.9A CN116387423A (zh) 2023-04-26 2023-04-26 Led外延结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116387423A true CN116387423A (zh) 2023-07-04

Family

ID=86964229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310464326.9A Pending CN116387423A (zh) 2023-04-26 2023-04-26 Led外延结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116387423A (zh)

Similar Documents

Publication Publication Date Title
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
KR101282775B1 (ko) 수직형 발광 소자 및 그 제조방법
JP4505147B2 (ja) 相分離の少ないｉｉｉ族窒化物４元材料系を用いた半導体構造体および加工方法
CN101459216B (zh) 一种非对称多量子阱结构的蓝光led及其制作方法
KR20150025264A (ko) 정공주입층을 구비하는 반도체 발광 소자 및 그 제조 방법
CN106229398B (zh) 一种高均匀性的红光led外延结构及其制备方法
CN113823716B (zh) Led外延结构及其制备方法
JPH0823124A (ja) 窒化ガリウム系化合物半導体発光素子
US11764327B2 (en) Light emitting diode with a graded quantum barrier layer
CN105206726A (zh) 一种led结构及其生长方法
CN109950371B (zh) 紫外led外延结构及其制备方法
CN114447165B (zh) Led外延结构及其制备方法
CN114122212B (zh) Led外延结构及其制备方法
He et al. Efficient carrier transport for 368 nm ultraviolet LEDs with a p-AlInGaN/AlGaN short-period superlattice electron blocking layer
JP2007042943A (ja) 半導体光素子
KR100330228B1 (ko) 2차원 전자가스층을 갖는 양자구조의 질화물 반도체 발광소자의제작방법
CN108305922B (zh) 氮化物半导体结构及半导体发光元件
CN114023857B (zh) Led外延结构及其制备方法
CN116387423A (zh) Led外延结构及其制备方法
US20080144684A1 (en) Method for fabricating nitride semiconductor laser device and nitride semiconductor laser device
CN114864769A (zh) Led外延结构及其制备方法
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
CN114038959B (zh) 外延结构及其制作方法、led器件
CN115763654A (zh) 一种发光二极管的外延结构及其制备方法
US20220399476A1 (en) Light-emitting device with polarization modulated last quantum barrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination