CN102652361A - 碳化硅半导体器件及其制造方法 - Google Patents

碳化硅半导体器件及其制造方法 Download PDF

Info

Publication number
CN102652361A
CN102652361A CN2010800556879A CN201080055687A CN102652361A CN 102652361 A CN102652361 A CN 102652361A CN 2010800556879 A CN2010800556879 A CN 2010800556879A CN 201080055687 A CN201080055687 A CN 201080055687A CN 102652361 A CN102652361 A CN 102652361A
Authority
CN
China
Prior art keywords
semiconductor layer
dielectric film
type impurity
semiconductor device
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800556879A
Other languages
English (en)
Other versions
CN102652361B (zh
Inventor
穗永美纱子
原田真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102652361A publication Critical patent/CN102652361A/zh
Application granted granted Critical
Publication of CN102652361B publication Critical patent/CN102652361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种碳化硅半导体器件（1,100），其包括：半导体层（12），该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角倾斜的表面（12a）；和绝缘膜（13），形成为与半导体层（12）的表面（12a）相接触。在距半导体层（12）和绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且半导体器件具有在相对于与半导体层（12）的表面（12a）中的<-2110>方向正交的方向±10°的范围内的沟道方向。还提供了制造这种碳化硅半导体器件的方法。

Description

碳化硅半导体器件及其制造方法
技术领域
本发明涉及一种碳化硅半导体器件及其制造方法，更具体地，涉及一种呈现优良电特性的碳化硅半导体器件及其制造方法。
背景技术
通常，已经熟知了利用碳化硅（SiC）的碳化硅半导体器件，并且例如在WO01/018872（下文中“PTL 1”）中公开了它们的一个示例。PTL 1公开了一种MOS型场效应晶体管（MOSFET），其中，利用具有基本上为{03-38}的面取向的4H多型体的SiC衬底来形成作为碳化硅半导体器件的MOS型场效应晶体管。根据公开MOSFET的PTL 1，通过干法氧化形成栅氧化膜，并且可实现高沟道迁移率（约100cm2/Vs）。
引用列表
专利文献
PTL 1：WO01/018872
发明内容
技术问题
为了使利用SiC的碳化硅半导体衬底稳定地呈现其优良的电特性，需要以高可再现性实现高沟道迁移率。
然而，本发明的发明人已经进行了研究，发现：取决于个案情况，即使PTL 1中公开的MOSFET也不能具有足够高的沟道迁移率。
鉴于上述情况，本发明的目的是提供一种能够以高可再现性实现高沟道迁移率的碳化硅半导体器件及其制造方法。
问题的解决方案
本发明是一种碳化硅半导体器件，包括：半导体层，该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；和绝缘膜，该绝缘膜形成为与半导体层的表面相接触，在距半导体层和绝缘膜之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且碳化硅半导体器件具有与相对与半导体层的表面中的<-2110>方向正交的方向±10°的范围内的沟道方向。
此外，本发明是一种碳化硅半导体器件，包括：衬底，该衬底由第一导电类型的碳化硅制成；半导体层，该半导体层由第一导电类型的碳化硅制成，形成在衬底的表面上，包含比衬底低的浓度的第一导电类型的杂质，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；第二导电类型杂质扩散层，该第二导电类型杂质扩散层形成在半导体层的表面中；第一导电类型杂质扩散层，该第一导电类型杂质扩散层形成在第二导电类型杂质扩散层的表面中；绝缘膜，该绝缘膜形成为与半导体层的表面相接触；源电极，形成为与半导体层的表面中的除形成有绝缘膜的部分之外的区域的至少一部分相接触；栅电极，该栅电极形成在绝缘膜上；和漏电极，该漏电极形成在衬底的与上面形成有半导体层的该衬底的表面相反的表面上。在距半导体层和绝缘膜之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且碳化硅半导体器件具有在相对于与半导体层的表面中的<-2110>方向正交的方向±10°的范围内的沟道方向。
此外，本发明是一种碳化硅半导体器件，包括：衬底，该衬底由第一导电类型的碳化硅制成；半导体层，该半导体层由第一导电类型的碳化硅制成，形成在衬底上，包含比衬底低的浓度的第一导电类型的杂质，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；第二导电类型杂质扩散层，该第二导电类型杂质扩散层形成在半导体层的表面中；第一导电类型杂质扩散层，该第一导电类型杂质扩散层形成在第二导电类型杂质扩散层的表面中；绝缘膜，该绝缘膜形成为与半导体层的表面相接触；源电极，该源电极形成为与半导体层的表面中的除形成有绝缘膜的部分之外的区域的一部分相接触；漏电极，该漏电极形成为与半导体层的表面中的除形成有绝缘膜的部分之外的区域的另一部分相接触；和栅电极，该栅电极形成在绝缘膜上。在距半导体层和绝缘膜之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且碳化硅半导体器件具有在相对于与半导体层的表面中的<-2110>方向正交的方向±10°的范围内的沟道方向。
这里，在本发明的碳化硅半导体器件中，优选源电极具有条纹图案的表面。
此外，在本发明的碳化硅半导体器件中，优选源电极具有蜂窝图案的表面。
此外，在本发明的碳化硅半导体器件中，优选半导体层的表面是以相对于{03-38}面±5°范围内的角度倾斜的晶面。
另外，本发明是一种制造碳化硅半导体器件的方法，包括以下步骤：形成半导体层，该半导体层由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面；检查与半导体层的表面中的<-2110>方向正交的方向；形成与半导体层的表面的一部分相接触的绝缘膜，以使沟道方向设定在相对于与半导体层的表面中的<-2110>方向正交的方向±10°的范围内；以及调节氮浓度，以使得在距半导体层和绝缘膜之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3。
这里，关于本发明的制造碳化硅半导体器件的方法，优选基于在半导体层中包含的缺陷的取向，来检查与半导体层的表面中的<-2110>方向正交的方向。
此外，关于本发明的制造碳化硅半导体器件的方法，优选调节氮浓度的步骤包括：在包含氮的气体气氛中，对形成有绝缘膜的半导体层进行热处理的步骤。
此外，关于本发明的制造碳化硅半导体器件的方法，优选调节氮浓度的步骤包括：在惰性气体气氛中，对已经过热处理的半导体层进行热处理的步骤。
发明的有利效果
本发明可以提供一种能够以高可再现性实现高沟道迁移率的碳化硅半导体器件及其制造方法。
附图说明
图1是作为本发明的碳化硅半导体器件的示例的垂直DiMOSFET的示例的示意横截面图。
图2是当从栅电极一侧观察时图1中示出的碳化硅半导体器件的示意平面图。
图3是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图4是示出本发明的碳化硅半导体器件制造方法的示例的一部分制造工艺的示意透视图。
图5是用于本发明的衬底的示例的示意横截面图。
图6是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图7是用于本发明的半导体层的表面的示例的示意平面图。
图8是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图9是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图10是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图11是示出制造本发明的碳化硅半导体器件的方法的一个示例的一部分制造工艺的示意横截面图。
图12是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意平面图。
图13是当从栅电极一侧观察时本发明的碳化硅半导体器件的另一示例的示意平面图。
图14是示出本发明的碳化硅半导体器件的示例中的绝缘膜和半导体层之间的界面附近的氮浓度分布的示例的图。
图15是示出本发明的碳化硅半导体器件的示例中的半导体层的表面中相对于<-2110>方向的角度（°）与沟道迁移率（相对值）之间关系的示例的图。
图16是作为本发明的碳化硅半导体器件的示例的横向MOSFET的示例的示意横截面图。
图17是当从栅电极一侧观察时图16中示出的碳化硅半导体器件的示意平面图。
图18是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图19是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图20是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
图21是示出制造本发明的碳化硅半导体器件的方法的示例的一部分制造工艺的示意横截面图。
具体实施方式
在下文中将描述本发明的实施例。在本发明的这些图中，相同的附图标记指示相同或对应的部分。
在表达晶面和方向的情况下，它们实际应该用所需数字上的短划线来表达。然而，因为表达方式的限制，他们在本发明中用所需数字之前添加“-”来表达，代替了所需数字上的短划线。此外，在本发明中，单个取向用[]表示，群组取向用<>表示，单个面用（）表示，而群组面用{}表示。
<第一实施例>
图1示出了作为本发明的碳化硅半导体器件的示例的垂直型DiMOSFET（双注入金属氧化物半导体场效应晶体管）的示例的示意横截面图。
图1中示出的碳化硅半导体器件1包括：由例如n型和4H-SiC多型体的碳化硅制成的衬底11；形成在衬底11的表面11a上的由n型碳化硅制成的半导体层12；第二导电类型杂质扩散层14，其是形成在半导体衬底12的表面12a中的p型区；第一导电类型杂质扩散层15，其是形成在第二导电类型杂质扩散层14的表面中（也是在半导体层12的表面12a中）的n型区；绝缘膜13，其形成为与半导体层12的表面12a相接触；源电极16，其形成在半导体层12的表面12a中除形成有绝缘膜13的区域之外的区域中；栅电极17，其形成在绝缘膜13的表面上；以及漏电极18，其形成在衬底11的后表面上。
这里，上面形成有半导体层12的衬底11的表面11a是以相对于{0001}面以不小于50°和不大于65°的范围内的角度倾斜的晶面。
此外，作为半导体层12，例如，可以使用由n型杂质比衬底11低的浓度的n型碳化硅制成的层。半导体层12的表面12a也是以相对于{0001}面以不小于50°和不大于65°的范围内的角度倾斜的晶面。
此外，作为绝缘膜13，可以使用诸如例如通过干法氧化（热氧化）等形成的氧化膜的膜。绝缘膜13不限于单层结构，并且可以是包括两个或更多个层的结构。
此外，作为第二导电型杂质扩散层14，例如，可以使用诸如通过扩散用作半导体层12的表面12a中的第二导电类型杂质的p型杂质形成的p型区域的层。这里，作为用作第二导电类型杂质的p型杂质，例如，可以使用铝、硼等。此外，在第二导电类型杂质扩散层14的表面中除形成有第一导电型杂质扩散层15的区域之外的区域的至少一部分中，可以形成p+型区，该p+型区包含用作第二导电型杂质的p型杂质且具有比第二导电类型的杂质扩散层14更高的浓度。
此外，作为第一导电类型杂质扩散层15，例如，可以使用诸如通过扩散用作半导体层12的表面12a中的第一导电类型杂质的n型杂质形成的n型区域的层。可以使作为第一导电型杂质扩散层15中第一导电型杂质的n型杂质的浓度高于作为半导体层12中第一导电型杂质的n型杂质的浓度。这里，作为用作第一导电型杂质的n型杂质，例如，可以使用氮、磷等。
此外，对于源电极16、栅电极17和漏电极18的每个，例如，可以使用通常已知的金属等。
在图1中示出的碳化硅半导体器件1中，在距半导体层12和绝缘膜13之间的界面10nm内的区域中氮浓度的最大值不小于1×1021cm-3。这里，在距半导体层12和绝缘膜13之间的界面10nm内的区域指的是由下述区域构成的区域：从半导体层12和绝缘膜13之间的界面垂直于该界面向着半导体层12一侧延伸10nm的区域和从半导体层12和绝缘膜13之间的界面垂直于该界面向着绝缘膜13一侧延伸10nm的区域。
图2示出了当从栅电极17一侧观察时图1中示出的碳化硅半导体器件1的示意平面图。这里，源电极16的表面和栅电极17的表面形成为在<-2110>方向上以条纹图案延伸，并且沿着垂直于<-2110>方向的方向交替排列源电极16和栅电极17。一个栅电极17布置在两个源电极16之间。从源电极16和栅电极17之间的间隙暴露出绝缘膜13的表面。由此，在源电极16的表面具有条纹图案的情况下，在半导体层12的的表面12a中，沟道方向倾向于容易地设定在相对于与<-2110>方向正交的方向±10°的范围内，如本文随后将要描述的。在本发明中，沟道方向指的是载流子在半导体层12的表面12a中移动的方向。
这里，在半导体层12的表面12a中，具有上述结构的碳化硅半导体器件1的沟道方向被设定为包含在相对于与<-2110>方向正交的方向±10°的范围内。
在下文中，将描述具有上述结构的碳化硅半导体器件1的制造方法的示例。首先，如图3的示意横截面所示，制备由碳化硅（4H-SiC）制成的衬底11，其具有由以在相对于{0001}面以不小于50°和不大于65°的范围内的角度倾斜的晶面形成的表面11a。
这里，例如，如图4中的示意透视图所示，通过沿着在相对于{0001}面不小于50°和不大于65°范围内的角度α°的方向，例如切割作为在[0001]方向（c轴方向）上生长的晶体的n型碳化硅晶锭10以具有暴露的{0001}面，以使得暴露在相对于{0001}面以不小于50°和不大于65°的范围内的角度倾斜的晶面（图4中的阴影部分），可以形成具有如上所述表面11a的衬底11。
此外，优选地，作为相对于{0001}面以不小于50°且不大于65°范围内的角度倾斜的晶面的衬底11的表面11a，也是相对于{03-38}面以±5°范围内的角度倾斜的晶面，例如如图5的示意横截面所示。在衬底11的表面11a为相对于{03-38}面以±5°范围内的角度倾斜的晶面的情况下，易于提高碳化硅半导体器件1的电特性，如沟道迁移率。为了进一步提高碳化硅半导体器件1的电特性如沟道迁移率，优选衬底11的表面11a是相对于{03-38}面以±3°范围内的角度倾斜的晶面，并且最优选衬底11的表面11a是{03-38}面。显然，相对于{03-38}面以±5°范围内的角度倾斜的晶面和相对于{03-38}面以±3°范围内的角度倾斜的晶面每个都包含{03-38}面。
接下来，如图6的示意横截面所示，半导体层12形成在衬底11的表面11a上。
这里，在衬底11的表面11a上，例如，可以通过外延生长等形成由具有比衬底11低的浓度的n型杂质的n型碳化硅制成的半导体层12，来形成半导体层12。在通过上述外延生长形成半导体层12的情况下，半导体层12的表面12a可具有与衬底11的表面11a相同的晶面。因此，半导体层12的表面12a可以是相对于{0001}面以不小于50°和不大于65°范围内的角度倾斜的晶面。
此外，出于与上述相同的原因，半导体层12的表面12a优选是相对于{03-38}面以±5°范围内的角度倾斜的晶面，更优选是相对于{03-38}面以±3°范围内的角度倾斜的晶面，并且最优选是{03-38}面。也很显然，相对{03-38}面以±5°范围内的角度倾斜的晶面和相对于{03-38}面以±3°范围内的角度倾斜的晶面每个都包含{03-38}面。
接下来，如图7的示意平面图所示，检查半导体层12的表面12a中的与<-2110>方向正交的方向。
这里，例如，可以基于包含在半导体层12中的缺陷来检查与半导体层12的表面12a中的<-2110>方向正交的方向。具体地，由于在制造碳化硅半导体器件1的工艺中缺陷可能形成在半导体层12的某一位置，所以可以相对于形成在半导体层12的某一位置的缺陷的位置来识别与半导体层12的表面12a中<-2110>方向正交的方向。此外，与半导体层12的表面12a中<-2110>方向正交的方向还可以基于半导体层12的表面形态来识别。
接下来，如图8的示意横截面所示，在半导体层12的表面12a中形成第二导电类型杂质扩散层14。在本示例中，第二导电型杂质扩散层14形成为在<-2110>方向上延伸的条纹图案。然而，第二导电型杂质扩散层14并不限于这种形式。
这里，例如，可以通过离子注入等来形成第二导电型杂质扩散层14，在离子注入中，在离子注入阻挡掩模置于半导体层12的表面12a中除了要形成第二导电型杂质扩散层14的区域之外的区域中之后，将用作第二导电型杂质的p型杂质的离子注入到半导体层12的表面12a中。作为离子注入阻挡掩模，例如可以使用已经通过光刻和蚀刻图案化的氧化膜等。
接下来，如图9的示意横截面所示，在以上述方式形成的第二导电型杂质扩散层14的表面中，形成第一导电型杂质扩散层15。在本示例中，第一导电型杂质扩散层15也形成为在<-2110>方向上延伸的条纹图案。然而，第一导电型杂质扩散层15不限于这种方式。
这里，例如，可以通过离子注入等形成第一导电型杂质扩散层15，在离子注入中，在离子注入阻挡掩模置于半导体层12的表面12a中除了要形成第一导电型杂质扩散层15的区域之外的区域中之后，将用作第一导电型杂质的n型杂质的离子注入到半导体层12的表面12a中。作为离子注入阻挡掩模，例如也可以使用已经通过光刻和蚀刻图案化的氧化膜等。
接下来，在已经以上述方式形成有第二导电型的杂质扩散层14和第一导电类型的杂质扩散层15的半导体层12上进行活化退火处理。因此，可以活化已经通过上述离子注入引入的在第二导电型杂质扩散层14中用作第二导电型杂质的p型杂质和在第一导电型杂质扩散层15中用作第一导电型杂质扩散的n型杂质。
这里，例如，可以在氩气气氛中，通过加热已经形成有第二导电型杂质层14和第一导电型杂质扩散层15的半导体层12，例如，在约1700℃的温度下，进行活化退火处理约30分钟。
接下来，如图10的示意横截面所示，在其中已经形成有第二导电型杂质扩散层14和第一导电型杂质扩散层15之后，形成绝缘膜13以接触半导体层12的整个表面12a。
这里，作为绝缘膜13，可以使用例如通过干法氧化（热氧化）等形成的氧化膜等。例如，在空气或氧气中，通过加热已经用上述方式形成有第二导电型杂质扩散层14和第一导电型杂质扩散层15的半导体层12的表面12a，例如，在约1200℃的温度下进行干法氧化（热氧化）约30分钟。
接下来，在上面已经形成有上述绝缘膜13的半导体层12上进行氮退火处理。通过这种方式，调节氮浓度，以便在距半导体层12和绝缘膜13之间的界面10nm之内的区域中的氮浓度不小于1×1021cm-3。
这里，在上述氮退火处理中，例如，在包含诸如一氧化氮（NO）气体的含氮气体的气氛中，在约1100℃的温度下，加热上面已经形成有上述绝缘膜13的半导体层12例如约120分钟。通过这种方式，距半导体层12和绝缘膜13之间的界面10nm区域内的氮浓度的最大值可以设定为1×1021cm-3或更大。
优选，例如，在诸如氩气的惰性气体的气氛中，在已经经受了上述氮退火处理的半导体层12上进一步进行惰性气体退火处理。在已经经受了上述氮退火处理的半导体层12上进行上述惰性气体退火处理的情况下，更倾向于使碳化硅半导体器件1能够以高再现性实现高沟道迁移率。
这里，例如，可以通过在氩气气氛中，在约1100℃的温度下，加热已经经受了上述氮退火处理的半导体层12例如约60分钟，来进行上述惰性气体退火处理。
接下来，如图11的示意横截面所示，移除如上所述形成的绝缘膜13的一部分，以图案化绝缘膜13。
这里，进行绝缘膜13的图案化，例如，如图12的示意平面图所示，以使得沟道方向包含在相对于与半导体层12的表面12a中的<-2110>方向正交的方向±10°的范围内。也就是，进行绝缘膜13的图案化，以使得在半导体层12的表面中沟道方向平行于从相对于与<-2110>方向正交的方向-10°到相对于与<-2110>方向正交的方向+10°的范围内的任意方向。
此外，例如，可以通过在绝缘膜13的表面上，形成用光刻和蚀刻的方式图案化的用来暴露绝缘膜13的要移除部分的蚀刻掩模，之后进行蚀刻并由此移除绝缘膜13的暴露部分，来移除绝缘膜13的一部分。
接下来，如图1所示，源电极16被形成为接触半导体层12的表面12a中的第一导电型杂质扩散层15的暴露表面，其是从移除了绝缘膜13的部分暴露的。
这里，例如可以通过进行溅射在例如上述蚀刻绝缘膜13之后暴露的半导体层12的表面12a上和在上述蚀刻掩模的表面上，形成由诸如镍的金属制成的导电膜，并且之后移除该蚀刻掩模，来形成源电极16，。换句话说，与蚀刻掩模一起，移除（剥离）形成在蚀刻掩模的表面上的导电膜，而仅留下形成在半导体层12的表面12a上的导电膜，以用作源电极16。
优选，在已经形成有上述源电极16的半导体层12上进行用于实现合金化的热处理。
这里，例如，可以在诸如氩气的惰性气体气氛中，通过例如在约950℃的温度下加热上面已经形成有上述源电极16的半导体层12约两分钟，来进行用于实现合金化的热处理。
接下里，如图1所示，在绝缘膜13的表面上形成栅电极17。这里，例如，可以通过进行光刻和蚀刻等，形成具有对应于要形成栅电极17的部分的开口并覆盖绝缘膜13和源电极16的各自的整个表面的抗蚀剂掩模，然后例如进行溅射等，以在该抗蚀剂掩模的表面上和从该抗蚀剂掩模的开口暴露的绝缘膜13的表面上形成由诸如铝的金属制成的导电膜，之后移除该抗蚀剂掩模，来形成栅电极17。换句话说，与抗蚀剂掩模一起移除（剥离）形成在抗蚀剂掩模表面上的导电膜，而仅留下形成在绝缘膜13表面上的导电膜，以用作栅电极17。
接下来，如图1所示，在衬底11的后表面上形成漏电极18。这里，例如，通过进行溅射等，例如在衬底11的后表面上形成由诸如镍的金属制成的导电膜，来形成漏电极18。
通过这种方式，可以制造具有图1所示结构的碳化硅半导体器件1。
在本发明的碳化硅半导体器件1中，源电极16的表面可以形成为蜂窝图案，并且可以形成除了围绕源电极16的外围的部分区域之外的区域，作为例如在图13的示意平面图中所示的栅电极17。
在如上所述源电极16的表面形成为蜂窝图案的情况下，每个源电极16的表面形成为六边形形状。具体地，源电极16的表面优选形成为正六边形形状。在每个源电极16具有以正六边形形状形成的表面的情况下，将沟道方向设定在相对于与<-2110>方向正交的方向±10°的范围内是便利的，并且可以增加能够由相同尺寸的衬底11形成的碳化硅半导体器件1的数目。因此，倾向于以更高的再现性和更高的制造效率生产高沟道迁移率的碳化硅半导体器件1。
具有如图13所示构造的源电极16和栅电极17的碳化硅半导体器件1的其它特征与上述相同。
在用上述方式构造的碳化硅半导体器件1中，例如，当负电压施加在源电极16上并且正电压施加在栅电极17和漏电极18上时，从源电极16注入的载流子（在上述示例中为电子），穿过第一导电型杂质扩散层15的表面、第二导电型杂质扩散层14的表面、半导体层12内部和衬底11内部，移动到漏电极18。
如果负电压施加到源电极16上并且正电压施加到漏电极18上，而正电压没有施加到栅电极17上，则从源电极16注入的载流子（在上述示例中为电子）在第二导电型杂质扩散层14表面中的运动会受到限制。
在具有上述结构的碳化硅半导体器件1中，例如在相对于n型碳化硅（4H-SiC）的{0001}面以不小于50°且不大于65°范围内的角度倾斜的衬底11的表面11a上，通过外延生长，可以形成包含具有比衬底11更低浓度的n型杂质作为第一导电型杂质的由n型碳化硅制成的半导体层12。在这种结构的情况下，半导体层12的表面12a（相对于{0001}面以不小于50°且不大于65°范围内的角度倾斜的晶面）可以用于载流子在其中移动的沟道。因此，与{0001}面用于沟道的情况相比，可以实现更高的载流子迁移率（沟道迁移率）。
此外，在具有上述结构的碳化硅半导体器件1中，在距半导体层12和绝缘膜13之间的界面10nm内的区域中氮浓度的最大值为不小于1×1021cm-3，例如如图14所示。因此，在本发明的碳化硅半导体器件1中，可以减少在半导体层12和绝缘膜13之间的界面上通过干法氧化（热氧化）等形成绝缘膜13时出现的界面态的数目。因此，尤其是在绝缘膜13正下方的沟道中（该沟道位于第一导电型杂质扩散层15和半导体层12之间的第二导电型杂质扩散层14的表面部分上，其也是与绝缘膜13接触的半导体层12的表面12a），可以稳定地提高载流子迁移率（沟道迁移率）。
图14示出了在具有上述结构的碳化硅半导体器件1中绝缘膜13和半导体层12之间的界面附近氮浓度分布的示例。这里，在图14中，纵轴表示氮浓度（cm-3），水平轴表示距绝缘膜13和半导体层12之间的界面的距离（nm）。此外，在图14中，水平轴上距离（nm）为0（nm）的部分表示绝缘膜13和半导体层12之间的界面。相对于距离（nm）的横轴上0（nm）的部分在左侧方向上延伸表示向着绝缘膜13一侧的方向延伸，而相对于距离（nm）的横轴上0（nm）的部分在右侧方向上延伸表示向着半导体层12一侧的方向延伸。
此外，具有上述结构的碳化硅半导体器件1具有在相对于与半导体层12的表面中的<-2110>方向正交的方向±10°的范围内的沟道方向。因此，载流子在该沟道方向上平稳移动，并且可以提高该沟道方向上的载流子迁移率和电流特性。因此，可以降低碳化硅半导体器件1的ON电阻。
图15示出了在具有上述结构的碳化硅半导体器件1的半导体层12的表面12a中（在相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的晶面中）沟道迁移率（相对值）和相对于<-2110>方向的角度（°）之间关系的示例。在图15中，纵轴表示沟道迁移率（相对值），水平轴表示半导体层12的表面12a中相对于<-2110>方向的角度（°）。关于图15中水平轴上的角度（°），就相对于<-2110>方向倾斜的方向而言，该角度是没有区分的。因此，例如，水平轴上的80°表示相对于<-2110>方向+80°倾斜的方向和相对于<-2110>方向-80°倾斜的方向。
图15中纵轴上的沟道迁移率（相对值）由相对于与半导体层12的表面12a中<-2110>方向正交的方向中的沟道迁移率的1的绝对值来指示。此外，在图15中水平轴上角度（°）为90°的部分指示与半导体层12的表面12a中<-2110>方向正交的方向。
如图15所示，可以看出，当沟道方向在相对于半导体层12的表面12a中的<-2110>方向90°的角度方向（与<-2110>方向正交的方向）上延伸时，沟道迁移率最高，而随着与半导体层12的表面12a中的<-2110>方向正交的方向偏差越大，沟道迁移率倾向于越小。对于相对于{0001}面以不小于50°且不大于65°范围内的角度倾斜的半导体层12的表面12a的任意晶面，也满足从图15看出的这种倾向性。
由此，为了实现高沟道迁移率，最优选地，沟道方向与半导体层12的表面12a中的<-2110>方向正交（也就是，与<-2110>方向正交的±0°的方向）。
然而，如图15所示，在沟道方向为相对半导体层12的表面12a中的<-2110>方向不小于80°且不大于90°的角度的方向（也就是，在相对于与<-2110>方向正交的方向±10°范围内的方向）的情况下，沟道迁移率（相对值）高于0.99。因此，即使碳化硅半导体器件1的沟道迁移率在一定程度上变化，该沟道迁移率不太可能恶化到很大程度。
由上述可以看出，在具有处于相对于与半导体层12的表面12a中的<-2110>方向正交的方向±10°范围沟道方向的本发明的碳化硅半导体器件1中，可以以高再现性实现高沟道迁移率。此外，为了在本发明的碳化硅半导体器件1中以高再现性实现高沟道迁移率，最优选地，沟道方向设定为如上所述的与半导体层12的表面12a中的<-2110>方向正交的方向。
虽然上面的描述引用n型作为第一导电型而p型作为第二导电型，但是可以构造本发明，使得在上述碳化硅半导体器件1的结构中第一导电型是p型而第二导电型是n型。
<第二实施例>
图16示出了作为本发明的碳化硅半导体器件示例的横向MOSFET（金属氧化物半导体场效应晶体管）的示例的示意横截面。
图16中示出的碳化硅半导体器件100包括：例如由n型和4H-SiC多型体的碳化硅制成的衬底11；形成在衬底11的表面11a上的由n型碳化硅制成的半导体层12；第二导电型杂质扩散层14，其是形成在半导体层12的表面12a中的p型区；第一导电类型杂质扩散层15，其是形成在第二导电型杂质扩散层14的表面中（也是在半导体层12的表面12a中）的n型区；绝缘膜13，其形成为与半导体层12的表面12a相接触；源电极16和漏电极18，形成在半导体层12的表面12a中除形成有绝缘膜13的区域之外的区域中；以及栅电极17，形成在半导体层12的表面12a上的绝缘膜13的表面上。
这里还是，上面形成有半导体层12的衬底11的表面11a是相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的晶面。此外，半导体层12的表面12a也是相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的晶面。
此外，作为绝缘膜13，可以使用例如通过干法氧化（热氧化）等形成的诸如氧化膜的膜。绝缘膜13并不限于单层结构，并且可以是包括两个或更多个层的结构。
此外，作为第二导电型杂质扩散层14，例如，可以使用通过扩散用作半导体层12的表面12a中的第二导电类型杂质的p型杂质形成的p型区域等。另外，在第二导电类型杂质扩散层14的表面中除形成有第一导电型杂质扩散层15的区域之外的区域的至少一部分中，可以形成p+型区，p+型区包含用作第二导电型杂质的p型杂质且具有比第二导电类型杂质扩散层14高的浓度。
此外，作为第一导电类型杂质扩散层15，例如，可以使用通过扩散用作半导体层12的表面12a中的第一导电类型杂质的n型杂质形成的n型区域等。可以使作为第一导电型杂质扩散层15中的第一导电型杂质的n型杂质的浓度高于作为半导体层12中第一导电型杂质的n型杂质的浓度。这里，作为用作第一导电型杂质的n型杂质，例如，可以使用氮、磷等。
在图16中示出的碳化硅半导体器件100中，在距半导体层12和绝缘膜13之间的界面10nm内的区域中氮浓度的最大值不小于1×1021cm-3。这里还是，在距半导体层12和绝缘膜13之间的界面10nm内的区域指的是由下述区域构成的区域：从半导体层12和绝缘膜13之间的界面垂直于该界面向着半导体层12一侧延伸10nm的区域和从半导体层12和绝缘膜13之间的界面垂直于该界面向着绝缘膜13一侧延伸10nm的区域。
图17示出了当从栅电极17一侧观察时图16中示出的碳化硅半导体器件100的示意平面图。这里，源电极16的表面、栅电极17的表面和漏电极18的表面的每一个形成为在<-2110>方向上以条纹图案延伸，并且沿着垂直于<-2110>方向的方向，按顺序排列源电极16、栅电极17和漏电极18。
此外，一个栅电极17布置在源电极16和漏电极18之间。从源电极16和栅电极17之间的间隙和栅电极17和漏电极18之间的间隙，暴露绝缘膜13的表面。
由此，在源电极16的表面、栅电极17的表面和漏电极18的表面形成条纹图案的情况下，在半导体层12的表面12a中，沟道方向趋向于容易设定在相对于与<-2110>方向正交的方向±10°的范围内，如本文后面将要描述的。在本发明中，沟道方向指的是载流子在半导体层12的表面12a中移动的方向。
这里还是，在半导体层12的表面12a中，具有上述结构的碳化硅半导体器件100的沟道方向设定为包含在相对于与<-2110>方向正交的方向±10°的范围内。
在下文中，将描述具有上述结构的碳化硅半导体器件100的制造方法的示例。首先，如图3的示意横截面所示，制备由碳化硅（4H-SiC）制成的衬底11，其具有由相对于{0001}面以不小于50°和不大于65°的范围内的角度倾斜的晶面形成的表面11a。
这里，例如，如图4中的示意透视图所示，可以通过沿着在相对于{0001}面不小于50°和不大于65°范围内的角度α°的方向，切割作为在[0001]方向（c轴方向）上生长的晶体的n型碳化硅晶锭10，以具有暴露的{0001}面，使得例如暴露相对于{0001}面以不小于50°和不大于65°的范围内的角度倾斜的晶面（图4中的阴影部分），来形成具有如上所述表面11a的衬底11。
此外，优选地，作为相对于{0001}面以不小于50°且不大于65°范围内的角度倾斜的晶面的衬底11的表面11a也是相对于{03-38}面以±5°范围内的角度倾斜的晶面，例如如图5的示意横截面所示。在衬底11的表面11a是相对于{03-38}面以±5°范围内的角度倾斜的晶面的情况下，趋向于提高碳化硅半导体器件100的电特性，如沟道迁移率。为了进一步提高碳化硅半导体器件100的电特性如沟道迁移率，优选衬底11的表面11a是相对于{03-38}面以±3°范围内的角度倾斜的晶面，并且最优选衬底11的表面11a是{03-38}面。显然，相对于{03-38}面以±5°范围内的角度倾斜的晶面和相对于{03-38}面以±3°范围内的角度倾斜的晶面每个都包含{03-38}面。
接下来，如图6的示意横截面所示，半导体层12形成在衬底11的表面11a上。
这里，在衬底11的表面11a上，例如，通过外延生长由n型碳化硅制成的具有比衬底11低的浓度的n型杂质的半导体层12，可以形成半导体层12。在通过上述外延生长形成半导体层12的情况下，半导体层12的表面12a可具有与衬底11的表面11a相同的晶面。因此，半导体层12的表面12a可以是相对于{0001}面以不小于50°和不大于65°范围内的角度倾斜的晶面。
此外，处于与上述相同的原因，半导体层12的表面12a优选是相对于{03-38}面以±5°范围内的角度倾斜的晶面，更优选是相对于{03-38}面以±3°范围内的角度倾斜的晶面，并且最优选是{03-38}面。也很显然，相对于{03-38}面以±5°范围内的角度倾斜的晶面和相对于{03-38}面以±3°范围内的角度倾斜的晶面每个都包含{03-38}面。
接下来，如图7的示意平面图所示，检查半导体层12的表面12a中的与<-2110>方向正交的方向。
这里，例如，可以基于包含在半导体层12中的缺陷来检查与半导体层12的表面12a中的<-2110>方向正交的方向。具体地，由于在制造碳化硅半导体器件100的工艺中缺陷可能会形成在半导体层12的某一位置，可以相对于形成在半导体层12的某一位置的缺陷的位置来识别与半导体层12的表面12a中<-2110>方向正交的方向。此外，还可以基于半导体层12的表面形态来识别与半导体层12的表面12a中<-2110>方向正交的方向。
接下来，如图18的示意横截面所示，在半导体层12的整个表面12a中形成第二导电类型杂质扩散层14。
接下来，如图19的示意横截面所示，在以上述方式形成的第二导电型杂质扩散层14的表面的一部分中，形成第一导电型杂质扩散层15。在本示例中，第一导电型杂质扩散层15也形成为在<-2110>方向上延伸的条纹图案。然而，第一导电型杂质扩散层15不限于这种方式。
这里，例如可以通过离子注入等形成第一导电型杂质扩散层15，在离子注入中，在离子注入阻挡掩模置于半导体层12的表面12a中除了要形成第一导电型杂质扩散层15的区域之外的区域上之后，将用作第一导电型杂质的n型杂质的离子注入到半导体层12的表面12a中。作为离子注入阻挡掩模，也可以使用例如已经通过光刻和蚀刻图案化的氧化膜等。
接下来，在其中已经以上述方式形成有第二导电型杂质扩散层14和第一导电类型杂质扩散层15的半导体层12上进行活化退火处理。因此，可以活化已经通过上述离子注入引入的在第二导电型杂质扩散层14中用作第二导电型杂质的p型杂质和在第一导电型杂质扩散层15中用作第一导电型杂质扩散的n型杂质。
这里，例如，可以在氩气气氛中，在约1700℃的温度下，通过加热已经形成有第二导电型杂质层14和第一导电型杂质扩散层15的半导体层12约30分钟，来进行活化退火处理。
接下来，如图20的示意横截面所示，在其中已经形成有第二导电型杂质扩散层14和第一导电型杂质扩散层15之后，形成绝缘膜13以接触半导体层12的整个表面12a。
这里，作为绝缘膜13，可以使用例如通过干法氧化（热氧化）等形成的氧化膜等。例如，在空气或氧气中，在约1200℃的温度下，通过加热已经用上述方式形成有第二导电型杂质扩散层14和第一导电型杂质扩散层15的半导体层12的表面12a例如约30分钟，来进行干法氧化（热氧化）。
接下来，对上面已经形成有上述绝缘膜13的半导体层12进行氮退火处理。通过这种方式，调节氮浓度，以使得在距半导体层12和绝缘膜13之间的界面10nm之内的区域中的氮浓度不小于1×1021cm-3。
这里，在上述氮退火处理中，例如在包含诸如一氧化氮（NO）气体的含氮气体的气氛中，在约1100℃的温度下，加热上面已经形成有上述绝缘膜13的半导体层12例如约120分钟。通过这种方式，距半导体层12和绝缘膜13之间的界面10nm区域内的氮浓度的最大值可以设定为1×1021cm-3或更大。
优选地，例如，在如氩气的惰性气体的气氛中，对已经经受了上述氮退火处理的半导体层12进一步进行惰性气体退火处理。在对已经经受了上述氮退火处理的半导体层12进行上述惰性气体退火处理的情况下，更倾向于使碳化硅半导体器件100能够以高再现性实现高沟道迁移率。
这里，例如，可以通过在氩气气氛中，在约1100℃的温度下，加热已经经受了上述氮退火处理的半导体层12例如约60分钟，来进行上述惰性气体退火处理。
接下来，如图21的示意横截面所示，移除如上所述形成的绝缘膜13的一部分，以图案化绝缘膜13。
这里，例如，如图12的示意平面图所示，进行绝缘膜13的图案化，以使得沟道方向包含在相对于与半导体层12的表面12a中的<-2110>方向正交的方向±10°的范围内。也就是，进行绝缘膜13的图案化，以使得在半导体层12的表面中沟道方向平行于从相对于与<-2110>方向正交的方向-10°到相对于与<-2110>方向正交的方向+10°的范围内的任意方向。
此外，例如，通过在绝缘膜13的表面上，形成用光刻和蚀刻的方式图案化的用来暴露绝缘膜13的要移除部分的蚀刻掩模，之后进行蚀刻并由此移除绝缘膜13的暴露部分，可以移除绝缘膜1的3一部分。
接下来，如图16所示，形成源电极16和漏电极18，以接触从移除了绝缘膜13的部分暴露的半导体层12的表面12a中的第一导电型杂质扩散层15的表面。
这里，例如，可以在上述蚀刻绝缘膜13之后暴露的半导体层12的表面12a上和在上述蚀刻掩模的表面上，通过进行溅射，例如形成由诸如镍的金属制成的导电膜，之后移除该蚀刻掩模，来形成源电极16和漏电极18。换句话说，与蚀刻掩模一起，移除（剥离）形成在蚀刻掩模的表面上的导电膜，而仅留下形成在半导体层12的表面12a上的导电膜，以用作源电极16和漏电极18。
优选地，对其上已经形成有上述源电极16和漏电极18的半导体层12进行用于实现合金化的热处理。
这里，例如，可以在诸如氩气的惰性气体气氛中，例如在约950℃的温度下，通过加热上面已经形成有上述源电极16和漏电极18的半导体层12约两分钟，来进行用于实现合金化的热处理。
接下里，如图16所示，在绝缘膜13的表面上形成栅电极17。这里，例如，可以通过进行光刻和蚀刻等，形成具有对应于要形成栅电极17的部分的开口并覆盖绝缘膜13、源电极16和漏电极18的各自的整个表面的抗蚀剂掩模，然后例如进行溅射等，以在该抗蚀剂掩模的表面上和从抗蚀剂掩模的开口暴露的绝缘膜13的表面上形成由诸如铝的金属制成的导电膜，之后移除该抗蚀剂掩模，来形成栅电极17。换句话说，与抗蚀剂掩模一起移除（剥离）形成在抗蚀剂掩模表面上的导电膜，而仅留下形成在绝缘膜13表面上的导电膜，用作栅电极17。
通过这种方式，可以制造具有图16所示结构的碳化硅半导体器件100。
在用上述方式构造的碳化硅半导体器件100中，例如，当负电压施加在源电极16上并且正电压施加在栅电极17和漏电极18上时，从源电极16注入的载流子（在上述示例中为电子）穿过源电极16一侧的第一导电型杂质扩散层15的表面、第二导电型杂质扩散层14的表面和漏电极18一侧的第一导电型杂质扩散层15的表面，移动到漏电极18。
如果负电压施加到源电极16上并且正电压施加到漏电极18上，而正电压没有施加到栅电极17上，则从源电极16注入的载流子（在上述示例中为电子）在第二导电型杂质扩散层14表面中的运动会受到限制。
在具有上述结构的碳化硅半导体器件100中，例如在相对于n型碳化硅（4H-SiC）的{0001}面以不小于50°且不大于65°范围内的角度倾斜的衬底11的表面11a上，通过外延生长，可以形成包含具有比衬底11更低浓度的n型杂质作为第一导电型杂质的由n型碳化硅制成的半导体层12。在这种结构的情况下，半导体层12的表面12a（相对于{0001}面以不小于50°且不大于65°范围内的角度倾斜的晶面）可以用于载流子在其中移动的沟道。因此，与{0001}面用于沟道的情况相比，可以实现更高的载流子迁移率（沟道迁移率）。
此外，在具有上述结构的碳化硅半导体器件100中，在距半导体层12和绝缘膜13之间的界面10nm内的区域中氮浓度的最大值为不小于1×1021cm-3，例如如图14所示。因此，在本发明的碳化硅半导体器件100中，可以减少在半导体层12和绝缘膜13之间的界面上通过干法氧化（热氧化）等形成绝缘膜13时产生的界面态的数目。因此，尤其是在绝缘膜13正下方的沟道中（包含绝缘膜13的半导体层12的表面12a的部分（第二导电型杂质扩散层14的表面部分）），可以稳定地提高载流子迁移率（沟道迁移率）。
此外，具有上述结构的碳化硅半导体器件100具有在相对于与半导体层12的表面中的<-2110>方向正交的方向±10°的范围内的沟道方向。因此，载流子在沟道方向上平稳移动，并且可以提高该沟道方向上的载流子迁移率和电流特性。因此，可以降低碳化硅半导体器件100的ON电阻。
例如，如图15所示，在具有上述结构的碳化硅半导体器件100中，当沟道方向在相对于半导体层12的表面12a中的<-2110>方向以90°的角度方向（与<-2110>方向正交的方向）上延伸时，沟道迁移率最高；而随着与半导体层12的表面12a中的<-2110>方向正交的方向偏差越大，沟道迁移率倾向于越小。
由此，同样为了在具有上述结构的碳化硅半导体器件100中实现高沟道迁移率，最优选地，使沟道方向与半导体层12的表面12a中的<-2110>方向正交（也就是，与<-2110>方向正交的±0°的方向）。
然而，如图15所示，在具有上述结构的碳化硅半导体器件100中，在沟道方向是相对于半导体层12的表面12a中的<-2110>方向不小于80°且不大于90°的角度的方向（也就是，相对于与<-2110>方向的正交方向在±10°范围内的方向）的情况下，沟道迁移率（相对值）高于0.99。因此，即使碳化硅半导体器件100的沟道迁移率在一定程度上变化，该沟道迁移率不太可能恶化到很大程度。
由上述可以看出，在具有处于相对于与半导体层12的表面12a中的<-2110>方向的正交方向±10°范围的沟道方向的本发明的碳化硅半导体器件100中，可以以高再现性实现高沟道迁移率。此外，为了在本发明的碳化硅半导体器件100中以高再现性实现高沟道迁移率，最优选地，沟道方向如上所述设定为与半导体层12的表面12a中的<-2110>方向正交的方向。
同样在本实施例中，虽然上面的描述引用n型作为第一导电型而p型作为第二导电型，但是可以构造本发明，以使得在上述碳化硅半导体器件100的结构中第一导电型是p型而第二导电型是n型。
此外，除了上述之外，本实施例的描述与第一实施例相同，因此将不再重复。
示例
<示例1>
生产垂直DiMOSFET
通过下面的方式，生产碳化硅半导体器件，作为示例的垂直DiMOSFET。
首先，如图3所示，制备400μm厚度的由n型碳化硅晶体（4H-SiC）形成的衬底11。这里，衬底11具有相对于{0001}面以约55°的角度倾斜的晶面的{03-38}面作为表面11a。
接下来，如图6所示，通过CVD（化学气相沉积）的方式，在衬底11的表面11a上，外延生长由掺杂了作为n型杂质的氮的n型碳化硅晶体形成的半导体层12（n型杂质浓度：5×1015cm-3）至10μm的厚度。
接下来，如图7所示，检查半导体层12的表面12a中与<-2110>方向正交的方向。这里，半导体层12的表面12a中与<-2110>方向正交的方向是基于形成在半导体层12中的缺陷而识别的。
接下来，如图8所示，在半导体层12的表面12a中形成第二导电型杂质扩散层14（p型杂质浓度：1×1017cm-3）。这里，在半导体层12的表面12a中，通过利用光刻和蚀刻在除了将要形成第二导电型杂质扩散层14的区域之外的区域中形成图案化的氧化膜，并利用该氧化膜作为离子注入阻挡掩模注入作为p型杂质的硼离子，来形成第二导电型杂质扩散层14。形成第二导电型杂质扩散层14，以使得第二导电型杂质扩散层14的表面具有正六边形形状。
接下来，如图9所示，在用上述方式形成的第二导电型杂质扩散层14的表面中，形成第一导电型杂质扩散层15（n型杂质浓度：5×1019cm-3）和p+型区（未示出）（p型杂质浓度：3×1019cm-3）。这里，形成第一导电型杂质扩散层15，以使得第一导电型杂质扩散层15的表面具有正六边形形状；并且形成p+型区，以使得其紧靠在与形成沟道的一侧相对的第一导电型杂质扩散层15的一侧上。在半导体层12的表面12a中，通过利用光刻和蚀刻在除了要形成第一导电型杂质扩散层15的区域之外的区域中形成图案化的氧化膜，并利用该氧化膜作为离子注入阻挡掩模注入作为n型杂质的磷离子，来形成第一导电型杂质扩散层15。在半导体层12的表面12a中，也通过利用光刻和蚀刻在除了要形成p+型区的区域之外的区域中形成图案化的氧化膜，并利用该氧化膜作为离子注入阻挡掩模注入作为p型杂质的硼离子，来形成p+型区。
接下来，通过在氩气气氛中，在1700℃的温度下，加热其中用上述方式形成有第二导电型杂质扩散层14、第一导电型杂质扩散层15和p+型区的半导体层12持续30分钟，来进行活化退火处理。
接下来，如图10所示，在氧气中，在1200℃的温度下，加热半导体层12的表面12a持续30分钟，进行干法氧化（热氧化），由此形成与半导体层12的整个表面12a相接触的绝缘膜13。
接下来，通过在一氧化氮（NO）气体气氛中，在1100℃的温度下，加热上面已经形成有绝缘膜13的半导体层12，持续120分钟，来进行氮退火处理。
接下来，通过在氩气气氛中，在1100℃的温度下，加热经历了上述氮退火处理的半导体层12，持续60分钟，来进行惰性气体退火处理。
接下来，通过移除用上述方式形成的绝缘膜13的一部分来图案化绝缘膜13，使沟道方向为与半导体层12的表面12a中的<-2110>方向正交的方向。这里，为了暴露绝缘膜13的要移除部分，通过在绝缘膜13的表面上形成利用光刻和蚀刻而图案化的蚀刻掩模，之后进行蚀刻，由此移除绝缘膜13的暴露部分，来进行绝缘膜13的图案化。
接下来，在第一导电型杂质扩散层15的表面上和从移除了绝缘膜13的部分暴露的p+型区（未示出）的表面上，形成源电极16，其由镍制成并且具有如图13所示的正六边形形状且厚度为0.1μm的表面。
接下来，为了合金化，通过在氩气气氛中，在950℃的温度下，加热两分钟，来热处理上面已经形成有上述源电极16的半导体层12。
接下来，在绝缘膜13的表面上，形成栅电极17，其由铝制成并且具有如图13所示的表面形状和1μm的厚度。
接下来，在衬底11的整个后表面上，形成由镍制成的厚度为0.1μm的漏电极18。
通过这种方式，生产了碳化硅半导体器件1，作为示例的垂直DiMOSFET。
用上述方式生产的用作示例的垂直DiMOSFET的碳化硅半导体器件1具有2μm的沟道长度（在半导体层12的表面12a中的彼此相邻的源电极16之间，第一导电型杂质扩散层15和半导体层12之间的距离）。
此外，为了比较起见，除了沟道方向是半导体层12的表面12a中的<-2110>方向之外，用与上述相同的方式生产了碳化硅半导体器件，用作比较示例的垂直DiMOSFET。
垂直DiMOSFET的评价
对于用上述方式生产的示例和比较示例的垂直DiMOSFET，通过SIMS（次级离子质谱法）测量半导体层12和绝缘膜13之间的界面附件的氮浓度在深度方向上的分布。
结果，发现：在示例和比较示例的相应的DiMOSFET中，半导体层12和绝缘膜13之间界面附近的氮浓度的最大值是1×1021cm-3或更大。由此可以确认，在示例和比较示例的相应的垂直DiMOSFET的每个中，距半导体层12和绝缘膜13之间界面10nm之内范围内的氮浓度的最大值不小于1×1021cm-3。
此外，对于示例和比较示例的垂直DiMOSFET，评价沟道迁移率。为了评价沟道迁移率，使用下面的方法。首先，在源-漏电压为VDS=0.1V的条件下，施加栅电极VG，以测量源-漏电流IDS（来测量栅电压依赖性）。然后，利用下面gm=(δIDS)/(δVG)的表达式（1）来确定该栅电压下的沟道迁移率的最大值，并计算该最大值作为沟道迁移率。
沟道迁移率μ=gm×(L×d)/(W×ε×VDS)...(1)
在上面的表达式（1）中，L代表沟道长度，d代表绝缘膜13的厚度，W代表沟道宽度，并且ε代表绝缘膜13的介电常数。
从而，发现示例的垂直DiMOSFET的沟道迁移率是80cm2/Vs，而比较示例的垂直DiMOSFET的沟道迁移率是70cm2/Vs。
由以上可以看出，示例的垂直DiMOSFET的沟道迁移率是比较示例的垂直DiMOSFET的沟道迁移率的约1.14倍，因此源-漏电流值也是1.14倍。因此，认为显著地降低了ON电阻。
因此认为，在示例的垂直DiMOSFET的结构中，沟道迁移率不太可能相当大的降低，即使沟道迁移率会取决于制造中的问题而一定程度地变化，由此可以以高再现性实现高沟道迁移率。
<示例2>
生产横向MOSFET
通过下面的方式，制造碳化硅半导体器件，作为本示例的横向MOSFET。
首先，如图3所示，制备由n型碳化硅晶体（4H-SiC）形成的厚度400μm的衬底11。这里，衬底11具有相对于{0001}面以约55°的角度倾斜的晶面的{03-38}面作为表面11a。
接下来，如图6所示，通过CVD（化学气相沉积）的方式，在衬底11的表面11a上，外延生长由掺杂了作为n型杂质的氮的n型碳化硅晶体形成的半导体层12（n型杂质浓度：5×1015cm-3）至10μm的厚度。
接下来，如图7所示，检查半导体层12的表面12a中与<-2110>方向正交的方向。这里，半导体层12的表面12a中与<-2110>方向正交的方向是基于半导体层12的表面形态识别的。
接下来，如图18所示，在半导体层12的整个表面12a中，形成第二导电型杂质扩散层14（p型杂质浓度：1×1017cm-3）。
接下来，如图19所示，在用上述方式形成的第二导电型杂质扩散层14的表面的一部分中，形成第一导电型杂质扩散层15（n型杂质浓度：5×1019cm-3）和p+型区（未示出）（p型杂质浓度：3×1019cm-3）。这里，形成第一导电型杂质扩散层15，以使得第一导电型杂质扩散层15的表面具有条纹图案；并且形成p+型区，以使得其具有条纹图案并且紧靠在与形成有沟道的一侧相对的第一导电型杂质扩散层15的一侧上。在半导体层12的表面12a中，通过光刻和蚀刻在除了要形成第一导电型杂质扩散层15的区域之外的区域中形成图案化的氧化膜，并利用该氧化膜作为离子注入阻挡掩模注入作为n型杂质的磷离子，来形成第一导电型杂质扩散层15。在半导体层12的表面12a中，也通过光刻和蚀刻在除了要形成p+型区的区域之外的区域中形成图案化的氧化膜，并利用该氧化膜作为离子注入阻挡掩模注入作为p型杂质的硼离子，来形成p+型区。
接下来，通过在氩气气氛中，在1700℃的温度下，加热其中用上述方式形成有第二导电型杂质扩散层14、第一导电型杂质扩散层15和p+型区的半导体层12，持续30分钟，来进行活化退火处理。
接下来，如图20所示，在氧气中，在1200℃的温度下，加热半导体层12的表面12a，持续30分钟，进行干法氧化（热氧化），由此形成与半导体层12的整个表面12a相接触的绝缘膜13。
接下来，通过在一氧化氮（NO）气体气氛中，在1100℃的温度下，加热上面已经形成有绝缘膜13的半导体层12，持续120分钟，来进行氮退火处理。
接下来，通过在氩气气氛中，在1100℃的温度下，加热经历了上述氮退火处理的半导体层12，持续60分钟，来进行惰性气体退火处理。
接下来，通过移除用上述方式形成的绝缘膜13的一部分来图案化绝缘膜13，使得沟道方向为与半导体层12的表面12a中的<-2110>方向正交的方向。这里，为了暴露绝缘膜13的要移除部分，通过在绝缘膜13的表面上形成利用光刻和蚀刻图案化的蚀刻掩模，之后进行蚀刻，由此移除绝缘膜13的暴露部分，来进行绝缘膜13的图案化。
接下来，在第一导电型杂质扩散层15的表面上和从移除了绝缘膜13的部分暴露的p+型区的表面上，形成源电极16和漏电极18，它们由镍制成并且具有如图17所示的带有条纹图案的表面且厚度为0.1μm。
接下来，为了合金化，通过在氩气气氛中，在950℃的温度下，加热两分钟，来热处理上面已经形成有上述源电极16的半导体层12。
接下来，在绝缘膜13的表面上，形成栅电极17，其由铝制成并且具有如图17所示的带有条纹图案的表面且厚度为1μm。
通过这种方式，生产了碳化硅半导体器件100，作为具有图16所示结构的示例的横向MOSFET。
用上述方式生产的用作示例的横向MOSFET的碳化硅半导体器件100具有2μm的沟道长度（半导体层12的表面12a中的彼此相邻的源电极16和漏电极18之间的距离）。
此外，为了比较起见，除了沟道方向是半导体层12的表面12a中的<-2110>方向之外，用与上述相同的方式生产了碳化硅半导体器件，用作比较示例的横向MOSFET。
横向MOSFET的评价
对于用上述方式生产的示例和比较示例的横向MOSFET，通过SIMS（次级离子质谱法）测量半导体层12和绝缘膜13之间的界面附近的氮浓度在深度方向上的分布。
结果，发现：在示例和比较示例的相应的横向DiMOSFET中，半导体层12和绝缘膜13之间界面附近的氮浓度的最大值是1×1021cm-3或更大。由此确认，在示例和比较示例的相应的横向MOSFET的每个中，距半导体层12和绝缘膜13之间界面10nm之内范围内的氮浓度的最大值不小于1×1021cm-3。
此外，对于示例和比较示例的横向MOSFET，评价沟道迁移率。为了评价沟道迁移率，使用下面的方法。首先，在源-漏电压为VDS=0.1V的条件下，施加栅电极VG，以测量源-漏电流IDS（来测量栅电压依赖性）。然后，利用下面gm=(δIDS)/(δVG)的表达式（1）来确定该栅电压下的沟道迁移率的最大值，并计算该最大值作为沟道迁移率。
沟道迁移率μ=gm×(L×d)/(W×ε×VDS)...(1)
在上面的表达式（1）中，L代表沟道长度，d代表绝缘膜13的厚度，W代表沟道宽度，并且ε代表绝缘膜13的介电常数。
从而，发现示例的横向MOSFET的沟道迁移率是80cm2/Vs，而比较示例的横向MOSFET的沟道迁移率是70cm2/Vs。
由以上可以看出，示例的横向MOSFET的沟道迁移率是比较示例的横向MOSFET的沟道迁移率的约1.14倍，因此源漏电流值也是1.14倍。因此，认为显著地降低了ON电阻。
因此认为，在示例的横向MOSFET的结构中，沟道迁移率不太可能相当大的降低，即使沟道迁移率会取决于制造的问题而一定程度地变化，由此可以以高再现性实现高沟道迁移率。
应该理解，这里公开的实施例和示例在各个方面都是说明的方式，而不是限制的方式。意图是本发明的范围由权利要求来限定，而不是通过上面的描述来限定，并且包含意义和范围与权利要求等效的所有修改和变化。
工业实用性
由于本发明可以提供一种可以以高再现性实现高沟道迁移率的碳化硅半导体器件以及这种半导体器件的制造方法，所以，例如，本发明适合应用于例如使用SiC的垂直DiMOSFET、横向MOSFET等。
附图标记列表
1,100，碳化硅半导体器件；10，碳化硅晶锭；11，衬底；11a，表面；12，半导体层；12a，表面；13，绝缘膜；14，第二导电型杂质扩散层；15，第一导电型杂质扩散层；16，源电极；17，栅电极；18，漏电极。

Claims (11)

1.一种碳化硅半导体器件（1，100），其包括：
半导体层（12），所述半导体层（12）由碳化硅制成，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面（12a）；和
绝缘膜（13），所述绝缘膜（13）形成为与所述半导体层（12）的所述表面（12a）相接触，
在距所述半导体层（12）和所述绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且
所述碳化硅半导体器件具有在相对于与所述半导体层（12）的所述表面（12a）中的<-2110>方向正交的方向±10°的范围内的沟道方向。
2.一种碳化硅半导体器件（1，100），其包括：
衬底（11），所述衬底（11）由第一导电类型的碳化硅制成；
半导体层（12），所述半导体层（12）由第一导电类型的碳化硅制成，形成在所述衬底（11）上，包含比所述衬底（11）低的浓度的第一导电类型的杂质，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面（12a）；
第二导电类型杂质扩散层（14），所述第二导电类型杂质扩散层（14）形成在所述半导体层（12）的所述表面（12a）中；
第一导电类型杂质扩散层（15），所述第一导电类型杂质扩散层（15）形成在所述第二导电类型杂质扩散层（14）的表面中；
绝缘膜（13），所述绝缘膜（13）形成为与所述半导体层（12）的所述表面（12a）相接触；
源电极（16），所述源电极（16）形成为与所述半导体层（12）的所述表面（12a）中的除形成有所述绝缘膜（13）的部分之外的区域的至少一部分相接触；
栅电极（17），所述栅电极（17）形成在所述绝缘膜（13）上；和
漏电极（18），所述漏电极（18）形成在所述衬底（11）的与上面形成有所述半导体层（12）的该衬底（11）的表面相反的表面上，
在距所述半导体层（12）和所述绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且
所述碳化硅半导体器件具有在相对于与所述半导体层（12）的所述表面（12a）中的<-2110>方向正交的方向±10°的范围内的沟道方向。
3.根据权利要求2所述的碳化硅半导体器件（1，100），其中，
所述源电极（16）具有条纹图案的表面。
4.根据权利要求2所述的碳化硅半导体器件（1，100），其中，
所述源电极（16）具有蜂窝图案的表面。
5.一种碳化硅半导体器件（1，100），其包括：
衬底（11），所述衬底（11）由第一导电类型的碳化硅制成；
半导体层（12），所述半导体层（12）由第一导电类型的碳化硅制成，形成在所述衬底（11）上，包含比所述衬底（11）低的浓度的第一导电类型的杂质，并且具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面（12a）；
第二导电类型杂质扩散层（14），所述第二导电类型杂质扩散层（14）形成在所述半导体层（12）的所述表面（12a）中；
第一导电类型杂质扩散层（15），所述第一导电类型杂质扩散层（15）形成在所述第二导电类型杂质扩散层（14）的表面（12a）中；
绝缘膜（13），所述绝缘膜（13）形成为与所述半导体层（12）的所述表面（12a）相接触；
源电极（16），所述源电极（16）形成为与所述半导体层（12）的所述表面（12a）中的除形成有所述绝缘膜（13）的部分之外的区域的一部分相接触；
漏电极（18），所述漏电极（18）形成为与所述半导体层（12）的所述表面（12a）中的除形成有所述绝缘膜（13）的部分之外的所述区域的另一部分相接触；和
栅电极（17），所述栅电极（17）形成在所述绝缘膜（13）上，
在距所述半导体层（12）和所述绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3，并且
所述碳化硅半导体器件具有在相对于与所述半导体层（12）的所述表面（12a）中的<-2110>方向正交的方向±10°的范围内的沟道方向。
6.根据权利要求5所述的碳化硅半导体器件（1，100），其中，
所述源电极（16）具有条纹图案的表面。
7.根据权利要求1所述的碳化硅半导体器件（1，100），其中，
所述半导体层（12）的所述表面（12a）是以相对于{03-38}面±5°范围内的角度倾斜的晶面。
8.一种制造碳化硅半导体器件（1，100）的方法，包括以下步骤：
形成半导体层（12），所述半导体层（12）具有相对于{0001}面以不小于50°且不大于65°的范围内的角度倾斜的表面（12a）；
检查与所述半导体层（12）的所述表面（12a）中的<-2110>方向正交的方向；
形成与所述半导体层（12）的所述表面（12a）的一部分相接触的绝缘膜（13），以使得沟道方向设定在相对于与所述半导体层（12）的所述表面（12a）中的<-2110>方向正交的方向±10°的范围内；以及
调节氮浓度，以使得在距所述半导体层（12）和所述绝缘膜（13）之间的界面10nm内的区域中的氮浓度的最大值不小于1×1021cm-3。
9.根据权利要求8所述的制造碳化硅半导体器件（1，100）的方法，其中，
基于在所述半导体层（12）中包含的缺陷的取向，来检查与所述半导体层（12）的所述表面（12a）中的<-2110>方向正交的方向。
10.根据权利要求8所述的制造碳化硅半导体器件（1，100）的方法，其中，
所述调节氮浓度的步骤包括：在包含氮的气体气氛中，对形成有所述绝缘膜（13）的所述半导体层（12）进行热处理的步骤。
11.根据权利要求10所述的制造碳化硅半导体器件（1，100）的方法，其中，
所述调节氮浓度的步骤包括：在惰性气体气氛中，对已经过所述热处理的所述半导体层（12）进行热处理的步骤。
CN201080055687.9A 2010-01-19 2010-01-19 碳化硅半导体器件及其制造方法 Active CN102652361B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/050563 WO2011089687A1 (ja) 2010-01-19 2010-01-19 炭化ケイ素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102652361A true CN102652361A (zh) 2012-08-29
CN102652361B CN102652361B (zh) 2015-05-13

Family

ID=44306511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080055687.9A Active CN102652361B (zh) 2010-01-19 2010-01-19 碳化硅半导体器件及其制造方法

Country Status (7)

Country Link
US (1) US8872188B2 (zh)
EP (1) EP2528098B1 (zh)
JP (1) JPWO2011089687A1 (zh)
KR (1) KR20120117735A (zh)
CN (1) CN102652361B (zh)
CA (1) CA2777675A1 (zh)
WO (1) WO2011089687A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756256A (zh) * 2012-12-18 2015-07-01 住友电气工业株式会社 碳化硅半导体器件
CN115552630B (zh) * 2020-05-15 2023-05-26 Ｃｕｓｉｃ股份有限公司 SiC层叠体、其制造方法和半导体器件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128028A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN103794477B (zh) * 2012-10-30 2018-02-23 通用电气公司 碳化硅mosfet单元结构和用于形成碳化硅mosfet单元结构的方法
US9209262B2 (en) * 2012-12-27 2015-12-08 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6206012B2 (ja) * 2013-09-06 2017-10-04 住友電気工業株式会社 炭化珪素半導体装置
JP7042898B2 (ja) 2018-03-07 2022-03-28 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7254663B2 (ja) * 2019-08-27 2023-04-10 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286805A (zh) * 1998-03-19 2001-03-07 株式会社日立制作所 碳化硅半导体开关器件
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
CN1802752A (zh) * 2003-11-25 2006-07-12 松下电器产业株式会社 半导体元件
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2011144288A (ja) * 2010-01-15 2011-07-28 Toyo Ink Sc Holdings Co Ltd インクジェットインキ組成物

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
WO2001031710A1 (fr) * 1999-10-27 2001-05-03 The Kansai Electric Power Co., Inc. Dispositif semi-conducteur
JP4450123B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP2004023008A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp 半導体集積回路装置およびその製造方法
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP4549167B2 (ja) * 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2006210818A (ja) 2005-01-31 2006-08-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
WO2006090432A1 (ja) * 2005-02-22 2006-08-31 Neomax Co., Ltd. ＳｉＣ単結晶基板の製造方法
DE102006046363B4 (de) * 2006-09-29 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
CN101842878B (zh) * 2007-10-24 2012-05-23 松下电器产业株式会社 半导体元件及其制造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5564781B2 (ja) 2008-07-07 2014-08-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5298691B2 (ja) 2008-07-31 2013-09-25 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JPWO2011092808A1 (ja) 2010-01-27 2013-05-30 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1286805A (zh) * 1998-03-19 2001-03-07 株式会社日立制作所 碳化硅半导体开关器件
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
CN1802752A (zh) * 2003-11-25 2006-07-12 松下电器产业株式会社 半导体元件
JP2005340685A (ja) * 2004-05-31 2005-12-08 Fuji Electric Holdings Co Ltd 炭化珪素半導体素子
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2011144288A (ja) * 2010-01-15 2011-07-28 Toyo Ink Sc Holdings Co Ltd インクジェットインキ組成物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756256A (zh) * 2012-12-18 2015-07-01 住友电气工业株式会社 碳化硅半导体器件
US9647072B2 (en) 2012-12-18 2017-05-09 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
CN115552630B (zh) * 2020-05-15 2023-05-26 Ｃｕｓｉｃ股份有限公司 SiC层叠体、其制造方法和半导体器件

Also Published As

Publication number Publication date
JPWO2011089687A1 (ja) 2013-05-20
US20120199850A1 (en) 2012-08-09
CA2777675A1 (en) 2011-07-28
US8872188B2 (en) 2014-10-28
EP2528098B1 (en) 2019-01-02
EP2528098A1 (en) 2012-11-28
WO2011089687A1 (ja) 2011-07-28
EP2528098A4 (en) 2013-12-25
WO2011089687A9 (ja) 2012-04-19
KR20120117735A (ko) 2012-10-24
CN102652361B (zh) 2015-05-13

Similar Documents

Publication Publication Date Title
CN102652361B (zh) 碳化硅半导体器件及其制造方法
CN102725849B (zh) 碳化硅半导体器件及其制造方法
US8502236B2 (en) Insulated gate field effect transistor
EP2725622B1 (en) Silicon carbide semiconductor element and method for producing same
US8610131B2 (en) Silicon carbide insulated-gate bipolar transistor
EP2413365A1 (en) Mosfet and method for manufacturing mosfet
JP5298691B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US8525187B2 (en) Insulated gate bipolar transistor
JP2015216182A (ja) 半導体装置及びその製造方法
US8809945B2 (en) Semiconductor device having angled trench walls
US8536583B2 (en) MOSFET and method for manufacturing MOSFET
JP5564781B2 (ja) 炭化ケイ素半導体装置およびその製造方法
US20160071949A1 (en) Method for manufacturing silicon carbide semiconductor device
US10249497B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US20230395664A1 (en) Silicon carbide semiconductor device
WO2022131084A1 (ja) 炭化珪素半導体装置
US20190319102A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant