CN102651207A - 栅极驱动电路 - Google Patents
栅极驱动电路 Download PDFInfo
- Publication number
- CN102651207A CN102651207A CN2012100427648A CN201210042764A CN102651207A CN 102651207 A CN102651207 A CN 102651207A CN 2012100427648 A CN2012100427648 A CN 2012100427648A CN 201210042764 A CN201210042764 A CN 201210042764A CN 102651207 A CN102651207 A CN 102651207A
- Authority
- CN
- China
- Prior art keywords
- time clock
- output
- conducting
- voltage
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
Abstract
一种栅极驱动电路,其包括:第一时钟发生器,其输出具有不同相位的n个输出控制时钟脉冲,n为等于或者大于2的自然数;第二时钟发生器,其创建具有不同相位且在m*n个输出时钟脉冲的高周期部分地彼此交叠的m*n个输出时钟脉冲,m为自然数,将按照相位顺序排列的m*n个输出时钟脉冲以n为单位分组,以产生m个组,每个组具有n个输出时钟脉冲,并且输出m*n个输出时钟脉冲,以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中;以及移位寄存器,其从第一时钟发生器接收n个输出控制时钟脉冲,从第二时钟发生器接收m*n个输出时钟脉冲,并顺序地输出多个扫描脉冲。
Description
技术领域
本发明涉及栅极驱动电路,更具体地涉及防止从处于置位节点的电荷泄漏以稳定来自级的输出的栅极驱动电路。
背景技术
本申请要求2011年2月22日提交的韩国专利申请No.10-2011-0015738和2011年7月5日提交的韩国专利申请No.10-2011-0066276的优先权,其如同全面在此阐述一样通过引用结合于此。
移位寄存器输出多个扫描脉冲以顺序地驱动诸如液晶显示器的显示装置的选通线。为此,移位寄存器内包括多个开关器件。可以采用氧化物半导体晶体管作为这种开关器件。
图1是例示现有的氧化物半导体晶体管的栅极电压和漏极电流之间的基于温度的关系特性的图。
对于移位寄存器中使用的N型氧化物半导体晶体管,优选地其阈值电压具有正值。然而,随着温度升高,氧化物半导体晶体管的阈值电压向负方向地移动,如图1所示。为此原因,在移位寄存器的输出周期必须关闭的N型氧化物半导体晶体管在高温度可能不能正常关闭,由此产生泄漏电流。该泄漏电流可以降低置位节点处的电压,导致不能够正常产生移位寄存器的输出的问题。
图2是例示基于现有的氧化物半导体晶体管的阈值电压的变化的置位节点处的电压和扫描脉冲的图。
从图2(a)可见,当氧化物半导体晶体管的阈值电压Vth是-1时,由于氧化物半导体晶体管的泄漏电流引起置位节点处的电压Vq迅速降落,从而作为移位寄存器的输出的扫描脉冲的电压Vsp也迅速降落。
另外,从图2(b)可见,当氧化物半导体晶体管的阈值电压Vth是-3时,氧化物半导体晶体管的泄漏电流进一步增加,从而置位节点处的电压Vq不能够升高,由此造成完全不能产生扫描脉冲的电压Vsp。
发明内容
因此,本发明旨在提供一种基本避免了由于现有技术的限制和缺点造成的一个或者更多个问题的栅极驱动电路。
本发明的目的是提供一种栅极驱动电路,其中提供到负责输出的上拉开关器件的时钟脉冲和提供到负责对置位节点充电/放电的开关器件的时钟脉冲具有不同的波形,因而防止从置位节点的电流泄漏。
本发明的其它优点、目的及特征一部分将在以下的说明书中进行阐述,并且一部分对于本领域的技术人员来说将在研读以下内容后变得清楚,或者可以从本发明的实践获知。本发明的这些目的和其它优点可以通过在本书面描述及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些目的和其它优点,并且根据本发明的目的,如此处举例并且广泛描述的,一种栅极驱动电路,所述栅极驱动电路包括:第一时钟发生器,所述第一时钟发生器用于输出具有不同相位的n个输出控制时钟脉冲(n为等于或者大于2的自然数);第二时钟发生器,所述第二时钟发生器创建m*n个输出时钟脉冲,该m*n个输出时钟脉冲具有不同相位并且在该m*n个输出时钟脉冲的高周期部分地彼此交叠(m为自然数),将该m*n个输出时钟脉冲按照相位顺序排列,并且将按照相位顺序排列的该m*n个输出时钟脉冲以n为单位分组,以产生m个组,每个组具有n个输出时钟脉冲,并且输出所述m*n个输出时钟脉冲,以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中;以及移位寄存器,所述移位寄存器从第一时钟发生器接收所述n个输出控制时钟脉冲,从第二时钟发生器接收所述m*n个输出时钟脉冲,以及顺序地输出多个扫描脉冲。
所述n个输出控制时钟脉冲和该m*n个输出时钟脉冲均包括周期性地产生的多个脉动,以及包括在具有第k相位顺序并且属于第j个组的(j为等于或者小于m的自然数)的输出时钟脉冲中的脉动的上升沿位于具有第k相位顺序的脉动的高周期中。
第m*n个输出时钟脉冲还包括虚设脉动,并且所述虚设脉动具有与启动脉冲相同的输出时序,该启动脉冲具有超前于第一输出时钟脉冲的相位的相位。
处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于处于所述m*n个输出时钟脉冲的低周期的所述m*n个输出时钟脉冲的每个的电压。
所述m*n个输出时钟脉冲的每个不与所述n个输出控制时钟脉冲中的至少一个交叠。
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,每个级通过该每个级的输出端子输出扫描脉冲,所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,第p个级(p为自然数)包括:第一开关器件,所述第一开关器件根据n个输出控制时钟脉冲中的任意一个导通或者截止,并且当导通时将第(p-q)(q为小于p的自然数)个级的输出端子或者传递启动脉冲的启动传递线和置位节点相互连接;第二开关器件,所述第二开关器件根据n个输出控制时钟脉冲中的任意一个导通或者截止,并且当导通时将所述置位节点和传递第一放电电压的第一放电电压线相互连接;以及上拉开关器件,所述上拉开关器件根据施加到所述置位节点的电压而导通或者截止,并且当导通时将输出时钟线中的任意一个和第p个级的输出端子相互连接,输出时钟脉冲的高周期不与提供到第二开关器件的输出控制时钟脉冲的高周期交叠,处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于所述第一放电电压,提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
q可以为1或者2。
所述第p个级还包括:第三开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接;以及下拉开关器件,其根据施加到所述复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,所述上拉开关器件和所述第三开关器件被提供相同的输出时钟脉冲。
所述第p个级还包括从以下各项中选择的至少一项:第五开关器件,其根据来自第(p+r)个级的扫描脉冲而导通或者截止,并且当所述第五开关器件导通时将所述置位节点与所述第一放电电压线相互连接,其中r为自然数;第六开关器件,其根据施加到所述第p个级的输出端子OT的电压而导通或者截止,并且当所述第六开关器件导通时将所述复位节点与第二放电电压线相互连接;第七开关器件,其根据来自所述第(p+r)个级的扫描脉冲而导通或者截止,并且当所述第七开关器件导通时将所述第p个级的输出端子与第三放电电压线相互连接;以及第八开关器件,其根据来自第(p-s)个级的扫描脉冲而导通或者截止,并且当所述第八开关器件导通时将所述充电电压线与所述置位节点相互连接,其中s为自然数。
处于所述m*n个输出时钟脉冲的高周期的所述m*n个输出时钟脉冲的每个的电压高于或者等于处于所述n个输出控制时钟脉冲的高周期的所述n个输出控制时钟脉冲的每个的电压。
所述第p个级还包括:第三开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与公共节点相互连接;第四开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将所述公共节点与传递第二放电电压的第二放电电压线相互连接;第五开关器件,其根据提供到所述公共节点的电压而导通或者截止,并且当所述第五开关器件导通时将充电电压线与复位节点相互连接;第六开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第六开关器件导通时将所述复位节点与第二放电电压线相互连接;以及下拉开关器件,其根据施加到所述复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲。
所述第p个级还包括:第三开关器件,其根据来自第(p-r)个级的扫描脉冲而导通或者截止,并且当所述第三开关器件导通时将置位节点与传递充电电压的充电电压线相互连接;第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接;以及电容器,所述电容器连接在连接到所述上拉开关器件的输出时钟线和复位节点之间。
所述第p个级还包括:第三开关器件,其根据来自第(p-s)个级的扫描脉冲而导通或者截止,并且当所述第三开关器件导通时将置位节点与传递充电电压的充电电压线相互连接;第四开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;第五开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第五开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,所述第四开关器件和所述上拉开关器件被提供相同的输出时钟脉冲。
所述第p个级还包括:第三开关器件,其根据施加到所述第p个级的输出端子的电压而导通或者截止,并且当所述第三开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;第四开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;第五开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第五开关器件导通时将复位节点与第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子和传递第三放电电压的第三放电电压线相互连接,所述第四开关器件和所述上拉开关器件被提供相同的输出时钟脉冲。
所述第p个级还包括:第三开关器件,其根据来自充电电压线的充电电压而导通,以将充电电压线与复位节点相互连接;第四开关器件,其根据来自输出时钟线中的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,所述第四开关器件和所述上拉开关器件被提供相同的输出时钟脉冲。
所述第p个级还包括:第三开关器件,其根据来自充电电压线的充电电压而导通以将充电电压线与复位节点相互连接;第四开关器件,其根据来自输出时钟线中的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接;第五开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第五开关器件导通时将复位节点与第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,所述第四开关器件和所述第二开关器件被提供相同的输出时钟脉冲。
所述n个输出控制时钟脉冲的高周期可以不彼此交叠。
第一到第三放电电压中的至少两个可以相同。
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,每个级通过该每个级的输出端子输出扫描脉冲,所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,第p个级包括:第一开关器件,其根据n个输出控制时钟脉冲中的任意一个导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;第三开关器件,其根据来自输出时钟线中的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子和传递第三放电电压的第三放电电压线相互连接,所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于或者等于第二和第三放电电压,提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及向上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,每个级通过该每个级的输出端子输出扫描脉冲,所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,第p个级包括:第一开关器件,其根据n个输出控制时钟脉冲中的任意一个而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;第三开关器件,其根据来自输出时钟线中的任一个输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将所述输出时钟线与复位节点相互连接;第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子与传送第三放电电压的第三放电电压线相互连接,所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,输出时钟脉冲的高周期不与提供到第一开关器件的输出控制时钟脉冲的高周期交叠,处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于或者等于第二和第三放电电压,提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,每个级通过该每个级的输出端子输出扫描脉冲,所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,第p个级包括:第一开关器件,其根据n个输出控制时钟脉冲中的任意一个输出控制时钟脉冲而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;第三开关器件,其根据来自充电电压线的充电电压而导通,以将所述输出时钟线中的任意一个与复位节点相互连接;第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点和传递第二放电电压的第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子与传送第三放电电压的第三放电电压线相互连接,所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,输出时钟脉冲的高周期不与提供到第一开关器件的输出控制时钟脉冲的高周期交叠,处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于或者等于第二和第三放电电压,提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,每个级通过该每个级的输出端子输出扫描脉冲,所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,第p个级包括:第一开关器件,其根据n个输出控制时钟脉冲中的任意一个而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;第三开关器件,其根据来自输出时钟线中的任一个输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与公共节点相互连接;第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将所述公共节点和传递第二放电电压的第二放电电压线相互连接;第五开关器件,其根据提供到所述公共节点的电压而导通或者截止,并且当所述第五开关器件导通时将充电电压线和复位节点相互连接;第六开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第六开关器件导通时将复位节点与第二放电电压线相互连接;以及下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,输出时钟脉冲的高周期不与提供到第一开关器件的输出控制时钟脉冲的高周期交叠,处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于第二和第三放电电压,所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
应该理解,对本发明的以上概述和以下详述都是示例性和解释性的,并旨在对所要求保护的本发明提供进一步的解释。
附图说明
附图被包括在本申请中以提供对本发明的进一步理解,并结合到本申请中且构成本申请的一部分,附图示出了本发明的多个实施方式,且与说明书一起用于解释本发明的原理。在附图中:
图1是例示现有的氧化物半导体晶体管的栅极电压和漏极电流之间的基于温度的关系特性的图;
图2是例示基于现有的氧化物半导体晶体管的阈值电压的变化的置位节点处的电压和扫描脉冲的图;
图3是示出根据本发明的一种实施方式的栅极驱动电路的框图;
图4是根据本发明的第一实施方式的输出控制时钟脉冲和输出时钟脉冲的时序图;
图5是根据本发明的第二实施方式的输出控制时钟脉冲和输出时钟脉冲的时序图;
图6是详细示出图1的移位寄存器的构造的图;
图7到图17是示出根据本发明的第一到第十一实施方式的级的构造的图;
图18是示出图4的第一到第四输出时钟脉冲和第一到第四输出控制时钟脉冲的模拟波形的图;
图19是示出关于图18的第一输出时钟脉冲的正iso时钟脉冲和负iso时钟脉冲的模拟波形的图;
图20是示出置位节点和复位节点处的电压和根据图8的级的操作产生的扫描脉冲和输出时钟脉冲的电压的模拟波形的图;
图21是示出置位节点和复位节点处的电压和根据图11的级的操作产生的扫描脉冲和输出时钟脉冲的电压的模拟波形的图;
图22是示出向图13和图14的级提供的输出控制时钟脉冲和输出时钟脉冲的模拟波形的图;
图23是示出置位节点和复位节点处的电压和根据图10的级的操作产生的扫描脉冲和输出时钟脉冲的电压的模拟波形的图;
图24是示出置位节点和复位节点处的电压和根据图12的级的操作产生的扫描脉冲和输出时钟脉冲的电压的模拟波形的图;
图25是示出置位节点和复位节点处的电压和根据图16的级的操作产生的扫描脉冲和输出时钟脉冲的电压的模拟波形的图;
图26是示出置位节点和复位节点处的电压和根据图17的级的操作产生的扫描脉冲和输出时钟脉冲的电压的模拟波形的图;
图27是示出图8的修改结构的图;
图28是示出图27的修改结构的图;
图29是示出图27的另一个修改结构的图;以及
图30是示出图10的另一个修改结构的图。
具体实施方式
下面将详细描述本发明的具体实施方式,在附图中例示出了本发明的优选实施方式的示例。尽可能在整个附图中用相同的附图标记代表相同或类似构件。
图3是示出根据本发明的一种实施方式的栅极驱动电路的框图。
如图3所示,栅极驱动电路包括第一时钟发生器CG1、第二时钟发生器CG2和移位寄存器SR。
第一时钟发生器CG1输出具有不同相位的n个输出控制时钟脉冲i-CLK(n为等于或者大于2的自然数)。n个输出控制时钟脉冲通过n个输出控制时钟线传递。
第二时钟发生器CG2输出具有不同相位的m*n个输出时钟脉冲CLK。具体地,第二时钟发生器CG2产生具有不同相位并且在其高周期部分地彼此交叠的m*n个输出时钟脉冲CLK(m为自然数),将该m*n个输出时钟脉冲按照相位顺序排列,并且将按照相位顺序排列的该m*n个输出时钟脉冲以n为单位分组,以产生m个组。在此,每个组具有n个输出时钟脉冲。另外,第二时钟发生器CG2输出该m*n个输出时钟脉冲,从而每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中。该m*n个输出时钟脉冲通过m*n个输出时钟线传递。
该n个输出控制时钟脉冲和该m*n个输出时钟脉冲包括周期性地产生的多个脉动。包括在具有第k相位顺序并且属于第j个组的(j为等于或者大于m的自然数)的输出时钟脉冲的第一脉动的上升沿位于具有第k相位顺序的脉动的高周期中。
第m*n个输出时钟脉冲可以还包括虚设脉动。此虚设脉动具有与启动脉冲相同的输出时序,该启动脉冲具有超前于第一输出时钟脉冲的相位的相位。
n个输出控制时钟脉冲中处于低周期的每个的电压低于该m*n个输出时钟脉冲中的处于低周期的每个的电压。
该m*n个输出时钟脉冲的每个不与该n个输出控制时钟脉冲中的至少一个交叠。
移位寄存器SR从第一时钟发生器CG1接收该n个输出控制输出脉冲,以及从第二时钟发生器CG2接收该m*n个输出时钟脉冲以顺序地输出h个扫描脉冲(h为等于或者大于2的自然数)。
从第一时钟发生器CG1输出的输出控制时钟脉冲和从第二时钟发生器CG2输出的输出时钟脉冲具有以下形式。
图4是根据本发明的第一实施方式的输出控制时钟脉冲和输出时钟脉冲的时序图。
如图4所示,输出控制时钟脉冲包括具有不同相位的四种输出控制时钟脉冲i-CLK1到i-CLK4,并且输出时钟脉冲包括具有不同相位的四种输出时钟脉冲CLK1到CLK4。也就是说,图4示出当n=4,m=1,且j=1时的输出控制时钟脉冲和输出时钟脉冲的波形。
如图4所示,第一到第四输出时钟脉冲CLK1到CLK4的高周期彼此交叠达1/3s。第一到第四输出时钟脉冲CLK1到CLK4均包括周期性地产生的多个脉动。
第一到第四输出控制时钟脉冲i-CLK1到i-CLK4均包括周期性或者非周期性地产生的多个脉动。第一到第四输出控制时钟脉冲i-CLK1到i-CLK4的高周期可以或者可以不彼此交叠。在图4中,第一到第四输出控制时钟脉冲i-CLK1到i-CLK4的高周期不彼此交叠。第一到第四输出控制时钟脉冲i-CLK1到i-CLK4通过第一到第四输出控制时钟线传递。
处于其低周期的第一到第四输出控制时钟脉冲i-CLK1到i-CLK4每个的电压低于或者等于处于其低周期的第一到第四输出时钟脉冲CLK1到CLK4的每个的电压。第一到第四输出时钟脉冲CLK1到CLK4通过第一到第四输出时钟线传递。
如图4所示,第一输出时钟脉冲CLK1的上升沿位于第一输出控制时钟脉冲i-CLK1的高周期中。第二输出时钟脉冲CLK2的上升沿位于第二输出控制时钟脉冲i-CLK2的高周期中。第三输出时钟脉冲CLK3的上升沿位于第三输出控制时钟脉冲i-CLK3的高周期中。第四输出时钟脉冲CLK4的上升沿位于第四输出控制时钟脉冲i-CLK4的高周期中。
第一输出时钟脉冲CLK1的高周期与第一到第三输出控制时钟脉冲i-CLK1到i-CLK3交叠,并且第一输出时钟脉冲CLK1的高周期不与第四输出控制时钟脉冲i-CLK4交叠。第二输出时钟脉冲CLK2的高周期与第二到第四输出控制时钟脉冲i-CLK2到i-CLK4交叠,并且第二输出时钟脉冲CLK2的高周期不与第一输出控制时钟脉冲i-CLK1交叠。第三输出时钟脉冲CLK3的高周期与第三、第四和第一输出控制时钟脉冲i-CLK3、i-CLK4和i-CLK1交叠,并且第三输出时钟脉冲CLK3的高周期不与第二输出控制时钟脉冲i-CLK2交叠。第四输出时钟脉冲CLK4的高周期与第四、第一和第二输出控制时钟脉冲i-CLK4、i-CLK1和i-CLK2交叠,并且第四输出时钟脉冲CLK4的高周期不与第三输出控制时钟脉冲i-CLK3交叠。
当将具有包括第一输出时钟脉冲CLK1的上升沿的高周期的第一输出控制时钟脉冲i-CLK1定义为正iso时钟脉冲时,可以将不与第一输出时钟脉冲CLK1的高周期交叠的第四输出控制时钟脉冲i-CLK4定义为负iso时钟脉冲,作为正iso时钟脉冲的相反数。因此在图4中,第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4分别是第一输出时钟脉冲CLK1的正和负iso时钟脉冲。第二输出控制时钟脉冲i-CLK2和第一输出控制时钟脉冲i-CLK1分别是第二输出时钟脉冲CLK2的正和负iso时钟脉冲。第三输出控制时钟脉冲i-CLK3和第二输出控制时钟脉冲i-CLK2分别是第三输出时钟脉冲CLK3的正和负iso时钟脉冲。第四输出控制时钟脉冲i-CLK4和第三输出控制时钟脉冲i-CLK3分别是第四输出时钟脉冲CLK4的正和负iso时钟脉冲。
对应的正和负iso时钟脉冲可以或者可以不彼此交叠。例如,分别作为第一输出时钟脉冲CLK1的正和负iso时钟脉冲的第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4可以或者可以不彼此交叠。
另外,在图4中,包括在第四输出时钟脉冲CLK4的脉动的第一个是虚设脉动。此虚设脉动与启动脉冲同步。
图5是根据本发明的第二实施方式的输出控制时钟脉冲和输出时钟脉冲的时序图。
如图5所示,第一到第六输出时钟脉冲CLK1到CLK6的高周期彼此交叠1/3s。第一到第六输出时钟脉冲CLK1到CLK6均包括周期性地产生的多个脉动。
第一到第三输出控制时钟脉冲i-CLK1到i-CLK3均包括周期性或者非周期性地产生的多个脉动。另外,第一到第三输出控制时钟脉冲i-CLK1到i-CLK3的高周期可以或者可以不彼此交叠。在图5中,第一到第三输出控制时钟脉冲i-CLK1到i-CLK3的高周期不彼此交叠。
处于其低周期的第一到第三输出控制时钟脉冲i-CLK1到i-CLK3的每个的电压(低电压)低于或者等于处于其低周期的第一到第六输出时钟脉冲CLK1到CLK6的每个的电压(低电压)。
如图5所示,输出控制时钟脉冲包括具有不同相位的三种输出控制时钟脉冲,并且输出时钟脉冲包括具有不同相位的六种输出时钟脉冲。也就是说,图5示出当n=3,m=2,且j=2时的输出控制时钟脉冲和输出时钟脉冲的波形。
输出时钟脉冲和输出控制时钟脉冲可以具有m∶1的关系。在图5中,输出时钟脉冲和输出控制时钟脉冲具有2∶1的关系。
第一到第三输出时钟脉冲构成第一组,第四到第六输出时钟脉冲构成第二组。具有第k相位顺序的输出时钟脉冲的上升沿位于具有第k相位顺序的输出控制时钟脉冲的高周期。例如,第一组中的具有第一相位顺序的第一输出时钟脉冲CLK1的上升沿和第二组中的具有第一相位顺序的第四输出时钟脉冲CLK4的上升沿位于具有第一相位顺序的第一输出控制时钟脉冲i-CLK1的高周期中。具体具体地,第一输出时钟脉冲CLK1的上升沿位于第一输出控制时钟脉冲i-CLK1的第一脉动的高周期中,并且第四输出时钟脉冲CLK4的上升沿位于第一输出控制时钟脉冲i-CLK1的第二脉动的高周期中。
按照相同方式,第二和第五输出时钟脉冲CLK2和CLK5的上升沿位于第二输出控制时钟脉冲i-CLK2的高周期中,并且第三和第六输出时钟脉冲CLK3和CLK6的上升沿位于第三输出控制时钟脉冲i-CLK3的高周期中。
如前所述,可以分别将图5的第一到第三输出控制时钟脉冲i-CLK1到i-CLK3定义为正和负iso时钟脉冲。
也就是说,第一输出控制时钟脉冲i-CLK1和第三输出控制时钟脉冲i-CLK3分别是第一和第四输出时钟脉冲CLK1和CLK4的正和负iso时钟脉冲。第二输出控制时钟脉冲i-CLK2和第一输出控制时钟脉冲i-CLK1分别是第二和第五输出时钟脉冲CLK2和CLK5的正和负iso时钟脉冲。第三输出控制时钟脉冲i-CLK3和第一输出控制时钟脉冲i-CLK1分别是第三和第六输出时钟脉冲CLK3和CLK5的正和负iso时钟脉冲。
另外,在图5中,包括在第六输出时钟脉冲CLK6的脉动的第一个是虚设脉动。此虚设脉动与启动脉冲同步。
图4或者图5所示的输出控制时钟脉冲和输出时钟脉冲可应用于图1的移位寄存器。
图6是详细示出图1的移位寄存器SR的结构的图。
如图6所示,移位寄存器SR包括h个级ST1到STh。各个级ST1到STh均通过其输出端子OT针对一个帧周期输出一个扫描脉冲SP1到SPh。
各个级ST1到STh均使用该扫描脉冲来驱动连接到其的选通线。另外,各个级ST1到STh均控制其下游的级的操作。另外,基于移位寄存器的构造,各个级ST1到STh均可以控制其下游的级的操作以及其上游的级的操作。在第h个级STh下游进一步设置虚设级,其向第h个级STh提供扫描脉冲。基于移位寄存器的构造,可以设置多个虚设级。
级ST1到STh按照从第一级ST1到虚设级STh的顺序输出扫描脉冲。也就是说,第一级ST1输出第一扫描脉冲SP1,第二级ST2接着输出第二扫描脉冲SP2,第三级ST3接着输出第三扫描脉冲SP3,...,以及第h级STh输出第h扫描脉冲SPn。
从除了虚设级以外的级ST1到STh输出的扫描脉冲被顺序地提供到液晶面板(未示出)的选通线,以顺序地扫描选通线。另外,从每个级输出的扫描脉冲仅仅被提供到上游的级。或者,从每个级输出的扫描脉冲可以被提供到上游的级和下游的级。另选地,从每个级输出的扫描脉冲可以仅仅被提供到下游的级。
此移位寄存器SR可以构建在液晶面板中。也就是说,液晶面板具有用于显示图像的显示区域和围绕显示区域的非显示区域,并且移位寄存器构建在非显示区域中。
按照此方式配置的移位寄存器SR的级ST1到STh被提供上述输出控制时钟脉冲和输出时钟脉冲。在图6中,将图4所示的第一到第四输出控制时钟脉冲i-CLK1到i-CLK4和第一到第四输出时钟脉冲CLK1到CLK4提供到各个级。
在图6中,第p个级被提供来自第(p-1)个级的扫描脉冲和来自第(p+2)个级的扫描脉冲。另选地,第p个级可以被提供来自第(p-2)个级的扫描脉冲和来自第(p+3)个级的扫描脉冲。
另外,在图6中,第p个级连接到上游的级和下游的级。另选地,第p个级可以仅仅连接到上游的级。
在下文,将更详细地描述每个级的构造。
图7到图17是示出根据本发明的第一到第十一实施方式的级的构造的图。在每个附图中,i-CLKa和i-CLKb指示对应的正和负iso时钟脉冲。也就是说,i-CLKa指示CLKc的正iso时钟脉冲,并且i-CLKb指示CLKc的负iso时钟脉冲。
将基于以下假设给出描述,即将图4所示的第一到第四输出控制时钟脉冲i-CLK1到i-CLK4和第一到第四输出时钟脉冲CLK1到CLK4提供到图7到图17的各个级。
将参照图7描述根据第一实施方式的级的构造。
如图7所示,第p个级包括第一开关器件Tr1、第二开关器件Tr2和上拉开关器件Pu。
包括在第p个级中的第一开关器件Tr1根据正iso时钟脉冲而导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
包括在第p个级中的第二开关器件Tr2根据负iso时钟脉冲而导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
包括在第p个级的上拉开关器件Pu根据施加到置位节点Q的电压而导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
提供到第一开关器件Tr1的输出控制时钟脉冲的高周期可以与提供到第二开关器件Tr2的输出控制时钟脉冲的高周期交叠。另选地,提供到第一开关器件Tr1的输出控制时钟脉冲的高周期可以不与提供到第二开关器件Tr2的输出控制时钟脉冲的高周期交叠。
提供到第(p-q)个级的输出时钟脉冲i-CLKa的高周期可以部分地与提供到第p个级的输出时钟脉冲i-CLKa的高周期交叠。
将参照图8描述根据第二实施方式的级的构造。
如图8所示,第p个级包括第一到第四开关器件Tr1到Tr4、上拉开关器件Pu和下拉开关器件Pd。
包括在第p个级中的第一开关器件Tr1根据正iso时钟脉冲而导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
包括在第p个级中的第二开关器件Tr2根据负iso时钟脉冲而导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
包括在第p个级中的第三开关器件Tr3根据来自输出时钟线的输出时钟脉冲而导通或者截止,并且当导通时将传递充电电压VDD的充电电压线和复位节点QB相互连接。
包括在第p个级中的第四开关器件Tr4根据施加到置位节点Q的电压而导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据施加到复位节点QB的电压,包括在第p个级中的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和提供第三放电电压VSS3的第三放电电压线相互连接。
上拉开关器件Pu和第三开关器件Tr3被提供相同的输出时钟脉冲。处于其低周期的输出控制时钟脉冲的每个的电压低于或者等于第一放电电压VSS1。
第一放电电压VSS1等于或者不同于第二放电电压VSS2。在第一放电电压VSS1不同于第二放电电压VSS2的情况下,第一放电电压VSS1低于或者高于第二放电电压VSS2。
另选地,第一到第三放电电压VSS1到VSS3可以相同。作为另一替代,第一到第三放电电压VSS1到VSS3中的两个可以相同。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图9描述根据第三实施方式的级的构造。
如图9所示,第p个级包括第一到第八开关器件Tr1到Tr8、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第三开关器件Tr3导通或者截止,并且当导通时将传递充电电压VDD的充电电压线和复位节点QB相互连接。代替输出时钟脉冲,可以向第三开关器件Tr3提供充电电压VDD或者另一个输出时钟脉冲(不包括CLKc)。
根据施加到置位节点Q的电压,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据来自第(p+2)个级的扫描脉冲,包括在第p个级中的第五开关器件Tr5导通或者截止,并且当导通时将置位节点Q和第一放电电压线相互连接。第五开关器件Tr5可以被提供来自第(p+3)个级的扫描脉冲而不是来自第(p+2)个级的扫描脉冲。
根据施加到第p个级的输出端子OT的电压,包括在第p个级中的第六开关器件Tr6导通或者截止,并且当导通时将复位节点QB和第二放电电压线相互连接。
根据来自第(p+2)个级的扫描脉冲,包括在第p个级中的第七开关器件Tr7导通或者截止,并且当导通时将第p个级的输出端子OT和第三放电电压线相互连接。第七开关器件Tr7可以被提供来自第(p+3)个级的扫描脉冲而不是来自第(p+2)个级的扫描脉冲。
根据来自第(p-1)个级的扫描脉冲,包括在第p个级中的第八开关器件Tr8导通或者截止,并且当导通时将充电电压线和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第八开关器件Tr8被提供来自启动传递线而不是第(p-1)个级的启动脉冲。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据施加到复位节点QB的电压,包括在第p个级中的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和传送第三放电电压VSS3的第三放电电压线相互连接。
第一到第三放电电压VSS1到VSS3和充电电压VDD是直流电压。第一到第三放电电压VSS1到VSS3被设定为低于充电电压VDD。例如,充电电压VDD可以具有正值,放电电压可以具有负值。
第一到第三放电电压VSS1到VSS3可以具有相同的电压值。另选地,第一到第三放电电压VSS1到VSS3中的至少两个可以具有不同的值。在第一到第三放电电压VSS1到VSS3中的至少两个具有不同的值的情况下,第一放电电压VSS1可以是最高或者最低的,第二放电电压VSS2可以是最高或者最低的,或者第三放电电压VSS3可以是最高或者最低的。另选地,第一放电电压VSS1可以被设定为最高,第三放电电压VSS3可以被设定为最低,并且第二放电电压VSS2可以被设定为位于第一放电电压VSS1和第三放电电压VSS3之间。另外,第二放电电压VSS2可以被设定为最高,第三放电电压VSS3可以被设定为最低,并且第一放电电压VSS1可以被设定为位于第二放电电压VSS2和第三放电电压VSS3之间。另外,第三放电电压VSS3可以被设定为最高,第一放电电压VSS1可以被设定为最低,并且第二放电电压VSS2可以被设定为位于第三放电电压VSS3和第一放电电压VSS1之间。另外,第一放电电压VSS1和第三放电电压VSS3可以被设定为相同,并且第二放电电压VSS2可以被设定为等于或者低于第三放电电压VSS3。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
同时,在第三实施方式中,第一放电电压VSS1可以被输出时钟脉冲代替。在此情况下,代替第一放电电压VSS1的输出时钟脉冲与提供到上拉开关器件Pu的输出时钟脉冲相同。
在第三实施方式中,处于其高周期的输出控制时钟脉冲i-CLK1到i-CLK4的每个的电压(高电压)被设定为等于或者低于处于其高周期的输出时钟脉冲CLK1到CLK4的每个的电压(高电压)。
另外,第一和第二放电电压VSS1和VSS2可以等于或者低于处于其低周期的输出控制时钟脉冲的每个的电压。
同时,可以从第三实施方式的结构去除第五到第八开关器件Tr5到Tr8中的至少一个。
将参照图10描述根据第四实施方式的级的构造。
如图10所示,第p个级包括第一到第六开关器件Tr1到Tr6、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第三开关器件Tr3导通或者截止,并且当导通时将传递充电电压VDD的充电电压线和公共节点CN相互连接。
根据施加到置位节点Q的电压,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将公共节点CN和传递第二放电电压VSS2的第二放电电压线相互连接。
根据提供到公共节点CN的电压,包括在第p个级的第五开关器件Tr5导通或者截止,并且当导通时将充电电压线和复位节点QB相互连接。
根据提供到置位节点Q的电压,包括在第p个级的第六开关器件Tr6导通或者截止,并且当导通时将复位节点QB和第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据施加到复位节点QB的电压,包括在第p个级中的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和提供第三放电电压VSS3的第三放电电压线相互连接。
第四实施方式的第一到第三放电电压可以具有与第三实施方式相同的属性。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图11描述根据第五实施方式的级的构造。
如图11所示,第p个级包括第一到第六开关器件Tr1到Tr6、上拉开关器件Pu和下拉开关器件Pd。
第五实施方式的级与第四实施方式的级相同,不同之处在于:第二放电电压VSS2和第三放电电压VSS3相同。也就是说,如图11所示,第一和第二放电电压VSS1和VSS2被施加。
第一和第二放电电压VSS1和VSS2可以具有与第二实施方式相同的属性。另选地,第一和第二放电电压VSS1和VSS2可以具有与第三实施方式相同的属性。
将参照图12描述根据第六实施方式的级的构造。
如图12所示,第p个级包括第一到第四开关器件Tr1到Tr4、上拉开关器件Pu、下拉开关器件Pd以及电容器C。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自第(p-1)个级的扫描脉冲,包括在第p个级中的第三开关器件Tr3导通或者截止,并且当导通时将置位节点Q和传递充电电压VDD的充电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据施加到复位节点QB的电压,包括在第p个级中的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和提供第三放电电压VSS3的第三放电电压线相互连接。
电容器C连接在连接到上拉开关器件Pu的输出时钟线和复位节点QB之间。
第六实施方式的第一到第三放电电压VSS1到VSS3可以具有与第三实施方式相同的属性。
同时,在第六实施方式中,第一放电电压VSS1可以被输出时钟脉冲代替。在此情况下,代替第一放电电压VSS1的输出时钟脉冲与提供到上拉开关器件Pu的输出时钟脉冲相同。
在第六实施方式中,处于其高周期的输出控制时钟脉冲的每个的电压被设定为等于或者低于处于其高周期的输出时钟脉冲的每个的电压。
另外,第三放电电压VSS可以等于或者低于处于其低周期的输出控制时钟脉冲的每个的电压。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图13描述根据第七实施方式的级的构造。
如图13所示,第p个级包括第一到第五开关器件Tr1到Tr5、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自第(p-1)个级的扫描脉冲,包括在第p个级中的第三开关器件Tr3导通或者截止,并且当导通时将置位节点Q和传递充电电压VDD的充电电压线相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将充电电压线和复位节点QB相互连接。
根据施加到置位节点Q的电压,包括在第p个级中的第五开关器件Tr5导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据提供到复位节点QB的电压,包括在第p个级的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和第二放电电压线相互连接。下拉开关器件Pd可以连接到第三放电电压线而不是第二放电电压线。在此情况下,第一到第三放电电压VSS1和VSS3可以具有与第三实施方式相同的属性。
第四开关器件Tr4和上拉开关器件Pu被提供相同的输出时钟脉冲。
第一和第二放电电压VSS1和VSS2可以具有与第二实施方式相同的属性。另选地,第一和第二放电电压VSS1和VSS2可以具有与第三实施方式相同的属性。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图14描述根据第八实施方式的级的构造。
如图14所示,第p个级包括第一到第五开关器件Tr1到Tr5、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据施加到第p个级的输出端子OT的电压,包括在第p个级中的第三开关器件Tr3导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将传递充电电压VDD的充电电压线和复位节点QB相互连接。
提供到置位节点Q的电压,包括在第p个级的第五开关器件Tr5导通或者截止,并且当导通时将复位节点QB和第二放电电压线电气互联。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据提供到复位节点QB的电压,包括在第p个级的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和第二放电电压线相互连接。下拉开关器件Pd可以连接到第三放电电压线而不是第二放电电压线。在此情况下,第一到第三放电电压VSS1和VSS3可以具有与第三实施方式相同的属性。第四开关器件Tr4和上拉开关器件Pu被提供相同的输出时钟脉冲。
第一和第二放电电压VSS1和VSS2可以具有与第二实施方式相同的属性。另选地,第一和第二放电电压VSS1和VSS2可以具有与第三实施方式相同的属性。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图15描述根据第九实施方式的级的构造。
如图15所示,第p个级包括第一到第四开关器件Tr1到Tr4、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自充电电压线的充电电压VDD,包括在第p个级的第三开关器件Tr3导通或者截止,并且当导通时将充电电压线和复位节点QB相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将复位节点QB和第二放电电压线相互连接。在此,第二放电电压线传递第二放电电压VSS2。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据施加到复位节点QB的电压,包括在第p个级中的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和传送第三放电电压VSS3的第三放电电压线相互连接。
第四开关器件Tr4和上拉开关器件Pu被提供相同的输出时钟脉冲。
第一到第三放电电压VSS1和VSS3可以具有与第三实施方式相同的属性。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图16描述根据第十实施方式的级的构造。
如图16所示,第p个级包括第一到第六开关器件Tr1到Tr6、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第三开关器件Tr3导通或者截止,并且当导通时将传递充电电压VDD的充电电压线和公共节点CN相互连接。
根据施加到置位节点Q的电压,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将公共节点CN和传递第二放电电压VSS2的第二放电电压线相互连接。
根据提供到公共节点CN的电压,包括在第p个级的第五开关器件Tr5导通或者截止,并且当导通时将充电电压线和复位节点QB相互连接。
根据提供到置位节点Q的电压,包括在第p个级的第六开关器件Tr6导通或者截止,并且当导通时将复位节点QB和第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据提供到复位节点QB的电压,第n个级的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和第二放电电压线相互连接。
第一和第二放电电压VSS1和VSS2可以具有与第二实施方式相同的属性。另选地,第一和第二放电电压VSS1和VSS2可以具有与第三实施方式相同的属性。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
将参照图17描述根据第十一实施方式的级的构造。
如图17所示,第p个级包括第一到第五开关器件Tr1到Tr5、上拉开关器件Pu和下拉开关器件Pd。
根据正iso时钟脉冲,包括在第p个级中的第一开关器件Tr1导通或者截止,并且当导通时将第(p-1)个级的输出端子OT和置位节点Q相互连接。如果第p个级是被提供了启动脉冲的第一级,则第一开关器件Tr1连接到启动传递线而不连接到第(p-1)个级的输出端子OT。启动脉冲提供到启动传递线。
根据负iso时钟脉冲,包括在第p个级中的第二开关器件Tr2导通或者截止,并且当导通时将置位节点Q和传递第一放电电压VSS1的第一放电电压线相互连接。
根据来自充电电压线的充电电压VDD,包括在第p个级的第三开关器件Tr3导通或者截止,并且当导通时将充电电压线和复位节点QB相互连接。
根据来自输出时钟线的输出时钟脉冲,包括在第p个级中的第四开关器件Tr4导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级中的第五开关器件Tr5导通或者截止,并且当导通时将复位节点QB和传递第二放电电压VSS2的第二放电电压线相互连接。
根据施加到置位节点Q的电压,包括在第p个级的上拉开关器件Pu导通或者截止,并且当导通时将输出时钟线和第p个级的输出端子OT相互连接。输出时钟脉冲CLKc被提供到连接到上拉开关器件Pu的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
根据提供到复位节点QB的电压,包括在第p个级的下拉开关器件Pd导通或者截止,并且当导通时将第p个级的输出端子OT和第二放电电压线相互连接。
第一到第三放电电压VSS1和VSS3可以具有与第三实施方式相同的属性。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
在下文,将给出根据图9的级的根据图4的第一到第四输出时钟脉冲CLK1到CLK4和第一到第四输出控制时钟脉冲i-CLK1到i-CLK4的操作的描述。
假定图9的级是第五级,可见i-CLKa是第一输出控制时钟脉冲i-CLK1,i-CLKb是第四输出控制时钟脉冲i-CLK4,CLKc是第一时钟脉冲,SP(p-1)是来自第四级的扫描脉冲,并且SP(p+1)是来自第六级的扫描脉冲。另外,假定第一到第三放电电压VSS1到VSS3相同。
首先,当第一输出控制时钟脉冲i-CLK1被维持在高电压时,第一和第八开关器件Tr1和Tr8导通。结果,来自第四级的扫描脉冲通过导通的开关器件Tr1提供到置位节点Q,并且充电电压VDD通过导通的第八开关器件Tr8提供到置位节点Q。因此,置位节点Q被充电,并且经过栅极连接到充电的置位节点Q的上拉开关器件Pu和第四开关器件Tr4被导通。另外,第二放电电压VSS2通过导通的第四开关器件Tr4提供到复位节点QB。结果,复位节点QB被放电,因此经过栅极连接到放电的复位节点QB的下拉开关器件Pd被截止。
随后,当第一输出时钟脉冲CLK1被维持在高电压时,输出时钟脉冲CLK1通过导通的上拉开关器件Pu作为扫描脉冲被输出。扫描脉冲被通过输出端子OT提供到第五选通线、第四级(第五和第七开关器件Tr5和Tr7)和第六级(第一和第八开关器件Tr1和Tr8)。换句话说,具有高电压的扫描脉冲提供到输出端子OT。结果,经过栅极连接到输出端子OT的第六开关器件Tr6被导通,并且第二放电电压VSS2通过导通的第六开关器件Tr6提供到复位节点QB。
同时,第三开关器件Tr3被第一输出时钟脉冲CLK1导通,并且充电电压VDD通过导通的第三开关器件Tr3提供到复位节点QB。由于复位节点QB被通过第四和第六开关器件Tr4和Tr6提供第二放电电压VSS2,因此复位节点QB维持在放电状态而无论充电电压VDD。
随后,来自第六级的扫描脉冲提供到第五开关器件Tr5的栅极和第七开关器件Tr7的栅极,因而第五开关器件Tr5和第七开关器件Tr7被导通。结果,第一放电电压VSS1通过导通的第五开关器件Tr5提供到置位节点Q以将置位节点Q放电。因此,置位节点Q被放电,并且经过栅极连接到置位节点Q的上拉开关器件Pu和第四开关器件Tr4被截止。同时,第三放电电压VSS通过导通的第七开关器件Tr7提供到输出端子OT。因此,输出端子OT被放电,因此经过栅极连接到放电的输出端子OT的第六开关器件Tr6被截止。
同时,随着第四和第六开关器件Tr4和Tr6被截止,复位节点QB用导通的第三开关器件Tr3提供的充电电压VDD充电。也就是说,用第二输出时钟脉冲CLK2产生来自第六级的扫描脉冲。第三开关器件Tr3被导通以对复位节点QB充电对应于1/3周期的周期,在该对应于1/3周期的周期中第二输出时钟脉冲CLK2和第一输出时钟脉冲CLK1彼此交叠。结果,经过栅极连接到充电的复位节点QB的下拉开关器件Pd被导通。因此,第三放电电压VSS3通过导通的下拉开关器件Pd提供到输出端子OT。
之后,当第四输出控制时钟脉冲i-CLK4维持在高电压时第二开关器件Tr2导通,并且第一放电电压VSS1通过导通的第二开关器件Tr2提供到置位节点Q。结果,置位节点Q被放电。
根据本发明,将输出控制时钟脉冲的低电压设定为低于输出控制时钟脉冲的电压(对应于扫描脉冲的低电压)并且低于第一到第三放电电压VSS1到VSS3。因此,能够最小化通过第一和第二开关器件Tr1和Tr2的电流泄漏达输出控制时钟脉冲维持在低电压的周期。
另外,在下文将给出根据图10的级的根据图4的第一到第四输出时钟脉冲CLK1到CLK4和第一到第四输出控制时钟脉冲i-CLK1到i-CLK4的操作的描述。
假定图10的级是第五级,可见i-CLKa是第一输出控制时钟脉冲i-CLK1,i-CLKb是第四输出控制时钟脉冲i-CLK4,CLKc是第一时钟脉冲并且SP(p-1)是来自第四级的扫描脉冲。另外,假定第一到第三放电电压VSS1到VSS3相同。
首先,当第一输出控制时钟脉冲i-CLK1被维持在高电压时,第一开关器件Tr1导通。结果,来自第四级的扫描脉冲通过导通的开关器件Tr1提供到置位节点Q。因此,置位节点Q被充电,并且经过栅极连接到充电的置位节点Q的上拉开关器件Pu、第四开关器件Tr4和第六开关器件Tr6被导通。另外,第二放电电压VSS2通过导通的第四开关器件Tr4提供到公共节点CN。结果,公共节点CN被放电,因此经过栅极连接到公共节点CN的第五开关器件Tr5被截止。另外,第二放电电压VSS2通过导通的第六开关器件Tr6提供到复位节点QB。结果,复位节点QB被放电,因此经过栅极连接到放电的复位节点QB的下拉开关器件Pd被截止。
随后,当第一输出时钟脉冲CLK1被维持在高电压时,输出时钟脉冲CLK1通过导通的上拉开关器件Pu作为扫描脉冲被输出。扫描脉冲通过输出端子OT提供到第五选通线和第六级(其第一开关器件Tr1)。同时,第三开关器件Tr3被第一输出时钟脉冲CLK1导通,并且充电电压VDD通过导通的第三开关器件Tr3提供到公共节点CN。由于公共节点CN被通过第四开关器件Tr4提供第二放电电压VSS2,公共节点CN维持在放电状态而无论充电电压VDD。
随后,当第四输出控制时钟脉冲i-CLK4维持在高电压时,第二开关器件Tr2被导通,并且第一放电电压VSS1被通过导通的第二开关器件Tr2提供到置位节点Q。结果,置位节点Q被放电,并且经过栅极连接到置位节点Q的上拉开关器件Pu、第四开关器件Tr4和第六开关器件Tr6被截止。
同时,随着第四开关器件Tr4被截止,公共节点CN用导通的第三开关器件Tr3提供的充电电压VDD充电。也就是说,用第二输出时钟脉冲CLK2产生来自第六级的扫描脉冲。第三开关器件Tr3被导通以对公共节点CN充电达对应于1/3周期的周期,在该对应于1/3周期的周期中第二输出时钟脉冲CLK2和第一输出时钟脉冲CLK1彼此交叠。结果,经过栅极连接到公共节点CN的第五开关器件Tr5被导通。因此,充电电压VDD通过导通的第五开关器件Tr5提供到复位节点QB。结果,复位节点QB被充电,经过栅极连接到充电的复位节点QB的上拉开关器件Pu被导通。第三开关电压VSS3被通过导通的上拉开关器件Pu提供到第五选通线和第六级(该第六级的第一开关器件Tr1)。
根据本发明,将输出控制时钟脉冲的低电压设定为低于输出控制时钟脉冲的电压(对应于扫描脉冲的低电压)并且低于第一到第三放电电压VSS1到VSS3。因此,能够最小化通过第一和第二开关器件Tr1和Tr2的电流泄漏达输出控制时钟脉冲维持在低电压的周期。
图18是示出图4的第一到第四输出时钟脉冲CLK1到CLK4和第一到第四输出控制时钟脉冲i-CLK1到i-CLK4的模拟波形的图,其中图18(a)示出第一到第四输出时钟脉冲CLK1到CLK4,图18(b)示出第一到第四输出控制时钟脉冲i-CLK1到i-CLK4。
图19是示出关于图18的第一输出时钟脉冲CLK1的正iso时钟脉冲和负iso时钟脉冲的模拟波形的图。
图20是示出根据图8的级的操作产生的置位节点Q、复位节点QB处的电压、扫描脉冲和输出时钟脉冲的模拟波形的图。从此附图可见,第一开关器件Tr1导通以对置位节点Q充电达第一输出控制时钟脉冲i-CLK1和来自上游级的扫描脉冲SP(p-1)维持在高电压的周期。此时,第四输出控制时钟脉冲i-CLK4被维持在低电压时,因此第二开关器件Tr2被截止。之后,如果第一输出时钟脉冲CLK1的电压转换到高电压,则产生扫描脉冲。之后,当第四输出控制时钟脉冲i-CLK4具有高电压时,置位节点Q被放电。
在具有负阈值电压的电路中,当置位节点Q维持在低电压时,由于第一输出时钟脉冲CLK1而使得泄漏电流流动。因此,优选地通过时钟耦合来限制置位节点Q处的电压的增加。根据本发明,当由于放电电压而将置位节点Q维持在低电压时,第一输出时钟脉冲CLK1产生的噪声电荷在第一输出时钟脉冲CLK1维持在高电压的同时通过栅极光和连接到上游级的下拉开关器件Pd流出。
图21是示出根据图11的级的操作产生的置位节点Q、复位节点QB处的电压、扫描脉冲和输出时钟脉冲的模拟波形的图。
图22是示出向图13和图14的级提供的输出控制时钟脉冲和输出时钟脉冲的模拟波形的图。参照图22,第一到第四输出时钟脉冲CLK1到CLK4的每个在其高周期具有25V的电压(高电压),并且在其低周期具有-5V的电压(低电压)。另外,第一到第四输出控制时钟脉冲i-CLK1到i-CLK4的每个在其高周期具有20V的电压(高电压),并且在其低周期具有-15V的电压(低电压)。
图23是示出根据图10的级的操作产生的置位节点Q、复位节点QB处的电压、扫描脉冲和输出时钟脉冲的模拟波形的图。
图24是示出根据图12的级的操作产生的置位节点Q、复位节点QB处的电压、扫描脉冲和输出时钟脉冲的模拟波形的图。具体地,图24(a)示出在第一和第三放电电压VSS1和VSS3是-5V并且第二放电电压VSS2是-7V的条件下,置位节点Q处、复位节点QB处、扫描脉冲的、和输出时钟脉冲的电压,图24(b)示出在第一和第三放电电压VSS1和VSS3是-5V并且第二放电电压VSS2是-2V的条件下,置位节点Q处、复位节点QB处、扫描脉冲的、和输出时钟脉冲的电压,
图25是示出根据图16的级的操作产生的置位节点Q、复位节点QB处的电压、扫描脉冲和输出时钟脉冲的模拟波形的图。
图26是示出根据图17的级的操作产生的置位节点Q、复位节点QB处的电压、扫描脉冲和输出时钟脉冲的模拟波形的图。
图27示出图8的修改结构。
如图27所示,图8的级不包括第二开关器件Tr2。也就是说,如图27所示,第p个级可以包括第一开关器件Tr1、第三开关器件Tr3、第四开关器件Tr4、上拉开关器件Pu和下拉开关器件Pd。在此情况下,置位节点Q被来自连接到其上游级(即前级)的选通线的低电压放电。
图27所示的第一开关器件Tr1、第三开关器件Tr3、第四开关器件Tr4、上拉开关器件Pu和下拉开关器件Pd与图8所示的第一开关器件Tr1、第三开关器件Tr3、第四开关器件Tr4、上拉开关器件Pu和下拉开关器件Pd相同。
在此情况下,提供到第(p-q)个级的输出控制时钟脉冲i-CLKa的高周期可以与提供到第p个级的输出控制时钟脉冲i-CLKa的高周期部分地交叠。
同时,可以将充电电压VDD而不是输出时钟脉冲CLKc施加到图27的第三开关器件Tr3的栅极。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
图28示出图27的修改结构。
图27所示的第三开关器件Tr3可以具有图28所示的连接结构。
也就是说,如图28所示,根据来自输出时钟线的输出时钟脉冲,第三开关器件Tr3导通或者截止,并且当导通时将输出时钟线和复位节点QB相互连接。输出时钟脉冲CLKc被提供到连接到第三开关器件Tr3的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
在此情况下,提供到第(p-q)个级的输出控制时钟脉冲i-CLKa的高周期可以与提供到第p个级的输出控制时钟脉冲i-CLKa的高周期部分地交叠。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
图29示出图27的另一个修改结构。
图27所示的第三开关器件Tr3可以具有图29所示的连接结构。
也就是说,如图29所示,根据来自充电电压线的充电电压VDD,第三开关器件Tr3导通,并且当导通时将输出时钟线和复位节点QB相互连接。输出时钟脉冲CLKc被提供到连接到点开关器件Tr3的输出时钟线。如果CLKc是第一输出时钟脉冲CLK1,则i-CLKa和i-CLKb可以分别是第一输出控制时钟脉冲i-CLK1和第四输出控制时钟脉冲i-CLK4。
同时,可以将输出时钟脉冲CLKc而不是充电电压VDD施加到图29的第三开关器件Tr3的栅极。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
图30示出图10的另一个修改结构。
如图30所示,图10的级不包括第二开关器件Tr2。也就是说,如图30所示,第p个级可以包括第一开关器件Tr1、第三到第六开关器件Tr3到Tr6、上拉开关器件Pu和下拉开关器件Pd。在此情况下,置位节点Q被来自连接到其上游级(即前级)的选通线的低电压放电。同时,图30的第三开关器件Tr3的漏极可以连接到充电电压线而不是输出时钟线。
在此情况下,提供到第(p-q)个级的输出控制时钟脉冲i-CLKa的高周期可以与提供到第p个级的输出控制时钟脉冲i-CLKa的高周期部分地交叠。
同时,可以将充电电压VDD而不是输出时钟脉冲CLKc施加到图30的第三开关器件Tr3的栅极。
向上拉开关器件Pu提供的输出时钟脉冲的上升沿可以位于向第一开关器件Tr1提供的输出控制时钟脉冲的高周期中。
另外,在全部实施方式中,两个相同的放电电压可以通过单独的放电电压线提供或者通过同一放电电压线提供。
从以上描述明显可见根据本发明的栅极驱动电路被配置为使得输出控制时钟脉冲的低电压低于输出控制时钟脉冲的电压(对应于扫描脉冲的低电压)并且低于第一到第三放电电压。因此,能够最小化通过第一和第二开关器件的电流泄漏达输出控制时钟脉冲维持在低电压的周期,因而使从移位寄存器的输出稳定。
对于本领域技术人员而言,很明显,可以在不脱离本发明的精神或范围的情况下对本发明做出各种修改和变化。因此,本发明旨在涵盖本发明的落入所附权利要求及其等同物范围内的这些修改和变化。
Claims (22)
1.一种栅极驱动电路,所述栅极驱动电路包括:
第一时钟发生器,所述第一时钟发生器用于输出具有不同相位的n个输出控制时钟脉冲,n为等于或者大于2的自然数;
第二时钟发生器,所述第二时钟发生器创建m*n个输出时钟脉冲,该m*n个输出时钟脉冲具有不同相位并且在该m*n个输出时钟脉冲的高周期部分地彼此交叠,m为自然数,将所述m*n个输出时钟脉冲按照相位顺序排列,并且将按照相位顺序排列的所述m*n个输出时钟脉冲以n为单位分组,以产生m个组,每个组具有n个输出时钟脉冲,并且输出所述m*n个输出时钟脉冲,以使得每个组中包括的具有第k相位顺序的输出时钟脉冲的上升沿位于n个输出控制时钟脉冲中的具有第k相位顺序的输出控制时钟脉冲的高周期中;以及
移位寄存器,所述移位寄存器从第一时钟发生器接收所述n个输出控制时钟脉冲,从第二时钟发生器接收所述m*n个输出时钟脉冲,并顺序地输出多个扫描脉冲。
2.根据权利要求1所述的栅极驱动电路,其中,
所述n个输出控制时钟脉冲和该m*n个输出时钟脉冲均包括周期性地产生的多个脉动,以及
包括在具有第k相位顺序并且属于第j个组的输出时钟脉冲中的脉动的上升沿位于具有第k相位顺序的脉动的高周期中,j为等于或者小于m的自然数。
3.根据权利要求2所述的栅极驱动电路,其中,
所述第m*n个输出时钟脉冲还包括虚设脉动,并且
所述虚设脉动具有与启动脉冲相同的输出时序,该启动脉冲具有超前于第一输出时钟脉冲的相位的相位。
4.根据权利要求2所述的栅极驱动电路,其中,处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于处于所述m*n个输出时钟脉冲的低周期的所述m*n个输出时钟脉冲的每个的电压。
5.根据权利要求4所述的栅极驱动电路,其中,所述m*n个输出时钟脉冲的每个不与所述n个输出控制时钟脉冲中的至少一个交叠。
6.根据权利要求5所述的栅极驱动电路,其中,
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,
每个级通过该每个级的输出端子输出扫描脉冲,
所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,
所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,
第p个级包括:
第一开关器件,其根据所述n个输出控制时钟脉冲中的任意一个而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;
第二开关器件,其根据所述n个输出控制时钟脉冲中的任意一个而导通或者截止,并且当所述第二开关器件导通时将所述置位节点与传递第一放电电压的第一放电电压线相互连接;以及
上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与所述第p个级的输出端子相互连接,
所述输出时钟脉冲的高周期不与提供到第二开关器件的输出控制时钟脉冲的高周期交叠,
处于所述n个输出控制时钟脉冲的低周期的所述n个输出控制时钟脉冲的每个的电压低于或者等于所述第一放电电压,
提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及
向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
7.根据权利要求6所述的栅极驱动电路,其中,q是1或者2。
8.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;
第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接;以及
下拉开关器件,其根据施加到所述复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,
所述上拉开关器件和所述第三开关器件被提供相同的输出时钟脉冲。
9.根据权利要求8所述的栅极驱动电路,其中,所述第p个级还包括从以下各项中选择的至少一项:
第五开关器件,其根据来自第(p+r)个级的扫描脉冲而导通或者截止,并且当所述第五开关器件导通时将所述置位节点与所述第一放电电压线相互连接,其中r为自然数;
第六开关器件,其根据施加到所述第p个级的输出端子的电压而导通或者截止,并且当所述第六开关器件导通时将所述复位节点与第二放电电压线相互连接;
第七开关器件,其根据来自所述第(p+r)个级的扫描脉冲而导通或者截止,并且当所述第七开关器件导通时将所述第p个级的输出端子与第三放电电压线相互连接;以及
第八开关器件,其根据来自第(p-s)个级的扫描脉冲而导通或者截止,并且当所述第八开关器件导通时将所述充电电压线与所述置位节点相互连接,其中s为自然数。
10.根据权利要求2所述的栅极驱动电路,其中,处于所述m*n个输出时钟脉冲的高周期的所述m*n个输出时钟脉冲的每个的电压高于或者等于处于所述n个输出控制时钟脉冲的高周期的所述n个输出控制时钟脉冲的每个的电压。
11.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与公共节点相互连接;
第四开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将所述公共节点与传递第二放电电压的第二放电电压线相互连接;
第五开关器件,其根据提供到所述公共节点的电压而导通或者截止,并且当所述第五开关器件导通时将充电电压线与复位节点相互连接;
第六开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第六开关器件导通时将所述复位节点与第二放电电压线相互连接;以及
下拉开关器件,其根据施加到所述复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,
所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲。
12.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据来自第(p-r)个级的扫描脉冲而导通或者截止,并且当所述第三开关器件导通时将置位节点与传递充电电压的充电电压线相互连接;
第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接;以及
电容器,所述电容器连接在连接到所述上拉开关器件的输出时钟线和复位节点之间。
13.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据来自第(p-s)个级的扫描脉冲而导通或者截止,并且当所述第三开关器件导通时将置位节点与传递充电电压的充电电压线相互连接;
第四开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;
第五开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第五开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,
所述第四开关器件和所述上拉开关器件被提供相同的输出时钟脉冲。
14.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据施加到所述第p个级的输出端子的电压而导通或者截止,并且当所述第三开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;
第四开关器件,其根据来自输出时钟线的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;
第五开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第五开关器件导通时将复位节点与第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子和传递第三放电电压的第三放电电压线相互连接,
所述第四开关器件和所述上拉开关器件被提供相同的输出时钟脉冲。
15.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据来自充电电压线的充电电压而导通,以将充电电压线与复位节点相互连接;
第四开关器件,其根据来自输出时钟线中的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,
所述第四开关器件和所述上拉开关器件被提供相同的输出时钟脉冲。
16.根据权利要求6所述的栅极驱动电路,其中,所述第p个级还包括:
第三开关器件,其根据来自充电电压线的充电电压而导通以将充电电压线与复位节点相互连接;
第四开关器件,其根据来自输出时钟线中的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第四开关器件导通时将所述复位节点与传递第二放电电压的第二放电电压线相互连接;
第五开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第五开关器件导通时将复位节点与第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将所述第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,
所述第四开关器件和所述第二开关器件被提供相同的输出时钟脉冲。
17.根据权利要求6所述的栅极驱动电路,其中,所述n个输出控制时钟脉冲的高周期不彼此交叠。
18.根据权利要求8所述的栅极驱动电路,其中,第一到第三放电电压中的至少两个相同。
19.根据权利要求2所述的栅极驱动电路,其中,
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,
每个级通过该每个级的输出端子输出扫描脉冲,
所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,
所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,
第p个级包括:
第一开关器件,其根据n个输出控制时钟脉冲中的任意一个导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;
上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;
第三开关器件,其根据来自输出时钟线中的任一条输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与复位节点相互连接;
第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子和传递第三放电电压的第三放电电压线相互连接,
所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,
处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于或者等于第二和第三放电电压,
提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及
向上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
20.根据权利要求2所述的栅极驱动电路,其中,
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,
每个级通过该每个级的输出端子输出扫描脉冲,
所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,
所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,
第p个级包括:
第一开关器件,其根据n个输出控制时钟脉冲中的任意一个而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;
上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;
第三开关器件,其根据来自输出时钟线中的任一个输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将所述输出时钟线与复位节点相互连接;
第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点与传递第二放电电压的第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子与传送第三放电电压的第三放电电压线相互连接,
所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,
输出时钟脉冲的高周期不与提供到第一开关器件的输出控制时钟脉冲的高周期交叠,
处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于或者等于第二和第三放电电压,
提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及
向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
21.根据权利要求2所述的栅极驱动电路,其中,
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,
每个级通过该每个级的输出端子输出扫描脉冲,
所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,
所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,
第p个级包括:
第一开关器件,其根据n个输出控制时钟脉冲中的任意一个输出控制时钟脉冲而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;
上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;
第三开关器件,其根据来自充电电压线的充电电压而导通,以将所述输出时钟线中的任意一个与复位节点相互连接;
第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将复位节点和传递第二放电电压的第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子与传送第三放电电压的第三放电电压线相互连接,
所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,
输出时钟脉冲的高周期不与提供到第一开关器件的输出控制时钟脉冲的高周期交叠,
处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于或者等于第二和第三放电电压,
提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及
向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
22.根据权利要求2所述的栅极驱动电路,其中:
所述移位寄存器包括用于顺序地输出扫描脉冲的多个级,
每个级通过该每个级的输出端子输出扫描脉冲,
所述n个输出控制时钟脉冲通过n个输出控制时钟线传递,
所述m*n个输出时钟脉冲通过m*n个输出时钟线传递,
第p个级包括:
第一开关器件,其根据n个输出控制时钟脉冲中的任意一个而导通或者截止,并且当所述第一开关器件导通时将第(p-q)个级的输出端子或者传递启动脉冲的启动传递线与置位节点相互连接,其中p为自然数,q为小于p的自然数;
上拉开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述上拉开关器件导通时将输出时钟线中的任意一个与第p个级的输出端子相互连接;
第三开关器件,其根据来自输出时钟线中的任一个输出时钟线的输出时钟脉冲而导通或者截止,并且当所述第三开关器件导通时将传递充电电压的充电电压线与公共节点相互连接;
第四开关器件,其根据施加到置位节点的电压而导通或者截止,并且当所述第四开关器件导通时将所述公共节点和传递第二放电电压的第二放电电压线相互连接;
第五开关器件,其根据提供到所述公共节点的电压而导通或者截止,并且当所述第五开关器件导通时将充电电压线和复位节点相互连接;
第六开关器件,其根据施加到所述置位节点的电压而导通或者截止,并且当所述第六开关器件导通时将复位节点与第二放电电压线相互连接;以及
下拉开关器件,其根据施加到复位节点的电压而导通或者截止,并且当所述下拉开关器件导通时将第p个级的输出端子与传递第三放电电压的第三放电电压线相互连接,
输出时钟脉冲的高周期不与提供到第一开关器件的输出控制时钟脉冲的高周期交叠,
处于n个输出控制时钟脉冲的低周期的n个输出控制时钟脉冲的每个的电压低于第二和第三放电电压,
所述上拉开关器件和第三开关器件被提供相同的输出时钟脉冲,
提供到第(p-q)个级的输出时钟脉冲的高周期与提供到第p个级的输出时钟脉冲的高周期部分地交叠,以及
向所述上拉开关器件提供的输出时钟脉冲的上升沿位于向第一开关器件提供的输出控制时钟脉冲的高周期中。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110015738 | 2011-02-22 | ||
KR10-2011-0015738 | 2011-02-22 | ||
KR1020110066276A KR101849571B1 (ko) | 2011-02-22 | 2011-07-05 | 게이트 구동회로 |
KR10-2011-0066276 | 2011-07-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102651207A true CN102651207A (zh) | 2012-08-29 |
CN102651207B CN102651207B (zh) | 2014-09-24 |
Family
ID=46652246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210042764.8A Active CN102651207B (zh) | 2011-02-22 | 2012-02-22 | 栅极驱动电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8604858B2 (zh) |
CN (1) | CN102651207B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103714859A (zh) * | 2012-09-28 | 2014-04-09 | 乐金显示有限公司 | 移位寄存器 |
CN104240657A (zh) * | 2013-06-21 | 2014-12-24 | 乐金显示有限公司 | 移位寄存器 |
CN104700789A (zh) * | 2013-12-09 | 2015-06-10 | 北京大学深圳研究生院 | 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器 |
CN104810004A (zh) * | 2015-05-25 | 2015-07-29 | 合肥京东方光电科技有限公司 | 时钟信号生成电路、栅极驱动电路、显示面板及显示装置 |
WO2016037381A1 (zh) * | 2014-09-10 | 2016-03-17 | 深圳市华星光电技术有限公司 | 基于igzo制程的栅极驱动电路 |
CN106683606A (zh) * | 2015-08-13 | 2017-05-17 | 乐金显示有限公司 | 栅极驱动单元和包括该栅极驱动单元的显示装置 |
CN109389948A (zh) * | 2017-08-04 | 2019-02-26 | 乐金显示有限公司 | 栅极驱动器和包括该栅极驱动器的平板显示装置 |
CN109637423A (zh) * | 2019-01-21 | 2019-04-16 | 深圳市华星光电半导体显示技术有限公司 | Goa器件及栅极驱动电路 |
CN114999384A (zh) * | 2018-07-31 | 2022-09-02 | 乐金显示有限公司 | 栅极驱动器和使用栅极驱动器的电致发光显示装置 |
WO2023005443A1 (zh) * | 2021-07-30 | 2023-02-02 | 惠科股份有限公司 | 显示面板的控制电路和显示装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101992908B1 (ko) * | 2012-12-28 | 2019-06-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR102034140B1 (ko) | 2013-01-23 | 2019-10-21 | 삼성디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시 장치 |
KR102102902B1 (ko) * | 2013-05-30 | 2020-04-21 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
TWI484495B (zh) * | 2014-04-07 | 2015-05-11 | Au Optronics Corp | 移位暫存器電路 |
CN106128400A (zh) * | 2016-08-31 | 2016-11-16 | 深圳市华星光电技术有限公司 | 液晶面板的栅极驱动电路 |
US10535317B2 (en) * | 2016-12-30 | 2020-01-14 | Lg Display Co., Ltd. | Shift register and display device including the same |
CN106898322B (zh) * | 2017-03-29 | 2020-01-21 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路以及显示装置 |
KR20200000313A (ko) * | 2018-06-22 | 2020-01-02 | 엘지디스플레이 주식회사 | 스캔 구동부 및 이를 이용한 표시장치 |
CN110599939B (zh) * | 2019-08-22 | 2021-05-07 | 深圳市华星光电半导体显示技术有限公司 | 栅极驱动单元及栅极驱动方法 |
CN112447141B (zh) * | 2019-08-30 | 2022-04-08 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路、显示面板 |
TWI717983B (zh) * | 2020-01-22 | 2021-02-01 | 友達光電股份有限公司 | 適合窄邊框應用的顯示面板與相關的掃描驅動電路 |
KR20220092180A (ko) * | 2020-12-24 | 2022-07-01 | 엘지디스플레이 주식회사 | 게이트 구동 회로 및 표시 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1428759A (zh) * | 2001-12-12 | 2003-07-09 | Lg.菲利浦Lcd株式会社 | 具有内置电平转移器的移位寄存器 |
US20040135615A1 (en) * | 2003-01-15 | 2004-07-15 | Takashi Hidai | Clock divider circuit |
CN1841565A (zh) * | 2005-03-30 | 2006-10-04 | 三菱电机株式会社 | 移位寄存器电路及具备它的图像显示装置 |
-
2012
- 2012-02-22 CN CN201210042764.8A patent/CN102651207B/zh active Active
- 2012-02-22 US US13/402,017 patent/US8604858B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1428759A (zh) * | 2001-12-12 | 2003-07-09 | Lg.菲利浦Lcd株式会社 | 具有内置电平转移器的移位寄存器 |
US20040135615A1 (en) * | 2003-01-15 | 2004-07-15 | Takashi Hidai | Clock divider circuit |
CN1841565A (zh) * | 2005-03-30 | 2006-10-04 | 三菱电机株式会社 | 移位寄存器电路及具备它的图像显示装置 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103714859B (zh) * | 2012-09-28 | 2016-12-07 | 乐金显示有限公司 | 移位寄存器 |
CN103714859A (zh) * | 2012-09-28 | 2014-04-09 | 乐金显示有限公司 | 移位寄存器 |
CN104240657A (zh) * | 2013-06-21 | 2014-12-24 | 乐金显示有限公司 | 移位寄存器 |
CN104240657B (zh) * | 2013-06-21 | 2016-09-14 | 乐金显示有限公司 | 移位寄存器 |
CN104700789A (zh) * | 2013-12-09 | 2015-06-10 | 北京大学深圳研究生院 | 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器 |
CN104700789B (zh) * | 2013-12-09 | 2017-10-31 | 北京大学深圳研究生院 | 移位寄存器、栅极驱动电路单元、栅极驱动电路及显示器 |
GB2543235B (en) * | 2014-09-10 | 2020-07-15 | Shenzhen China Star Optoelect | A gate driver circuit basing on IGZO process |
GB2543235A (en) * | 2014-09-10 | 2017-04-12 | Shenzhen China Star Optoelect | Gate electrode drive circuit based on IGZO process |
WO2016037381A1 (zh) * | 2014-09-10 | 2016-03-17 | 深圳市华星光电技术有限公司 | 基于igzo制程的栅极驱动电路 |
CN104810004A (zh) * | 2015-05-25 | 2015-07-29 | 合肥京东方光电科技有限公司 | 时钟信号生成电路、栅极驱动电路、显示面板及显示装置 |
CN106683606A (zh) * | 2015-08-13 | 2017-05-17 | 乐金显示有限公司 | 栅极驱动单元和包括该栅极驱动单元的显示装置 |
CN109389948A (zh) * | 2017-08-04 | 2019-02-26 | 乐金显示有限公司 | 栅极驱动器和包括该栅极驱动器的平板显示装置 |
CN109389948B (zh) * | 2017-08-04 | 2021-07-27 | 乐金显示有限公司 | 栅极驱动器和包括该栅极驱动器的平板显示装置 |
CN114999384A (zh) * | 2018-07-31 | 2022-09-02 | 乐金显示有限公司 | 栅极驱动器和使用栅极驱动器的电致发光显示装置 |
CN109637423A (zh) * | 2019-01-21 | 2019-04-16 | 深圳市华星光电半导体显示技术有限公司 | Goa器件及栅极驱动电路 |
WO2023005443A1 (zh) * | 2021-07-30 | 2023-02-02 | 惠科股份有限公司 | 显示面板的控制电路和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102651207B (zh) | 2014-09-24 |
US8604858B2 (en) | 2013-12-10 |
US20120212275A1 (en) | 2012-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102651207B (zh) | 栅极驱动电路 | |
CN102750987B (zh) | 移位寄存器 | |
CN104575436B (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
CN102543004B (zh) | 移位寄存器 | |
CN109935187B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
CN106057147B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
CN101866697B (zh) | 具有低功率消耗的移位寄存器 | |
CN105895046B (zh) | 移位寄存器、栅极驱动电路以及显示设备 | |
CN102867490A (zh) | 选通驱动电路 | |
CN104137170B (zh) | 显示装置 | |
CN105513524B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
CN105976755B (zh) | 一种显示驱动电路及其控制方法、显示装置 | |
CN110176217A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
CN104658506B (zh) | 移位寄存器、栅极驱动电路及其驱动方法、显示面板 | |
CN109935204B (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
CN108648718A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
CN103714859B (zh) | 移位寄存器 | |
CN106887209B (zh) | 移位寄存器单元及其驱动方法、移位寄存器以及显示装置 | |
CN108806611A (zh) | 移位寄存器单元、栅极驱动电路、显示装置及驱动方法 | |
CN106409200A (zh) | 栅极驱动电路及使用该栅极驱动电路的显示装置 | |
CN109935196A (zh) | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 | |
CN107464519A (zh) | 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 | |
CN108091305A (zh) | 显示装置 | |
CN108648694A (zh) | 一种显示装置和显示装置的驱动方法 | |
CN104835466B (zh) | 扫描驱动电路、阵列基板、显示装置及驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |