CN102648521A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102648521A
CN102648521A CN2010800460749A CN201080046074A CN102648521A CN 102648521 A CN102648521 A CN 102648521A CN 2010800460749 A CN2010800460749 A CN 2010800460749A CN 201080046074 A CN201080046074 A CN 201080046074A CN 102648521 A CN102648521 A CN 102648521A
Authority
CN
China
Prior art keywords
grid
contact
insulating barrier
projection
overlapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800460749A
Other languages
English (en)
Other versions
CN102648521B (zh
Inventor
安德鲁·E·卡尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN102648521A publication Critical patent/CN102648521A/zh
Application granted granted Critical
Publication of CN102648521B publication Critical patent/CN102648521B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件包括在半导体衬底上的栅极。栅极的一个侧壁可以包括至少一个突起，以及栅极的对侧壁可以包括至少一个凹陷。接触件通过在栅极上设置的绝缘层来形成。接触件至少部分地与栅极中的突起中的至少一个重叠。金属层设置在绝缘层上。金属层包括向栅极的第一侧偏移的第一结构。第一结构至少部分地与接触件重叠，以使得接触件通过绝缘层将第一结构和栅极电耦合。

Description

半导体器件
发明领域
本发明通常涉及用于形成晶体管的半导体工艺，并且，更特别地，涉及用于增加半导体衬底上布图密度的工艺。 
相关技术的描述 
例如平面晶体管的晶体管已经是集成电路的核心几十年。在使用晶体管期间，通过在工艺开发方面的进步和对增加特征密度的需要，单个晶体管的大小已经稳步减小。当前的按比例缩小利用32nm的技术，而开发向22nm的技术进步。 
用来在NMOS和PMOS结构之间连接的金属1(M1)的垂直线路在标准的晶体管单元设计中是重要的。M1垂直线路可以连接与底层活动面积接触的接触件(输出)。M1垂直线路可以是加上与栅极接触的其它M1线。 
给M1金属线(接触线或者垂直线)确定线路中的第一个挑战是：未对准或者覆盖误差。未对准是现代平板印刷中增加的挑战，其导致了某些实际的局限性。一个实际的局限性是：小接触特征之间的偏离希望去保持尽可能小，而重合中心是优选的。解决该局限性促进了：例如，接触件对中放置在栅极上，并且细的M1线对中放置在接触件上，以使得栅极、接触件和M1线都在相同的点上对中。 
第二个挑战是：对于CPP(接触的多间距)，希望接近技术限制(例如，22nm的设计规则)。该希望使得在M1和栅极同一中心时两个接触的栅极之间不可以图案化另外的M1线(例如，垂直的M1线)，这 对于避免如上所述的未对准是优选的。能够确定接触的栅极之间M1垂直线的线路同时避免未对准将允许更密集的布图，从而导致了较低的产品成本和更快的处理。 
图1描绘了直接在栅极上具有接触件和金属层结构的器件的顶视图。布图100包括：通过接触件106A、106B分别与M1结构104A、104B耦合的栅极102A、102B。M1结构104A、104B是栅极102A、102B的输入接触件。因为M1结构104A、104B的接近，所以对于另一个M1结构(例如，M1垂直线路)，M1结构之间不存在任何空间。面积108代表M1结构104A、104B周围的面积，其由于布图的密度而阻碍放置其它的M1结构。 
可以供布图10中M1垂直线路使用的一种可能的解决方案是：通过提出(put in)虚拟栅极来膨胀(bloat)栅极面积(CPP膨胀)，以增加主动栅极之间的水平距离。然而，该方法增加了整个芯片的面积并且限制了芯片对芯片面积的性能。 
另一个可能的解决方案是：替代M1垂直线路，使用额外的局部互连(LI)层形成到输出的连接。LI层可以用于接触栅极和/或接触件活动区域。然而，使用LI层要求使用另外的通路(V0)层，从而阻止缩短L1层到附近的M1线附近。另外的V0层可以明显地增加开发和/或加工成本。 
另一个可能的解决方案是：使用反向的金属2(M2)层，其中M2层被暴露，而且M2线与M1线方向相同。这使得使来自其他位置(例如，其它逻辑栅极或者电路的其它部分)的线确定路线以与M1线连接是困难的。而且，为了以与CPP同样紧密的间距印制M2，必须在平板印刷中调整(tradeoff)可以在正交方向印制的最小间距(工艺方法包括，例如，光刻增强工艺(RET)和偶极子照明)，或者使用多个暴露和多个掩膜，其产生了成本并带来了不利后果。因而，反向M2的解决方案具有以下局限性：其贯穿整个设计，并且损害以高密度确定路 线通向M1线的能力或者加工成本和产品的产量。 
还有一个可能的解决方案是：给栅极加头(或者标识)，使栅极连接移位并且允许增加的布图密度。接触件然后可以直接(成方地)放置在头上。然而，使用头，增加了栅极宽度的偏差。该栅极宽度的偏差增加了关键尺寸的变化，并且能够造成产量和可靠性问题。 
因此，需要通过允许M1垂直线路来增加布图密度，同时最小化开发和工艺成本以及维持如理想级别的性能和可靠性。具有M1垂直线路的更密集的布图可以降低产品成本和/或增加利用更密集的布图的芯片的处理速度。这个更密集的布图在例如22nm技术的先进技术方面是有用的，以生产更快且更可靠的CPU(中央处理单元)或者GPU(图形处理单元)。 
发明实施方案的概述 
在某些实施方案中，半导体器件包括：在半导体衬底上的栅极。栅极的一个侧壁可以包括至少一个突起，以及栅极的对侧壁可以包括至少一个凹陷。绝缘层可以基本上设置在栅极上。接触件可以通过绝缘层来形成。接触件可以至少部分地与栅极中的突起中的至少一个重叠。金属层可以设置在绝缘层上。金属层可以包括向栅极的第一侧偏移的第一金属层结构。第一结构可以至少部分地与接触件重叠，以使得接触件通过绝缘层将第一结构和栅极电耦合。 
在某些实施方案中，半导体器件制造工艺包括：在半导体衬底上形成栅极，其中，栅极的一个侧壁包括至少一个突起，以及栅极的对侧壁包括至少一个凹陷；基本上在栅极上形成绝缘层；通过绝缘层形成接触件；以及在绝缘层上形成具有第一结构的金属层。 
在某些实施方案中，集成电路包括一个或者多个半导体器件。半导体器件中的至少一个包括：栅极，其中，栅极的一个侧壁包括至少一个突起，以及栅极的对侧壁包括至少一个凹陷，基本上设置在栅极 上的绝缘层，通过绝缘层形成的接触件，以及设置在绝缘层上具有第一结构的金属层。 
在某些实施方案中，计算机可读存储介质存储当被执行时生成可用来提供半导体器件的一个或者多个图案的多个指令，所述半导体器件包括：栅极，其中，栅极的一个侧壁包括至少一个突起，以及栅极的对侧壁包括至少一个凹陷，基本上在栅极上设置的绝缘层，通过绝缘层形成的接触件，以及设置在绝缘层上具有第一结构的金属层。 
在某些实施方案中，计算机可读存储介质存储当被执行时生成可在半导体工艺中使用的一个或者多个图案的多个指令，所述半导体器件包括：在半导体衬底上形成栅极，其中栅极的一个侧壁包括至少一个突起，以及栅极的对侧壁包括至少一个凹陷，基本上在栅极上形成绝缘层，通过绝缘层形成接触件，以及在绝缘层上形成具有第一结构的金属层。 
附图简述 
图1描绘了现有技术的器件的顶视图，其中接触件和金属层结构直接在栅极上。 
图2A描绘了器件设计布图的实施方案的顶视图，其中接触件和金属层结构在具有弯曲的栅极上偏移。 
图2B描绘了具有弯曲的栅极和覆盖栅极弯曲的接触件的放大图。 
图3描述了在具有弯曲的栅极上偏移的接触件和金属结构的布图一部分的实施方案的放大的顶视图，如在衬底上所形成的。 
图4描绘了图2A中所示出的布图100的重新确定目标(用于优化工艺整合)的描绘。 
图5描绘了图2A中所示出的布图的晶片上的描绘。 
图6描绘了布图的实施方案的横截面侧视图，其中接触件和金属层结构在栅极上偏移，如在衬底上所形成的。 
图7描绘了布图的实施方案的顶视图，其中若干个接触件和金属层结构在具有弯曲的栅极上偏移，如在衬底上所形成的。 
虽然此处经由若干个实施方案和图示附图的实例描述了本发明，但是本领域技术人员将认识到本发明不限于所述的实施方案或者附图。应当理解，在这里的附图和详细说明书不意在将本发明限制在所公开的特定形式，而是相反的，本发明覆盖了落入由所附权利要求所限定的本发明精神和范围之内的所有修改、等同形式或者替代方式。此处所使用的标题仅仅是出于编制上的目的，并且不意味着限制说明书或者权利要求的范围。正如此处所使用的，单词“可以”用在容许的意思(即，意味着有可能)，而不是强制的意思(即，意味着必须)。相似地，单词“包括”意味着包括但不限于。 
实施方案的详述 
图2A描绘了用于器件的布图100的实施方案的顶视图，其中，接触件和金属层结构在具有弯曲的栅极上偏移。布图100可以是，例如，用在半导体器件中，例如，但不限于，中央处理单元(CPU)和图像处理单元(GPU)。布图100可以是在这种器件中使用的晶体管或者晶体管的一部分。在某些实施方案中，布图100是NMOS或者PMOS布图，或NMOS或者PMOS布图的一部分。布图100可以是CAD(计算机辅助设计)设计的布图或者由CAD设计的工艺所形成的布图。在某些实施方案中，计算机可读存储介质存储当被执行时生成布图100或者用来形成半导体工艺中的布图100的图案的多个指令。 
在某些实施方案中，布图100包括栅极102A、102B。绝缘层可以沉积在栅极102A、102B上。接触件106A、106B可以通过绝缘层 形成，以与栅极102A、102B耦合。接触件106A、106B可以是栅极102A、102B的输入接触件。 
在某些实施方案中，栅极102A、102B包括一个或者多个弯曲108A、108B。“弯曲”是栅极的一部分，其被弯曲或者在一个方向上离心偏移(如此处所描绘的实施方案中所示出的)。例如，栅极的弯曲部分具有在一个方向上偏移、移位或者被推动的相对壁，以使得栅极的一个侧壁具有突起(例如，突出部分、凸出、凸缘或者隆起)以及栅极的相对侧壁具有凹陷(例如，凹口或者凹坑)。突起和凹陷可以沿着栅极长度的一部分基本上彼此相对。在某些实施方案中，突起和凹陷沿着栅极长度的一部分而不是全部基本上彼此相对。突起和凹陷可以沿着栅极长度位于大约相同的位置。在某些实施方案中，在衬底上形成弯曲的突起和凹陷相似地确定尺寸和成形。在某些实施方案中，在衬底上形成弯曲的突起和凹陷长度和/或深度不同。 
要理解的是，此处所描述的“弯曲”指的是在衬底表面上创建的形状，并且不必是用来创建表面上的形状的形状或者设计。例如，在某些实施方案中，在晶片上的弯曲可以由不同的形状或者一批形状来形成。在某些实施方案中，弯曲由长方形来形成，如图2A中所示出的。在其它的实施方案中，弯曲由非长方形来形成。例如，弯曲可以由具有在加工期间要消除的(成圆的或者合并)、除了平板印刷的空间分辨率的特征(例如，尖角或者窄空间)之外的形状来形成。例如，在一个实施方案中，不连续并且与栅极残余部分偏离小于平板印刷的空间分辨率的距离的形状可以与栅极的余下部分合并，以在衬底上形成连续弯曲。因而，布图形状的许多不同结合可以用来形成衬底上相似成形的弯曲。 
图2B描绘了具有弯曲108A的栅极102A和覆盖弯曲的接触件106A的放大图。正如图2A和2B所示出的，栅极102A包括全弯曲108A(相似地，栅极102B示出为包括图2A中的全弯曲108B)。如图2B所示出的，弯曲108A弯曲或者离心偏移栅极102A的一部分。在 某些实施方案中，(例如，对于例如NMOS和PMOS栅极的交叉耦合对的交叉耦合器件)，仅仅需要1/2的弯曲(1/2的弯曲偏移栅极，以使得栅极的剩余部分在1/2的弯曲之前从栅极部分偏移)。1/2的弯曲的实例在图7中所描绘的实施方案中示出为参考编号116。 
如图2A和2B所示出的，接触件106A、106B在栅极102A、102B上形成。接触件106A、106B可以被定位，以使得接触件分别至少部分与弯曲108A、108B重叠。例如，布图100可以被创建(例如，图案化或者被设计)，以使得接触件至少部分与弯曲重叠。在某些实施方案中，接触件106A、106B的一部分与栅极102A、102B的其它部分重叠。在其它的实施方案中，接触件106A、106B仅仅与栅极102A、102B的弯曲108A、108B的一部分重叠。因为接触件106A、106B至少部分地与弯曲108A、108B重叠，如图2A中所示出的，接触件彼此偏移或者偏置，以在接触件之间比直接位于非弯曲栅极上的接触件(例如，如图1中所示出的)之间提供更多的空间。 
在某些实施方案中，如图2A中所示出的，包括M1结构104A、104B的金属层在衬底上形成。M1结构104A、104B可以被定位，以使得M1结构分别至少部分地与接触件106A、106B重叠。例如，布局100可以被创建(例如，图案化或者被设计)，以使得M1结构至少部分地与接触件重叠。M1结构104A、104B可以是与接触件106A、106B耦合的M1结构。例如，M1结构104A、104B可以是分别为栅极102A、102B提供输入的金属线。在某些实施方案中，M1结构104A、104B可以被定位，以使得M1结构至少部分地与栅极102A、102B的弯曲108A、108B重叠。 
因为M1结构104A、104B至少部分地与接触件106A、106B重叠，所述接触件106A、106B至少部分地与弯曲108A、108B重叠，所以M1结构彼此偏移或者偏置，以在M1结构之间提供更多的空间。对于另外的M1结构110，M1结构104A、104B之间增加的空间在这些M1结构之间提供了增加的间距。M1结构110可以形成作为与 M1结构104A、104B相同的金属层的一部分。M1结构110可以是例如将输出接触件112A与输出接触件112B耦合的金属线。输出接触件112A、112B可以是例如到布图100的活动区域114A、114B的接触件。 
图3描绘了在具有弯曲108A的栅极102A上偏移的接触件106A和M1结构的布图100的一部分的实施方案的放大的顶视图。布图100的一部分(如图3中所示出的)代表可以呈现在所加工的半导体衬底(例如，半导体晶片)上的布图。如图3中所示出的，M1结构104A与接触件106A和栅极102A的弯曲108A重叠。接触件106A部分地与栅极102A重叠并且至少部分地与弯曲108A重叠。栅极102A中的弯曲108A允许另外的M1结构110呈现在远离M1结构104A的栅极的另一侧。 
在某些实施方案中，布图100满足或者超过用于布图的最小的重叠和间距要求，以使得布图中的元件(例如，栅极102A、栅极102B、M1结构104A等)能够正确地工作。例如，对于值可以存在要求，例如，而不限于： 
(a)接触件106A和栅极102A之间重叠的最小量(图3中的箭头A)； 
(b)接触件106A和栅极102B之间间距的最小量(图3中的箭头B)； 
(c)接触件106A和M1结构104A之间重叠的最小量(图3中的箭头C)； 
(d)接触件106A和另外的M1结构110之间间距的最小量(图3中的箭头D)； 
(e)接触件106A和接触件112B之间间距的最小量(图3中的箭头E)； 
(f)接触件106A和活动区域114B之间间距的最小量(图3中的箭头F)。 
可以在确定重叠和/或间距的最小量中使用的因素包括，但不限于，掩膜未对准误差(覆盖误差)、z向逐渐减小的变化(侧壁变化)、关键尺寸一致性(CDU)(由于平板印刷效应)(该变化在图3中由双线结构来代表)，蚀刻工艺变化(例如，RIE变化)，以及静电最小值。 
对于重叠，静电最小值可以是代表在元件之间所需以使得电阻和电迁移保持在所选择的阈值之下的接触面积的最小量的数。对于重叠，静电最小值可以例如通过假定接触件106A是椭圆并且使用基于阈值计算椭圆面积的特征，或者，例如，通过使用蒙特-卡洛(Monte Carlo)模拟法来确定数量。对于间隔，静电最小值可以是代表分离以避免在元件之间的空间中使用的电介质击穿所需要的最小距离的数。 
作为实例，以上所列出的最小数值，(a)-(f)，适合于具有25nm宽×60nm长的弯曲(弯曲从栅极边缘偏移25nm并且在弯曲回到栅极边缘之前延伸60nm的长度)的22nm宽的栅极。接触件是40nm宽×80nm长的接触件，其离心偏移30nm，以与弯曲重叠。重叠误差、侧壁变化、CDU、以及RIE变化的最小值通过使用4个西格玛RSS(方和根)值来计算。静电最小数被发现：假定接触件具有有60nm主轴的椭圆的面积以及阈值被设为具有50％标称接触件面积。最小值被发现近似地是：(a)22nm；(b)21nm；(c)28nm；(d)28nm；(e)30nm；以及(f)22nm。 
所计算的最小值与使用PVBAND模拟来生成与图2A和图3中所示出的布图100相似的布图所发现的值进行比较。由PVBAND模拟所生成的布图被发现满足通过计算发现的所有的最小值要求。因而，布图被发现：使用当前的平板印刷工具来实施是可行的，并且可 以产生布图，而除了不同于实施栅极中的弯曲的当前加工技术之外，不需要另外的工艺层和/或开发以及重新确定接触件和M1结构的位置。 
图4和图5描绘了图2A中所示出的布图100的重新确定目标的(用于优化的工艺整合)以及在晶片上的描绘。图4中所描绘的布图100的实施方案可以被优化用于工艺整合，以使得最小的重叠和间隔要求甚至利用加工或者设计中的误差来获得。在一些实施方案中，除了栅极102A、102B之外的其它特征可以包括弯曲，以进一步地减少布图100的关键尺寸上的加工误差的可能影响。例如，如图4所示出的，M1结构104A、104B、另外的M1结构110和活动区域114A、114B包括小弯曲。M1结构中的弯曲和/或活动区域可以以厚结构开始并且切成在其中需要弯曲的凹口来形成，或者以薄结构开始并且除了需要弯曲的各处之外扩大结构来形成。 
图6描绘了布局100的实施方案的横截面侧视图，其中接触件106A和M1结构104A在栅极102A上偏移，正如在衬底120上所形成的。如图6所示，接触件106A通过绝缘层122来形成。接触件106A可以至少部分地从栅极102A和M1结构104A偏移。栅极102A中的弯曲(未示出)允许接触件106A从栅极102A偏移，同时在接触件和栅极之间提供足够的连接。接触件106A和M1结构104A的偏移允许另外的M1结构110位于栅极102A和栅极102B之间。 
图7描绘了布局200的实施方案的顶视图，其中，若干个接触件和金属层结构在具有弯曲的栅极上偏移，正如在衬底上所形成的。图7代表可以包括图2A、图3、图4和图5中所示出的布图100的更大布图。可供参考的，画出布图100的轮廓作为图7中布图200的一部分。布图200可以是，例如，用于GPU的触发器(flop)布图。布图200可以包括若干个栅极102，一些栅极包括弯曲108。出于简化的目的，接触件、M1结构、以及活动区域在图7中未被标记。布图200示出了：使用栅极中的弯曲和接触件阻止了布局扩大，并且考虑到可以生 产更快且更可靠CPU或者GPU的更密集的布图。 
图7描绘了具有1/2弯曲116的栅极102’的实施方案。栅极102’可以与另一个栅极(例如，栅极102”)交叉耦合。因为栅极102’被交叉耦合，所以栅极在仅仅1/2弯曲之后终止，并且全弯曲不是必须的。此外，栅极102”是栅极的实例，其中接触件在栅极上对中。因此，图7中所描绘的实施方案示出了：具有在栅极上对中的接触件的栅极可以包括在与具有弯曲的栅极和部分地与栅极重叠的接触件布图相同的布图中，并且，在一些实施方案中，这些不同类型的栅极和接触件可以彼此合理接近。 
本发明的不同方面的进一步修改和替代实施方案对于考虑了本说明书的本领域技术人员将是显而易见的。因此，本说明书被解释为仅仅是说明性的，并且目的是教导本领域技术人员执行本发明的通用方法。要理解的是，此处所示出和描述的本发明的形式将被视为目前优选的实施方案。对于此处所图示和描述的元件和材料，可以被替代，并且工艺可以颠倒，以及本发明的某些特征可以独立利用，所有的正如本领域技术人员已经从本发明的说明书中受益之后将变得显而易见。可以对此处所描述的元件进行改变，而不脱离如以下权利要求中所描述的本发明的精神和范围。 

Claims (25)

1.一种半导体器件，包括：
在半导体衬底上的栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷；
基本上在所述栅极上设置的绝缘层；
通过所述绝缘层形成的接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及
在所述绝缘层上设置的金属层，其中所述金属层包括：向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。
2.根据权利要求1所述的器件，其中所述突起中的至少一个和所述凹陷中的至少一个沿着所述栅极的长度的一部分基本上彼此相对。
3.根据权利要求2所述的器件，其中所述突起和所述凹陷沿着所述栅极的所述长度的一部分而不是全部基本上彼此相对。
4.根据权利要求1所述的器件，其中所述第一结构至少部分地与所述栅极中的所述突起中的至少一个重叠。
5.根据权利要求1所述的器件，其中所述第一结构不与所述栅极对侧的所述第一结构的另一侧上的另外的栅极重叠。
6.根据权利要求1所述的器件，其中所述栅极中的所述突起中的至少一个和所述栅极中的所述凹陷中的至少一个允许所述金属层中的第二结构位于所述栅极和至少一个另外的栅极之间。
7.根据权利要求1所述的器件，还包括：位于与所述栅极的所述第一侧相对的所述栅极第二侧上的所述金属层中的第二结构，其中所述第二结构与所述第一结构电隔离。
8.根据权利要求7所述的器件，其中所述第二结构不与所述栅极重叠。
9.根据权利要求7所述的器件，其中所述第二结构不与所述栅极对侧的所述第二结构的所述侧面上的另外的栅极重叠。
10.根据权利要求7所述的器件，还包括：在所述半导体衬底上的另外的栅极，其中所述另外的栅极位于远离所述栅极的所述第二结构的所述对侧上，以及其中所述第二结构不与所述栅极或者所述另外的栅极重叠。
11.根据权利要求7所述的器件，还包括：在所述绝缘层中形成的至少一个另外的接触件，其中所述另外的接触件被配置为通过所述绝缘层将所述器件的活动区域与所述第二结构耦合。
12.根据权利要求1所述的器件，其中所述栅极中的所述突起和所述凹陷是根据CAD(计算机辅助设计)设计的图案来形成的。
13.一种半导体器件制造工艺，包括：
在半导体衬底上形成栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷；
基本上在所述栅极上形成绝缘层；
通过所述绝缘层形成接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及
在所述绝缘层上形成金属层，其中所述金属层包括：向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。
14.根据权利要求13所述的工艺，还包括：沿着所述栅极的长度的一部分形成基本上彼此相对的所述突起中的至少一个和所述凹陷中的至少一个。
15.根据权利要求14所述的工艺，其中所述突起和所述凹陷沿着所述栅极的所述长度的一部分而不是全部基本上彼此相对。
16.根据权利要求13所述的工艺，还包括：定位所述第一结构，以使得所述第一结构不与所述栅极对侧的所述第一结构的另一侧上的另外的栅极重叠。
17.根据权利要求13所述的工艺，还包括：在位于与所述栅极的所述第一侧相对的所述栅极的第二侧上的所述金属层中形成第二结构。
18.根据权利要求17所述的工艺，还包括：定位所述第二结构，以使得所述第二结构不与所述栅极重叠。
19.根据权利要求17所述的工艺，还包括：定位所述第二结构，以使得所述第二结构不与所述栅极对侧的所述第二结构的另一侧面上的另外的栅极重叠。
20.根据权利要求17所述的工艺，还包括：在所述半导体衬底上形成另外的栅极，其中所述另外的栅极位于远离所述栅极的所述第二结构的所述对侧上，以及其中所述第二结构不与所述栅极或者所述另外的栅极重叠。
21.根据权利要求17所述的工艺，还包括：在所述绝缘层中形成至少一个另外的接触件，以通过所述绝缘层将所述器件的活动区域与所述第二结构耦合。
22.根据权利要求13所述的工艺，还包括：根据CAD(计算机辅助设计)设计的图案来形成所述栅极中的所述突起和所述凹陷。
23.一种集成电路，其包括一个或者多个半导体器件，其中所述半导体器件中的至少一个包括：
在半导体衬底上的栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷；
基本上设置在所述栅极上的绝缘层；
通过所述绝缘层形成的接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及
在所述绝缘层上设置的金属层，其中所述金属层包括：向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。
24.一种计算机可读存储介质，其存储当被执行时生成可用来提供半导体器件的一个或者多个图案的多个指令，所述半导体器件包括：
在半导体衬底上的栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷；
基本上在所述栅极上设置的绝缘层；
通过所述绝缘层形成的接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及
在所述绝缘层上设置的金属层，其中所述金属层包括：向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。
25.一种计算机可读存储介质，其存储当被执行时生成可在半导体工艺中使用的一个或者多个图案的多个指令，所述半导体工艺包括：
在半导体衬底上形成栅极，其中所述栅极的一个侧壁包括至少一个突起，以及所述栅极的对侧壁包括至少一个凹陷；
基本上在所述栅极上形成绝缘层；
通过所述绝缘层形成接触件，其中所述接触件至少部分地与所述栅极中的所述突起中的至少一个重叠；以及
在所述绝缘层上形成金属层，其中所述金属层包括：向所述栅极的第一侧偏移的第一结构，以及其中所述第一结构至少部分地与所述接触件重叠，以使得所述接触件通过所述绝缘层将所述第一结构和所述栅极电耦合。
CN201080046074.9A 2009-08-31 2010-08-21 半导体器件 Active CN102648521B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/551,019 US8258578B2 (en) 2009-08-31 2009-08-31 Handshake structure for improving layout density
US12/551,019 2009-08-31
PCT/US2010/046254 WO2011025718A1 (en) 2009-08-31 2010-08-21 Semiconductor device

Publications (2)

Publication Number Publication Date
CN102648521A true CN102648521A (zh) 2012-08-22
CN102648521B CN102648521B (zh) 2015-12-09

Family

ID=43012627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080046074.9A Active CN102648521B (zh) 2009-08-31 2010-08-21 半导体器件

Country Status (7)

Country Link
US (1) US8258578B2 (zh)
EP (1) EP2474032A1 (zh)
JP (2) JP2013503499A (zh)
KR (1) KR101647082B1 (zh)
CN (1) CN102648521B (zh)
IN (1) IN2012DN02513A (zh)
WO (1) WO2011025718A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900242A (zh) * 2014-01-09 2016-08-24 马维尔国际贸易有限公司 用于减轻半导体器件中的寄生电容的影响的方法和装置
CN106024870A (zh) * 2015-03-25 2016-10-12 三星电子株式会社 包括栅极接触部分的半导体器件
CN106057807A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 半导体装置
TWI679753B (zh) * 2014-10-01 2019-12-11 南韓商三星電子股份有限公司 系統晶片

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865840B1 (ko) * 2011-08-10 2018-06-08 삼성전자주식회사 반도체 소자
US8741763B2 (en) * 2012-05-07 2014-06-03 Globalfoundries Inc. Layout designs with via routing structures
US8987128B2 (en) * 2012-07-30 2015-03-24 Globalfoundries Inc. Cross-coupling based design using diffusion contact structures
US8872241B1 (en) 2013-05-20 2014-10-28 International Business Machines Corporation Multi-direction wiring for replacement gate lines
US9704862B2 (en) 2014-09-18 2017-07-11 Samsung Electronics Co., Ltd. Semiconductor devices and methods for manufacturing the same
US10095825B2 (en) 2014-09-18 2018-10-09 Samsung Electronics Co., Ltd. Computer based system for verifying layout of semiconductor device and layout verify method thereof
US9811626B2 (en) 2014-09-18 2017-11-07 Samsung Electronics Co., Ltd. Method of designing layout of semiconductor device
US9767248B2 (en) 2014-09-18 2017-09-19 Samsung Electronics, Co., Ltd. Semiconductor having cross coupled structure and layout verification method thereof
US10026661B2 (en) 2014-09-18 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor device for testing large number of devices and composing method and test method thereof
US9589955B2 (en) 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
KR102254031B1 (ko) 2014-10-10 2021-05-20 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102633138B1 (ko) 2016-10-17 2024-02-02 삼성전자주식회사 집적 회로 및 반도체 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078073A (en) * 1996-06-19 2000-06-20 Kabushiki Kaisha Toshiba Semiconductor apparatus formed by SAC (self-aligned contact) method and manufacturing method therefor
US20040029327A1 (en) * 1998-10-15 2004-02-12 Kabushiki Kaisha Toshiba Semiconductor device with an improved gate electrode pattern and a method of manufacturing the same
US20060138561A1 (en) * 2004-12-27 2006-06-29 Jung-Woo Seo Semiconductor device having raised cell landing pad and method of fabricating the same
CN101147266A (zh) * 2005-03-31 2008-03-19 英特尔公司 垂直存储器件及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065027A (ja) 1996-08-21 1998-03-06 Ricoh Co Ltd 半導体不揮発性記憶装置
JPH11233628A (ja) * 1998-02-16 1999-08-27 Mitsubishi Electric Corp コンタクト構造の製造方法
JP2005327898A (ja) 2004-05-14 2005-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2006253461A (ja) 2005-03-11 2006-09-21 Toshiba Corp 半導体集積回路装置およびその製造方法
TWI305675B (en) * 2006-04-03 2009-01-21 Nanya Technology Corp Semiconductor device and fabrication thereof
TW201007885A (en) * 2008-07-18 2010-02-16 Nec Electronics Corp Manufacturing method of semiconductor device, and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078073A (en) * 1996-06-19 2000-06-20 Kabushiki Kaisha Toshiba Semiconductor apparatus formed by SAC (self-aligned contact) method and manufacturing method therefor
US20040029327A1 (en) * 1998-10-15 2004-02-12 Kabushiki Kaisha Toshiba Semiconductor device with an improved gate electrode pattern and a method of manufacturing the same
US20060138561A1 (en) * 2004-12-27 2006-06-29 Jung-Woo Seo Semiconductor device having raised cell landing pad and method of fabricating the same
CN101147266A (zh) * 2005-03-31 2008-03-19 英特尔公司 垂直存储器件及方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900242A (zh) * 2014-01-09 2016-08-24 马维尔国际贸易有限公司 用于减轻半导体器件中的寄生电容的影响的方法和装置
CN105900242B (zh) * 2014-01-09 2019-04-12 马维尔国际贸易有限公司 用于减轻半导体器件中的寄生电容的影响的方法和装置
TWI679753B (zh) * 2014-10-01 2019-12-11 南韓商三星電子股份有限公司 系統晶片
CN106024870A (zh) * 2015-03-25 2016-10-12 三星电子株式会社 包括栅极接触部分的半导体器件
CN106024870B (zh) * 2015-03-25 2021-08-20 三星电子株式会社 包括栅极接触部分的半导体器件
CN106057807A (zh) * 2015-04-01 2016-10-26 三星电子株式会社 半导体装置
CN106057807B (zh) * 2015-04-01 2019-10-18 三星电子株式会社 半导体装置

Also Published As

Publication number Publication date
KR101647082B1 (ko) 2016-08-09
JP2015213187A (ja) 2015-11-26
IN2012DN02513A (zh) 2015-08-28
US20110049635A1 (en) 2011-03-03
JP5957127B2 (ja) 2016-07-27
KR20120068895A (ko) 2012-06-27
EP2474032A1 (en) 2012-07-11
CN102648521B (zh) 2015-12-09
WO2011025718A1 (en) 2011-03-03
JP2013503499A (ja) 2013-01-31
US8258578B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
CN102648521A (zh) 半导体器件
US10141334B2 (en) Semiconductor chip including region having rectangular-shaped gate structures and first-metal structures
TWI598998B (zh) 積體電路中採用之自對準局部互連線用之方法、結構與設計
CN108957943B (zh) 形成布局图案的方法
TWI614879B (zh) 施行動態陣列結構之半導體晶片及其製造方法
JP2011238713A (ja) 半導体集積回路の設計方法
CN114167681A (zh) 缺陷检测方法、掩膜版制作方法及半导体结构形成方法
JP2012033641A (ja) ポリシリコン抵抗の設計方法及び半導体装置の製造方法
CN116259608A (zh) 套刻标记结构及其形成方法
KR20090121562A (ko) 반도체 소자의 오버레이 패턴 및 그의 제조 방법
CN114200767A (zh) 光学邻近修正方法、掩膜版制作及半导体结构的形成方法
KR20120067129A (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
CN104952844A (zh) 测量标记结构
JP2013239063A (ja) ダミーパターンの設計方法
KR20050071910A (ko) 시스템 온 칩 형성하는데 적합한 마스크

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant